CN104064471A - 一种用于双重图形化工艺流程的侧墙形成方法 - Google Patents
一种用于双重图形化工艺流程的侧墙形成方法 Download PDFInfo
- Publication number
- CN104064471A CN104064471A CN201410217930.2A CN201410217930A CN104064471A CN 104064471 A CN104064471 A CN 104064471A CN 201410217930 A CN201410217930 A CN 201410217930A CN 104064471 A CN104064471 A CN 104064471A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- side wall
- formation method
- inert gas
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 230000009977 dual effect Effects 0.000 title claims abstract description 27
- 238000003384 imaging method Methods 0.000 title abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 55
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 55
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 239000011261 inert gas Substances 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 19
- 238000005137 deposition process Methods 0.000 claims description 19
- 238000003475 lamination Methods 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 15
- 210000002381 plasma Anatomy 0.000 claims description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 229910001882 dioxygen Inorganic materials 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 8
- 239000012159 carrier gas Substances 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000010926 purge Methods 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 238000000231 atomic layer deposition Methods 0.000 abstract 2
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 49
- 238000000151 deposition Methods 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 8
- 229910003481 amorphous carbon Inorganic materials 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明提供了一种用于双重图形化工艺流程的侧墙形成方法，包括：首先，利用光刻胶执行光刻以对硬掩膜及硬掩膜上的氮化硅进行图形化，从而形成硬掩膜和氮化硅的叠层柱体；此后，用原子层沉积工艺在叠层柱体外部生长氮化硅层，并随后利用原子层沉积工艺在氮化硅层外部生长将作为侧墙的氧化硅层；随后，去除氮化硅层顶部的氧化硅层以暴露出氮化硅层，从而形成侧墙；然后，执行氧气等离子体处理以使得氮化硅层氧化，并且去除进氧化的氮化硅层以及硬掩膜。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种用于双重图形化工艺流程的侧墙形成方法。
背景技术
在半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点进入到45纳米、32纳米，甚至更低的22、16纳米。当摩尔定律继续向前延伸的脚步不可逆转的时候，双重图形化技术无疑成为了业界的最佳选择，双重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补45纳米到32纳米甚至更小节点的光刻技术空白。双重图形化技术的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形，然后将它们制备到晶圆上。
图1至图5图示了一种比较典型的双重图形化工艺流程。利用光刻胶10执行光刻以对硬掩膜及硬掩膜21上的氮化硅22进行图形化，从而形成硬掩膜和氮化硅的叠层柱体，然后用ALD(原子层沉积)的方式在叠层柱体上生长侧墙 30，之所以需要用ALD是因为对台阶覆盖型的要求。随后，去除叠层柱体顶部的氮化硅22，然后去除侧墙所夹的硬掩膜21，从而形成由侧墙30构成的图案。
对于生长侧墙30，目前有ALD氮化硅和ALD氧化硅两种介质可供选择。采用ALD OX制程需要考虑氧化气氛对非晶碳柱形核的损伤，所以一般采用低温(＜100℃)ALD制程。但是相比高温ALD(400℃)制程，低温ALD OX的薄膜质量和台阶覆盖性都会更差。ALD OX侧墙形成之后，会利用干法刻蚀工艺去掉顶部ox和非晶碳柱形核，只留下侧墙。然后再进行第二次光刻。
侧墙的位置和尺寸直接决定后续相应结构的位置和尺寸，所以是双重图形化技术中很关键的工艺。
ALD OX工艺如图6所示：在步骤S10，以Ar为载气通入气态2Nte(一种氨基硅烷)，在此过程中2Nte会吸附在晶圆表面；在步骤S20，随后用大流量N2进行吹扫，目的是去除表面多余的2Nte，只剩下一个分子层的厚度；在步骤S30，通入氧气等离子体对晶圆表面的2Nte进行氧化，由此最终得到大约1A左右的氧化硅薄层。厚度的控制主要通过循环次数。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种新的用于双重图形化工艺流程的侧墙形成方法，其采用高温ALD氧化硅制程，但是不会造成对非晶碳柱形核的损伤，保证对产品特征尺寸的控制。
为了实现上述技术目的，根据本发明，提供了一种用于双重图形化工艺流 程的侧墙形成方法，包括：首先，利用光刻胶执行光刻以对硬掩膜及硬掩膜上的氮化硅进行图形化，从而形成硬掩膜和氮化硅的叠层柱体；此后，用原子层沉积工艺在叠层柱体外部生长氮化硅层，并随后利用原子层沉积工艺在氮化硅层外部生长将作为侧墙的氧化硅层；随后，去除氮化硅层顶部的氧化硅层以暴露出氮化硅层，从而形成侧墙；然后，执行氧气等离子体处理以使得氮化硅层氧化，并且去除进氧化的氮化硅层以及硬掩膜。
优选地，利用原子层沉积工艺在叠层柱体外部生长氮化硅层包括：第一步骤，用于以惰性气体为载气在载有晶圆的反应腔中通入氨基硅烷；第二步骤，利用惰性气体对晶圆表面进行吹扫；第三步骤，在所述反应腔中通入氮气和/或氨气等离子体对晶圆表面的氨基硅烷进行氮化。
优选地，所述第一步骤、所述第二步骤和所述第三步骤被依次循环执行多次。
优选地，第一步骤中采用的惰性气体为Ar气，第二步骤中采用的惰性气体为氮气。
优选地，利用原子层沉积工艺在氮化硅层外部生长将作为侧墙的氧化硅层包括：第一步，用于以惰性气体为载气在载有晶圆的反应腔中通入氨基硅烷；第二步，用于利用惰性气体对晶圆表面进行吹扫；第三步，用于在所述反应腔中通入氧气等离子体对晶圆表面的氨基硅烷进行氧化。
优选地，所述第一步、所述第二步和所述第三步被依次循环执行多次。
优选地，第一步中采用的惰性气体为Ar气，第二步中采用的惰性气体为氮 气。
优选地，所述氨基硅烷是气态2Nte。
通过本发明提出的一种离线监控氧化硅沉积过程中硅损耗的方法，能够间接反映和评估在氧化硅的沉积制程中，衬底表面硅原子的损耗量，用以取代TEM切片评估表面硅损耗所存在的问题，以实现成本节约，时间缩短。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图5图示了根据现有技术的的双重图形化工艺流程。
图6图示了根据现有技术的氧化硅薄膜制备方法的流程图。
图7至图11示意性地示出了根据本发明优选实施例的用于双重图形化工艺流程的侧墙形成方法的各个步骤。
图12示意性地示出了根据本发明优选实施例的用于双重图形化工艺流程的侧墙形成方法的利用原子层沉积工艺在叠层柱体外部生长氮化硅层的流程。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明提出一种用于双重图形化工艺流程的侧墙形成方法，在PEALD沉积氧化硅侧墙的工艺里，增加以N2等离子体处理形成氮化硅薄膜的过程，然后再进行氧化硅沉积。预沉积的氮化硅薄膜能够保护对一次图形化过程中形成的柱形非晶碳结构，防止其被氧化硅沉积过程中的氧化气氛损伤，从而避免相应特征尺寸的偏移。另外在柱形非晶碳核去除之后，增加氧气等离子体处理工艺，对预沉积的氮化硅薄膜进行氧化，最终得到纯的氧化硅侧墙结构。
图7至图11示意性地示出了根据本发明优选实施例的用于双重图形化工艺流程的侧墙形成方法的各个步骤。
如图7至图11所示，根据本发明优选实施例的用于双重图形化工艺流程的侧墙形成方法包括：
首先，利用光刻胶10执行光刻以对硬掩膜及硬掩膜21上的氮化硅22进行图形化，从而形成硬掩膜和氮化硅的叠层柱体；
此后，利用原子层沉积工艺在叠层柱体外部生长氮化硅层40，并随后利用原子层沉积工艺在氮化硅层40外部生长将作为侧墙30的氧化硅层31；
随后，去除氮化硅层40顶部的氧化硅层以暴露出氮化硅层40，从而形成侧墙30；
然后，执行氧气等离子体处理以使得氮化硅层40氧化，并且去除进氧化的氮化硅层40以及硬掩膜21，从而形成由侧墙30构成的图案。
此后可以进行后续工艺集成。
图12示意性地示出了根据本发明优选实施例的用于双重图形化工艺流程的侧墙形成方法的利用原子层沉积工艺在叠层柱体外部生长氮化硅层的流程。
如图12所示，优选地，利用原子层沉积工艺在叠层柱体外部生长氮化硅层40包括：
第一步骤S1，用于以惰性气体(例如Ar气)为载气在载有晶圆的反应腔中通入氨基硅烷(例如，气态2Nte)，在此过程中诸如2Nte之类的氨基硅烷会吸附在叠层柱体表面；
第二步骤S2，利用惰性气体(例如N2气)对晶圆表面进行吹扫，目的是去除晶圆表面多余的诸如2Nte之类的氨基硅烷，使得晶圆表面只剩下一个分子层厚度的氨基硅烷；
第三步骤S3，通入氮气等离子体对晶圆表面的氨基硅烷进行氮化以形成氮化硅薄层。
优选地，在氮化硅薄层形成处理S100中，第一步骤S1、第二步骤S2和第三步骤S3被依次循环执行多次，以形成期望厚度的氮化硅薄层。
根据本发明优选实施例的用于双重图形化工艺流程的侧墙形成方法的利用原子层沉积工艺在氮化硅层40外部生长氧化硅层的流程可如图1所示。
如图1所示，优选地，利用原子层沉积工艺在氮化硅层40外部生长将作为侧墙30的氧化硅层31包括：
用于以惰性气体(例如Ar气)为载气在载有晶圆的反应腔中通入氨基硅烷 (例如，气态2Nte)，在此过程中诸如2Nte之类的氨基硅烷会吸附在叠层柱体表面；
利用惰性气体(例如N2气)对晶圆表面进行吹扫，目的是去除晶圆表面多余的诸如2Nte之类的氨基硅烷，使得晶圆表面只剩下一个分子层厚度的氨基硅烷；
通入氧气等离子体对晶圆表面的氨基硅烷进行氮化以形成氧化硅薄层。
优选地，上述步骤被依次循环执行多次，以形成期望厚度的氧化硅薄层。
在本发明的上述方法中，首先通过原子层沉积工艺利用氮气等离子处理的方式在晶圆表面沉积一层类氮化硅的薄层，其厚度也是通过循环次数控制。然后再利用原子层沉积工艺的沉积循环氧化硅。上述两个过程是在一个机台一个制程里面完成的。由于类氮化硅保护层的存在，在后面400C沉积ALD OX的时候，非晶碳柱形核不会被氧气损伤。通过上述方法形成的氮化硅质量上和传统的原子层沉积工艺沉积的氮化硅有差异，无法用此方法直接生长氮化硅作为侧墙，但是仅仅作为一层很薄的氧化隔离层是合格的。
通过上述方法实际上会形成一种双层结构(SIN+OX)的侧墙，由于氮化硅和氧化硅的刻蚀速率有差别较大，这对后续的工艺集成是不利的。所以在柱形核刻蚀之后，需要对侧墙进行氧气等离子体处理，将氮化硅氧化为氧化物，该过程可以集成在柱形核刻蚀工艺里。
通过本发明提出的工艺方法，最终可以得到符合要求的氧化硅侧墙，虽然增加了类氮化硅保护层沉积工艺和刻蚀后氧气等离子体处理工艺，但是由于这两种工艺可以分别集成在原有的氧化硅沉积工艺和柱形核刻蚀工艺里，所以并 不会将整个工艺流程过份复杂化。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语″第一″、″第二″、″第三″等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种用于双重图形化工艺流程的侧墙形成方法，其特征在于包括：
首先，利用光刻胶执行光刻以对硬掩膜及硬掩膜上的氮化硅进行图形化，从而形成硬掩膜和氮化硅的叠层柱体；
此后，用原子层沉积工艺在叠层柱体外部生长氮化硅层，并随后利用原子层沉积工艺在氮化硅层外部生长将作为侧墙的氧化硅层；
随后，去除氮化硅层顶部的氧化硅层以暴露出氮化硅层，从而形成侧墙；
然后，执行氧气等离子体处理以使得氮化硅层氧化，并且去除进氧化的氮化硅层以及硬掩膜。
2.根据权利要求1所述的用于双重图形化工艺流程的侧墙形成方法，其特征在于，利用原子层沉积工艺在叠层柱体外部生长氮化硅层包括：
第一步骤，用于以惰性气体为载气在载有晶圆的反应腔中通入氨基硅烷；
第二步骤，利用惰性气体对晶圆表面进行吹扫；
第三步骤，在所述反应腔中通入氮气和/或氨气等离子体对晶圆表面的氨基硅烷进行氮化。
3.根据权利要求2所述的用于双重图形化工艺流程的侧墙形成方法，其特征在于，所述第一步骤、所述第二步骤和所述第三步骤被依次循环执行多次。
4.根据权利要求2或3所述的用于双重图形化工艺流程的侧墙形成方法，其特征在于，第一步骤中采用的惰性气体为Ar气，第二步骤中采用的惰性气体为氮气。
5.根据权利要求1或2所述的用于双重图形化工艺流程的侧墙形成方法，其特征在于，利用原子层沉积工艺在氮化硅层外部生长将作为侧墙的氧化硅层包括：
第一步，用于以惰性气体为载气在载有晶圆的反应腔中通入氨基硅烷；
第二步，用于利用惰性气体对晶圆表面进行吹扫；
第三步，用于在所述反应腔中通入氧气等离子体对晶圆表面的氨基硅烷进行氧化。
6.根据权利要求5所述的用于双重图形化工艺流程的侧墙形成方法，其特征在于，所述第一步、所述第二步和所述第三步被依次循环执行多次。
7.根据权利要求5或6所述的用于双重图形化工艺流程的侧墙形成方法，其特征在于，第一步中采用的惰性气体为Ar气，第二步中采用的惰性气体为氮气。
8.根据权利要求5或6所述的用于双重图形化工艺流程的侧墙形成方法，其特征在于，所述氨基硅烷是气态2Nte。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410217930.2A CN104064471A (zh) | 2014-05-21 | 2014-05-21 | 一种用于双重图形化工艺流程的侧墙形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410217930.2A CN104064471A (zh) | 2014-05-21 | 2014-05-21 | 一种用于双重图形化工艺流程的侧墙形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104064471A true CN104064471A (zh) | 2014-09-24 |
Family
ID=51552131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410217930.2A Pending CN104064471A (zh) | 2014-05-21 | 2014-05-21 | 一种用于双重图形化工艺流程的侧墙形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104064471A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304475A (zh) * | 2015-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 一种多重图形化掩膜的制备方法 |
| CN113496895A (zh) * | 2020-04-01 | 2021-10-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101044596A (zh) * | 2004-09-02 | 2007-09-26 | 微米技术有限公司 | 使用间距倍增的集成电路制造方法 |
| CN101164147A (zh) * | 2005-03-15 | 2008-04-16 | 美光科技公司 | 相对于光刻部件间距减小的图案 |
| CN101960560A (zh) * | 2007-07-12 | 2011-01-26 | 美光科技公司 | 使氧化物间隔物平滑的方法 |
| US20120009793A1 (en) * | 2008-03-21 | 2012-01-12 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| CN103681234A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
-
2014
- 2014-05-21 CN CN201410217930.2A patent/CN104064471A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101044596A (zh) * | 2004-09-02 | 2007-09-26 | 微米技术有限公司 | 使用间距倍增的集成电路制造方法 |
| CN101164147A (zh) * | 2005-03-15 | 2008-04-16 | 美光科技公司 | 相对于光刻部件间距减小的图案 |
| US20110117743A1 (en) * | 2005-03-15 | 2011-05-19 | Round Rock Research, Llc | Multiple deposition for integration of spacers in pitch multiplication process |
| CN101960560A (zh) * | 2007-07-12 | 2011-01-26 | 美光科技公司 | 使氧化物间隔物平滑的方法 |
| US20120009793A1 (en) * | 2008-03-21 | 2012-01-12 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
| CN103681234A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304475A (zh) * | 2015-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 一种多重图形化掩膜的制备方法 |
| CN113496895A (zh) * | 2020-04-01 | 2021-10-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110678981B (zh) | 3d-nand器件中用于字线分离的方法 | |
| US20140138352A1 (en) | Method for making a film of uniformly arranged core-shell nanoparticles on a substrate | |
| US10950433B2 (en) | Methods for enhancing selectivity in SAM-based selective deposition | |
| US9396931B2 (en) | Method of forming fins from different materials on a substrate | |
| JP2010225899A (ja) | 半導体装置の製造方法 | |
| CN103594337B (zh) | 双重图形化方法 | |
| US20070077356A1 (en) | Method for atomic layer deposition of materials using an atmospheric pressure for semiconductor devices | |
| US20170140930A1 (en) | Treatment Process and System | |
| CN104064471A (zh) | 一种用于双重图形化工艺流程的侧墙形成方法 | |
| TWI748423B (zh) | 加強材料結構的處置 | |
| JPH1167757A (ja) | 酸化薄膜形成方法 | |
| US20190181005A1 (en) | Technique for Multi-Patterning Substrates | |
| CN104157553A (zh) | 双重图形化形成方法 | |
| CN106558536B (zh) | 半导体装置的制造方法 | |
| US20050250277A1 (en) | Method for reclaiming and reusing wafers | |
| CN103943465A (zh) | 氧化硅薄膜制备方法 | |
| TW202201797A (zh) | 使用摻雜層的閘極界面加工 | |
| TWI726095B (zh) | 改良型電漿強化原子層沉積方法、沉積製程及沉積系統 | |
| US8980742B2 (en) | Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same | |
| CN108878278A (zh) | 栅氧化层的制造方法 | |
| US11271097B2 (en) | Cap oxidation for FinFET formation | |
| CN109830433A (zh) | 制作半导体元件的方法 | |
| JP6152070B2 (ja) | 貼り合わせ用ＩｎＧａＳｂ積層構造基板 | |
| JP7450026B2 (ja) | ゲートインターフェース工学のための新規方法 | |
| KR20160061129A (ko) | 적층막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140924 |