CN107919348A - 具有电感的组件及其封装结构 - Google Patents

具有电感的组件及其封装结构 Download PDF

Info

Publication number
CN107919348A
CN107919348A CN201710897910.8A CN201710897910A CN107919348A CN 107919348 A CN107919348 A CN 107919348A CN 201710897910 A CN201710897910 A CN 201710897910A CN 107919348 A CN107919348 A CN 107919348A
Authority
CN
China
Prior art keywords
conductive
magnetic bodies
inductance
component
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710897910.8A
Other languages
English (en)
Other versions
CN107919348B (zh
Inventor
吕保儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cyntec Co Ltd
Qiankun Science and Technology Co Ltd
Original Assignee
Qiankun Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qiankun Science and Technology Co Ltd filed Critical Qiankun Science and Technology Co Ltd
Priority to CN202010147681.XA priority Critical patent/CN111326495B/zh
Publication of CN107919348A publication Critical patent/CN107919348A/zh
Application granted granted Critical
Publication of CN107919348B publication Critical patent/CN107919348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供了一种具有电感的组件和一种封装结构，包含具有一上表面和一下表面的磁性本体，其中从所述磁性本体的上表面到下表面形成复数个导电通孔，且所述复数个导电通孔经由配置在所述磁性本体的上表面上的第一导电图案和配置在所述磁性本体的下表层面上的第二导电图案电性连接，以便形成至少一导电路径，每个导电路径通过相应的一组导电通孔，其中所述至少一导电路径中的每一个具有两个端子和一相应电感，一第一电子装置的至少一部分配置在被至少一导电路径至少部分包围的一第一空间中。

Description

具有电感的组件及其封装结构
技术领域
本发明涉及一种具有电感的组件，特别是指电感器与电子装置的结合。
背景技术
大多数集成电路(IC)通过将集成电路(IC)放置在引线框架上，集成电路(IC)结合到引线框架的金属引线，然后将集成电路(IC)封装在保护体中来组装，其中成型、电镀和修整完成。此后，测试集成电路(IC)。
虽然成本有效益和收效，且尽管由设计、成本、更小的尺寸或其他原因带动集成电路(IC)制造的进步，系统的一些功能要求通常不被设计到集成电路(IC)中，例如，电感器和电容器的集成电路(IC)。特别是对于具有电感的组件，由于它们的设计，磁场可在集成电路(IC)的其它部分或电路中感应电流，从而影响集成电路(IC)的性能。因此，当具有电感的组件与集成电路(IC)一起在系统中需要时，它们通常在外部电性连接。于是，当设计具有集成电路(IC)和具有电感的组件的系统时，总布局面积相对较大，特别是在考虑小型化的趋势时。此外，由于集成电路(IC)和具有电感的组件单独地被制造、封装和测试，所以可能无法实现调制的优点。
因此，需要具有电感的组件及其封装结构来解决上述问题。
在下面的实施例中参阅所附图式，提供详细叙述。
发明内容
本发明的目的在于：提供一种具有电感的组件及其封装结构，解决现有技术中存在的上述技术问题。
为实现上述目的，本发明采用的技术方案是：
一种具有电感的组件，其特征是包含：
一磁性本体具有一上表面和一下表面，其中所述磁性本体的上表面到下表面具有多个导电通孔，所述多个导电通孔经由配置在所述磁性本体上表面的上方的一第一导电图案与配置在所述磁性本体下表面的下方的一第二导电图案电性连接，以形成至少一导电路径，其中所述至少一导电路径中的每一个导电路径通过相对应的一组导电通孔且具有两个端子以及一电感值，其中一第一电子装置的至少一部分配置在被所述至少一导电路径至少部分包围的一第一空间中。
所述的具有电感的组件，其中：所述至少一导电路径形成具有一第一端子和一第二端子的一线圈。
所述的具有电感的组件，其中：所述至少一导电路径形成具有一第一端子和一第二端子的一第一导电路径，以及具有一第三端子和一第四端子的一第二导电路径。
所述的具有电感的组件，其中：所述第一导电图案和所述第二导电图案包含接合线。
所述的具有电感的组件，其中：所述第一导电图案和所述第二导电图案经由一薄膜制程形成。
所述的具有电感的组件，其中：所述第一导电图案包含多条第一屏蔽走线，其中，每一条第一屏蔽走线电性连接所述磁性本体上表面上的两个相对应的导电通孔，以及每两个相邻的第一屏蔽走线被一第一细缝隔开。
所述的具有电感的组件，其中：所述第二导电图案包含多条第二屏蔽走线，其中，每一条第二屏蔽走线电性连接所述磁性本体下表面上的两个相对应的导电通孔，以及每两个相邻的第二屏蔽走线被一第二细缝隔开。
所述的具有电感的组件，其中：所述第一导电图案配置在所述磁性本体的上表面上，以及所述第二导电图案配置在所述磁性本体的下表面上。
所述的具有电感的组件，其中：所述第一导电图案配置在所述磁性本体上表面上的一第一绝缘层上，以及所述第二导电图案配置在所述磁性本体下表面上的一第二绝缘层上。
所述的具有电感的组件，其中：所述第一电子装置包含一半导体元件，且其中所述线圈电性连接到所述半导体元件。
所述的具有电感的组件，其中：一第二电子装置的至少一部分配置在被所述线圈至少部分包围的一第二空间中。
所述的具有电感的组件，其中：一U形屏蔽层配置在所述磁性本体的上表面和外侧表面上。
一种封装结构，其特征是包含：
一磁性本体具有一上表面和一下表面，其中所述磁性本体的上表面到下表面具有多个导电通孔，且所述多个导电通孔经由配置在所述磁性本体上表面的上方的一第一导电图案与配置在所述磁性本体下表面的下方的一第二导电图案电性连接，以形成至少一导电路径，其中所述至少一导电路径中的每一个导电路径通过相对应的一组导电通孔且具有两个端子以及一电感值；以及
一第一电子装置，其中所述第一电子装置的至少一部分配置在被所述至少一导电路径至少部分包围的一第一空间中。
所述的封装结构，其中：所述至少一导电路径形成具有一第一端子和一第二端子的一线圈。
所述的封装结构，其中：所述至少一导电路径形成具有一第一端子和一第二端子的一第一导电路径，以及具有一第三端子和一第四端子的和一第二导电路径。
所述的封装结构，其中：所述第一导电图案包含多条第一屏蔽走线，其中，每一条第一屏蔽走线电性连接所述磁性本体上表面上的两个相对应的导电通孔，以及每两个相邻的第一屏蔽走线被一第一细缝隔开。
所述的封装结构，其中：所述第二导电图案包含多条第二屏蔽走线，其中，每一条第二屏蔽走线电性连接所述磁性本体下表面上的两个相对应的导电通孔，以及每两个相邻的第二屏蔽走线被一第二细缝隔开。
所述的封装结构，其中：所述第一导电图案配置在所述磁性本体上表面上的一第一绝缘层上，以及所述第二导电图案配置在所述磁性本体下表面上的一第二绝缘层上。
所述的封装结构，其中：还包含配置在所述磁性本体和所述第一电子装置上的第三导电图案，用以电性连接所述线圈与所述第一电子装置。
所述的封装结构，其中：还包含配置在所述第三导电图案上的一第二电子装置，其中所述第二电子装置经由所述第三导电图案电性连接所述第一电子装置。
与现有技术相比较，本发明具有的有益效果是：在本发明的实施例中，具有电感的组件的磁场的感应电流效应，主要发生在磁性本体的外边缘处，并在中心处最小化。因此，将第一电子装置的至少一部分配置在所述磁性本体的被至少一导电路径所包围的空间中，第一电子装置的电路会受到感应电流效应的最小影响，也可减少总布局面积。第一电子装置和具有电感的组件可形成一模块以利于制造，封装和测试。
附图说明
图1为根据本发明一实施例的具有电感的组件，包含的局部侧面示意图。
图2A为根据本发明一实施例的具有电感的组件的至少一导电路径结构的立体示意图。
图2B为根据本发明一实施例的具有电感的组件的两个电感的两个导电路径结构的示意立体图。
图3A为根据本发明一实施例的具有电感的组件的另一导电路径结构的局部立体示意图。
图3B为根据本发明一实施例的具有电感的组件的两个电感的分别另外两个导电路径结构局部立体示意图。
图4为根据本发明一实施例的具有电感的组件的又一导电路径结构的局部俯视示意图。
图5为根据本发明另一实施例的另一具有电感的组件的局部侧面示意图。
图6为根据本发明一实施例的又一具有电感的组件的局部侧面示意图。
图7为根据本发明一实施例的其上形成一屏蔽层的具有电感的组件的局部侧面示意图。
图8为根据本发明一实施例的另一其上形成一屏蔽层的具有电感的组件的局部侧面示意图。
图9为根据本发明一实施例的封装结构的局部示意侧面图。
图10为根据本发明一实施例的另一封装结构的局部侧面示意图。
图11为根据本发明一实施例的其上形成一屏蔽层的封装结构的局部侧面示意图。
图12A至图12D为根据本发明一实施例的说明用于制造具有电感的组件的步骤的示意俯视图。
附图标记说明：100-具有电感的组件；110-磁性本体；112-导电通孔；120-导电图案；130-第二导电图案；142-半导体裸晶；144-第二半导体裸晶；146-被动电子元件；150-第一绝缘层；160-基板；200A-具有电感的组件；200B-具有电感的组件；211-第一端子；211a-第一端子；211b-第三端子；214-第一走线；216-第二走线；218-至少一导电路径；218a-第一导电路径；218b-第二导电路径；219-第二端子；219a-第二端子；219b-第四端子；240-空间；314-第一细缝；315-第一屏蔽走线；316-第二细缝；317-第二屏蔽走线；318-导电路径；318a-第一导电路径；318b-第二导电路径；400-具有电感的组件；418-圆形导电路径结构；500-具有电感的组件；600-具有电感的组件；700-具有电感的组件；770-上屏蔽层；800-具有电感的组件；880-U形屏蔽层；900-封装结构；922-第三导电图案；943-两个半导体裸晶；945-两个半导体裸晶；990-主体；1000-封装结构；1022-引线；1090-主体；1100-封装结构；1180-U形屏蔽层；1210-磁性本体；1211-片材；1213-连接垫片；1215-电路；1217-垫片。
具体实施方式
应当理解，以下揭示提供了用于实现本发明不同特征的许多不同的实施例或示例。下述装置和布置的具体示例，用以简化本发明。当然，这些仅是示例，并非用来限定本发明。例如，在下面的描述中，第一特征在第二特征的上或其上的形成，可包括第一特征和第二特征以直接接触形成的实施例，并且还可以包括在第一特征和第二特征之间形成附加特征的实施例，使得第一特征和第二特征不直接接触。另外，本发明可以在各种示例中重复参考数字和/或字母。这些重复是为了简化和清楚的目的，且本身不指示所讨论的各种实施例和/或配置之间的关系。
图1为根据本发明一实施例的具有电感的组件的局部侧面示意图。如图1所示，具有电感的组件100包含具有一上表面和一下表面的一磁性本体110，于此实施例中，所述磁性本体的上表面到下表面形成复数个导电通孔112，所述复数个导电通孔112经由配置在所述磁性本体的上表面上的第一导电图案120和配置在所述磁性本体的下表面上的第二导电图案130电性连接，以便形成至少一导电路径，每个导电路径通过相应的一组导电通孔，其中所述至少一导电路径中的每一个具有两个端子和一相应电感。可参阅图2A，显示具有两个端子和一相应电感的至少一导电路径，且图2B显示具有四个端子和相应电感的多于一个导电路径。在一实施例中，所述至少一导电路径形成具有一第一端子和一第二端子的一线圈。于此实施例中，一第一电子装置的至少一部分配置在被至少一导电路径至少部分包围的一第一空间中。于此实施例中，第一电子装置包含一半导体裸晶142。于此实施例中，复数个电子装置，例如半导体裸晶或集成电路，可配置在被至少一导电路径至少部分包围的第一空间中(参阅图2A)。在另一实施例中，被至少一导电路径至少部分包围的空间，完全是用于容纳例如半导体元件或集成电路的电子装置的一通孔开口。在又一实施例中，磁性本体具有被至少一导电路径至少部分包围的一凹洞，其中第一电子装置配置在凹洞中。仍参阅图1，第一导电图案120配置在磁性本体110的上表面上，一第一绝缘层150配置在第一导电图案120上，且第二导电图案130配置在磁性本体110的下表面上。然而，本发明不限于此。在另一实施例中，第一导电图案120可配置在磁性本体110的上表面上的一第一绝缘层上，且第二导电图案130可配置在磁性本体110的下表面上的一第二绝缘层上。另外，第二导电图案130可与基板160结合，允许具有电感的组件100装置之间的电性连接，例如磁性本体110的至少一导电路径和配置在被至少一导电路径至少部分包围的空间中的半导体裸晶142及外部电路(未示的)。在一实施例中，所述磁性本体为一单一(unitary)磁性本体。
图2A为根据本发明一实施例的具有电感的组件的至少一导电路径结构的立体示意图。如图2A所示并参阅图1，具有电感的组件200A包含具有一上表面和一下表面的一磁性本体110。复数个导电通孔112从磁性本体110的上表面形成至下表面，用于形成具有一第一端子211和一第二端子219的至少一导电路径218。在一实施例中，至少一导电路径218凭借第一端子211或第二端子219电性连接到配置在用于容纳电子装置的空间240中的半导体裸晶142(请参阅图1)。在一实施例中，用于容纳电子装置的空间240为一完全通孔开口。在又一实施例中，空间240是形成在磁性本体110上的一凹洞，其中第一电子装置可配置在凹洞中。复数个导电通孔112分别成对设置，一对中之一个导电通孔对应地朝向磁性本体110的外边缘配置，并且该对中的另一个对应地朝向磁性本体110的中心设置。在一实施例中，第一导电图案配置在磁性本体110的上表面上，且第二导电图案配置在磁性本体110的下表面上。在另一实施例中，第一导电图案包含复数条第一走线214，用于电性连接磁性本体110的上表面上的每两个相对应的导电通孔112，其中复数个第一导电区域形成于复数条第一走线214之间。在一实施例中，第二导电图案包含复数条第二走线216，用于电性连接磁性本体110的下表面上的每两个相对应的导电通孔112，其中复数个第二导电区域形成在在磁性本体110的下表面上复数个第二走线216之间。然而，本发明不限于此。在一更进一步实施例中，第一导电图案可包含复数条第一接合线，且第二导电图案可包含复数条第二接合线。仍参阅图2A，于此实施例中，复数条第一走线214相对垂直于磁性本体110的中心形成，且复数条第二走线216相对斜向于磁性本体110的中心形成。然而，本发明不限于此。所述复数条第一走线214和所述复数条第二走线216可以朝向磁性本体110的中心的任何角度形成，其中提供被至少一导电路径218至少部分包围的一空间240。
图2B为根据本发明一实施例的具有电感的组件的两个电感的分别两个导电路径结构的示意立体图。图2A的实施例和图2B的实施例差异在于，在图2B的实施例中，从磁性本体110的上表面到下表面形成的复数个导电通孔112，形成多于一个导电路径并具有多于两个端子和相应的电感，因为本发明不限于形成具有两个端子和相应电感的唯一一个导电路径。如图2B所示，从磁性本体110的上表面到下表面形成复数个导电通孔112，用于分别形成具有一第一端子211a和一第二端子219a的一第一导电路径218a及具有一第三端子211b和一第四端子219b的和一第二导电路径218b。在其他实施例中，第一导电路径218a和第二导电路径218b可分别电性连接到配置在用于容纳电子装置的空间240中的多于一个的半导体元件，凭借第一端子211a和第二端子219a和第三端子211b和第四端子219b。
在本发明的实施例中，具有不引人注目要求的具有电感的组件的磁场的感应电流效应，主要发生在磁性本体的外边缘处，并在中心处最小化。这允许将第一电子装置的至少一部分配置在至少部分地被所述磁性本体的所述至少一导电路径包围的空间，其中第一电子装置的至少一部分的其他部分或电路受到最小的影响。因此，当在系统中一起需要具有电感的组件与第一电子装置的至少一部分时，它们不必在外部电性连接。于是，设计为具有第一电子装置的至少一部分和具有电感的组件的系统，总布局面积可减少。还有，调制的优点可实现因为第一电子装置的至少一部分和具有电感的组件可作为完整模块来制造、封装和测试。
图3A为根据本发明一实施例的具有电感的组件的另一导电路径结构的局部立体示意图。如图3A所示并参阅图2A，具有电感的组件300包含一磁性本体110以及由磁性本体110的上表面至下表面形成的复数个导电通孔112，其具有一第一端子211及一第二端子219。相似地，第一导电图案配置在磁性本体110的上表面上，且第二导电图案配置在磁性本体110的下表面上。图2A的实施例和图3A的实施例差异在于，在图3A的实施例中，第一导电图案包含在磁性本体110的上表面上的复数条第一屏蔽走线315，其中每两个相邻的第一屏蔽走线315由一第一细缝314分隔开。此外，第二导电图案包含在磁性本体110的下表面上的复数条第二屏蔽走线317，其中每两个相邻的第二屏蔽走线317由一第二细缝316分隔开。由于添加复数条第一屏蔽走线315和复数条第二屏蔽走线317，具有不引人注目要求的具有电感的组件磁场的感应电流效应甚至可以进一步容纳在磁性本体的外边缘并在磁性本体110的中心处进一步最小化。
图3B为根据本发明一实施例的具有电感的组件的两个电感的分别另外两个导电路径结构局部立体示意图。图3A实施例和图3B实施例差异在于，在图3B的实施例中，从磁性本体110的上表面到下表面形成的复数个导电通孔112，形成多于一个导电路径并具有多于两个端子和相应电感。如图3B所示，从磁性本体110的上表面到下表面形成复数个导电通孔112，形成具有一第一端子211a和一第二端子219a的一第一导电路径318a及具有一第三端子211b和一第四端子219b的和一第二导电路径318b。在其他实施例中，第一导电路径318a和第二导电路径318b凭借第一端子211a和第二端子219a和第三端子211b和第四端子219b可分别电性连接到配置在用于容纳电子装置的空间240中的半导体元件或晶片。请注意，图1、图2B、图3A及图3B中的每个导电通孔，可为一导电柱或具有配置在所述通孔侧壁中的导电材料，以形成一导电路径。只要一导电路径在所述通孔中形成，它将被称为导电通孔。
在本发明的实施例中，参阅图1、图2B、图3A与图3B以及应用于本文的实施例，描述了自上而下的水平绕组方法。然而，本发明不限于此。其他类型的缠绕方法也可利用。图4为根据本发明一实施例的具有电感的组件的又一导电路径结构的局部俯视示意图。如图4所示，于此实施例中，也可采用扁平垂直绕线方法，其中仍提供至少部分地被一圆形导电路径结构418包围的一空间，用于将一第一电子装置的至少一部分配置在其中。
图5为根据本发明另一实施例的一具有电感的组件的局部侧面示意图，且图6为根据本发明又一实施例的具有电感的组件的局部侧面示意图。如图5及图6所示并参阅图2A，具有电感的组件500、600分别包含一磁性本体110，复数个导电通孔112，配置在磁性本体110的上表面上的第一导电图案120以及配置在磁性本体110的下表面上的第二导电图案130，形成至少一导电路径218。图1的实施例与图5及图6的实施例差异在于，配置在被至少一导电路径218至少部分包围的空间240中包含多于一个半导体裸晶142。参阅图5，除了配置在被至少一导电路径218至少部分包围的空间240中之一个半导体裸晶142之外，一第一电子装置的至少一部分还包含一第二半导体裸晶144。同时，参阅图6，除了配置在被至少一导电路径218至少部分包围的空间240中之一个半导体裸晶142之外，第一电子装置的至少一部分还包含一被动电子元件146。半导体裸晶142可包含一集成电路，且被动电子元件146可以包含一电阻器或一电容器。然而，本发明不限于此。其他类型的半导体元件和被动电子元件可以任何数量或其组合配置在被至少一导电路径218至少部分包围的空间240中。仍分别参阅图5及图6，与图1相似，在图5与图6的实施例中，第一导电图案120配置在磁性本体110的上表面上，且一第一绝缘层150配置在第一导电图案120上。同时，第二导电图案130配置在磁性本体110的下表面上。此外，分别在图5与图6的其他实施例中，第一导电图案120可配置在磁性本体的上表面上的第一绝缘层上，且第二导电图案130可配置在磁性本体的下表面上的一第二绝缘层上。仍分别参阅图5及图6，第二导电图案130可与一基板160结合，允许分别在具有电感的组件500、600之间的电性连接，例如图5的磁性本体110的至少一导电路径218和半导体裸晶142、144与图6的半导体裸晶142和被动电子元件146以及外部电路(未示的)。
图7为根据本发明一实施例的其上形成有屏蔽层的具有电感的组件的局部侧面示意图，且图8为根据本发明一实施例的另一其上形成有屏蔽层的具有电感的组件的局部侧面示意图。如图7及图8所示并参阅图2A，具有电感的组件700、800分别包含一磁性本体110，复数个导电通孔112，配置在磁性本体110的上表面上的第一导电图案120以及配置在磁性本体110的下表面上的第二导电图案130，形成至少一导电路径218。在实施例中，一第一电子装置的至少一部分配置在被至少一导电路径218至少部分包围的一第一空间中，其中第一电子装置的至少一部分包含一半导体裸晶142。此外，第一导电图案120配置在磁性本体110的上表面上，且一第一绝缘层150配置在第一导电图案120上。同时，第二导电图案130配置在磁性本体110的下表面上，其中第二导电图案130可与一基板160结合，允许分别在具有电感的组件700、800的装置之间的电性连接，例如磁性本体110的至少一导电路径218和配置在被至少一导电路径218至少部分包围的空间240中的半导体裸晶142和被动电子元件146以及外部电路(未示的)。仍分别参阅图7及图8，图1的实施例与图7及图8的实施例差异在于，在磁性本体110的上表面上方形成一上屏蔽层770、第一导电图案120、配置在被至少一导电路径218至少部分包围的空间240中的半导体裸晶142以及具有电感的组件700的第一绝缘层150。于此实施例中，上屏蔽层770形成在具有电感的组件700的顶端上方。然而，本发明不限于此。参阅图8，一U形屏蔽层880形成在磁性本体110、配置在被至少一导电路径218至少部分包围的空间240中的半导体裸晶142、第一导电图案120以及具有电感的组件800的第一绝缘层150的顶端和外侧表面上。由于分别添加图7的上屏蔽层770和图8的U形屏蔽层880，获得用于电磁干扰(EMI)屏蔽和保护的装置。另外，由于具有电感的组件700、800的电路，部分地和完全地隔离并且分别不受外部EMI控制，具有电感的组件700、800转而不干扰其他外部电子装置。
图9为根据本发明一实施例的封装结构的局部示意侧面图。如图9所示并参阅图2A，封装结构900包含具有一上表面和一下表面的一磁性本体110。在实施例中，复数个导电通孔112从磁性本体110的上表面形成至下表面，其中所述复数个导电通孔112经由配置在所述磁性本体的上表面上的第一导电图案120和配置在所述磁性本体的下表面上的第二导电图案130电性连接，以便形成至少一导电路径218，每个导电路径通过所述复数个导电通孔112，形成具有一第一端子211和一第二端子219的一线圈。然而，本发明不限于此。具有多于两个端子和相应电感的多于一个的导电路径可形成。于此实施例中，一第一电子装置的至少一部分配置在被至少一导电路径218包围的一第一空间中。于此实施例中，第一电子装置的至少一部分包含一半导体裸晶142。此外，第一导电图案120配置在磁性本体110的上表面上，且第三导电图案922配置在磁性本体110和半导体裸晶142上，用于与磁性本体110的至少一导电路径218和半导体裸晶142以及外部电路电性连接(未示的)。然而，本发明不限于此。在另一实施例中，第三导电图案922可配置在磁性本体110的下表面上的一第一绝缘层上和第一导电图案120上。仍参阅图9，于此实施例中，一第二电子装置的至少一部分配置在第三导电图案922上，其中第二电子装置的至少一部分包含分别被封装在电性连接到磁性本体110的至少一导电路径218和半导体裸晶142的一主体990中的两个半导体裸晶943、945。同时，第二导电图案130配置在磁性本体110的下表面上。然而，本发明不限于此。在另一实施例中，第一导电图案120可配置在磁性本体的下表面上的一第一绝缘层上，且第二导电图案130可配置在磁性体的下表面上的一第二绝缘层上。仍参阅图9，第二导电图案130可与一基板160结合，允许分别在封装结构900的装置之间的电性连接，例如配置在第三导电图案922上的两个半导体裸晶943、945和磁性本体110的至少一导电路径218与配置在被至少一导电路径218至少部分包围的空间240中的半导体裸晶142以及外部电路(未示的)。
图10为根据本发明一实施例的另一封装结构的局部侧面示意图。如图10所示并参阅图2A，封装结构1000包含一磁性本体110，配置在磁性本体110的上表面上的第一导电图案120以及配置在磁性本体110的下表面上的第二导电图案130，以便形成至少一导电路径218，每个导电路径通过多个导电通孔112，形成具有一第一端子211和一第二端子219的一线圈。一第一电子装置的至少一部分配置在被至少一导电路径218包围的一第一空间中。在该实施例中，第一电子装置的至少一部分包含一半导体裸晶142。此外，一第二电子装置的至少一部分配置在磁性本体110和半导体裸晶142上。图9的实施例与图10的实施例差异在于，没有第三导电图案922配置在磁性本体110和半导体裸晶142上，用于与磁性本体110的至少一导电路径218和半导体裸晶142以及外部电路电性连接(未示的)。相反地，引线1022用于将第二电子装置的至少一部分与磁性本体110的至少一导电路径218和半导体裸晶142以及外部电路电性连接(未示的)。另外，第二电子装置的至少一部分包含封装在一主体1090中的有源和无源组件，并电性连接到磁性本体110的至少一导电路径218和半导体裸晶142。同时，第二导电图案130配置在磁性本体110的下表面上。此外，第二导电图案130可与一基板160结合，允许分别在封装结构1000的装置之间的电性连接，例如封装在主体1090中的有源和无源组件和磁性本体110的至少一导电路径218与配置在被至少一导电路径218至少部分包围的空间240中的半导体裸晶142以及外部电路(未示的)。在一实施例中，所述磁性本体为一单一(unitary)磁性本体。
图11为根据本发明一实施例的其上形成有屏蔽层的封装结构的局部侧面示意图。如图11所示并参阅图2A，封装结构1100包含具有一上表面和一下表面的一磁性本体110，配置在磁性本体110的上表面上的第一导电图案120以及配置在磁性本体110的下表面上的第二导电图案130，以形成至少一导电路径218。每个导电路径通过复数个导电通孔112，形成具有一第一端子211和一第二端子219的一线圈。然而，本发明不限于此。具有多于两个端子和相应电感的多于一个的导电路径可形成。一第一电子装置的至少一部分配置在被至少一导电路径218包围的一第一空间中。在该实施例中，第一电子装置的至少一部分包含一半导体裸晶142。此外，第一导电图案120配置在磁性本体110的上表面上，且第三导电图案922配置在磁性本体110和半导体裸晶142上，用于与磁性本体110的至少一导电路径218和半导体裸晶142以及外部电路电性连接(未示的)。在该实施例中，一第二电子装置的至少一部分配置在第三导电图案922上，其中第二电子装置的至少一部分包含分别被封装在电性连接到磁性本体110的至少一导电路径218和半导体裸晶142及外部电路的一主体990中的两个半导体裸晶943、945。图11的实施例与图9的实施例差异在于一U形屏蔽层1180分别形成在主体990的上表面和外侧表面和磁性本体110上。U形屏蔽层1180可屏蔽电磁干扰(EMI)。请参阅图11，第二导电图案130配置在磁性本体110的下表面上。此外，第二导电图案130可与一基板160结合，以电性连接封装结构1100中的多个电子装置，如配置在第三导电图案922上两个半导体裸晶943、945和磁性本体110的至少一导电路径218与配置在被至少一导电路径218至少部分包围的空间240中的半导体裸晶142以及外部电路。在一实施例中，所述磁性本体为一单一(unitary)磁性本体。
图12A至图12D为根据本发明一实施例的说明用于制造具有电感的组件的步骤的示意俯视图。首先，如图12A所示并参阅图2A，一第一电子装置的至少一部分凭借配置在由磁性本体1210的至少一导电路径218包围的一第一空间中。元件间的接合方法有多种，例如共晶、焊料、黏合剂等，可由操作条件和环境以及可靠性要求来决定。之后，如图12B所示，片材1211形成薄板且形成复数个连接垫片1213。片材可以由微粒、黏合剂、增塑剂和溶剂的研磨液制备。薄板迭片之后，烧掉或除去不需要的粘合剂树脂并将颗粒烧结，以形成一基板。接下来，如图12C所示，执行电镀并以复数个重分布层(RDL)形成电路1215。最后，如图12D所示，形成焊接面罩层以显现复数个垫片1217。
仍参阅图12A至图12D，在另一实施例中，如果需要用于封装结构的电磁干扰(EMI)屏蔽和保护的装置，在切割的前，一上屏蔽层或一U形屏蔽层可分别在封装结构的上表面和外侧表面上形成。
在本发明的实施例中，具有电感的组件的磁场的感应电流效应，主要发生在磁性本体的外边缘处，并在中心处最小化。因此，将第一电子装置的至少一部分配置在所述磁性本体的被至少一导电路径所包围的空间中，第一电子装置的电路会受到感应电流效应的最小影响，也可减少总布局面积。第一电子装置和具有电感的组件可形成一模块以利于制造，封装和测试。
从上述内容可以理解，虽然为了说明的目的在此描述了具体实施例，但是在不偏离本发明的精神和范围的情况下可以进行各种修改。此外，在针对特定实施例，替代方案揭示的情况下，该替代方案也可以应用于其它实施例，即使没有特别说明。

Claims (20)

1.一种具有电感的组件，其特征是包含：
一磁性本体具有一上表面和一下表面，其中所述磁性本体的上表面到下表面具有多个导电通孔，所述多个导电通孔经由配置在所述磁性本体上表面的上方的一第一导电图案与配置在所述磁性本体下表面的下方的一第二导电图案电性连接，以形成至少一导电路径，其中所述至少一导电路径中的每一个导电路径通过相对应的一组导电通孔且具有两个端子以及一电感值，其中一第一电子装置的至少一部分配置在被所述至少一导电路径至少部分包围的一第一空间中。
2.如权利要求1所述的具有电感的组件，其特征在于：所述至少一导电路径形成具有一第一端子和一第二端子的一线圈。
3.如权利要求1所述的具有电感的组件，其特征在于：所述至少一导电路径形成具有一第一端子和一第二端子的一第一导电路径，以及具有一第三端子和一第四端子的一第二导电路径。
4.如权利要求1所述的具有电感的组件，其特征在于：所述第一导电图案和所述第二导电图案包含接合线。
5.如权利要求1所述的具有电感的组件，其特征在于：所述第一导电图案和所述第二导电图案经由一薄膜制程形成。
6.如权利要求1所述的具有电感的组件，其特征在于：所述第一导电图案包含多条第一屏蔽走线，其中，每一条第一屏蔽走线电性连接所述磁性本体上表面上的两个相对应的导电通孔，以及每两个相邻的第一屏蔽走线被一第一细缝隔开。
7.如权利要求6所述的具有电感的组件，其特征在于：所述第二导电图案包含多条第二屏蔽走线，其中，每一条第二屏蔽走线电性连接所述磁性本体下表面上的两个相对应的导电通孔，以及每两个相邻的第二屏蔽走线被一第二细缝隔开。
8.如权利要求1所述的具有电感的组件，其特征在于：所述第一导电图案配置在所述磁性本体的上表面上，以及所述第二导电图案配置在所述磁性本体的下表面上。
9.如权利要求1所述的具有电感的组件，其特征在于：所述第一导电图案配置在所述磁性本体上表面上的一第一绝缘层上，以及所述第二导电图案配置在所述磁性本体下表面上的一第二绝缘层上。
10.如权利要求2所述的具有电感的组件，其特征在于：所述第一电子装置包含一半导体元件，且其中所述线圈电性连接到所述半导体元件。
11.如权利要求2所述的具有电感的组件，其特征在于：一第二电子装置的至少一部分配置在被所述线圈至少部分包围的一第二空间中。
12.如权利要求1所述的具有电感的组件，其特征在于：一U形屏蔽层配置在所述磁性本体的上表面和外侧表面上。
13.一种封装结构，其特征是包含：
一磁性本体具有一上表面和一下表面，其中所述磁性本体的上表面到下表面具有多个导电通孔，且所述多个导电通孔经由配置在所述磁性本体上表面的上方的一第一导电图案与配置在所述磁性本体下表面的下方的一第二导电图案电性连接，以形成至少一导电路径，其中所述至少一导电路径中的每一个导电路径通过相对应的一组导电通孔且具有两个端子以及一电感值；以及
一第一电子装置，其中所述第一电子装置的至少一部分配置在被所述至少一导电路径至少部分包围的一第一空间中。
14.如权利要求13所述的封装结构，其特征在于：所述至少一导电路径形成具有一第一端子和一第二端子的一线圈。
15.如权利要求13所述的封装结构，其特征在于：所述至少一导电路径形成具有一第一端子和一第二端子的一第一导电路径，以及具有一第三端子和一第四端子的和一第二导电路径。
16.如权利要求13所述的封装结构，其特征在于：所述第一导电图案包含多条第一屏蔽走线，其中，每一条第一屏蔽走线电性连接所述磁性本体上表面上的两个相对应的导电通孔，以及每两个相邻的第一屏蔽走线被一第一细缝隔开。
17.如权利要求13所述的封装结构，其特征在于：所述第二导电图案包含多条第二屏蔽走线，其中，每一条第二屏蔽走线电性连接所述磁性本体下表面上的两个相对应的导电通孔，以及每两个相邻的第二屏蔽走线被一第二细缝隔开。
18.如权利要求13所述的封装结构，其特征在于：所述第一导电图案配置在所述磁性本体上表面上的一第一绝缘层上，以及所述第二导电图案配置在所述磁性本体下表面上的一第二绝缘层上。
19.如权利要求14所述的封装结构，其特征在于：还包含配置在所述磁性本体和所述第一电子装置上的第三导电图案，用以电性连接所述线圈与所述第一电子装置。
20.如权利要求19所述的封装结构，其特征在于：还包含配置在所述第三导电图案上的一第二电子装置，其中所述第二电子装置经由所述第三导电图案电性连接所述第一电子装置。
CN201710897910.8A 2016-10-05 2017-09-28 具有电感的组件及其封装结构 Active CN107919348B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010147681.XA CN111326495B (zh) 2016-10-05 2017-09-28 具有电感的组件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/285,485 2016-10-05
US15/285,485 US9799722B1 (en) 2016-10-05 2016-10-05 Inductive component and package structure thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010147681.XA Division CN111326495B (zh) 2016-10-05 2017-09-28 具有电感的组件

Publications (2)

Publication Number Publication Date
CN107919348A true CN107919348A (zh) 2018-04-17
CN107919348B CN107919348B (zh) 2020-04-03

Family

ID=60082274

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710897910.8A Active CN107919348B (zh) 2016-10-05 2017-09-28 具有电感的组件及其封装结构
CN202010147681.XA Active CN111326495B (zh) 2016-10-05 2017-09-28 具有电感的组件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010147681.XA Active CN111326495B (zh) 2016-10-05 2017-09-28 具有电感的组件

Country Status (3)

Country Link
US (1) US9799722B1 (zh)
CN (2) CN107919348B (zh)
TW (1) TWI646649B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199361B2 (en) * 2016-01-29 2019-02-05 Cyntec Co., Ltd. Stacked electronic structure
DE102016118802B4 (de) * 2016-01-29 2022-12-08 Taiwan Semiconductor Manufacturing Co. Ltd. Drahtloses Ladepaket mit in Spulenmitte integriertem Chip und Herstellungsverfahren dafür
JP6838548B2 (ja) * 2017-12-07 2021-03-03 株式会社村田製作所 コイル部品およびその製造方法
US10790161B2 (en) * 2018-03-27 2020-09-29 Amkor Technology, Inc. Electronic device with adaptive vertical interconnect and fabricating method thereof
TWI681557B (zh) * 2019-04-25 2020-01-01 瑞昱半導體股份有限公司 積體變壓器及積體電感之交叉結構
US20220376034A1 (en) * 2021-05-14 2022-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130005109A1 (en) * 2011-06-29 2013-01-03 Dao Thuy B Method for forming a toroidal inductor in a semiconductor substrate
US20140312458A1 (en) * 2013-04-18 2014-10-23 Fairchild Semiconductor Corporation Methods and apparatus related to an improved package including a semiconductor die
CN104603889A (zh) * 2012-09-10 2015-05-06 Nec东金株式会社 片状电感器、层叠基板内置型电感器及它们的制造方法
US20150123251A1 (en) * 2013-11-06 2015-05-07 Siliconware Precision Industries Co., Ltd Semiconductor package
JP2016136556A (ja) * 2015-01-23 2016-07-28 イビデン株式会社 インダクタ部品及びプリント配線板
US20160233292A1 (en) * 2015-02-10 2016-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030028B2 (ja) * 1996-12-26 2008-01-09 シチズン電子株式会社 Ｓｍｄ型回路装置及びその製造方法
US6345434B1 (en) * 1998-07-06 2002-02-12 Tdk Corporation Process of manufacturing an inductor device with stacked coil pattern units
TW200947482A (en) * 2008-05-01 2009-11-16 Taimag Corp Modularized inductive device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130005109A1 (en) * 2011-06-29 2013-01-03 Dao Thuy B Method for forming a toroidal inductor in a semiconductor substrate
CN104603889A (zh) * 2012-09-10 2015-05-06 Nec东金株式会社 片状电感器、层叠基板内置型电感器及它们的制造方法
US20140312458A1 (en) * 2013-04-18 2014-10-23 Fairchild Semiconductor Corporation Methods and apparatus related to an improved package including a semiconductor die
US20150123251A1 (en) * 2013-11-06 2015-05-07 Siliconware Precision Industries Co., Ltd Semiconductor package
JP2016136556A (ja) * 2015-01-23 2016-07-28 イビデン株式会社 インダクタ部品及びプリント配線板
US20160233292A1 (en) * 2015-02-10 2016-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process

Also Published As

Publication number Publication date
US9799722B1 (en) 2017-10-24
TWI646649B (zh) 2019-01-01
CN107919348B (zh) 2020-04-03
TW201814871A (zh) 2018-04-16
CN111326495A (zh) 2020-06-23
CN111326495B (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
CN107919348A (zh) 具有电感的组件及其封装结构
US6606011B2 (en) Energy conditioning circuit assembly
US9780081B2 (en) Chip package structure and manufacturing method therefor
US7737545B2 (en) Multi-surface IC packaging structures and methods for their manufacture
CN104425422B (zh) 功能化的重分布层
CN107026137B (zh) 具有磁性装置的电子模块
JP2008537333A (ja) 集積回路の他の集積回路への積層構造
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
CN103247599A (zh) 半导体器件及其制造方法
CN101800216B (zh) 具有电磁干扰保护的电子模块
US20100248547A1 (en) Esd protection
KR100427111B1 (ko) 에너지 조절 회로 조립체
CN110177423A (zh) 基板电路装置以及印刷布线基板
US7858402B2 (en) Integrated circuit package having reversible ESD protection
US8324727B2 (en) Low profile discrete electronic components and applications of same
US20080083984A1 (en) Wiring board
US9826632B2 (en) Substrate structure and the process manufacturing the same
EP2061289A1 (en) Interconnection of embedded passive components and substrates
JPS60128643A (ja) 集積回路周辺における電磁妨害および／または電磁ノイズ防止装置
CN109727931A (zh) 系统模块封装
CN104932761B (zh) 电容式触控板及其制造方法
CN111755422B (zh) 可选式接合的接地防护结构
JPS617657A (ja) マルチチツプパツケ−ジ
WO2001010000A1 (en) Universal energy conditioning interposer with circuit architecture
JP2630294B2 (ja) 混成集積回路装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant