TW201814871A - 具有電感的組件及其封裝結構 - Google Patents

具有電感的組件及其封裝結構 Download PDF

Info

Publication number
TW201814871A
TW201814871A TW106133475A TW106133475A TW201814871A TW 201814871 A TW201814871 A TW 201814871A TW 106133475 A TW106133475 A TW 106133475A TW 106133475 A TW106133475 A TW 106133475A TW 201814871 A TW201814871 A TW 201814871A
Authority
TW
Taiwan
Prior art keywords
conductive
magnetic body
disposed
conductive pattern
conductive path
Prior art date
Application number
TW106133475A
Other languages
English (en)
Other versions
TWI646649B (zh
Inventor
呂保儒
Original Assignee
乾坤科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 乾坤科技股份有限公司 filed Critical 乾坤科技股份有限公司
Publication of TW201814871A publication Critical patent/TW201814871A/zh
Application granted granted Critical
Publication of TWI646649B publication Critical patent/TWI646649B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本發明提供了一種具有電感的組件和一種封裝結構，包含具有一上表面和一下表面的磁性本體，其中從所述磁性本體的上表面到下表面形成複數個導電通孔，且所述複數個導電通孔經由配置在所述磁性本體的上表面上的第一導電圖案和配置在所述磁性本體的下表層面上的第二導電圖案電性連接，以便形成至少一導電路徑，每個導電路徑通過相應的一組導電通孔，其中所述至少一導電路徑中的每一個具有兩個端子和一相應電感，一第一電子裝置的至少一部分配置在被至少一導電路徑至少部分包圍的一第一空間中。

Description

具有電感的組件及其封裝結構
本發明係有關一種具有電感的組件，特別是指電感器與電子裝置的結合。
大多數集成電路（IC）透過將集成電路（IC）放置在引線框架上，集成電路（IC）結合到引線框架的金屬引線，然後將集成電路（IC）封裝在保護體中來組裝，其中成型、電鍍和修整完成。 此後，測試集成電路（IC）。
雖然成本有效益和收效，且儘管由設計、成本、更小的尺寸或其他原因帶動集成電路（IC）製造的進步，系統的一些功能要求通常不被設計到集成電路（IC）中，例如，電感器和電容器的集成電路（IC）。特別是對於具有電感的組件，由於它們的設計，磁場可在集成電路（IC）的其它部分或電路中感應電流，從而影響集成電路（IC）的性能。因此，當具有電感的組件與集成電路（IC）一起在系統中需要時，它們通常在外部電性連接。於是，當設計具有集成電路（IC）和具有電感的組件的系統時，總佈局面積相對較大， 特別是在考慮小型化的趨勢時。此外，由於集成電路（IC）和具有電感的組件單獨地被製造、封裝和測試，所以可能無法實現調製的優點。
因此，需要具有電感的組件及其封裝結構來解決上述問題。
在下面的實施例中參閱所附圖式，提供詳細敘述。
在一實施例中，提供一具有電感的組件，包含具有一上表面和一下表面的磁性本體，其中從所述磁性本體的上表面到下表面形成複數個導電通孔，且所述複數個導電通孔經由配置在所述磁性本體上表面的上方的第一導電圖案和配置在所述磁性本體下表面上的下方的第二導電圖案電性連接，以形成至少一導電路徑，每個導電路徑通過相應的一組導電通孔，其中所述至少一導電路徑中的每一個具有兩個端子和一相應電感值。於此實施例中，所述第一導電圖案包含複數條第一走線，且所述第二導電圖案包含複數條第二走線，用於電性連接分別在所述磁性本體的上表面和下表面上的每兩個相對應的導電通孔。於此實施例中，所述至少一導電路徑形成具有一第一端子和一第二端子的一線圈。在另一個實施例中，所述至少一導電路徑形成具有多於兩個端子和相應電感的多於一個電感路徑。於此實施例中，一第一電子裝置的至少一部分配置在由所述至少一導電路徑至少部分包圍的一第一空間中。
在一實施例中，提供一具有電感的組件，包含具有一上表面和一下表面的磁性本體，其中從所述磁性本體的上表面到下表面形成複數個導電通孔，且所述多個導電通孔經由配置在所述磁性本體的上表面上的第一導電圖案和配置在所述磁性本體的上表面上的第二導電圖案電性連接，以便形成至少一導電路徑，每個導電路徑通過相應的一組導電通孔，其中所述至少一導電路徑中的每一個具有兩個端子和一相應電感。於此實施例中，所述第一導電圖案包含複數條第一走線，且所述第二導電圖案包含複數條第二走線，用於電性連接分別在所述磁性本體的上表面和下表面上的每兩個相對應的導電通孔。此外，第一和第二屏蔽層分別配置在第一和第二導電圖案上。於此實施例中，所述至少一導電路徑形成具有一第一端子和一第二端子的一線圈。在另一實施例中，所述至少一導電路徑形成具有多於兩個端子和相應電感的多於一電感路徑。於此實施例中，第一電子裝置的至少一部分配置在被至少一導電路徑至少部分包圍的一第一空間中。
在又一實施例中，提供一具有電感的組件，包含具有一上表面和一下表面的磁性本體，其中從所述磁性本體的上表面到下表面形成複數個導電通孔，且所述複數個導電通孔經由配置在所述磁性本體的上表面上的一第一絕緣層上的第一導電圖案和配置在所述磁性本體的下表面上的一第二絕緣層上的第二導電圖案電性連接，以便形成至少一導電路徑，每個導電路徑通過相應的一組導電通孔，其中所述至少一導電路徑中的每一個具有兩個端子和一相應電感。於此實施例中，所述第一導電圖案包含複數條第一接合線，且所述第二導電圖案包含複數條第二接合線，用於電性連接分別在所述磁性本體的上表面和下表面上的每兩個相對應的導電通孔。於此實施例中，所述至少一導電路徑形成具一有第一端子和一第二端子的一線圈。在另一實施例中，所述至少一導電路徑形成具有多於兩個端子和相應電感的多於一個電感路徑。於此實施例中，一第一電子裝置的至少一部分和一第二電子裝置的至少一部分分別配置在被至少一導電路徑至少部分包圍的第一和第二空間中。
在一實施例中，提供一種封裝結構。封裝結構包含具有一上表面和一下表面的磁性本體，其中從所述磁性本體的上表面到下表面形成複數個導電通孔，且所述複數個導電通孔經由配置在所述磁性本體的上表面上的第一導電圖案和配置在所述磁性本體的下表面上的第二導電圖案電性連接，以便形成至少一導電路徑，每個導電路徑通過相應的一組導電通孔，其中所述至少一導電路徑中的每一個具有兩個端子和一相應電感。於此實施例中，所述第一導電圖案包含複數條第一走線，且所述第二導電圖案包含複數條第二走線，用於電性連接分別在所述磁性本體的上表面和下表面上的每兩個相對應的導電通孔。於此實施例中，所述至少一導電路徑形成具有一第一端子和一第二端子的一線圈。在另一實施例中，所述至少一導電路徑形成具有多於兩個端子和相應電感的多於一個電感路徑。於此實施例中，一第一電子裝置的至少一部分配置在被至少一導電路徑至少部分包圍的一第一空間中。
在另一實施例中，提供一種封裝結構。封裝結構包含具有一上表面和一下表面的磁性本體，其中從所述磁性本體的上表面到下表面形成複數個導電通孔，且所述複數個導電通孔經由配置在所述磁性本體的上表面上的第一導電圖案和配置在所述磁性本體的下表面上的第二導電圖案電性連接，以便形成至少一導電路徑，每個導電路徑通過相應的一組導電通孔，其中所述至少一導電路徑中的每一個具有兩個端子和一相應電感。於此實施例中，所述第一導電圖案包含複數條第一走線，且所述第二導電圖案包含複數條第二走線，用於電性連接分別在所述磁性本體的上表面和下表面上的每兩個相對應的導電通孔。一第一電子裝置的至少一部分配置在被至少一導電路徑至少部分包圍的一第一空間中。此外，第三導電圖案配置在磁性本體和至少一電子裝置上方，用於與磁性本體的至少一導電路徑和第一電子裝置的至少一部分電性連接。於此實施例中，所述至少一導電路徑形成具有一第一端子和一第二端子的一線圈。在另一實施例中，所述至少一導電路徑形成具有多於兩個端子和相應電感的多於一個電感路徑。於此實施例中，一第二電子裝置的至少一部分配置在第三導電圖案上，電性連接到磁性本體的至少一導電路徑和第一電子裝置的至少一部分。
應當理解，以下揭露提供了用於實現本發明不同特徵的許多不同的實施例或示例。下述裝置和佈置的具體示例，用以簡化本發明。當然，這些僅是示例，並非用來限定本發明。例如，在下面的描述中，第一特徵在第二特徵之上或其上的形成，可包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵的實施例，使得第一特徵和第二特徵不直接接觸。另外，本發明可以在各種示例中重複參考數字和/或字母。這些重複是為了簡化和清楚的目的，且本身不指示所討論的各種實施例和/或配置之間的關係。
第1圖為根據本發明一實施例之具有電感的組件的局部側面示意圖。如第1圖所示，具有電感的組件100包含具有一上表面和一下表面的一磁性本體110，於此實施例中，所述磁性本體的上表面到下表面形成複數個導電通孔112，所述複數個導電通孔112經由配置在所述磁性本體的上表面上的第一導電圖案120和配置在所述磁性本體的下表面上的第二導電圖案130電性連接，以便形成至少一導電路徑，每個導電路徑通過相應的一組導電通孔，其中所述至少一導電路徑中的每一個具有兩個端子和一相應電感。可參閱第2A圖，顯示具有兩個端子和一相應電感的至少一導電路徑，且第2B圖顯示具有四個端子和相應電感的多於一個導電路徑。在一實施例中，所述至少一導電路徑形成具有一第一端子和一第二端子的一線圈。於此實施例中，一第一電子裝置的至少一部分配置在被至少一導電路徑至少部分包圍的一第一空間中。於此實施例中，第一電子裝置包含一半導體裸晶142。於此實施例中，複數個電子裝置，例如半導體裸晶或集成電路，可配置在被至少一導電路徑至少部分包圍的第一空間中（參閱第2A圖）。在另一實施例中，被至少一導電路徑至少部分包圍的空間，完全是用於容納例如半導體元件或集成電路的電子裝置的一通孔開口。在又一實施例中，磁性本體具有被至少一導電路徑至少部分包圍的一凹洞，其中第一電子裝置配置在凹洞中。仍參閱第1圖，第一導電圖案120配置在磁性本體110的上表面上，一第一絕緣層150配置在第一導電圖案120上，且第二導電圖案130配置在磁性本體110的下表面上。然而，本發明不限於此。 在另一實施例中，第一導電圖案120可配置在磁性本體110的上表面上的一第一絕緣層上，且第二導電圖案130可配置在磁性本體110的下表面上的一第二絕緣層上。另外，第二導電圖案130可與基板160結合，允許具有電感的組件100裝置之間的電性連接，例如磁性本體110的至少一導電路徑和配置在被至少一導電路徑至少部分包圍的空間中的半導體裸晶142及外部電路（未示之）。在一實施例中，所述磁性本體為一單一(unitary)磁性本體。
第2A圖為根據本發明一實施例之具有電感的組件的至少一導電路徑結構的立體示意圖。如第2A圖所示並參閱第1圖，具有電感的組件200A包含具有一上表面和一下表面的一磁性本體110。複數個導電通孔112從磁性本體110的上表面形成至下表面，用於形成具有一第一端子211和一第二端子219的至少一導電路徑218。在一實施例中，至少一導電路徑218藉由第一端子211或第二端子219電性連接到配置在用於容納電子裝置的空間240中的半導體裸晶142（請參閱第1圖）。在一實施例中，用於容納電子裝置的空間240為一完全通孔開口。在又一實施例中，空間240是形成在磁性本體110上的一凹洞，其中第一電子裝置可配置在凹洞中。複數個導電通孔112分別成對設置，一對中的一個導電通孔對應地朝向磁性本體110的外邊緣配置，並且該對中的另一個對應地朝向磁性本體110的中心設置。在一實施例中，第一導電圖案配置在磁性本體110的上表面上，且第二導電圖案配置在磁性本體110的下表面上。在另一實施例中，第一導電圖案包含複數條第一走線214，用於電性連接磁性本體110的上表面上的每兩個相對應的導電通孔112，其中複數個第一導電區域形成於複數條第一走線 214之間。在一實施例中，第二導電圖案包含複數條第二走線216，用於電性連接磁性本體110的下表面上的每兩個相對應的導電通孔112，其中複數個第二導電區域形成在在磁性本體110的下表面上複數個第二走線 216之間。然而，本發明不限於此。在一更進一步實施例中，第一導電圖案可包含複數條第一接合線，且第二導電圖案可包含複數條第二接合線。仍參閱第2A圖，於此實施例中，複數條第一走線214相對垂直於磁性本體110的中心形成，且複數條第二走線216相對斜向於磁性本體110的中心形成。然而，本發明不限於此。所述複數條第一走線214和所述複數條第二走線216可以朝向磁性本體110的中心的任何角度形成，其中提供被至少一導電路徑218至少部分包圍的一空間240。
第2B圖為根據本發明一實施例之具有電感的組件的兩個電感的分別兩個導電路徑結構的示意立體圖。第2A圖的實施例和第2B圖的實施例差異在於，在第2B圖的實施例中，從磁性本體110的上表面到下表面形成的複數個導電通孔112，形成多於一個導電路徑並具有多於兩個端子和相應的電感，因為本發明不限於形成具有兩個端子和相應電感的唯一一個導電路徑。如第2B圖所示，從磁性本體110的上表面到下表面形成複數個導電通孔112，用於分別形成具有一第一端子211a和一第二端子219a的一第一導電路徑218a及具有一第三端子211b和一第四端子219b的和一第二導電路徑 218b。在其他實施例中，第一導電路徑218a和第二導電路徑218b可分別電性連接到配置在用於容納電子裝置的空間240中的多於一個的半導體元件，藉由第一端子211a和第二端子219a和第三端子211b和第四端子219b。
在本發明的實施例中，具有不引人注目要求的具有電感的組件的磁場的感應電流效應，主要發生在磁性本體的外邊緣處，並在中心處最小化。這允許將第一電子裝置的至少一部分配置在至少部分地被所述磁性本體的所述至少一導電路徑包圍的空間，其中第一電子裝置的至少一部分的其他部分或電路受到最小的影響。因此，當在系統中一起需要具有電感的組件與第一電子裝置的至少一部分時，它們不必在外部電性連接。於是，設計為具有第一電子裝置的至少一部分和具有電感的組件的系統，總佈局面積可減少。還有，調製的優點可實現因為第一電子裝置的至少一部分和具有電感的組件可作為完整模組來製造、封裝和測試。
第3A圖為根據本發明一實施例之具有電感的組件的另一導電路徑結構的局部立體示意圖。如第3A圖所示並參閱第2A圖，具有電感的組件300包含一磁性本體110以及由磁性本體110的上表面至下表面形成的複數個導電通孔112，其具有一第一端子211及一第二端子219。相似地，第一導電圖案配置在磁性本體110的上表面上，且第二導電圖案配置在磁性本體110的下表面上。第2A圖的實施例和第3A圖的實施例差異在於，在第3A圖的實施例中，第一導電圖案包含在磁性本體110的上表面上的複數條第一屏蔽走線315，其中每兩個相鄰的第一屏蔽走線315由一第一細縫314分隔開。此外，第二導電圖案包含在磁性本體110的下表面上的複數條第二屏蔽走線317，其中每兩個相鄰的第二屏蔽走線317由一第二細縫316分隔開。由於添加複數條第一屏蔽走線315和複數條第二屏蔽走線317，具有不引人注目要求的具有電感的組件磁場的感應電流效應甚至可以進一步容納在磁性本體的外邊緣並在磁性本體110的中心處進一步最小化。
第3B圖為根據本發明一實施例之具有電感的組件的兩個電感的分別另外兩個導電路徑結構局部立體示意圖。第3A圖實施例和第3B圖實施例差異在於，在第3B圖的實施例中，從磁性本體110的上表面到下表面形成的複數個導電通孔112，形成多於一個導電路徑並具有多於兩個端子和相應電感。如第3B圖所示，從磁性本體110的上表面到下表面形成複數個導電通孔112，形成具有一第一端子211a和一第二端子219a的一第一導電路徑318a及具有一第三端子211b和一第四端子219b的和一第二導電路徑 318b。在其他實施例中，第一導電路徑318a和第二導電路徑318b藉由第一端子211a和第二端子219a和第三端子211b和第四端子219b可分別電性連接到配置在用於容納電子裝置的空間240中的半導體元件或晶片。請注意，第1圖、第2B圖、第3A圖及第3B圖中的每個導電通孔，可為一導電柱或具有配置在所述通孔側壁中的導電材料，以形成一導電路徑。只要一導電路徑在所述通孔中形成，它將被稱為導電通孔。
在本發明的實施例中，參閱第1圖、第2B圖、第3A圖與第3B圖以及應用於本文的實施例，描述了自上而下的水平繞組方法。然而，本發明不限於此。其他類型的纏繞方法也可利用。第4圖為根據本發明一實施例之具有電感的組件的又一導電路徑結構的局部俯視示意圖。如第4圖所示，於此實施例中，也可採用扁平垂直繞線方法，其中仍提供至少部分地被一圓形導電路徑結構418包圍的一空間，用於將一第一電子裝置的至少一部分配置在其中。
第5圖為根據本發明另一實施例之一具有電感的組件的局部側面示意圖，且第6圖為根據本發明又一實施例之具有電感的組件的局部側面示意圖。如第5圖及第6圖所示並參閱第2A圖，具有電感的組件500、600分別包含一磁性本體110，複數個導電通孔112，配置在磁性本體110的上表面上的第一導電圖案120以及配置在磁性本體110的下表面上的第二導電圖案130，形成至少一導電路徑218。第1圖的實施例與第5圖及第6圖的實施例差異在於，配置在被至少一導電路徑218至少部分包圍的空間240中包含多於一個半導體裸晶142。參閱第5圖，除了配置在被至少一導電路徑218至少部分包圍的空間240中的一個半導體裸晶142之外，一第一電子裝置的至少一部分還包含一第二半導體裸晶144。同時，參閱第6圖，除了配置在被至少一導電路徑218至少部分包圍的空間240中的一個半導體裸晶142之外，第一電子裝置的至少一部分還包含一被動電子元件146。半導體裸晶142可包含一集成電路，且被動電子元件146可以包含一電阻器或一電容器。然而，本發明不限於此。其他類型的半導體元件和被動電子元件可以任何數量或其組合配置在被至少一導電路徑218至少部分包圍的空間240中。仍分別參閱第5圖及第6圖，與第1圖相似，在第5圖與第6圖的實施例中，第一導電圖案120配置在磁性本體110的上表面上，且一第一絕緣層150配置在第一導電圖案120上。同時，第二導電圖案130配置在磁性本體110的下表面上。此外，分別在第5圖與第6圖的其他實施例中，第一導電圖案120可配置在磁性本體的上表面上的第一絕緣層上，且第二導電圖案130可配置在配置在磁性本體的下表面上的一第二絕緣層上。仍分別參閱第5圖及第6圖，第二導電圖案130可與一基板160結合，允許分別在具有電感的組件500、600的間的電性連接，例如第5圖的磁性本體110的至少一導電路徑218和半導體裸晶142、144與第6圖的半導體裸晶142和被動電子元件146以及外部電路（未示之）。
第7圖為根據本發明一實施例之其上形成有屏蔽層的具有電感的組件的局部側面示意圖，且第8圖為根據本發明一實施例之另一其上形成有屏蔽層的具有電感的組件的局部側面示意圖。如第7圖及第8圖所示並參閱第2A圖，具有電感的組件700、800分別包含一磁性本體110，複數個導電通孔112，配置在磁性本體110的上表面上的第一導電圖案120以及配置在磁性本體110的下表面上的第二導電圖案130，形成至少一導電路徑218。在實施例中，一第一電子裝置的至少一部分配置在被至少一導電路徑218至少部分包圍的一第一空間中，其中第一電子裝置的至少一部分包含一半導體裸晶142。此外，第一導電圖案120配置在磁性本體110的上表面上，且一第一絕緣層150配置在第一導電圖案120上。同時，第二導電圖案130配置在磁性本體110的下表面上，其中第二導電圖案130可與一基板160結合，允許分別在具有電感的組件700、800的裝置之間的電性連接，例如磁性本體110的至少一導電路徑218和配置在被至少一導電路徑218至少部分包圍的空間240中的半導體裸晶142和被動電子元件146以及外部電路（未示之）。仍分別參閱第7圖及第8圖，第1圖的實施例與第7圖及第8圖的實施例差異在於，在磁性本體110的上表面上方形成一上屏蔽層770、第一導電圖案120、配置在被至少一導電路徑218至少部分包圍的空間240中的半導體裸晶142以及具有電感的組件700的第一絕緣層150。於此實施例中，上屏蔽層770形成在具有電感的組件700的頂端上方。然而，本發明不限於此。參閱第8圖，一U形屏蔽層880形成在磁性本體110、配置在被至少一導電路徑218至少部分包圍的空間240中的半導體裸晶142、第一導電圖案120以及具有電感的組件800的第一絕緣層150的頂端和外側表面上。由於分別添加第7圖的上屏蔽層770和第8圖的U形屏蔽層880，獲得用於電磁干擾（EMI）屏蔽和保護的裝置。另外，由於具有電感的組件700、800的電路，部分地和完全地隔離並且分別不受外部EMI控制，具有電感的組件700、800轉而不干擾其他外部電子裝置。
第9圖為根據本發明一實施例之封裝結構的局部示意側面圖。如第9圖所示並參閱第2A圖，封裝結構900包含具有一上表面和一下表面的一磁性本體110。在實施例中，複數個導電通孔112從磁性本體110的上表面形成至下表面，其中所述複數個導電通孔112經由配置在所述磁性本體的上表面上的第一導電圖案120和配置在所述磁性本體的下表面上的第二導電圖案130電性連接，以便形成至少一導電路徑218，每個導電路徑通過所述複數個導電通孔112，形成具有一第一端子211和一第二端子219的一線圈。然而，本發明不限於此。具有多於兩個端子和相應電感的多於一個的導電路徑可形成。於此實施例中，一第一電子裝置的至少一部分配置在被至少一導電路徑218包圍的一第一空間中。於此實施例中，第一電子裝置的至少一部分包含一半導體裸晶142。此外，第一導電圖案120配置在磁性本體110的上表面上，且第三導電圖案922配置在磁性本體110和半導體裸晶142上，用於與磁性本體110的至少一導電路徑218和半導體裸晶142以及外部電路電性連接（未示之）。然而，本發明不限於此。在另一實施例中，第三導電圖案922可配置在配置在磁性本體110的下表面上的一第一絕緣層上和第一導電圖案120上。仍參閱第9圖，於此實施例中，一第二電子裝置的至少一部分配置在第三導電圖案922上，其中第二電子裝置的至少一部分包含分別被封裝在電性連接到磁性本體110的至少一導電路徑218和半導體裸晶142的一主體990中的兩個半導體裸晶943、945。同時，第二導電圖案130配置在磁性本體110的下表面上。然而，本發明不限於此。在另一實施例中，第一導電圖案120可配置在配置在磁性本體的下表面上的一第一絕緣層上，且第二導電圖案130可配置在配置在磁性體的下表面上的一第二絕緣層上。仍參閱第9圖，第二導電圖案130可與一基板160結合，允許分別在封裝結構900的裝置之間的電性連接，例如配置在第三導電圖案922上的兩個半導體裸晶943、945和磁性本體110的至少一導電路徑218與配置在被至少一導電路徑218至少部分包圍的空間240中的半導體裸晶142以及外部電路（未示之）。
第10圖為根據本發明一實施例之另一封裝結構的局部側面示意圖。如第10圖所示並參閱第2A圖，封裝結構1000包含一磁性本體110，配置在磁性本體110的上表面上的第一導電圖案120以及配置在磁性本體110的下表面上的第二導電圖案130，以便形成至少一導電路徑218，每個導電路徑通過多個導電通孔112，形成具有一第一端子211和一第二端子219的一線圈。一第一電子裝置的至少一部分配置在被至少一導電路徑218包圍的一第一空間中。在該實施例中，第一電子裝置的至少一部分包含一半導體裸晶142。此外，一第二電子裝置的至少一部分配置在磁性本體110和半導體裸晶142上。第9圖的實施例與第10圖的實施例差異在於，沒有第三導電圖案922配置在磁性本體110和半導體裸晶142上，用於與磁性本體110的至少一導電路徑218和半導體裸晶142以及外部電路電性連接（未示之）。相反地，引線1022用於將第二電子裝置的至少一部分與磁性本體110的至少一導電路徑218和半導體裸晶142以及外部電路電性連接（未示之）。另外，第二電子裝置的至少一部分包含封裝在一主體1090中的有源和無源組件，並電性連接到磁性本體110的至少一導電路徑218和半導體裸晶142。同時，第二導電圖案130配置在磁性本體110的下表面上。此外，第二導電圖案130可與一基板160結合，允許分別在封裝結構1000的裝置之間的電性連接，例如封裝在主體1090中的有源和無源組件和磁性本體110的至少一導電路徑218與配置在被至少一導電路徑218至少部分包圍的空間240中的半導體裸晶142以及外部電路（未示之）。在一實施例中，所述磁性本體為一單一(unitary)磁性本體。
第11圖為根據本發明一實施例之其上形成有屏蔽層的封裝結構的局部側面示意圖。如第11圖所示並參閱第2A圖，封裝結構1100包含具有一上表面和一下表面的一磁性本體110，配置在磁性本體110的上表面上的第一導電圖案120以及配置在磁性本體110的下表面上的第二導電圖案130，以形成至少一導電路徑218。每個導電路徑通過複數個導電通孔112，形成具有一第一端子211和一第二端子219的一線圈。然而，本發明不限於此。具有多於兩個端子和相應電感的多於一個的導電路徑可形成。一第一電子裝置的至少一部分配置在被至少一導電路徑218包圍的一第一空間中。在該實施例中，第一電子裝置的至少一部分包含一半導體裸晶142。此外，第一導電圖案120配置在磁性本體110的上表面上，且第三導電圖案922配置在磁性本體110和半導體裸晶142上，用於與磁性本體110的至少一導電路徑218和半導體裸晶142以及外部電路電性連接（未示之）。在該實施例中，一第二電子裝置的至少一部分配置在第三導電圖案922上，其中第二電子裝置的至少一部分包含分別被封裝在電性連接到磁性本體110的至少一導電路徑218和半導體裸晶142及外部電路的一主體990中的兩個半導體裸晶943、945。第11圖的實施例與第9圖的實施例差異在於一U形屏蔽層1180分別形成在主體990的上表面和外側表面和磁性本體110上。U形屏蔽層1180可屏蔽電磁干擾（EMI）。請參閱第11圖，第二導電圖案130配置在磁性本體110的下表面上。此外，第二導電圖案130可與一基板160結合，以電性連接封裝結構1100中的多個電子裝置，如配置在第三導電圖案922上兩個半導體裸晶943、945和磁性本體110的至少一導電路徑218與配置在被至少一導電路徑218至少部分包圍的空間240中的半導體裸晶142以及外部電路。在一實施例中，所述磁性本體為一單一(unitary)磁性本體。
第12A圖至12D圖為根據本發明一實施例之說明用於製造具有電感的組件的步驟的示意俯視圖。首先， 如第12A圖所示並參閱第2A圖，一第一電子裝置的至少一部分藉由配置在由磁性本體1210的至少一導電路徑218包圍的一第一空間中。元件間之接合方法有多種，例如共晶、焊料、黏合劑等，可由操作條件和環境以及可靠性要求來決定。之後， 如第12B圖所示，片材1211形成薄板且形成複數個連接墊片1213。片材可以由微粒、黏合劑、增塑劑和溶劑的研磨液製備。薄板疊片之後，燒掉或除去不需要的粘合劑樹脂並將顆粒燒結，以形成一基板。接下來， 如第12C圖所示，執行電鍍並以複數個重分佈層（RDL）形成電路1215。最後，如第12D圖所示，形成焊接面罩層以顯現複數個墊片1217。
仍參閱第12A圖至12D圖，在另一實施例中，如果需要用於封裝結構的電磁干擾（EMI）屏蔽和保護的裝置，在切割之前，一上屏蔽層或一U形屏蔽層可分別在封裝結構的上表面和外側表面上形成。
在本發明的實施例中，具有電感的組件的磁場的感應電流效應，主要發生在磁性本體的外邊緣處，並在中心處最小化。因此，將第一電子裝置的至少一部分配置在所述磁性本體的被至少一導電路徑所包圍的空間中，第一電子裝置的電路會受到感應電流效應之最小影響，也可減少總佈局面積。第一電子裝置和具有電感的組件可形成一模組以利於製造，封裝和測試。
從上述內容可以理解，雖然為了說明的目的在此描述了具體實施例，但是在不偏離本發明的精神和範圍的情況下可以進行各種修改。此外，在針對特定實施例，替代方案揭露的情況下，該替代方案也可以應用於其它實施例，即使沒有特別說明。
100‧‧‧具有電感的組件
110‧‧‧磁性本體
112‧‧‧導電通孔
120‧‧‧導電圖案
130‧‧‧第二導電圖案
142‧‧‧半導體裸晶
144‧‧‧第二半導體裸晶
146‧‧‧被動電子元件
150‧‧‧第一絕緣層
160‧‧‧基板
200A‧‧‧具有電感的組件
200B‧‧‧具有電感的組件
211‧‧‧第一端子
211a‧‧‧第一端子
211b‧‧‧第三端子
214‧‧‧第一走線
216‧‧‧第二走線
218‧‧‧至少一導電路徑
218a‧‧‧第一導電路徑
218b‧‧‧第二導電路徑
219‧‧‧第二端子
219a‧‧‧第二端子
219b‧‧‧第四端子
240‧‧‧空間
314‧‧‧第一細縫
315‧‧‧第一屏蔽走線
316‧‧‧第二細縫
317‧‧‧第二屏蔽走線
318‧‧‧導電路徑
318a‧‧‧第一導電路徑
318b‧‧‧第二導電路徑
400‧‧‧具有電感的組件
418‧‧‧圓形導電路徑結構
500‧‧‧具有電感的組件
600‧‧‧具有電感的組件
700‧‧‧具有電感的組件
770‧‧‧上屏蔽層
800‧‧‧具有電感的組件
880‧‧‧U形屏蔽層
900‧‧‧封裝結構
922‧‧‧第三導電圖案
943‧‧‧兩個半導體裸晶
945‧‧‧兩個半導體裸晶
990‧‧‧主體
1000‧‧‧封裝結構
1022‧‧‧引線
1090‧‧‧主體
1100‧‧‧封裝結構
1180‧‧‧U形屏蔽層
1210‧‧‧磁性本體
1211‧‧‧片材
1213‧‧‧連接墊片
1215‧‧‧電路
1217‧‧‧墊片
第1圖為根據本發明一實施例之具有電感的組件，包含的局部側面示意圖。
第2A圖為根據本發明一實施例之具有電感的組件的至少一導電路徑結構的立體示意圖。
第2B圖為根據本發明一實施例之具有電感的組件的兩個電感的兩個導電路徑結構的示意立體圖。
第3A圖為根據本發明一實施例之具有電感的組件的另一導電路徑結構的局部立體示意圖。
第3B圖為根據本發明一實施例之具有電感的組件的兩個電感的分別另外兩個導電路徑結構局部立體示意圖。
第4圖為根據本發明一實施例之具有電感的組件的又一導電路徑結構的局部俯視示意圖。
第5圖為根據本發明另一實施例之另一具有電感的組件的局部側面示意圖。
第6圖為根據本發明一實施例之又一具有電感的組件的局部側面示意圖。
第7圖為根據本發明一實施例之其上形成一屏蔽層的具有電感的組件的局部側面示意圖。
第8圖為根據本發明一實施例之另一其上形成一屏蔽層的具有電感的組件的局部側面示意圖。
第9圖為根據本發明一實施例之封裝結構的局部示意側面圖。
第10圖為根據本發明一實施例之另一封裝結構的局部側面示意圖。
第11圖為根據本發明一實施例之其上形成一屏蔽層的封裝結構的局部側面示意圖。
第12A圖至12D圖為根據本發明一實施例之說明用於製造具有電感的組件的步驟的示意俯視圖。

Claims (20)

  1. 一種具有電感的組件，包含： 一磁性本體具有一上表面和一下表面，其中所述磁性本體的上表面到下表面具有多個導電通孔，所述多個導電通孔經由配置在所述磁性本體上表面的上方的一第一導電圖案與配置在所述磁性本體下表面的下方的一第二導電圖案電性連接，以形成至少一導電路徑，其中所述至少一導電路徑中的每一個導電路徑通過相對應的一組導電通孔且具有兩個端子以及一電感值，其中一第一電子裝置的至少一部分配置在被所述至少一導電路徑至少部分包圍的一第一空間中。
  2. 如請求項1所述之具有電感的組件，其中所述至少一導電路徑形成具有一第一端子和一第二端子的一線圈。
  3. 如請求項1所述之具有電感的組件，其中所述至少一導電路徑形成具有一第一端子和一第二端子的一第一導電路徑，以及具有一第三端子和一第四端子的一第二導電路徑。
  4. 如請求項1所述之具有電感的組件，其中所述第一導電圖案和所述第二導電圖案包含接合線。
  5. 如請求項1所述之具有電感的組件，其中所述第一導電圖案和所述第二導電圖案經由一薄膜製程形成。
  6. 如請求項1所述之具有電感的組件，其中所述第一導電圖案包含多條第一屏蔽走線，其中，每一條第一屏蔽走線電性連接所述磁性本體上表面上的兩個相對應的導電通孔，以及每兩個相鄰的第一屏蔽走線被一第一細縫隔開。
  7. 如請求項6所述之具有電感的組件，其中所述第二導電圖案包含多條第二屏蔽走線，其中，每一條第二屏蔽走線電性連接所述磁性本體下表面上的兩個相對應的導電通孔，以及每兩個相鄰的第二屏蔽走線被一第二細縫隔開。
  8. 如請求項1所述之具有電感的組件，其中所述第一導電圖案配置在所述磁性本體的上表面上，以及所述第二導電圖案配置在所述磁性本體的下表面上。
  9. 如請求項1所述之具有電感的組件，其中所述第一導電圖案配置在配置在所述磁性本體上表面上的一第一絕緣層上，以及所述第二導電圖案配置在配置在所述磁性本體下表面上的一第二絕緣層上。
  10. 如請求項2所述之具有電感的組件，其中所述第一電子裝置包含一半導體元件，且其中所述線圈電性連接到所述半導體元件。
  11. 如請求項2所述之具有電感的組件，其中一第二電子裝置的至少一部分配置在被所述線圈至少部分包圍的一第二空間中。
  12. 如請求項1所述之具有電感的組件，其中一U形屏蔽層配置在所述磁性本體的上表面和外側表面上。
  13. 一種封裝結構，包含： 一磁性本體具有一上表面和一下表面，其中所述磁性本體的上表面到下表面具有多個導電通孔，且所述多個導電通孔經由配置在所述磁性本體上表面的上方的一第一導電圖案與配置在所述磁性本體下表面的下方的一第二導電圖案電性連接，以形成至少一導電路徑，其中所述至少一導電路徑中的每一個導電路徑通過相對應的一組導電通孔且具有兩個端子以及一電感值；以及 一第一電子裝置，其中所述第一電子裝置的至少一部分配置在被所述至少一導電路徑至少部分包圍的一第一空間中。
  14. 如請求項13所述之封裝結構，其中所述至少一導電路徑形成具有一第一端子和一第二端子的一線圈。
  15. 如請求項13所述之封裝結構，其中所述至少一導電路徑形成具有一第一端子和一第二端子的一第一導電路徑，以及具有一第三端子和一第四端子的和一第二導電路徑。
  16. 如請求項13所述之封裝結構，其中所述第一導電圖案包含多條第一屏蔽走線，其中，每一條第一屏蔽走線電性連接所述磁性本體上表面上的兩個相對應的導電通孔，以及每兩個相鄰的第一屏蔽走線被一第一細縫隔開。
  17. 如請求項13所述之封裝結構，其中所述第二導電圖案包含多條第二屏蔽走線，其中，每一條第二屏蔽走線電性連接所述磁性本體下表面上的兩個相對應的導電通孔，以及每兩個相鄰的第二屏蔽走線被一第二細縫隔開。
  18. 如請求項13所述之封裝結構，其中所述第一導電圖案配置在配置在所述磁性本體上表面上的一第一絕緣層上，以及所述第二導電圖案配置在配置在所述磁性本體下表面上的一第二絕緣層上。
  19. 如請求項14所述之封裝結構，更包含配置在所述磁性本體和所述第一電子裝置上的第三導電圖案，用以電性連接所述線圈與所述第一電子裝置。
  20. 如請求項19所述之封裝結構，更包含配置在所述第三導電圖案上的一第二電子裝置，其中所述第二電子裝置經由所述第三導電圖案電性連接所述第一電子裝置。
TW106133475A 2016-10-05 2017-09-28 具有電感的組件及其封裝結構 TWI646649B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/285,485 2016-10-05
US15/285,485 US9799722B1 (en) 2016-10-05 2016-10-05 Inductive component and package structure thereof

Publications (2)

Publication Number Publication Date
TW201814871A true TW201814871A (zh) 2018-04-16
TWI646649B TWI646649B (zh) 2019-01-01

Family

ID=60082274

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106133475A TWI646649B (zh) 2016-10-05 2017-09-28 具有電感的組件及其封裝結構

Country Status (3)

Country Link
US (1) US9799722B1 (zh)
CN (2) CN107919348B (zh)
TW (1) TWI646649B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199361B2 (en) * 2016-01-29 2019-02-05 Cyntec Co., Ltd. Stacked electronic structure
DE102016118802B4 (de) * 2016-01-29 2022-12-08 Taiwan Semiconductor Manufacturing Co. Ltd. Drahtloses Ladepaket mit in Spulenmitte integriertem Chip und Herstellungsverfahren dafür
JP6838548B2 (ja) * 2017-12-07 2021-03-03 株式会社村田製作所 コイル部品およびその製造方法
US10790161B2 (en) * 2018-03-27 2020-09-29 Amkor Technology, Inc. Electronic device with adaptive vertical interconnect and fabricating method thereof
TWI681557B (zh) * 2019-04-25 2020-01-01 瑞昱半導體股份有限公司 積體變壓器及積體電感之交叉結構
US20220376034A1 (en) * 2021-05-14 2022-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030028B2 (ja) * 1996-12-26 2008-01-09 シチズン電子株式会社 Ｓｍｄ型回路装置及びその製造方法
US6345434B1 (en) * 1998-07-06 2002-02-12 Tdk Corporation Process of manufacturing an inductor device with stacked coil pattern units
TW200947482A (en) * 2008-05-01 2009-11-16 Taimag Corp Modularized inductive device
US8354325B1 (en) * 2011-06-29 2013-01-15 Freescale Semiconductor, Inc. Method for forming a toroidal inductor in a semiconductor substrate
JP6062691B2 (ja) * 2012-04-25 2017-01-18 Ｎｅｃトーキン株式会社 シート状インダクタ、積層基板内蔵型インダクタ及びそれらの製造方法
US9177925B2 (en) * 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
TW201519400A (zh) * 2013-11-06 2015-05-16 矽品精密工業股份有限公司 半導體封裝件
JP2016136556A (ja) * 2015-01-23 2016-07-28 イビデン株式会社 インダクタ部品及びプリント配線板
US9443921B2 (en) * 2015-02-10 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process

Also Published As

Publication number Publication date
CN107919348A (zh) 2018-04-17
US9799722B1 (en) 2017-10-24
CN111326495A (zh) 2020-06-23
CN111326495B (zh) 2022-12-16
TWI646649B (zh) 2019-01-01
CN107919348B (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
TWI646649B (zh) 具有電感的組件及其封裝結構
JP4202902B2 (ja) 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板
EP2548225B1 (en) System-in-package using embedded-die coreless substrates, and processes of forming same
US8304887B2 (en) Module package with embedded substrate and leadframe
TWI558291B (zh) Multilayer circuit board and semiconductor device
WO2010050091A1 (ja) 半導体装置
JP2010199286A (ja) 半導体装置
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
TWI548050B (zh) 封裝結構及其製法與封裝基板
JP6102770B2 (ja) 高周波モジュール
TWI681414B (zh) 電子模組
US20080083984A1 (en) Wiring board
TWI499011B (zh) 封裝結構及其製作方法
CN108878399B (zh) 电子装置及其制造方法
US9275940B2 (en) Semiconductor device and manufacturing method thereof
TWI660483B (zh) 電子裝置及其製造方法
TWI646652B (zh) 電感組合及其線路結構
US20160300660A1 (en) Electronic device
JP2006324572A (ja) 実装基板モジュール、その製造方法、および半導体装置
WO2023089988A1 (ja) モジュール
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
JP2005259969A (ja) 半導体装置およびその製造方法
JP2018010954A (ja) 高周波モジュールおよびその製造方法
TW201633485A (zh) 半導體裝置