CN111755422B - 可选式接合的接地防护结构 - Google Patents
可选式接合的接地防护结构 Download PDFInfo
- Publication number
- CN111755422B CN111755422B CN201910235066.1A CN201910235066A CN111755422B CN 111755422 B CN111755422 B CN 111755422B CN 201910235066 A CN201910235066 A CN 201910235066A CN 111755422 B CN111755422 B CN 111755422B
- Authority
- CN
- China
- Prior art keywords
- ground
- potential
- ground plane
- wire
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Abstract
一种可选式接合的接地防护结构,其包括:一第一接地点,其位于一第一接地面,该第一接地面具有一第一电位;一第二接地点,其位于一第二接地面,该第二接地面具有一第二电位;以及一集成电路芯片,其具有多个导线连接部,该集成电路芯片至少一部分是位于该第二接地面。
Description
技术领域
本发明涉及一种可选式接合的接地防护结构,尤其涉及用于一基材上的相隔式接地面或整合式接地面的接地结构。
背景技术
为顺应各种类型的集成电路工艺的微小化以及多功能性整合芯片的趋势发展,各元件彼此连接的密度愈来愈高,信号线之间的排列更加紧密。
然而,信号线之间紧密的排列造成信号耦合现象,使信号在传输时容易受到振荡、过冲、串音(crosstalk)等的电磁干扰,特别是对于高速或高灵敏的信号的完整性影响很大。
另一方面,为顺应在封装测试的程序中,电子产品在不同参数设定中的测试、不同元件间的验证测试或在大量批次测试的成本考量或效率而言,需要用多样化的防护线的特别设计,以便达到单一基材上执行多样化验证程序的目的。
发明内容
有鉴于此,本发明针对信号完整性的设计准则,提供在相互干扰的耦合信号线间设置接地防护线(guard trace,安全走线)结构以防止串音等的干扰并提高信号完整度的保护能力。
特别的,本发明更提供在单一基材上设计多样化的分隔式接地面与单一接地面的可选式接合的接地防护结构,其不仅减少在数码信号接线上的切换噪音量,进而大幅改良静电放电等级(electrostatic discharge level,ESD level)等问题,可选式接合的技术特征更可提高验证程序的执行效率,并降低生产成本。
根据本发明的一个方面,是提供一种可选式接合的接地防护结构,其包括:一第一接地点,其位于一第一接地面,该第一接地面具有一第一电位;一第二接地点,其位于一第二接地面,该第二接地面具有一第二电位;以及一集成电路芯片,其具有多个导线连接部,该集成电路芯片至少一部分是位于该第二接地面。
优选地,该第二接地面更具有一接地延伸部,且该第二接地点是位于该接地延伸部。
优选地,该集成电路芯片的该些导线连接部的其中之一与该第一接地点以一导线电性连接。
优选地,该集成电路芯片的该些导线连接部的其中之一与该第二接地点以一导线电性连接。
优选地,该第一接地点与该第二接地点以一导线电性连接。
优选地,该第一接地面是与该第二接地面在无该导线的情况下是彼此电性绝缘。
优选地,该第一电位与该第二电位相异或相同。
优选地,该第一电位或该第二电位为接地电位。
优选地,该第一电位或该第二电位为参考电位。
优选地,该集成电路芯片的导线连接部包括多个接地连接部及多个信号连接部。
有关本发明的其他目的与优点,将在后续的说明中配合附图加以阐述。
附图说明
图1A为本发明对比例的接地防护线的基本结构俯视图。
图1B为本发明对比例的接地防护线的基本结构侧视图。
图2A为本发明实施例1的可选式接合的接地防护结构的俯视图。
图2B为本发明实施例1的可选式接合的接地防护结构的侧视图。
图3A为本发明实施例2的可选式接合的接地防护结构的俯视图。
图3B为本发明实施例2的可选式接合的接地防护结构的侧视图。
【附图标记说明】
1 可选式接合的接地防护结构
10 第一接地点
100 第一接地面
20 第二接地点
200 第二接地面
202 接地延伸部
30 集成电路芯片
31 导线连接部
311 接地连接部
312 信号连接部
4 导线
V1 第一电位
V2 第二电位
具体实施方式
为了使本发明的目的、特征及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明,应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
对比例
首先,对比例图1A与1B为接地防护线的基本结构俯视图与侧视图,如图1A及1B所示,其设有一接地面100,且该接地面100上的接地点10与半导芯片30上的接地连接部311电相连;然而,此基本结构仅能提供单一电性测试的接地防护设施。
有鉴于此,以下实施例将说明本发明的第一接地面与第二接地面的组合方式,其具有更多样化的电性测试以及可选式接合的接地防护结构。
实施例1
图2A为本发明实施例1的可选式接合的接地防护结构1的俯视图;图2B为本发明实施例1的可选式接合的接地防护结构1的侧视图。
如图2A及2B所示,本发明的实施例1的可选式接合的接地防护结构1包括:第一接地点10,其位于第一接地面100,第一接地面100具有第一电位V1;第二接地点20(图2A中虚圈所示),其位于第二接地面200,第二接地面200具有第二电位V2;以及集成电路芯片30,其具有多个导线连接部31,集成电路芯片30至少一部分是位于第二接地面200。也就是说,观察图2A,一部分的集成电路芯片30占据一部分的第二接地面200。当然,也可能使整个集成电路芯片30完全位于第二接地面200上。集成电路芯片30可使用第二接地面200的第二电位V2来作为电路的特定DC电位。此外,第二接地面200也可保护集成电路芯片30免于电磁干扰。
其中,第二接地面200更具有接地延伸部202,如图2A所示,接地延伸部202形成突起的形状,犹如手指状,且虚圈所示的第二接地点20是位于接地延伸部202。
优选地,在实施例1中的集成电路芯片30的导线连接部31包括多个接地连接部311及多个信号连接部312,用来提供更多样化的接线组态,方便产品测试验证作业的进行。
在实施例1中,集成电路芯片30的导线连接部31的其中一接地连接部311与第一接地面100的第一接地点10是用一导线4电性连接,且第一接地面100与第二接地面200在无导线4连接的情况下是彼此电性绝缘。在附图中,接地所用的导线4较粗,而信号所用的导线4较细,但导线4的粗细可在实际应用中加以调整。
此外,用于电性连接的导线4的材料可为铜、金等,或不限于这些的导体或半导体材料。
并且,导线4通过将第一接地面100与集成电路芯片30的接地连接部311作电性连接,对于夹在其间的信号导线(细线)可产生屏蔽效应,来减少信号之间的耦合干扰,以便保持信号传输时的完整度。
可选择地,第一电位V1与第二电位V2可为相异或相同,并可依各式组合与变化,第一电位V1及/或第二电位V2设为接地电位;同样地,第一电位V1及/或第二电位V2设为参考电位。因此,广义而言,在本文中,所谓的“接地面”亦可指DC电位面。
另外,第二接地面200与其接地延伸部202可为相同材料。此外,接地延伸部202也具有第二电位V2。
实施例2
图3A为本发明实施例2的可选式接合的接地防护结构1的俯视图;图3B为本发明实施例2的可选式接合的接地防护结构1的侧视图。
如图3A及3B所示,相较于实施例1,本实施例与其不同之处在于集成电路芯片30的导线连接部31的其中一接地连接部311与该第二接地点20用一导线4电性连接;并且,第一接地点10与第二接地点20用另一导线4电性连接。此时,第一接地面100是与第二接地面200发生电性连接,并具有相同电位。
相同地,第二接地面200与其接地延伸部202可为相同材料。此外,接地延伸部202也具有第二电位V2;并且,用于电性连接的导线4的材料可为铜、金等,或不限于这些的导体或半导体材料,对于夹在其间的信号线(细线)可产生屏蔽效应,来减少信号之间的耦合干扰,以便保持信号传输时的完整度。
因此,可将实施例1与实施例2整合于单一芯片上的测试形态,其不仅提供信号在信号线传输时的防护作用,更通过本发明的第一接地面与第二接地面的第一电位V1及第二电位V2的参数,及以导线4接线的不同的接合的组合方式,来决定第一接地面与第二接地面是具有不同电位还是相同电位,进而提供产品测试验证作业的多样化、可选择式的执行方式,以便提高大量批次的封装的测试作业执行效率。
其他修饰及变化例如,可进一步设置第三接地面,并将第三接地面的第三接地点以导线4电性连接至第二接地点及/或第一接地点及/或集成电路芯片3的接地连接部311,以便取得更多样化的接合选项的排列组合。
综上所述,本发明预先考虑到多种接地的可能性,使多个接地面可选地彼此电性绝缘或电性连接,并不需要特地制造一种整体为单一接地面的结构,又特地制造另一种分别电性独立的多个接地面的结构,本发明可用一种可选接合的接地防护结构来实现多种应用,极为便利,且节省成本。
尽管本发明已通过上述实施例说明,可理解的是,在不悖离本发明精神及权利要求保护范围之下,仍然可进行许多其他修饰及变化。
Claims (10)
1.一种可选式接合的接地防护结构(1),其特征在于,包括:
一第一接地点(10),其位于一第一接地面(100),该第一接地面(100)具有一第一电位(V1);
一第二接地点(20),其位于一第二接地面(200),该第二接地面(200)具有一第二电位(V2);
一集成电路芯片(30),其具有多个导线连接部(31),该集成电路芯片(30)至少一部分是位于该第二接地面(200);以及
一导线(4),配置成以不同的接合的组合方式来决定该第一接地面(100)与该第二接地面(200)是具有不同电位还是相同电位。
2.根据权利要求1所述的可选式接合的接地防护结构(1),其特征在于,该第二接地面(200)具有一接地延伸部(202),且该第二接地点(20)是位于该接地延伸部(202)。
3.根据权利要求1所述的可选式接合的接地防护结构(1),其特征在于,该集成电路芯片(30)的导线连接部(31)的其中之一与该第一接地点(10)以该导线(4)电性连接。
4.根据权利要求1所述的可选式接合的接地防护结构(1),其特征在于,该集成电路芯片(30)的该些导线连接部(31)的其中之一与该第二接地点(20)以该导线(4)电性连接。
5.根据权利要求4所述的可选式接合的接地防护结构(1),其特征在于,该第一接地点(10)与该第二接地点(20)以该导线(4)电性连接。
6.根据权利要求1所述的可选式接合的接地防护结构(1),其特征在于,该第一接地面(100)是与该第二接地面(200)在无该导线(4)连接的情况下是彼此电性绝缘。
7.根据权利要求1所述的可选式接合的接地防护结构(1),其特征在于,该第一电位(V1)与该第二电位(V2)相异或相同。
8.根据权利要求1所述的可选式接合的接地防护结构(1),其特征在于,该第一电位(V1)或该第二电位(V2)为接地电位。
9.根据权利要求1所述的可选式接合的接地防护结构(1),其特征在于,该第一电位(V1)或该第二电位(V2)为参考电位。
10.根据权利要求1所述的可选式接合的接地防护结构(1),其特征在于,该集成电路芯片(30)的该些导线连接部(31)包括多个接地连接部(311)及多个信号连接部(312)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910235066.1A CN111755422B (zh) | 2019-03-26 | 2019-03-26 | 可选式接合的接地防护结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910235066.1A CN111755422B (zh) | 2019-03-26 | 2019-03-26 | 可选式接合的接地防护结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111755422A CN111755422A (zh) | 2020-10-09 |
CN111755422B true CN111755422B (zh) | 2022-05-31 |
Family
ID=72671960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910235066.1A Active CN111755422B (zh) | 2019-03-26 | 2019-03-26 | 可选式接合的接地防护结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111755422B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201838715U (zh) * | 2010-07-29 | 2011-05-18 | 禾邦电子(苏州)有限公司 | 芯片型天线结构 |
CN104900622A (zh) * | 2014-03-06 | 2015-09-09 | 扬智科技股份有限公司 | 导线架以及芯片封装结构 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI508254B (zh) * | 2012-09-04 | 2015-11-11 | Realtek Semiconductor Corp | 積體電路 |
-
2019
- 2019-03-26 CN CN201910235066.1A patent/CN111755422B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201838715U (zh) * | 2010-07-29 | 2011-05-18 | 禾邦电子(苏州)有限公司 | 芯片型天线结构 |
CN104900622A (zh) * | 2014-03-06 | 2015-09-09 | 扬智科技股份有限公司 | 导线架以及芯片封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN111755422A (zh) | 2020-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6606011B2 (en) | Energy conditioning circuit assembly | |
US7509615B2 (en) | Circuit layout structure and method | |
KR101564070B1 (ko) | 인쇄 회로 기판 및 이를 이용한 반도체 패키지 | |
CN104425422B (zh) | 功能化的重分布层 | |
KR100935854B1 (ko) | 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 | |
US5245214A (en) | Method of designing a leadframe and a leadframe created thereby | |
US6130478A (en) | Polymer stud grid array for microwave circuit arrangements | |
KR19980064367A (ko) | 집적 회로 칩 패키지용 차동 쌍 구성 | |
CN107919348A (zh) | 具有电感的组件及其封装结构 | |
US8253226B2 (en) | Electronic parts, and method for arranging shielding case and chip parts | |
KR100427111B1 (ko) | 에너지 조절 회로 조립체 | |
KR100686671B1 (ko) | 도체 임피던스가 조립 중에 선택되는 반도체 패키지 | |
CN111755422B (zh) | 可选式接合的接地防护结构 | |
WO2009001312A2 (en) | Packaged device for common mode filtering and esd protection | |
US11296006B2 (en) | Circuit board and packaged chip | |
US7164194B2 (en) | BGA type semiconductor device and electronic equipment using the same | |
JP7103301B2 (ja) | モジュール | |
US7042102B2 (en) | Semiconductor device | |
JP2007005477A (ja) | アンダーフィルによるノイズ除去方法 | |
CN110797314A (zh) | 组件 | |
TW200428610A (en) | Semiconductor device | |
CN108738366B (zh) | 电子装置 | |
KR101693001B1 (ko) | 반도체 패키지 테스트 보드 및 그를 구비하는 반도체 패키지 테스트용 보드 어셈블리 | |
US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
US20220302012A1 (en) | Module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 215021 unit d304-1, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province Applicant after: Dafa Technology (Suzhou) Co.,Ltd. Address before: 215021 unit d304-1, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province Applicant before: Chuangfa information technology (Suzhou) Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |