TWI508254B - 積體電路 - Google Patents

積體電路 Download PDF

Info

Publication number
TWI508254B
TWI508254B TW101132194A TW101132194A TWI508254B TW I508254 B TWI508254 B TW I508254B TW 101132194 A TW101132194 A TW 101132194A TW 101132194 A TW101132194 A TW 101132194A TW I508254 B TWI508254 B TW I508254B
Authority
TW
Taiwan
Prior art keywords
pad
integrated circuit
signal
wafer
interface connectors
Prior art date
Application number
TW101132194A
Other languages
English (en)
Other versions
TW201411803A (zh
Inventor
Ta Hsun Yeh
Tay Her Tsaur
Chien Ming Wu
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW101132194A priority Critical patent/TWI508254B/zh
Priority to US14/011,270 priority patent/US9147675B2/en
Publication of TW201411803A publication Critical patent/TW201411803A/zh
Application granted granted Critical
Publication of TWI508254B publication Critical patent/TWI508254B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

積體電路
本發明是關於一種具有靜電放電防護電路(ESD protection circuits)之積體電路(integrated circuit；IC)。
在電子元件運作時，靜電放電(Electrostatic Discharge；ESD)是造成大多數的電子元件或電子系統受到過度電性應力(Electrical Overstress；EOS)破壞的主要因素，尤其在電子元件製程愈來愈精密，尺寸愈來愈小，靜電放電效應容易擊穿電子元件，會對半導體元件以及電腦系統等形成一種永久性的毀壞，進而導致相關之電子產品被影響及相關裝置工作不正常。
在於電子元件或系統在製造、生產、組裝、測試、存放或搬運過程中，靜電累積於人體、電子元件及各種電子裝置或儀器中。當這些帶有靜電的物體相互接觸，即形成一靜電放電之放電路徑，使得電子元件或裝置遭到不可預測的破壞。
靜電放電防護電路(ESD protection circuits)是積體電路上專門用來做靜電放電防護之用。此ESD防護電路提供靜電電流的放電路徑，以免ESD時，靜電電流流入積體電路(integrated circuit；IC)內部電路而造成損傷。
一般ESD防護電路會設計在積體電路的輸入輸出焊墊(I/O pad)、電源焊墊(power pad)和接地焊墊(ground pad)的旁邊。但隨著製程的演進，製程的價格越來越高。但是焊墊的面積仍無法隨著製程的演進而進行降低成本(cost down)的設計。然而， 積體電路中之元件尺寸不斷下降，電路元件對於靜電放電造成的傷害亦更加敏感。因此需加強ESD的保護層級，如此一來勢必需要加大焊墊的面積，進而又會墊高積體電路的整體成本。因此，在各種積體電路的設計程序中，考量與ESD相關的可靠度及成本問題是不可或缺的一環。
在一實施例中，一種積體電路包括一封裝本體、多個介面連接件、一功能晶片(chip)和一靜電防護晶片。功能晶片包括第一電源焊墊、第一接地焊墊、第一訊號焊墊和電子功能電路。靜電防護晶片包括第二訊號焊墊和第一靜電防護電路。
介面連接件位在封裝本體的外表面上。第一電源焊墊電性連接此些介面連接件中之第一者，而第一接地焊墊電性連接此些介面連接件中之第二者。電子功能電路電性連接第一電源焊墊、第一訊號焊墊和第一接地焊墊。第二訊號焊墊電性連接在此些介面連接件中之第三者和第一訊號焊墊之間。第一靜電防護電路電性連接第二訊號焊墊。
綜上所述，根據本發明之積體電路將積體電路的電子功能電路與靜電防護電路分開製作在二晶片中(即，功能晶片和靜電防護晶片)，以致使製程技術的選用及電路的設計更加有彈性，進而能相對降低成本。
以下述及之術語「第一」、「第二」及「第三」，其係用以區別所指之元件，而非用以排序或限定所指元件之差異性，且亦非用 以限制本發明之範圍。
參照第1至7圖，積體電路100包括一封裝本體110、多個介面連接件130、一功能晶片(chip)150和一靜電防護晶片170。
介面連接件130位在封裝本體110的一外表面上，即裸露在積體電路100的表面。其中，積體電路100是以介面連接件130與外部的電路板(未繪示)直接接合或經由插座(未繪示)間接接合，以致使積體電路100中的晶片經由介面連接件130電性連接電路板上的線路。由於積體電路100與外部電路的接合方式係為本領域之技術人員所熟知，故於此不再贅述。在一些實施例中，介面連接件130可為針腳(pin)(如第4及6圖所示)或焊球(solder ball)(如第5及7圖所示)。
功能晶片150包括第一電源焊墊151、第一接地焊墊153、第一訊號焊墊155和電子功能電路157。
第一電源焊墊151電性連接此些介面連接件130中之第一者(以下稱之為第一連接件131)。於此，第一連接件131提供與外部電源準位的傳輸路徑，以從積體電路100的外部接收運作所需的電源。
第一接地焊墊153電性連接此些介面連接件130中之第二者(以下稱之為第二連接件133)。於此，第二連接件133提供與外部接地準位的傳輸路徑，以使積體電路100與外部接地導通。
電子功能電路157電性連接第一電源焊墊151、第一接地焊墊153和第一訊號焊墊155。於此，電子功能電路157用以提供積體電路100的電子功能運作。
靜電防護晶片170包括第二訊號焊墊175和第一靜電防護電路177。
第二訊號焊墊175電性連接在此些介面連接件130中之第三者(以下稱之為第三連接件135)和第一訊號焊墊155之間。於此，第三連接件135提供與外部電路的資料交換路徑。
第一靜電防護電路177電性連接第二訊號焊墊175。
在一些實施例中，功能晶片150和靜電防護晶片170利用系統級封裝(System on Package；SOP)技術形成在單一積體電路100內，即單一封裝本體110。換言之，功能晶片150和靜電防護晶片170為結構分離之二裸晶(bare chip)。
在一些實施例中，參照第1圖，靜電防護晶片170可更包括第二電源焊墊171、第二接地焊墊173和第二靜電防護電路179。
於此，第一靜電防護電路177電性連接第二訊號焊墊175和第二電源焊墊171之間，而第二靜電防護電路179電性連接第二訊號焊墊175和第二接地焊墊173之間。在一些實施例中，第二電源焊墊171和第二接地焊墊173之間亦可電性連接另一靜電防護電路(未繪示)。換言之，靜電防護電路可設計在任二種不同屬性之焊墊之間，以提供放電路徑。
其中，積體電路100可更包括多個接合件190。此些接合件190分別接合在第一連接件131和第二電源焊墊171之間、第二連接件133和第二接地焊墊173之間以及第三連接件135和第二訊號焊墊175之間。舉例來說，接合件190a的二端分別接合第一連接件131和第二電源焊墊171；接合件190b的二端分別接合第二 連接件133和第二接地焊墊173；以及接合件190c的二端分別接合第三連接件135和第二訊號焊墊175。
於此，第二電源焊墊171和第三電源焊墊172可為相互分離之二個焊墊，抑或是整合為單一焊墊。第二接地焊墊173和第三接地焊墊174可為相互分離之二個焊墊，抑或是整合為單一焊墊。第二訊號焊墊175和第三訊號焊墊176可為相互分離之二個焊墊，抑或是整合為單一焊墊。
在此些實施例中，功能晶片150的第一電源焊墊151、第一接地焊墊153和第一訊號焊墊155可藉由接合件190經由靜電防護晶片170而分別電性連接第一連接件131、第二連接件133和第三連接件135。於此，靜電防護晶片170可更包括第三電源焊墊172、第三接地焊墊174和第三訊號焊墊176。
第三電源焊墊172電性連接第二電源焊墊171、第三接地焊墊174電性連接第二接地焊墊173，以及第三訊號焊墊176電性連接第二訊號焊墊175。
並且，接合件190d的二端分別接合第一電源焊墊151和第三電源焊墊172；接合件190e的二端分別接合第一接地焊墊153和第三接地焊墊174；以及接合件190f的二端分別接合第一訊號焊墊155和第三訊號焊墊176。
在一些實施例中，功能晶片150的第一電源焊墊151、第一接地焊墊153和第一訊號焊墊155可直接藉由接合件190而分別電性連接第一連接件131、第二連接件133和第三連接件135。換言之，參照第2圖，接合件190g的二端是分別接合第一電源焊墊151 和第一連接件131，以及接合件190h的二端分別接合第一接地焊墊153和第二連接件133。
在一些實施例中，接合件190f的二端亦可從分別接合第一訊號焊墊155和第三訊號焊墊176改為分別接合第一訊號焊墊155和第三連接件135(未繪示)。
在一些實施例中，積體電路100中的晶片(如，功能晶片150和靜電防護晶片170)及承載基板113，其中任二者之間可利用導線(bonding wire)(如第4至6圖所示)或覆晶(flip-chip)(如第6及7圖所示)等方式電性接合。換言之，各接合件190可為一導線(如第4至6圖所示)或一凸塊190(如第6及7圖所示)。
在一些實施例中，功能晶片150可為無靜電防護電路之晶片，如第1圖所示。
在一些實施例中，參照第2及3圖，功能晶片150可更包括第三靜電防護電路158和第四靜電防護電路159。
第三靜電防護電路158是耦接在第一電源焊墊151和第一訊號焊墊155之間，而第四靜電防護電路159是耦接在第一訊號焊墊155和第一接地焊墊153之間。在一些實施例中，第一電源焊墊151和第一接地焊墊153之間亦可電性連接另一靜電防護電路(未繪示)。
於此些實施例中，功能晶片150中的各個靜電防護電路的耐電流能力小於靜電防護晶片170中的各個靜電防護電路的耐電流能力。也就是說，第三靜電防護電路158的耐電流能力小於第一靜電防護電路177和第二靜電防護電路179，並且第四靜電防護電 路159的耐電流能力小於第一靜電防護電路177和第二靜電防護電路179。
也就是，功能晶片150中的靜電防護電路只提供基本的ESD保護，而靜電防護晶片170中的靜電防護電路則可提供大電流的保護。舉例來說，以乙太網路應用為例：功能晶片150中的靜電防護電路只提供諸如人體放電模式(human body model；HBM)、機器放電模式(machine model；MM)和元件充電模式(charged device model；CDM)等之ESD防護，而靜電防護晶片170中的靜電防護電路則可提供諸如雷擊等大電流防護。
再者，功能晶片150是以與靜電防護晶片170不同的製程技術形成。較佳地，功能晶片150是以較靜電防護晶片170先進之製程技術形成。舉例來說，功能晶片150以40奈米(nm)製程技術形成，而靜電防護晶片170以180 nm以上之製程技術形成。
在一些實施例中，參照第2圖，靜電防護晶片170可只提供資料路徑的靜電防護。於此，靜電防護晶片170只具有第一靜電防護電路177，並且此第一靜電防護電路177電性連接在第一訊號焊墊155和第二訊號焊墊175之間。在此實施例中，第一靜電防護電路177用以阻擋從外部經由第三連接件135流入積體電路100內之非預期電流。換言之，靜電防護電路可設計在相同屬性之二焊墊之間，以提供非預期電流的防護。
在一些實施例中，靜電防護電路的組件可包括電阻、二極體、電晶體、厚氧化層元件(Field-oxide device)、矽控整流器(SCR device,p-n-p-n structure)或其組合。由於靜電防護電路之設計係 為本領域之技術人員所熟知，故於此不再贅述。
在一些實施例中，參照第4至7圖，封裝本體110可包括封膠材料111。封膠材料111包覆功能晶片150和靜電防護晶片170，以致使功能晶片150和靜電防護晶片170與外界隔絕。
在一些實施例中，封裝本體110可更包括承載基板113。積體電路100中的晶片(如，功能晶片150和靜電防護晶片170)可以並排方式(如第4圖所示)或堆疊方式(如第5至6圖所示)設置在承載基板113上。由於封裝技術係為本領域之技術人員所熟知，故於此不再贅述。
綜上所述，根據本發明之積體電路將電子功能電路與提供放電路徑和/或非預期電流阻擋之靜電防護電路分開製作在二晶片中(即，功能晶片150和靜電防護晶片170)，以致使製程技術的選用及電路的設計更佳有彈性，進而能相對降低成本。
100‧‧‧積體電路
110‧‧‧封裝本體
111‧‧‧封膠材料
113‧‧‧承載基板
130‧‧‧介面連接件
131‧‧‧第一連接件
133‧‧‧第二連接件
135‧‧‧第三連接件
150‧‧‧功能晶片
151‧‧‧第一電源焊墊
153‧‧‧第一接地焊墊
155‧‧‧第一訊號焊墊
157‧‧‧電子功能電路
158‧‧‧第三靜電防護電路
159‧‧‧第四靜電防護電路
170‧‧‧靜電防護晶片
171‧‧‧第二電源焊墊
172‧‧‧第三電源焊墊
173‧‧‧第二接地焊墊
174‧‧‧第三接地焊墊
175‧‧‧第二訊號焊墊
176‧‧‧第三訊號焊墊
177‧‧‧第一靜電防護電路
179‧‧‧第二靜電防護電路
190‧‧‧接合件
190a‧‧‧接合件
190b‧‧‧接合件
190c‧‧‧接合件
190d‧‧‧接合件
190e‧‧‧接合件
190f‧‧‧接合件
190g‧‧‧接合件
190h‧‧‧接合件
第1圖為根據本發明第一實施例之積體電路的示意圖。
第2圖為根據本發明第二實施例之積體電路的示意圖。
第3圖為根據本發明第三實施例之積體電路的示意圖。
第4圖為根據本發明第四實施例之積體電路的截面示意圖。
第5圖為根據本發明第五實施例之積體電路的截面示意圖。
第6圖為根據本發明第六實施例之積體電路的截面示意圖。
第7圖為根據本發明第七實施例之積體電路的截面示意圖。
100‧‧‧積體電路
110‧‧‧封裝本體
130‧‧‧介面連接件
131‧‧‧第一連接件
133‧‧‧第二連接件
135‧‧‧第三連接件
150‧‧‧功能晶片
151‧‧‧第一電源焊墊
153‧‧‧第一接地焊墊
155‧‧‧第一訊號焊墊
157‧‧‧電子功能電路
170‧‧‧靜電防護晶片
171‧‧‧第二電源焊墊
172‧‧‧第三電源焊墊
173‧‧‧第二接地焊墊
174‧‧‧第三接地焊墊
175‧‧‧第二訊號焊墊
176‧‧‧第三訊號焊墊
177‧‧‧第一靜電防護電路
179‧‧‧第二靜電防護電路
190‧‧‧接合件
190a‧‧‧接合件
190b‧‧‧接合件
190c‧‧‧接合件
190d‧‧‧接合件
190e‧‧‧接合件
190f‧‧‧接合件

Claims (15)

  1. 一種積體電路，包括：一封裝本體；複數個介面連接件，位在該封裝本體的一外表面上；一功能晶片，包括：一第一電源焊墊，電性連接該些介面連接件中之一第一者；一第一接地焊墊，電性連接該些介面連接件中之一第二者；一第一訊號焊墊；以及一電子功能電路，電性連接該第一電源焊墊、該第一訊號焊墊和該第一接地焊墊；以及一靜電防護晶片，包括：一第二訊號焊墊，電性連接在該些介面連接件中之一第三者和該第一訊號焊墊之間；以及一第一靜電防護電路，電性連接該第二訊號焊墊；其中，該功能晶片是以與該靜電防護晶片不同製程技術製成。
  2. 如請求項1所述之積體電路，其中該功能晶片和該靜電防護晶片位在單一該封裝本體中。
  3. 如請求項1所述之積體電路，其中該功能晶片和該靜電防護晶片為結構分離之二裸晶。
  4. 如請求項1所述之積體電路，其中該靜電防護晶片更包括：一第二電源焊墊，電性連接在該些介面連接件中之該第一者和該第一電源焊墊之間，其中該第一靜電防護電路電性連接在該第二訊號焊墊和該第二電源焊墊之間；一第二接地焊墊，電性連接在該些介面連接件中之該第二者和該第一接地焊墊之間；以及一第二靜電防護電路，耦接在該第二訊號焊墊和該第二接 地焊墊之間。
  5. 如請求項1或4所述之積體電路，其中該功能晶片更包括：一第三靜電防護電路，耦接在該第一電源焊墊和該第一訊號焊墊之間；以及一第四靜電防護電路，耦接在該第一訊號焊墊和該第一接地焊墊之間；其中，該功能晶片中的各該靜電防護電路的耐電流能力小於該靜電防護晶片中的各該靜電防護電路的耐電流能力。
  6. 如請求項4所述之積體電路，其中該靜電防護晶片更包括：一第三電源焊墊，電性連接在該第二電源焊墊和該第一電源焊墊之間；一第三接地焊墊，電性連接在該第二接地焊墊和該第一接地焊墊之間；以及一第三訊號焊墊，電性連接在該第二訊號焊墊和該第一訊號焊墊之間。
  7. 如請求項6所述之積體電路，更包括：複數個接合件，分別接合在該第一電源焊墊和該第三電源焊墊之間、在該第一接地焊墊和該第三接地焊墊之間以及在該第一訊號焊墊和該第三訊號焊墊之間。
  8. 如請求項4所述之積體電路，更包括：複數個接合件，分別接合在該些介面連接件中之該第一者和該第二電源焊墊之間、在該些介面連接件中之該第二者和該第二接地焊墊之間以及在該些介面連接件中之該第三者和該第二訊號焊墊之間。
  9. 如請求項4所述之積體電路，其中該靜電防護晶片更包括：一第三訊號焊墊，電性連接該第一訊號焊墊，其中該第一靜電防護電路電性連接在該第二訊號焊墊和該第三訊號焊墊之間。
  10. 如請求項9所述之積體電路，更包括：複數個接合件，分別接合在該些介面連接件中之該第一者 和該第一電源焊墊之間、在該些介面連接件中之該第二者和該第一接地焊墊之間、在該第一訊號焊墊和該第三訊號焊墊之間以及在該些介面連接件中之該第三者和該第二訊號焊墊之間。
  11. 如請求項1所述之積體電路，更包括：複數個接合件，分別接合在該些介面連接件中之該第一者和該第一電源焊墊之間、在該些介面連接件中之該第二者和該第一接地焊墊之間以及在該些介面連接件中之該第三者和該第二訊號焊墊之間。
  12. 如請求項1所述之積體電路，該封裝本體包括：一封膠材料，包覆該功能晶片和該靜電防護晶片。
  13. 如請求項1所述之積體電路，其中該功能晶片為無靜電防護電路之晶片。
  14. 如請求項1所述之積體電路，其中該功能晶片是以較該靜電防護晶片先進之該製程技術製成。
  15. 如請求項1所述之積體電路，其中該些介面連接件為複數個針腳或複數個焊球。
TW101132194A 2012-09-04 2012-09-04 積體電路 TWI508254B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101132194A TWI508254B (zh) 2012-09-04 2012-09-04 積體電路
US14/011,270 US9147675B2 (en) 2012-09-04 2013-08-27 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101132194A TWI508254B (zh) 2012-09-04 2012-09-04 積體電路

Publications (2)

Publication Number Publication Date
TW201411803A TW201411803A (zh) 2014-03-16
TWI508254B true TWI508254B (zh) 2015-11-11

Family

ID=50186330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132194A TWI508254B (zh) 2012-09-04 2012-09-04 積體電路

Country Status (2)

Country Link
US (1) US9147675B2 (zh)
TW (1) TWI508254B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105811759B (zh) * 2014-12-29 2019-04-02 登丰微电子股份有限公司 电源供应装置
TWI596992B (zh) * 2016-09-06 2017-08-21 奕力科技股份有限公司 靜電放電保護裝置及靜電放電的保護方法
EP3844812B1 (en) 2018-11-01 2024-01-03 Yangtze Memory Technologies Co., Ltd. Integrated circuit electrostatic discharge bus structure and related method
CN111755422B (zh) * 2019-03-26 2022-05-31 达发科技(苏州)有限公司 可选式接合的接地防护结构
TWI819960B (zh) * 2023-02-03 2023-10-21 瑞昱半導體股份有限公司 能夠增加干擾源之間的隔離度的積體電路封裝結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200305276A (en) * 2002-03-13 2003-10-16 Sony Corp Semiconductor device and its manufacturing method
TW561595B (en) * 2002-10-18 2003-11-11 Silicon Integrated Sys Corp Semiconductor devices and substrates used in thereof
US6753205B2 (en) * 2001-09-13 2004-06-22 Tru-Si Technologies, Inc. Method for manufacturing a structure comprising a substrate with a cavity and a semiconductor integrated circuit bonded to a contact pad located in the cavity

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19743344C2 (de) * 1997-09-30 1999-08-05 Siemens Ag Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753205B2 (en) * 2001-09-13 2004-06-22 Tru-Si Technologies, Inc. Method for manufacturing a structure comprising a substrate with a cavity and a semiconductor integrated circuit bonded to a contact pad located in the cavity
TW200305276A (en) * 2002-03-13 2003-10-16 Sony Corp Semiconductor device and its manufacturing method
TW561595B (en) * 2002-10-18 2003-11-11 Silicon Integrated Sys Corp Semiconductor devices and substrates used in thereof

Also Published As

Publication number Publication date
US20140061881A1 (en) 2014-03-06
US9147675B2 (en) 2015-09-29
TW201411803A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
TWI508254B (zh) 積體電路
US7902668B2 (en) Flip chip semiconductor device including an unconnected neutralizing electrode
US9076807B2 (en) Overvoltage protection for multi-chip module and system-in-package
US7940500B2 (en) Multi-chip module package including external and internal electrostatic discharge protection circuits, and/or method of making the same
TWI546926B (zh) 一種用以電性連接多個積體電路晶粒的組裝結構及方法
WO2016114909A1 (en) Electro-static discharge and electric overstress protection strategy for micro-chip array on panel
US7274048B2 (en) Substrate based ESD network protection for a flip chip
CN103795049A (zh) 使用i/o焊盘的esd保护方案
US8633575B1 (en) IC package with integrated electrostatic discharge protection
US7301229B2 (en) Electrostatic discharge (ESD) protection for integrated circuit packages
CN107924909A (zh) 包括静电放电（esd）保护的集成电路（ic）封装
TWI453875B (zh) 具電源及接地通孔之積體電路封裝
US6476472B1 (en) Integrated circuit package with improved ESD protection for no-connect pins
US20130292165A1 (en) Circuit board
US20180102330A1 (en) Sensing chip package having esd protection and method making the same
TW200535963A (en) Semiconductor device
US6403896B1 (en) Substrate having specific pad distribution
TWI260759B (en) Semiconductor device and method for manufacturing the same
US9245857B2 (en) Chip package
CN103681650B (zh) 集成电路
TWI387024B (zh) 半導體裝置以及修改積體電路的方法
US7193314B2 (en) Semiconductor devices and substrates used in thereof
CN104900622A (zh) 导线架以及芯片封装结构
TWM628675U (zh) 具有防電磁波結構的晶片封裝結構
TWI389299B (zh) 具有靜電防護功能之晶片結構