CN104425422B - 功能化的重分布层 - Google Patents

功能化的重分布层 Download PDF

Info

Publication number
CN104425422B
CN104425422B CN201410437698.3A CN201410437698A CN104425422B CN 104425422 B CN104425422 B CN 104425422B CN 201410437698 A CN201410437698 A CN 201410437698A CN 104425422 B CN104425422 B CN 104425422B
Authority
CN
China
Prior art keywords
semiconductor chip
electronic device
redistribution layer
chip
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410437698.3A
Other languages
English (en)
Other versions
CN104425422A (zh
Inventor
E·泽勒
M·沃杰诺维斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104425422A publication Critical patent/CN104425422A/zh
Application granted granted Critical
Publication of CN104425422B publication Critical patent/CN104425422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633—Transition between different waveguide types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及功能化的重分布层，具体提供了一种电子器件，其包括：至少一个互连、包括至少一个电芯片焊盘的半导体芯片、对半导体芯片的至少一部分进行封装的包封结构、以及被布置在至少一个互连与至少一个芯片焊盘之间并且与其电耦合的导电重分布层，其中重分布层包括至少一个调整结构，该至少一个调整结构被配置用于调整半导体芯片与其外围之间的过渡的射频性质。

Description

功能化的重分布层
技术领域
本发明涉及电子器件，以及制造电子装置和电子器件的方法。
背景技术
嵌入式晶片级球栅阵列(eWLB)技术允许实现具有大量互连的半导体器件。封装体并非如针对传统的晶片级封装那样被实现在硅晶片上。为此目的，经前端处理的晶片被切分并且单片化的半导体芯片被放置于载体上。半导体芯片之间的距离通常比在硅晶片上更大。半导体芯片周围的间隙和边缘利用嵌入结构进行填充以形成人工晶片(artificialwafer)。在固化之后，实现了包含用于承载附加的互连元件的、在半导体芯片周围的包封框架的人工晶片。在建立人工晶片之后，以薄膜技术通过重分布层实现从芯片焊盘至互连的电连接。
发明内容
可能需要提供可与专用安装基板结合的经封装的半导体芯片，而无不希望的电子伪迹(electronic artefact)。
根据一个示例性实施例，提供了一种电子器件，其包括：至少一个互连、包括至少一个电芯片焊盘的半导体芯片、对半导体芯片的至少一部分进行封装的包封结构、以及被布置在至少一个互连与至少一个芯片焊盘之间并且与至少一个互连以及至少一个芯片焊盘电耦合的导电重分布层，其中重分布层包括至少一个调整结构，该调整结构被配置用于调整半导体芯片与其外围之间的过渡的射频性质。
根据另一示例性实施例，提供了一种制造电子装置的方法，其中该方法包括：提供多个单片化的半导体芯片，每个半导体芯片包括至少一个电芯片焊盘；通过公共包封结构至少部分地对多个半导体芯片中的每个半导体芯片进行封装；形成与芯片焊盘电耦合的导电重分布层；在重分布层内集成至少一个调整结构；配置至少一个调整结构以用于调整至少一个半导体芯片与其外围之间的过渡的射频性质；以及形成与重分布层电连接的互连阵列。
根据又一示例性实施例，提供了一种电子器件，其包括：至少一个互连、包括至少一个电芯片焊盘的半导体芯片、对半导体芯片的至少一部分进行封装的包封结构、以及被布置在至少一个互连与至少一个芯片焊盘之间并且与至少一个互连以及至少一个芯片焊盘电耦合的导电重分布层，其中重分布层包括至少一个静电放电保护结构，该静电放电保护结构被配置用于保护电子器件免受静电放电。
根据又一示例性实施例，提供了一种制造电子装置的方法，其中该方法包括：提供多个单片化的半导体芯片，每个半导体芯片包括至少一个电芯片焊盘；通过公共包封结构至少部分地对多个半导体芯片中的每个半导体芯片进行封装；形成与芯片焊盘电耦合的导电重分布层；在重分布层内集成至少一个静电放电保护结构；配置至少一个静电放电保护结构以用于保护半导体芯片的至少一部分免受静电放电；以及形成与重分布层电连接的互连阵列。
示例性实施例具有如下优点，被夹在经封装的半导体芯片与互连之间以用于电耦合至安装基板的重分布层的特定设计功能化了重分布层，以便有效地抑制电子伪迹，电子伪迹可能出现在由半导体芯片和它们的电子外围形成的系统中。根据一个方面，这可以通过形成作为重分布层的一部分的调整结构来实现，该调整结构调整半导体芯片与其电子外围之间的过渡的射频性质，以抑制这样的伪迹或者设置希望的射频行为。根据另一方面，这可以通过在重分布层中集成静电放电保护结构来实现，以由此抑制电子伪迹和由静电放电效应导致的损害。
其它示例性实施例的描述
在本申请的上下文中，术语“调整结构”可以具体表示重分布层的物理导电部分，其被成形和定标以便典型地影响过渡的射频性质，以便在这一过渡处获得希望的电子特性，特别是定义的目标行为。
在本申请的上下文中，术语“射频性质”可以具体表示在射频区域中(尤其是在1GHz以上甚至在10GHz以上)经由重分布层在半导体芯片与一个或多个互连之间传播的电信号的行为。随着连续增加的射频值的到来，在过渡处的电路径长度可以变得与行进信号的波长相当或者相对于行进信号的波长甚至在电学上更长，从而使得不希望的干扰效应等可能出现。例如，在这样的过渡处的阻抗(取决于电感和电容的比率，即L/C)可能变得不匹配以及可能偏离参考值，信号反射效应可能出现并且信号损耗的风险增大。这些和其它效果可以限定射频性质。射频波可以是具有毫米幅度量级的波长的波。
在本申请的上下文中，术语“过渡”可以具体表示半导体芯片焊盘与电连接的外围结构之间的物理和电边界。这样的过渡可以涉及半导体芯片和安装基板(诸如印刷电路板，PCB)、半导体芯片与同一电子器件的另一半导体芯片、半导体芯片与被集成在重分布层中的另一无源部件(例如天线)等之间的过渡。
在本申请的上下文中，术语“外围”可以具体表示与半导体芯片外围地电耦合的电子电路部件。这样的电子外围的示例是安装基板、另一半导体芯片、以及被集成在重分布层中的另一无源部件等。
在本申请的上下文中，术语“静电放电保护结构”可以具体表示重分布层的物理导电部分，其被成形和定标以提供对于半导体芯片的保护以免受静电放电。这样的静电放电保护结构可以被耦合到信号线，射频信号沿着该信号线在芯片焊盘与互连之间传播。静电放电(ESD)可以具体表示在两个对象之间由接触、电短路或电介质击穿引起的突然电流。ESD可以引起一系列有害效果，包括固态电子部件(诸如集成电路)的失效，该固态电子部件在经受高电压时可以遭受永久损害。
在下文中，将解释电子器件和方法的其它示例性实施例。
示例性实施例的主旨可以视为在于重分布层被设计(可选地与对应的互连设计结合)以使得可以在半导体芯片与其电子外围之间的过渡处可获得所需的射频行为。具体而言，可以提供嵌入式封装体的功能化的重分布层。重分布层为电路设计者提供了高自由度，以提供调整结构(诸如补偿和/或滤波器结构)以满足射频应用的特定要求(诸如在一个或多个过渡处的阻抗匹配)。通过在重分布层级别上执行这一射频适配，对于消费者而言仍然无需在基板(诸如印刷电路板)处执行对应的射频调整，经封装的半导体芯片将由消费者安装在基板上。换而言之，对重分布层的调整允许提供经封装的半导体芯片，经封装的半导体芯片可以普遍地使用，而无论待连接的基板的配置如何。消费者简单地需要将这一基板连接至电子器件形式的半导体芯片封装体的互连，而不必关心阻抗匹配等。有利地，可以在重分布层中集成短路线等以用于静电放电抑制目的。
在一个实施例中，包封结构可以是模塑结构。对应地，包封工艺可以是模塑工艺。
在一个实施例中，包封结构可以是层压件。对应地，包封工艺可以是层压工艺。
在一个实施例中，至少一个调整结构被配置用于匹配过渡的阻抗。例如，可以调整过渡的阻抗以呈现目标值，例如50Ω。
在一个实施例中，至少一个调整结构被配置用于减少在过渡处的损耗。在过渡处，信号能量的一部分的反射可能发生，特别是当过渡的尺寸与行进的射频信号的波长处于相同的幅度量级时。通过调整重分布层中的导电结构的形状和尺寸，可以减少这样的反射以由此降低损耗。
在一个实施例中，至少一个调整结构被配置为在过渡处的频率滤波器。调整重分布层的形状和尺寸允许使得该结构对于特定频率处的信号是透明的，并且对于其它频率处的信号是基本上不透明的。因此，频率滤波器也可以被集成在重分布层中。
在一个实施例中，电子器件包括基板，基板包括电绝缘载体以及在载体上和/或中的布线结构，其中布线结构电耦合到至少一个互连，其中至少一个调整结构被配置用于调整半导体芯片和基板之间的过渡的射频性质。这样的基板可以是印刷电路板(PCB)、陶瓷板、弹性板等，经封装的半导体芯片将安装在这些板上。
在一个实施例中，电子器件包括至少一个另一半导体芯片，该另一半导体芯片包括至少一个另一电芯片焊盘，其中包封结构附加地封装另一半导体芯片的至少一部分，并且重分布层附加地与至少一个另一芯片焊盘电耦合，其中至少一个调整结构被配置用于调整半导体芯片与至少一个另一半导体芯片之间的过渡的射频性质。因此，可以在连接被封装在相同电子器件内的两个(或更多)半导体芯片的重分布层中执行射频调整。
在一个实施例中，电子器件包括天线，特别地被集成在重分布层中，其中至少一个调整结构被配置用于调整半导体芯片与天线之间的过渡的射频性质。因此，可以在在将半导体芯片连接至形成天线(被集成在重分布层内)的一个或多个无源结构(诸如电容、电感器等)的过渡处在重分布层中执行射频调整。
在一个实施例中，调整结构选自由短路柱脚(short-circuited stub)、开路柱脚、短高阻抗线、短低阻抗线、槽线、波结构、低通滤波器、高通滤波器和带通滤波器构成的组。
在一个实施例中，至少一个调整结构包括至少一个射频电路部件。这样的射频电路部件例如是电感器、电容、欧姆电阻等，它们可以被形成为重分布层的一部分。
在一个实施例中，重分布层包括至少一个静电放电保护结构，该静电放电保护结构被配置用于保护电子器件免受静电放电。对应地，该方法可以包括形成具有至少一个静电放电保护结构的重分布层，该静电放电保护结构用于保护电子装置免受静电放电。特别地，可以使用同一重分布层以用于执行射频调整和ESD保护二者。这导致非常紧凑的电子器件。
在一个实施例中，至少一个静电放电保护结构包括接地部分，该接地部分从重分布层的至少一个其它部分射频解耦合，其中至少一个其它部分在至少一个互连与至少一个电芯片焊盘之间提供电耦合。接地部分可以被电流地耦合到至少一个其它部分以由此提供静电放电保护。换而言之，静电放电保护结构可以由接地部分结合窄桥(例如具有在5μm与40μm之间的范围内的厚度，尤其是在10μm与30μm之间的范围内，例如20μm)形成，该窄桥将接地部分与信号承载连接部分机械地连接。在一个实施例中，接地部分通过受限的柱脚部分电流地弱耦合到至少一个其它部分，该受限的柱脚部分针对处于电子器件的操作频率的信号将接地部分从至少一个其它部分电解耦合。这样的受限的柱脚部分对于沿着重分布层传播的射频信号可以是基本上不透明的。
在一个实施例中，重分布层包括沿着从至少一个互连中的相应互连到至少一个电芯片焊盘中的相应电芯片焊盘变细的至少一个连接部分。换而言之，信号线可以从互连到芯片焊盘持续变窄。这样的变细部分可以局部地限制电场，其可以防止干扰强电场进入半导体芯片。
在一个实施例中，半导体芯片被配置用于操作于至少约10GHz的频率，尤其是在约10GHz与约140GHz之间的频率范围内。然而，其它示例性实施例可以操作于另一操作频率。
在一个实施例中，电子器件包括被布置在互连的至少一部分与芯片焊盘的至少一部分之间并且与互连的至少一部分以及芯片焊盘的至少一部分电耦合的至少一个另一重分布层。因此，有可能通过提供多个重分布层来进一步细化重分布层的电性能，多个重分布层协作以便调整射频性质和/或提供有效的ESD保护。
在一个实施例中，重分布层包括图案化的导电材料层。这一图案化的导电材料层可以被嵌入在电绝缘基质中。至少一个调整结构可以形成图案化的导电材料层的一部分。
在一个实施例中，互连是焊球。互连可以直接附接至重分布层。
在一个实施例中，半导体芯片被配置用于射频应用。例如，射频应用选自由自动雷达距离测量应用、移动通信应用、工业通信应用和传感器应用构成的组。然而，其它应用也是可能的。
在一个实施例中，重分布层的第一主表面与芯片焊盘的至少一部分直接接触，并且重分布层的相对的第二主表面与互连的至少一部分直接接触。因此，平面重分布层的两个相对的主表面可以在一侧上接触半导体芯片的接触焊盘并且在另一侧上接触焊球或其它互连。
在一个实施例中，电子器件被配置为嵌入式晶片级球栅阵列封装(eWLB)。嵌入式晶片级球栅阵列封装技术提供了设计重分布层的相当高的自由度。因此，eWLB尤其适合用于执行根据示例性实施例的射频调整和/或ESD保护。
在一个实施例中，该方法包括修整重分布层以便产生电子装置或其一部分的目标射频行为和/或目标ESD保护。在这一上下文中，术语“修整”意味着有意地调整重分布层的宽度、长度、厚度和/或形状以便获得在射频调整和/或ESD保护方面希望的性质。可以基于具体设计的重分布层的电子行为的理论模型来执行修整。附加地或备选地，可以使用仿真软件等执行修整，使得利用试错法(trial-and-error)方法，可以在修整方面调整重分布层的电子性质。特别地，修整可以包括由以下项构成的组中的至少一项：减小在半导体芯片中的相应半导体芯片与其外围之间的至少一个过渡处的射频损耗、匹配在半导体芯片中的相应半导体芯片与其外围之间的至少一个过渡处的阻抗、调整在半导体芯片中的相应半导体芯片与其外围之间的至少一个过渡处的频率特性以及在半导体芯片中的相应半导体芯片与其外围之间的至少一个过渡处提供保护免受静电放电。
在一个实施例中，方法包括(例如通过锯切、冲压蚀刻等来进行单片化)将电子装置分成多个个体电子器件，每个电子器件包括具有至少一个对应的电芯片焊盘或芯片接触的半导体芯片中的至少一个、包封结构的至少部分地封装至少一个半导体芯片的部分、重分布层的一部分和互连的一部分。因此，重分布层的包封以及形成和设计可以在将电子装置分成个体电子器件之前在晶片级执行。这一方法导致特别便宜和容易的制造电子器件。
在一个实施例中，该方法包括将至少一个电子器件安装到基板上，基板包括电绝缘载体以及在载体上和/或中的布线结构，其中布线结构电耦合至被分配到至少一个电子器件的至少一个互连。因此，在单片化之后，具有集成的射频调整和/或ESD保护的经封装的电子芯片可以被放置和安装在基本上任何种类的基板上，因为在制造电子器件时已经执行在半导体芯片与其外围之间的过渡的匹配。
在一个实施例中，不管基板的电子性质并且在不附加地调整在至少一个半导体芯片与基板之间的过渡的射频性质的情况下执行安装。因此，制造的电子器件可以视为通用器件，其可以与基本上任何类型的基板结合，而无需执行对组合的系统的射频性质的基板特定或应用特定的适配。
示例性实施例可以由一个或多个合适的软件程序部分地或全部地体现或支持，该软件程序可以存储在任何类型的数据载体上或另外由其提供，并且该软件程序可以在任何合适的数据处理单元中执行或者可以由任何合适的数据处理单元执行。根据示例性实施例的技术功能可以由计算机程序来实现，即通过软件或者通过使用一个或多个特定电子优化电路，即以硬件或混合形式，即借由软件部件或硬件部件。这样的软件可以被执行以用于在射频调整和/或ESD保护方面设计重分布层。这样的软件可以基于预定物理模型来执行数值仿真和优化程序，和/或可以在设计期间考虑关于射频行为和/或ESD的理论模型。
结合附图，本发明的以上和其它目的、特征和优点可以从以下描述和所附权利要求变得明显，在附图中相似部分或元件由相似附图标记表示。
附图说明
附图被包括以提供对本发明的示例性实施例的进一步理解并且构成本说明书的一部分，附图图示了本发明的示例性实施例。
在附图中：
图1示出了根据示例性实施例的具有低损耗差分信号过渡的电子器件的三维视图。
图2示出了根据图1的电子器件的重分布层的平面图。
图3示出了根据另一示例性实施例的具有约40GHz的带通、差分信号架构和ESD保护的电子器件的三维视图。
图4示出了根据图3的电子器件的重分布层的平面图。
图5示出了图示出针对根据图3的电子器件插入损耗随操作频率变化的图表。
图6示出了图示出针对根据图3的电子器件返回损耗随操作频率变化的图表。
图7示出了根据另一示例性实施例的具有约60GHz的带通、差分信号架构和ESD保护的电子器件的重分布层的平面图。
图8示出了图示出针对根据图7的电子器件插入损耗随操作频率变化的图表。
图9示出了图示出针对根据图7的电子器件返回损耗随操作频率变化的图表。
图10示出了根据另一示例性实施例的具有约60GHz的带通、差分信号、宽带实现和ESD保护的电子器件的重分布层的平面图。
图11示出了图示出针对根据图10的电子器件插入损耗和返回损耗随操作频率变化的图表。
图12示出了根据另一示例性实施例的具有带通、单端信号架构和ESD保护的电子器件的重分布层的平面图。
图13示出了根据另一示例性实施例的具有在半导体芯片和集成在重分布层中的天线之间形成于重分布层内的射频调整的电子器件的截面图。
图14示出了根据另一示例性实施例的具有在被封装在相同包封结构内的两个半导体芯片之间形成于重分布层内的射频调整的电子器件的截面图。
图15示出了根据示例性实施例的具有形成于两个重分布层内的射频调整的电子器件的截面图。
图16至图21示出了根据示例性实施例的在执行制造电子装置的方法和从该电子装置后续制造多个电子器件的方法期间获得的不同结构的截面图。
具体实施方式
附图中的图示是示意性的并且未按比例。
在参照附图更详细描述示例性实施例之前，将概述一些一般考虑，已经基于这些一般考虑开发了示例性实施例。
示例性实施例涉及晶片级封装中的射频芯片-封装-板接口的设计和优化。示例性实施例涉及用于嵌入式晶片级球栅阵列(eWLB)封装中的重分布层的布局技术和设计方法，以完成、实现以及满足以下问题：
a)射频芯片-封装以及芯片-封装-板过渡的损耗减小，
b)射频芯片-封装以及芯片-封装-板过渡的阻抗匹配，
c)通用频率特性(例如低通滤波器、高通滤波器或带通滤波器)的芯片-封装以及芯片-封装-板过渡，
d)芯片-封装以及芯片-封装-板过渡中的ESD保护。
常规地，问题1a)-1c)通过在板上(即基板上，诸如被连接至经封装的半导体芯片的印刷电路板)实现外部阻抗匹配结构来解决。这是困难的，因为板的布局通常由消费者完成并且外部匹配结构的设计要求封装和芯片布局的具体知识。该具体的芯片和布局信息在大多数情况下是机密的并且因此消费者不能获得。此外，这样的外部阻抗匹配结构的设计要求技术诀窍和来自消费者的相当大努力。因此，交付无需外部匹配的封装是有利的。
常规地，问题1d)通过在芯片上实现专用结构来解决。这一方案的缺点是由这些结构所引入的高损耗。
与这样的常规方法相比，示例性实施例使用eWLB的RDL来产生芯片-封装和芯片-封装-板接口的所需的频率性能和行为。在RDL部件(短路柱脚、开路柱脚、短高阻抗线、短低阻抗线、槽线以及波效应)中实现的示例性实施例用来获得所需的HF性能。利用这样的RDL布局修改，有可能减小损耗并且实现HF过渡的宽带阻抗匹配。因此，板上的对应补偿变得可有可无。此外，示例性实施例产生滤波器行为(例如低通滤波器、高通滤波器或带通滤波器)并且提供ESD保护而无需关于成本、材料以及空间量的附加努力。示例性实施例可以通过使用一个RDL层或多个RDL层来实现。
根据示例性实施例的一个主旨是通过考虑球非连续性而使用eWLB的一个或多个RDL，以实现目标1a)至1d)中的至少一个。
图1示出了根据示例性实施例的具有低损耗差分信号过渡性能的电子器件100的三维视图。
被配置为嵌入式晶片级球栅阵列封装的电子器件100包括被体现为焊球的多个互连102，用于在经封装的半导体芯片104与基板114(诸如印刷电路板)之间提供导电连接。
半导体芯片104被配置用于执行射频应用并且为此目的而具有在其中集成的至少一个集成电路部件(未示出)。半导体芯片104也可以具有多个电芯片焊盘106，其将集成电路部件与半导体芯片104的外部电连接。
包封结构108由塑料材料制成，其封装半导体芯片104的一部分并且提供机械保护以及在电子器件100的操作期间对所产生的热量进行散热。
导电重分布层110被嵌入在电介质基质(图1中未示出)中并且被布置在互连102与芯片焊盘106之间。重分布层110被形成为一个或多个图案化的导电层，并且因此也电连接互连102与芯片焊盘106，并且由此闭合了它们之间的所谓的互连间隙。重分布层110对在互连102与半导体芯片104之间传播的信号进行重分布。重分布层110的第一主表面(即上表面)与芯片焊盘106直接接触，并且重分布层110的相对的第二主表面(即下表面)与互连102直接接触。
如图2中更详细所示，重分布层110包括调整结构112，调整结构112被配置用于调整半导体芯片104与其外围之间的电子过渡的射频性质。调整结构112形成图案化的导电材料层的一部分，导电材料层构成重分布层110。特别地，重分布层110的与芯片焊盘106相邻的部分强烈影响电子器件100的射频性质，使得特别地这一部分被调整以满足预定射频性质。所提及的外围在此由基板114构成，基板114被体现为印刷电路板并且由电绝缘载体116形成，电绝缘载体116具有在其上图案化并且由铜材料制成的导电布线118。调整结构112在此被配置用于匹配这一过渡的阻抗并且用于减小在此过渡处的损耗。
如图2中更详细所示，重分布层110附加地包括电接地部分180。
图2示出了根据图1的电子器件100的重分布层110的平面图。
重分布层110包括两个基本上Q形的信号承载连接部分200(在此承载差分信号；对于单端实施例而言，单个连接部分200可能是足够的)，该信号承载连接部分200沿着从互连102(参见可以具有320μm的尺寸的厚部分“D”)中的相应互连到电芯片焊盘106(参见可以具有60μm的尺寸的薄部分“d”)中的相应电芯片焊盘的路径基本上逐渐变细。在用于连接至互连102的连接部分(参见“D”)与用于连接至芯片焊盘106的连接部分(参见“d”)之间，连接部分200包括变窄的信号传输线，在操作期间射频信号沿着该信号传输线传播。
电接地部分180包括两个对称的基本上L形的外部部分，以及一个基本上矩形的中心部分。两个基本上Q形的连接部分200中的每一个被布置在电接地部分180的基本上L形的部分中的相应L形部分与中心接地部分之间。两个对称的基本上L形的外部部分、一个基本上矩形的中心部分和连接部分200彼此电流地分离。
仍然参照图2，芯片焊盘106的节距或接触尺寸“d”在20μm与200μm之间的范围内，例如100μm。与此相比，互连102的节距或接触尺寸“D”在300μm与1000μm之间的范围内，例如500μm。重分布层110闭合了在芯片焊盘106的小节距与互连102的较大节距之间的所谓的互连间隙。为了比较，形成重分布层110的图案化的导电层的厚度可以在1μm与10μm之间的范围内，例如7μm。这一图案化的导电层可以被嵌入在电介质层(其可以具有两个子层，例如由有机材料制成)中，该电介质层具有在10μm与50μm之间的范围内的厚度，例如20μm。
图2的调整结构112被配置用于局部地限制电场，使得其在很大程度上无法进入半导体芯片104中。附加地，沿着连接部分200的信号路径短且薄(特别地对于芯片焊盘106而言比接触“d”更薄)。已经证明所示的几何形状由于连接部分200的小中心间距宽度和线宽而提供了阻抗匹配和低损耗过渡。
图3示出了根据另一示例性实施例的具有约40GHz的带通、差分信号和ESD保护的电子器件100的三维视图。图4示出了根据图3的电子器件100的重分布层110的平面图。
根据图3和图4的电子器件100的重分布层110包括静电放电保护结构120，该静电放电保护结构120被配置用于保护电子器件100免受静电放电。静电放电保护结构120形成了图案化的导电材料层的一部分，该导电材料层构成重分布层110。静电放电保护结构120包括重分布层110的接地部分(即连接至电接地电位)并且从重分布层110的信号承载部分(参见图2中的附图标记200)射频解耦合，其中信号承载部分在互连102与电芯片焊盘106之间提供了电耦合。形成静电放电保护结构120的一部分的接地部分在所示实施例中耦合到信号承载部分。在图4中，接地部分结构呈现重分布层110的面积的多于80％，并且通过两个空间上受限的局部变窄的柱脚(参见两个连接部分200的带状延伸400)电流地耦合到承载实际射频信号的两个连接部分200，该变窄的柱脚针对处于电子器件100的操作频率的射频信号将接地部分从连接部分200电解耦合，并且因此与静电放电保护结构120协同而贡献于静电放电保护。这一电流地耦合代表ESD保护。例如，如果有害的高电压存在于信号线上的PCB上，那么这一高电压并不伤害半导体芯片104，这是因为高压由于信号承载连接部分200与接地部分的这一电流地耦合而被短路。这一短路由于谐振效应而在操作频率处被射频解耦合。连接部分200基本上为Q形，如图2中所示。重分布层110在此被形成为具有凹陷402的连续层，以由此限定由接地部分部分地包围的两个对称的连接部分200。凹陷402也限定带状延伸400，带状延伸400形成短路柱脚并且将连接部分200与接地部分桥接。带状延伸400与互连102一起形成电子LC构件。构成短路柱脚的每个带状延伸400代表ESD保护和电磁匹配二者。整个布局对于电磁匹配具有影响。
图3和图4的实施例用作在约40GHz的带通并且提供ESD保护，这是因为连接部分200和短路柱脚的设计。
图5示出了图示出针对根据图3的电子器件100插入损耗随操作频率变化的图表500。图表500具有沿其绘制频率的横坐标502。沿着纵坐标504，绘制插入损耗。如由附图标记506可见，在特定低频率处实现高损耗。如由附图标记508可见，在40GHz周围的中间频率处(其因此随着电子器件100的操作频率而相当稳定)获得非常低的损耗。图5中的图表的特征斜率也显示了通过根据图3的电子器件100也获得了频率滤波器功能。
图6示出了图示出针对根据图3的电子器件100返回损耗(即由于在过渡处的信号反射而引起的损耗)随操作频率变化的图表600。图表600具有沿其绘制频率的横坐标502。沿着纵坐标602，绘制返回损耗。附图标记604显示了短路发生在非常小的频率处。附图标记606显示了在40GHz周围的中间频率处基本上没有反射发生。
图7示出了根据另一示例性实施例的具有在约60GHz处的带通滤波器功能、差分信号架构和ESD保护的电子器件的重分布层110的平面图。
图7的实施例非常类似于图4的实施例，但是具有由带状延伸400限定的不同的短路柱脚长度。因此，通过调整短路柱脚的长度，可以执行频率调整。
图8示出了图示出针对根据图7的电子器件插入损耗随操作频率变化的图表800。图9示出了图示出针对根据图7的电子器件返回损耗随操作频率变化的图表900。图表800对应于图表500，并且图表900对应于图表600。通过比较图表500、600与图表800、900可以看出仅短路柱脚的长度的适配改变了最佳操作频率和损耗特性。
图10示出了根据另一示例性实施例的用作在约60GHz处的带通、承载差分信号并且具有宽带实现和ESD保护的电子器件的重分布层110的平面图。
根据图10，连接部分200基本上为樱桃形(cherry-shaped)。在图10中，连接部分远远长于在之前实施例中所描述的。例如，信号承载部分可以具有300μm的长度。通过调整连接部分200的尺寸，可以获得预定的阻抗值(例如可以调整λ/4转换器功能)。短路柱脚根据图10相对于连接部分200的延伸而倾斜。
图11示出了图示出针对根据图10的电子器件插入损耗和返回损耗随操作频率变化的图表1100。图表1100包括与图表500和600可比较的信息。图表1100中的曲线1102涉及插入损耗，而图表1100中的曲线1104涉及返回损耗。
图10和图11示出在约60GHz处的带通性能，宽带实现和ESD保护。
尽管图1至图11利用差分信号架构来体现，但是这些实施例中的每个实施例可以备选地被体现为单端架构。
图12示出了根据另一示例性实施例的具有带通功能、单端信号架构和ESD保护的电子器件的重分布层110的平面图。
提供了单个连接部分200，其由形成接地部分的对称的外部部分1200、1202包围。连接部分200基本上与内部凹陷1204呈十字型。内部凹陷1204增加了如下路径的有效长度而不增加重分布层110的空间要求，其中所传播的信号必须在芯片焊盘106和互连102之间通过该路径。因此，图12代表带通，具有使用由带状延伸400形成的短路柱脚的ESD保护的单端实现，槽线和四分之一波转换器设计。
具有从信号承载部分200到接地部分120的直接铜连接的布局(图4、图7、图10、图11)具有ESD保护(用于信号线)，因为存在被短路的由ESD效应引起的有害的高电压。并且这一短路在这些布局中由于谐振效应而被射频解耦合。高电压由于这一电流连接而被短路。
本领域技术人员将理解，通过使用上述部件和效应，也通过使用附加的布线层，许多变化是可能的，以实现对于特定射频应用而言所需或期望的电性能。
图13示出了根据另一示例性实施例的具有在半导体芯片102和集成在重分布层110中的天线1300之间形成于重分布层110内的射频调整的电子器件100的截面图。因此，重分布层110包括近似图案化的导电部分形式的子结构，该子结构被配置用于实现天线性能，即无线信号的发射和/或接收。
根据图13的电子器件100因此包括天线1300，天线1300被集成在重分布层110中。在图13的实施例中，也被集成在重分布层110中的调整结构被配置用于调整半导体芯片104与天线1300之间的过渡的射频性质。换而言之，将相对于半导体芯片104进行匹配的半导体芯片104的上述外围在此由天线1300构成。更具体而言，也有可能提供用于调整芯片104与被集成在重分布层110中的射频部件(诸如天线、电感器、电容或任何其它电子射频构件)之间的过渡的调整结构。
图14示出了根据另一示例性实施例的具有在被封装在相同包封结构108内的两个半导体芯片104、1400之间形成于重分布层110内的射频调整的电子器件100的截面图。
电子器件100因此包括两个共同封装的半导体芯片104、1400.同样另一半导体芯片1400包括另一电芯片焊盘1402。包封结构108也附加地封装另一半导体芯片1400。重分布层110与另一芯片焊盘1402附加地电耦合。调整结构被预见为重分布层110的一部分并且被配置用于调整半导体芯片104与另一半导体芯片1400之间的过渡的射频性质。换而言之，将相对于半导体芯片104进行匹配的半导体芯片104的上述外围在此由另一半导体芯片1400构成。更具体而言，也有可能提供用于调整芯片104与任何其它电子构件之间的过渡的调整结构，该其它电子构件与半导体芯片104被封装在相同包封结构108内并且电连接至半导体芯片104。
图15示出了根据示例性实施例的具有形成于两个重分布层110、1500内的射频调整的电子器件100的截面图。
电子器件100因此包括被布置在互连102与芯片焊盘106之间并且与它们电耦合的另一重分布层1500。重分布层110被夹在在一面上的包括半导体芯片104的包封结构108与在另一面上的另一重分布层1500之间。使用两个或更多重分布层110、1500，可以在重分布层110、1500中实现甚至更复杂的调整任务。
图16至图21示出了根据示例性实施例的在执行制造电子装置2000的方法和从该电子装置2000后续制造多个电子器件100的方法期间获得的不同结构的截面图。
图16示出了金属载体1600和置于金属载体1600上的塑料薄片1602。
为了获得图17中所示的结构，具有芯片焊盘106的多个半导体芯片104置于塑料薄片1602上。
为了获得图18中所示的结构，具有芯片焊盘106的半导体芯片104由液态塑料材料的公共包封结构进行包封(例如二次成形)，该液态塑料材料随后被硬化。因此，获得了半导体芯片104的人工晶片和公共包封结构108。
为了获得图19中所示的结构，去除了金属载体1600和塑料薄片1602，并且将所得的结构旋转180°。
为了获得图20中所示的结构，通过沉积并且图案化电介质层和金属化结构来形成重分布层110。在这一工序期间，调整结构和静电放电保护结构被集成在重分布层110内并且被配置用于实现它们对应的任务，如上所述。
为了获得图21中所示的电子装置2000，焊球形式的互连102被附接至重分布层110的暴露的金属结构。因此，获得了电子装置2000。
通过从电子装置2000单片化各个电子器件100(例如通过锯切和/或蚀刻)，完成了该工艺。
应当注意，术语“包括”并不排除其它元件或特征，并且“一”或“一个”并不排除多个。同样根据不同实施例所描述的元件可以进行组合。也应当注意，附图标记不应被解释为限制权利要求的范围。此外，本申请的范围并不旨在限于在说明书中所描述的工艺、机器、制造、物质组成、装置、方法和步骤的特定实施例。因此，所附权利要求旨在在其范围内包括这样的工艺、机器、制造、物质组成、装置、方法和步骤。

Claims (20)

1.一种电子器件，包括：
至少一个互连；
半导体芯片，包括至少一个电芯片焊盘；
包封结构，对所述半导体芯片的至少一部分进行封装；以及
导电重分布层，被布置在所述至少一个互连与所述至少一个芯片焊盘之间并且与所述至少一个互连以及所述至少一个芯片焊盘电耦合；
其中所述重分布层包括至少一个调整结构，所述至少一个调整结构被配置用于调整所述半导体芯片与其外围之间的过渡的射频性质。
2.根据权利要求1所述的电子器件，其中所述至少一个调整结构被配置用于匹配所述过渡的阻抗。
3.根据权利要求1所述的电子器件，其中所述至少一个调整结构被配置用于减小在所述过渡处的损耗。
4.根据权利要求1所述的电子器件，其中所述至少一个调整结构被配置为在所述过渡处的频率滤波器。
5.根据权利要求1所述的电子器件，
包括基板，所述基板包括电绝缘载体以及在所述载体上和/或在所述载体中的导电布线结构，其中所述布线结构电耦合到所述至少一个互连；
其中所述至少一个调整结构的至少一部分被配置用于调整所述半导体芯片和所述基板之间的过渡的射频性质。
6.根据权利要求1所述的电子器件，
包括至少一个另一半导体芯片，所述至少一个另一半导体芯片包括至少一个另一电芯片焊盘，其中所述包封结构附加地封装所述另一半导体芯片的至少一部分，并且其中所述重分布层附加地与所述至少一个另一芯片焊盘电耦合；
其中所述至少一个调整结构的至少一部分被配置用于调整所述半导体芯片与所述至少一个另一半导体芯片之间的过渡的射频性质。
7.根据权利要求1所述的电子器件，
包括天线，具体被集成在所述重分布层中；
其中所述至少一个调整结构的至少一部分被配置用于调整所述半导体芯片与所述天线之间的过渡的射频性质。
8.根据权利要求1所述的电子器件，其中所述重分布层包括至少一个静电放电保护结构，所述至少一个静电放电保护结构被配置用于保护电子器件免受静电放电。
9.根据权利要求8所述的电子器件，其中所述至少一个静电放电保护结构包括接地部分，所述接地部分针对射频信号从所述重分布层的至少一个其它部分解耦合，所述至少一个其它部分在所述至少一个互连与所述至少一个电芯片焊盘之间提供电耦合。
10.根据权利要求9所述的电子器件，其中所述接地部分被电流地耦合到所述至少一个其它部分以由此提供静电放电保护。
11.根据权利要求9所述的电子器件，其中所述接地部分通过受限的柱脚部分电流地耦合到所述至少一个其它部分，所述受限的柱脚部分针对处于所述电子器件的操作频率的信号而将所述接地部分从所述至少一个其它部分电解耦合。
12.根据权利要求1所述的电子器件，其中所述重分布层包括沿着从所述至少一个互连中的相应互连到所述至少一个电芯片焊盘中的相应电芯片焊盘变细的至少一个连接部分。
13.根据权利要求1所述的电子器件，其中所述半导体芯片被配置用于操作于至少10GHz的频率。
14.根据权利要求13所述的电子器件，其中所述半导体芯片被配置用于操作于10GHz与140GHz之间的频率范围内。
15.根据权利要求1所述的电子器件，其中所述重分布层被成形为如在图2、图4、图7、图10或图12中的任何图中所示。
16.一种制造电子装置的方法，所述方法包括：
提供多个单片化的半导体芯片，每个半导体芯片包括至少一个电芯片焊盘；
通过公共包封结构至少部分地对所述多个半导体芯片中的每个半导体芯片进行封装；
形成与所述芯片焊盘电耦合的导电重分布层；
在所述重分布层内集成至少一个调整结构；
配置所述至少一个调整结构用于调整所述半导体芯片中的至少一个半导体芯片与其外围之间的过渡的射频性质；
形成与所述重分布层电连接的互连阵列。
17.根据权利要求16所述的方法，其中所述方法包括修整所述重分布层以便产生所述电子装置或其一部分的目标射频行为。
18.根据权利要求16所述的方法，其中所述方法包括将所述电子装置分成多个个体电子器件，每个电子器件包括具有至少一个对应的电芯片焊盘的所述半导体芯片中的至少一个半导体芯片、所述包封结构的至少部分地封装所述至少一个半导体芯片部分、所述重分布层的一部分和所述互连中的至少一个互连。
19.根据权利要求18所述的方法，其中所述方法包括将所述电子器件中的至少一个电子器件安装到基板上，所述基板包括电绝缘载体以及在所述载体上和/或在所述载体中的导电布线结构，其中所述布线结构电耦合至被分配到相应的所述至少一个电子器件的所述互连中的至少一个互连。
20.根据权利要求19所述的方法，其中在不附加地调整在所述半导体芯片中的至少一个半导体芯片与所述基板之间的过渡的射频性质的情况下执行所述安装。
CN201410437698.3A 2013-08-31 2014-08-29 功能化的重分布层 Active CN104425422B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/016,045 US9230926B2 (en) 2013-08-31 2013-08-31 Functionalised redistribution layer
US14/016,045 2013-08-31

Publications (2)

Publication Number Publication Date
CN104425422A CN104425422A (zh) 2015-03-18
CN104425422B true CN104425422B (zh) 2017-07-14

Family

ID=52470628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410437698.3A Active CN104425422B (zh) 2013-08-31 2014-08-29 功能化的重分布层

Country Status (3)

Country Link
US (1) US9230926B2 (zh)
CN (1) CN104425422B (zh)
DE (1) DE102014112497B4 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014220640B4 (de) * 2014-08-18 2022-11-10 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Schaltbarer Frequenzfilter
US20170040266A1 (en) 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
KR101705792B1 (ko) 2015-09-18 2017-02-10 주식회사 케이티 VoLTE 환경에서 가상 전화 번호의 호 처리 장치 및 호 처리 방법
US10319689B2 (en) * 2015-12-01 2019-06-11 Nxp Usa, Inc. Antenna assembly for wafer level packaging
JP6869649B2 (ja) * 2016-06-13 2021-05-12 ラピスセミコンダクタ株式会社 半導体装置、通信システムおよび半導体装置の製造方法。
US10330773B2 (en) * 2016-06-16 2019-06-25 Texas Instruments Incorporated Radar hardware accelerator
KR102179166B1 (ko) * 2017-05-19 2020-11-16 삼성전자주식회사 안테나 기판 및 반도체 패키지 복합 모듈
US10347598B2 (en) 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
US10325786B1 (en) * 2017-12-07 2019-06-18 Sj Semiconductor (Jiangyin) Corporation Double-sided plastic fan-out package structure having antenna and manufacturing method thereof
US10551411B2 (en) * 2018-02-09 2020-02-04 Silicon Laboratories Inc. Semiconductor test system with flexible and robust form factor
KR102017159B1 (ko) 2018-03-12 2019-09-02 삼성전자주식회사 안테나 모듈
US11387230B2 (en) 2018-05-16 2022-07-12 Industrial Technology Research Institute System in package structure for perform electrostatic discharge operation and electrostatic discharge protection structure thereof
CN110504252B (zh) * 2018-05-16 2023-02-03 财团法人工业技术研究院 系统封装结构及其静电放电防护结构
TWI700802B (zh) * 2018-12-19 2020-08-01 財團法人工業技術研究院 射頻電子整合封裝結構及其製法
DE102019109200B4 (de) * 2019-04-08 2024-03-07 Infineon Technologies Ag Halbleitervorrichtungen mit nicht-galvanischer verbindung
EP4080677A1 (en) * 2021-04-22 2022-10-26 Nxp B.V. Integrated millimeter-wave dual-mode matching network
TWI763597B (zh) * 2021-10-06 2022-05-01 瑞昱半導體股份有限公司 封裝基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996952A (zh) * 2009-08-25 2011-03-30 联发科技股份有限公司 集成电路芯片
CN102543961A (zh) * 2010-12-09 2012-07-04 矽品精密工业股份有限公司 防静电破坏及防电磁波干扰的封装件及其制法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094494B2 (ja) 2002-08-23 2008-06-04 新光電気工業株式会社 半導体パッケージ
US7444734B2 (en) 2003-12-09 2008-11-04 International Business Machines Corporation Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
US7205613B2 (en) 2004-01-07 2007-04-17 Silicon Pipe Insulating substrate for IC packages having integral ESD protection
US7119745B2 (en) 2004-06-30 2006-10-10 International Business Machines Corporation Apparatus and method for constructing and packaging printed antenna devices
US7518229B2 (en) 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US8598709B2 (en) 2010-08-31 2013-12-03 Infineon Technologies Ag Method and system for routing electrical connections of semiconductor chips
US8451618B2 (en) 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
TWI409885B (zh) 2011-05-16 2013-09-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996952A (zh) * 2009-08-25 2011-03-30 联发科技股份有限公司 集成电路芯片
CN102543961A (zh) * 2010-12-09 2012-07-04 矽品精密工业股份有限公司 防静电破坏及防电磁波干扰的封装件及其制法

Also Published As

Publication number Publication date
US9230926B2 (en) 2016-01-05
DE102014112497B4 (de) 2020-07-09
DE102014112497A1 (de) 2015-03-05
US20150061091A1 (en) 2015-03-05
CN104425422A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN104425422B (zh) 功能化的重分布层
US9076789B2 (en) Semiconductor device having a high frequency external connection electrode positioned within a via hole
JP3580803B2 (ja) 半導体装置
KR100817070B1 (ko) 다중 그라운드 쉴딩 반도체 패키지, 그 패키지의 제조방법 및 그 그라운드 쉴딩을 이용한 노이즈 방지방법
CN105051887B (zh) 半导体装置
TWI552286B (zh) 複合式重組晶圓結構
KR101564070B1 (ko) 인쇄 회로 기판 및 이를 이용한 반도체 패키지
TW202218237A (zh) 具有整合的天線和鎖定結構之經封裝的電子裝置
US9468089B2 (en) EBG structure, semiconductor device, and circuit board
US9633989B2 (en) ESD protection device
CN111952273B (zh) 半导体器件封装及其制造方法
US7795709B2 (en) Shielding noisy conductors in integrated passive devices
US10770451B2 (en) Thin-film ESD protection device
CN107919348B (zh) 具有电感的组件及其封装结构
JP2013187740A (ja) 半導体装置
CN107887698B (zh) 电子封装结构及其制法
US9019032B2 (en) EBG structure, semiconductor device, and printed circuit board
CN111599799B (zh) 集成电路
WO2017040172A1 (en) Method and apparatus for mitigating parasitic coupling in a packaged integrated circuit
JP6424994B1 (ja) 薄膜ｅｓｄ保護デバイス
CN102163577A (zh) 半导体器件和半导体器件的制造方法
CN108305855B (zh) 电子封装件及其基板结构
US11658374B2 (en) Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same
CN211238248U (zh) 半导体封装
CN109509728B (zh) 电子封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant