CN105051887B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105051887B
CN105051887B CN201480010622.0A CN201480010622A CN105051887B CN 105051887 B CN105051887 B CN 105051887B CN 201480010622 A CN201480010622 A CN 201480010622A CN 105051887 B CN105051887 B CN 105051887B
Authority
CN
China
Prior art keywords
substrates
resin bed
cloth line
line electrode
protective device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480010622.0A
Other languages
English (en)
Other versions
CN105051887A (zh
Inventor
中矶俊幸
加藤登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105051887A publication Critical patent/CN105051887A/zh
Application granted granted Critical
Publication of CN105051887B publication Critical patent/CN105051887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置。ESD保护器件(1)具备：Si基板(10)，其在表面形成有ESD保护电路(10A)；焊盘(P1、P2)，其形成于Si基板(10)；以及再布线层(20)，其与Si基板(10)的表面对置，包括与焊盘(P1、P2)导通的端子电极(25A、25B)。再布线层(20)包括：SiN保护膜(21)，其形成于Si基板(10)的表面以便覆盖形成于树脂层(22)的开口(接触孔)所接触的区域以外的焊盘(P1、P2)的一部分；以及树脂层(22)，其比SiN保护膜(21)介电常数低，形成在SiN保护膜(21)以及端子电极(25A、25B)之间。由此，能够减少寄生电容的产生，并且消除产生的寄生电容的偏差。

Description

半导体装置
技术领域
本发明涉及在形成有功能元件的半导体基板上具备再布线层的半导体装置。
背景技术
作为半导体装置之一有ESD(Electro-Static-Discharge：静电放电)保护器件。ESD保护器件保护半导体IC等不受静电等的影响。在以移动体通信终端、数码相机、笔记本型PC为代表的各种电子设备中具备构成逻辑电路或者存储电路等的半导体集成电路。由于这样的半导体集成电路是由形成在半导体基板上的细微布线图案构成的低电压驱动电路，所以一般面对像浪涌这样的静电放电很脆弱。因此，为了保护这样的半导体集成电路不受浪涌的影响，使用ESD保护器件。
在将ESD保护器件设置在高频电路中的情况下，存在受到二极管的寄生电容的影响的问题。即，由于将ESD器件插入信号线路，所以阻抗在二极管的寄生电容的影响下偏离，其结果，存在产生信号的损失的情况。特别是在高频电路所使用的ESD保护器件中，为了不使所连接的信号线路、作为保护对象的集成电路的高频特性降低，要求寄生电容较小。因此，在专利文献1中公开了减少二极管的寄生电容的影响来抑制电路特性的恶化的ESD保护器件。
专利文献1:国际公开2012/023394号小册子
在专利文献1中，在半导体基板的形成有ESD保护电路的面，作为保护膜设置有由SiO2构成的无机绝缘层，在该无机绝缘层设置有由Cu构成的面内布线。因此，在专利文献1中存在即使能够减少二极管的寄生电容的影响，也不能够抑制在面内布线与半导体基板之间产生的寄生电容，不能够防止ESD保护器件自身的电容的增加的问题。
另外，在专利文献1中，由于无机绝缘层是通过溅射等薄膜成膜法形成的，所以在无机绝缘层的表面因形成于半导体基板的ESD保护电路的电路图案的影响而出现凹凸。因此，若在表面凹凸的无机绝缘层设置面内布线，则在面内布线与半导体基板之间产生的寄生电容上产生偏差。由于存在偏差的寄生电容的产生，所以也存在难以调整高频电路的阻抗的偏离的问题。
发明内容
因此，本发明的目的在于提供能够减少寄生电容的产生，并且消除产生的寄生电容的偏差的半导体装置。
本发明所涉及的半导体装置的特征在于，具备：半导体基板，其形成于功能元件；金属膜，其形成于上述半导体基板的表面并与上述功能元件导通；布线电极，其与上述半导体基板的表面对置；以及再布线层，其包括使上述金属膜以及上述布线电极的一部分导通的接触孔，上述再布线层包括：保护膜层，其形成于上述半导体基板的表面，以便覆盖上述接触孔所接触的区域以外的上述金属膜的一部分；以及树脂层，该树脂层的介电常数比上述保护膜层的介电常数低，该树脂层形成在上述保护膜层与上述布线电极之间。
一般地，在半导体装置的半导体基板上，溅射保护膜层。此时，由于在保护膜层的表面出现凹凸，所以若在该保护膜层的表面形成布线电极，则在布线电极与半导体基板的距离上产生偏差。鉴于此，在本发明的结构中，将树脂层形成在保护膜层与布线电极之间，使形成布线电极的表面平滑化(平整)，从而能够使布线电极与半导体基板的距离均匀。因此，能够消除在布线电极与半导体基板之间产生的寄生电容的大小的偏差。另外，通过使树脂层的介电常数比保护膜层低，能够抑制在布线电极与半导体基板之间产生的寄生电容。
优选上述保护膜层形成为随着远离上述接触孔而变厚，上述树脂层形成为随着远离上述接触孔而变薄。
在该结构中，通过对形成布线电极的表面平整，能够使布线电极与半导体基板的距离相等。为了形成与金属膜导通的接触孔，需要在保护膜层形成开口，在通过溅射形成保护膜层时，存在开口(金属膜)附近的保护膜层的厚度变薄的情况。因此，通过将树脂层在接触孔附近加厚，并随着远离接触孔而变薄，能够使布线电极与半导体基板之间的距离相等。其结果，即使在布线电极与半导体基板之间产生寄生电容，也能够减少它们的大小的偏差。
优选上述布线电极是与上述半导体基板的对置面积随着远离上述接触孔所接触的区域而变小的形状的结构。
在该结构中，通过减小对置面积，能够减小在布线电极与半导体基板之间产生的寄生电容。
根据本发明，能够减少在半导体基板与再布线层之间产生的寄生电容，并且能够减少所产生的寄生电容的偏差。
附图说明
图1是实施方式1所涉及的ESD保护器件的正面剖视图。
图2是ESD保护器件的各层的俯视图。
图3是表示形成于Si基板的ESD保护电路的图。
图4是表示在Si基板形成ESD保护电路时的第一构造例的图。
图5是图4所示的第一构造例的Si基板的示意图。
图6是具有图4所示的第一构造例的Si基板的ESD保护器件的各层的俯视图。
图7是与图6不同的例子的ESD保护器件的各层的俯视图。
图8是表示在Si基板形成ESD保护电路时的第二构造例的图。
图9是具有图8所示的第二构造例的Si基板的ESD保护器件的各层的俯视图。
图10A是表示实施方式1所涉及的ESD保护器件的连接例的图。
图10B是表示实施方式1所涉及的ESD保护器件的连接例的图。
图11是用于对实施方式1所涉及的ESD保护器件的动作原理进行说明的图。
图12是用于对实施方式1所涉及的ESD保护器件的动作原理进行说明的图。
图13是表示ESD保护器件的制造工序的图。
图14是实施方式2所涉及的ESD保护器件的正面剖视图。
图15是ESD保护器件的各层的俯视图。
图16是表示中间布线电极的不同形状的例子的俯视图。
图17是表示实施方式2所涉及的ESD保护器件的变形例的图。
图18是表示实施方式2所涉及的ESD保护器件的变形例的图。
图19是表示实施方式2所涉及的ESD保护器件的变形例的图。
具体实施方式
以下，以ESD保护器件为例对本发明所涉及的半导体装置进行说明。
(实施方式1)
图1是实施方式所涉及1的ESD保护器件1的正面剖视图。图2是ESD保护器件1的各层的俯视图。ESD保护器件1是CSP(Chip Size Package：芯片尺寸封装)类型的器件，在构成了包括二极管以及齐纳二极管的ESD保护电路10A的Si基板10上形成有包括多个树脂层等的再布线层20。Si基板10相当于本发明所涉及的半导体基板，但本发明所涉及的半导体基板并不局限于Si基板，也可以是GaAs基板等。
图3是表示形成于Si基板10的ESD保护电路10A的图。参照图1～图3对Si基板10进行说明。
在Si基板10的表面设置有元件形成区域11、12、13。具体而言，在p+型基板形成p外延层，在该p外延层内依次形成有n阱、p阱，通过这些阱和p扩散层或者n扩散层，在Si基板10形成有二极管以及齐纳二极管。在本实施方式中，如图3所示，形成有三个二极管正向一致地并联连接的各二极管D1、D2、D3、D4和齐纳二极管Dz。二极管D1、D2、D3、D4以及齐纳二极管Dz相当于本发明所涉及的功能元件。
二极管D1、D2正向一致地串联连接，二极管D3、D4正向一致地串联连接。另外，二极管D1、D2以及二极管D3、D4分别正向一致地与齐纳二极管Dz并联连接。并且，齐纳二极管Dz形成在二极管D1、D4的形成区域之间以及二极管D2、D3的形成区域之间。
在Si基板10形成有Al焊盘(以下，称为焊盘。)P1、P2。焊盘P1形成在从二极管D1、D2的连接点引出的位置，焊盘P2形成在从二极管D3、D4的连接点引出的位置。焊盘P1、P2是ESD保护电路10A的输入输出端，相当于本发明所涉及的金属膜。
返回到图1，形成在Si基板10的表层的再布线层20包括形成于Si基板10的表面以便覆盖焊盘P1、P2的一部分的SiN保护膜(保护膜层)21。SiN保护膜21被溅射在Si基板10的表面，并通过蚀刻形成有开口。在通过溅射形成的SiN保护膜21的表面，在其成膜原理上，出现凹凸。此外，SiN保护膜21的相对介电常数相对较高，为7～8。
另外，再布线层20包括形成于Si基板10的树脂层22。在该树脂层22在形成于SiN保护膜21的开口的位置形成有开口(接触孔)22A、22B(参照图2)。焊盘P1、P2成为通过开口22A、22B露出的状态，与形成于开口22A、22B的电极导通。树脂层22是比SiN保护膜21介电常数低的环氧类(或者聚酰亚胺系)的树脂，其相对介电常数是2～6。通过形成为覆盖表面具有凹凸的SiN保护膜21的树脂层22，能够使形成后述的电极的树脂层22的表面平滑化(平整)。
另外，由于通过溅射形成SiN保护膜21，所以在形成开口的情况下，其开口周边的厚度较薄，随着沿平面方向远离开口(接触孔)而接近平滑的状态。即，SiN保护膜21在焊盘P1、P2周边(接触孔周边)厚度较薄，随着沿平面方向远离焊盘P1、P2(接触孔)而变厚。而且，形成为覆盖SiN保护膜21的树脂层22在焊盘P1、P2周边(接触孔周边)较厚，随着沿平面方向远离焊盘P1、P2(接触孔)而变薄。
再布线层20包括Cu/Ti电极23A、23B以及Au/Ni电极24A、24B。Cu/Ti电极23A、23B以及Au/Ni电极24A、24B通过溅射成膜，形成在树脂层22的表面以及开口22A、22B。Cu/Ti电极23A、23B以及Au/Ni电极24A、24B中的形成于开口22A、22B的部分与焊盘P1、P2导通。以下，将Cu/Ti电极23A及Au/Ni电极24A，以及Cu/Ti电极23B及Au/Ni电极24B分别表示为端子电极25A、25B。该端子电极25A、25B是ESD保护器件1的输入输出电极。
再布线层20包括进一步形成于树脂层22的树脂层26。树脂层26例如是低介电常数的环氧树脂的层。在树脂层26中的与作为ESD保护器件1的输入输出端的端子电极25A、25B的一部分对置的部分，形成有矩形的开口26A、26B。
在这样构成的ESD保护器件1中，在Si基板10(或者ESD保护电路10A)与端子电极25A、25B之间产生寄生电容。然而，由于在Si基板10与端子电极25A、25B之间形成有低介电常数的树脂层22，所以能够抑制所产生的寄生电容。另外，由于通过树脂层22使表面出现凹凸的SiN保护膜21平整，所以能够消除Si基板10与端子电极25A、25B的距离的偏差。因此，能够抑制所产生的寄生电容的偏差。其结果，能够减少设置有ESD保护器件1的高频电路的阻抗的偏离，并能够减少高频电路的信号损失。
此外，在本实施方式中，示出了在Si基板10形成齐纳二极管Dz等，构成了ESD保护电路10A的例子，但例如也可以将可变电容元件等形成于Si基板10，构成对其进行了使用的电路。
以下，对在Si基板10形成ESD保护电路时的Si基板10的构造的例子进行说明。图2所示的构造在Si基板10的表面有形成二极管D1～D4，在Si基板10的厚度方向形成有齐纳二极管Dz。
图4是表示在Si基板10形成ESD保护电路时的第一构造例的图。图5是图4所示的第一构造例的Si基板10的示意图。
在该第一构造例中，Si基板10是p+型基板，在该p+型基板通过STI(ShallowTrench Isolation：浅沟槽隔离)法形成有元件分离膜110。在由元件分离膜110形成的区域，分别形成有二极管D1～D4以及齐纳二极管Dz。详细而言，形成n外延层，通过n+扩散层在Si基板10的厚度方向形成有二极管D2、D4。另外，形成p阱，通过n+扩散层在Si基板10的厚度方向形成有齐纳二极管Dz。并且，在n外延层内形成有n阱，通过p+扩散层以及n+扩散层，在Si基板10的表面形成有二极管D1、D3。
在Si基板10的表面形成有SiO2膜111、焊盘P1、焊盘P2，焊盘P1形成为横跨形成有二极管D1、D2的区域，焊盘P2形成为横跨形成有二极管D3、D4的区域。并且，在二极管D1、D3以及焊盘P1、P2的形成区域以外的Si基板10的表面形成有Al电极10B。Al电极10B形成为横跨形成有二极管D1、D3以及齐纳二极管Dz的区域。
以这样的方式形成的ESD保护电路与图3相同。应予说明，在图3中，二极管D1～D4分别是正向一致并联连接的三个二极管，但在图4中，二极管D1～D4分别是一个二极管。
图6是具有图4所示的第一构造例的Si基板10的ESD保护器件的各层的俯视图。在形成于Si基板10的再布线层20所包括的树脂层22形成有开口(接触孔)22A、22B。焊盘P1、P2成为通过开口22A、22B露出的状态，与形成于开口22A、22B的电极导通。
另外，再布线层20包括形成于树脂层22的表面以及开口22A、22B的端子电极25A、25B。该端子电极25A、25B包括在图1中说明的Cu/Ti电极以及Au/Ni电极。端子电极25A、25B形成为在ESD保护器件1的厚度方向覆盖形成于Si基板10的齐纳二极管。由此，防止来自齐纳二极管的噪声的辐射。在再布线层20的树脂层26中的与作为ESD保护器件1的输入输出端的端子电极25A、25B的一部分对置的部分形成有矩形的开口26A、26B。
此外，端子电极25A、25B也可以是图7所示的形状。图7是与图6不同的例子的ESD保护器件的各层的俯视图。在该例子中，端子电极25A、25B覆盖Al电极10B的几乎整体(齐纳二极管的形成区域)。在该情况下，与图6的情况相比，进一步防止来自齐纳二极管的噪声的辐射。
图8是表示在Si基板10形成ESD保护电路时的第二构造例的图。在该第二构造例中，与第一构造例相同，在Si基板10的厚度方向形成有二极管D2、D4以及齐纳二极管Dz。而且，在Si基板10的表面形成有二极管D1a、D1b(二极管D1)以及二极管D3a、D3b(二极管D3)。并且，在Si基板10的表面形成有焊盘P1、P2以及Al电极10B。
以这样的方式形成的ESD保护电路与图3相同。应予说明，在图3中，二极管D1～D4分别是正向一致并联连接的三个二极管，但在图8中，二极管D1、D3分别是二个二极管，二极管D1、D4是一个二极管。
图9是具有图8所示的第二构造例的Si基板10的ESD保护器件的各层的俯视图。在形成于Si基板10的再布线层20所包括的树脂层22形成有开口(接触孔)22A、22B。焊盘P1、P2成为通过开口22A、22B露出的状态，与形成于开口22A、22B的电极导通。
另外，再布线层20包括形成于树脂层22的表面以及开口22A、22B的端子电极25A、25B。该端子电极25A、25B包括在图1中说明的Cu/Ti电极以及Au/Ni电极。端子电极25A、25B在ESD保护器件1的厚度方向形成为覆盖形成于Si基板10的齐纳二极管。由此，防止来自齐纳二极管的噪声的辐射。在再布线层20的树脂层26中的与作为ESD保护器件1的输入输出端的端子电极25A、25B的一部分对置的部分形成有矩形的开口26A、26B。
在这些第一构造例以及第二构造例中，由于在Si基板10的厚度方向形成有二极管以及齐纳二极管，所以与将它们形成于Si基板10的表面的情况相比，能够减少ESL成分。
以下，对本实施方式所涉及的ESD保护器件1的连接例以及动作原理进行说明。
图10A以及图10B是表示本实施方式所涉及的ESD保护器件1的连接例的图。将ESD保护器件1搭载于电子设备。作为电子设备的例子，举出笔记本PC、平板型终端装置、移动电话机、数码相机、便携式音乐播放器等。
在图10A中示出将ESD保护器件1连接在信号线与GND之间的例子，其中，信号线对I/O端口100和应保护的IC101进行连接。I/O端口100例如是连接天线的端口。本实施方式所涉及的ESD保护器件1是双向型的，第一输入输出端以及第二输入输出端的任意一个都可以是输入侧。例如在将第一输入输出端作为输入侧的情况下，在信号线连接第一输入输出端，第二输入输出端与GND连接。
在图10B中示出将ESD保护器件1连接在信号线与GND线之间的例子，其中，信号线对连接器102和IC101进行连接。该例的信号线例如是高速传送线路(差动传送线路)，在多个信号线的每一个信号线与GND线之间连接有ESD保护器件1。
图11以及图12是用于对本实施方式所涉及的ESD保护器件的动作原理进行说明的图。
图11是用于对电流从与第一输入输出端(端子电极25A)相连的焊盘P1流向与第二输入输出端(端子电极25B)相连的焊盘P2的情况进行说明的图。若被施加超过齐纳二极管Dz的齐纳电压的浪涌电压，则如图中虚线所示那样，从第一输入端进入的浪涌电流从焊盘P1流经二极管D1、齐纳二极管Dz以及二极管D4的路径，从焊盘P2放电至地线。
图12是用于对电流从与第二输入输出端(端子电极25B)相连的焊盘P2流向与第一输入输出端(端子电极25A)相连的焊盘P1的情况进行说明的图。在该情况下，如图中虚线所示的那样，从第二输入端进入的浪涌电流从焊盘P2流经二极管D3、齐纳二极管Dz以及二极管D2的路径，从焊盘P1放电至地线。
此外，在具有图6所示的第一构造例或者图8所示的第二构造例的ESD保护器件中，在Al电极10B与端子电极25A、25B之间产生电容。该电容将对齐纳二极管施加的高频电压从Al电极10B经由端子电极25A(或者25B)以及焊盘P1(或者P2)绕行至地线。通过该高频电压的旁路，能够降低ESD的峰值电压。
以下，对ESD保护器件的制造工序进行说明。
图13是表示ESD保护器件1的制造工序的图。此外，在图13中省略在形成时出现在SiN保护膜21的表面的凹凸的图示。
通过以下的工序来制造ESD保护器件1。
(A)首先，在形成了ESD保护电路10A的Si基板10上通过光刻法形成与ESD保护电路10A导通的焊盘P1、P2。另外，在基板表面溅射SiN保护膜21，并通过蚀刻来形成开口21A、21B。
应予说明，通过使焊盘P1、P2的面积减小，能够使形成在焊盘P1、P2与对置的基板(ESD保护电路10A)之间的寄生电容减小。通过使该寄生电容减小，能够抑制阻抗的偏离，其结果，能够减少信号线中的损失。
(B)接下来，在Si基板10上旋涂环氧类阻焊剂来形成树脂层22，再形成开口22A、22B。通过形成该树脂层22，能够使形成端子电极25A、25B的表面平整。
(C)在树脂层22的表面通过溅射以约1.0μm/0.1μm的厚度成膜Cu/Ti电极23，之后，通过溅射以约0.1μm/5.0μm的厚度成膜Au/Ni电极24A、24B。应予说明，通过遮盖仅在一部分形成该Au/Ni电极24A、24B。
(D)接着，对Cu/Ti电极23进行湿式蚀刻来形成Cu/Ti电极23A、23B。由此，形成端子电极25A、25B。
(E)之后，在树脂层22的表面通过旋涂环氧类阻焊剂来形成树脂层26，并形成开口26A、26B。
(实施方式2)
以下，对于实施方式2所涉及的ESD保护器件，仅对与实施方式1不同的点进行说明。
图14是实施方式2所涉及的ESD保护器件2的正面剖视图。图15是ESD保护器件2的各层的俯视图。此外，在图15中，为省略了形成于Si基板10的ESD保护电路10A的具体的结构的图。
ESD保护器件2是在Si基板10形成有再布线层30而成的。Si基板10、形成于Si基板10的ESD保护电路10A以及焊盘P1、P2与实施方式1相同。
在Si基板10上形成SiN保护膜21。再布线层30包括对SiN保护膜21的凹凸进行平整的树脂层22。与实施方式1相同，SiN保护膜21在接触孔(开口22A、22B)周边厚度较薄，随着沿平面方向远离接触孔而变厚。而且，形成为覆盖SiN保护膜21的树脂层22在接触孔周边较厚，随着沿平面方向远离接触孔而变薄。
在形成于SiN保护膜21以及树脂层22的开口以及树脂层22的表面，形成有与焊盘P1、P2导通的中间布线电极27A、27B。该中间布线电极27A、27B是Ti/Cu/Ti电极。中间布线电极27A、27B在图14的俯视图中，具有随着沿平面方向远离与焊盘P1、P2重合的部分而宽度变窄的形状。另外，该中间布线电极27A、27B通过溅射成膜形成。
再布线层30包括进一步形成于树脂层22的树脂层28以及端子电极29A、29B。在该树脂层28上也与树脂层22相同，在与中间布线电极27A、27B中的宽度变窄的一侧的端部(以下，称为宽度较窄部。)对置的部分形成有开口28A、28B。端子电极29A、29B通过溅射Cu/Ti电极以及Au/Ni电极而成膜，形成于树脂层28的表面以及开口(通孔)28A、28B。端子电极29A、29B中的形成于开口28A、28B的部分与中间布线电极27A、27B的宽度较窄部导通。该端子电极29A、29B是ESD保护器件2的输入输出电极。
并且，再布线层30包括进一步形成于树脂层28的树脂层31。树脂层31是低介电常数的环氧树脂的层。在树脂层31中的与端子电极29A、29B的一部分对置的部分，形成有矩形的开口31A、31B、31C、31D。这些树脂层28、31通过与树脂层22、26相同的材料/制法形成。
此外，优选避开树脂层28的通孔的位置形成开口31A、31B、31C、31D。端子电极29A、29B的通孔部分存在在制造工序中产生凹陷(在图14中省略)的情况。在该凹陷从开口31A、31B、31C、31D露出的情况下，若在开口31A、31B、31C、31D焊接，则存在在该凹陷中积存空气，连接可靠性降低的可能性。因此，通过避开通孔的位置来形成开口31A、31B、31C、31D，能够防止连接可靠性的降低。
在像这样形成的ESD保护器件2中，与实施方式1相同，能够减少在Si基板10(或者ESD保护电路10A)与中间布线电极27A、27B之间产生的寄生电容，另外，能够减少所产生的寄生电容的偏差。并且，通过在之间夹有低介电常数的树脂层22也能够抑制在Si基板10与端子电极29A、29B之间产生的寄生电容。
另外，在俯视时，本实施方式所涉及的中间布线电极27A、27B是随着远离与焊盘P1、P2重合的部分而宽度变窄的形状。因此，与宽度恒定的例如矩形的情况相比，Si基板10与中间布线电极27A、27B的对置面积变小，寄生电容也变小。因此，随着沿平面方向远离接触孔(开口22A、22B)低介电常数的树脂层22变薄，但通过减小Si基板10与中间布线电极27A、27B的对置面积，能够抑制寄生电容变大。
此外，用于减小与Si基板10的对置面积的中间布线电极27A、27B的形状并不局限于图15的形状。图16是表示中间布线电极的不同形状的例子的俯视图。图16所示的中间布线电极27C、27D的使焊盘P1、P2导通的接触孔部分和与端子电极29A、29B导通的通孔部分是圆形，连结它们的电极是细线状的形状。由此，Si基板10与中间布线电极27C、27D的对置面积变小，寄生电容也变小。此外，这些中间布线电极27C、27D与中间布线电极27A、27B相同，通过溅射形成为Ti/Cu/Ti电极。
由于实施方式2所涉及的ESD保护器件2的动作原理以及制造工序与实施方式1相同，所以省略说明。
以下，依次对实施方式2所涉及的ESD保护器件2的各种变形例进行说明。图17、图18以及图19是表示实施方式2所涉及的ESD保护器件的各变形例的图。图17、图18以及图19示意性地示有形成于Si基板10的ESD保护电路10A的结构。具体的结构，与图2所示的结构相同。
在图17中，示有接触孔与通孔的俯视的情况下的位置关系与图14所示的情况不同的例子。中间布线电极27E、27F是与中间布线电极27A、27B相同形状，但从ESD保护器件的外侧朝向内侧宽度变窄。即，中间布线电极27E、27F的接触孔形成在端子电极29C、29D的通孔的内侧。而且，在树脂层31中的与端子电极29C、29D的一部分对置的部分，形成有矩形的开口31E、31F。
图18示有形成于Si基板10的再布线层40的树脂层数比图14所示的情况增加的例子。在该例中，再布线层40包括形成于树脂层28的开口28A、28B以及其表面的中间布线电极27G、27H。该中间布线电极27G、27H是与中间布线电极27A、27B相同形状，且宽度较窄部导通。
另外，再布线层40包括形成于树脂层28的树脂层32。在该树脂层32形成有开口32A、32B，在该开口32A、32B以及树脂层32的表面形成有端子电极29E、29F。端子电极29E、29F与中间布线电极27G、27H导通。而且，在树脂层32进一步形成有树脂层34，该树脂层34形成有开口34A、34B。开口34A、34B形成在与端子电极29E、29F的一部分对置的位置。
图19示有中间布线电极与图14所示的中间布线电极27A、27B不同的形状的例子。该例所示的再布线层50包括中间布线电极35A、35B。中间布线电极35A、35B形成在树脂层22的开口22A、22B以及树脂层22的表面。中间布线电极35A、35B在中央部具有接触孔，与焊盘P1、P2导通。另外，中间布线电极35A、35B在两端部具有宽度较窄部。
在形成于树脂层22的树脂层28形成有四个开口28C、28D、28E、28F。在开口28C、28E以及树脂层28的表面形成有端子电极29G，在开口28D、28F以及树脂层28的表面形成有端子电极29H。端子电极29G、29H中的形成于开口28C、28D、28E、28F的部分与中间布线电极35A、35B导通。
以上说明的图17～图19的ESD保护器件也与实施方式1、2相同，在Si基板10形成有SiN保护膜21、以及比SiN保护膜21低介电常数的树脂层22。因此，能够减少在Si基板10与中间布线电极之间产生的寄生电容。另外，通过消除Si基板10与中间布线电极的距离的偏差，也能够抑制产生的寄生电容的偏差。其结果，能够减少设置有ESD保护器件的高频电路的阻抗的偏离，能够减少高频电路的信号损失。
此外，在图17～图19中，中间布线电极27E、27F、27G、27H、35A、35B与中间布线电极27A、27B相同，通过溅射形成为Ti/Cu/Ti电极。另外，端子电极29C、29D、29E、29F、29G、29H虽然与端子电极29A、29B形状不同，但通过与端子电极29A、29B相同的材料/制法形成。各树脂层31、32、34通过与树脂层22、26相同的制法形成。
另外，在上述的实施方式中，对具有齐纳二极管的ESD保护器件进行了说明，但并不局限于此，ESD保护器件例如也可以是PNP型半导体、或者NPN型半导体。
附图标记的说明：
1、2…ESD保护器件(半导体装置)；10…Si基板(半导体基板)；10A…ESD保护电路；11、12、13…元件形成区域；20、30、40、50…再布线层；21…SiN保护膜；22、26、28、31、32、34…树脂层；22A、22B…开口；23A、23B…Cu/Ti电极；24A、24B…Au/Ni电极；25A、25B…端子电极；26A、26B…开口；27A、27B、27C、27D、27E、27F、27G、27H…中间布线电极；28A、28B、28C、28D、28E、28F…开口；29A、29B、29C、29D、29E、29F、29G、29H…端子电极；31A、31B、31C、31D、31E、31F…开口；32A、32B…开口；34A、34B…开口；35A、35B…中间布线电极；D1、D2、D3、D4…二极管(功能元件)；Dz…齐纳二极管(功能元件)；P1…端口(金属膜)；P2…端口(金属膜)。

Claims (3)

1.一种半导体装置，具备：
半导体基板，其形成有功能元件；
金属膜，其形成于所述半导体基板的表面并与所述功能元件导通；以及
再布线层，其包括与所述半导体基板的表面对置的布线电极、和使所述金属膜以及所述布线电极的一部分导通的接触孔，
所述再布线层包括：
保护膜层，其形成于所述半导体基板的表面，以便覆盖所述接触孔所接触的区域以外的所述金属膜的一部分；和
树脂层，该树脂层的介电常数比所述保护膜层的介电常数低，该树脂层形成在所述保护膜层与所述布线电极之间，
所述树脂层覆盖所述保护膜层中的覆盖所述接触孔所接触的区域以外的所述金属膜的一部分的保护膜层。
2.根据权利要求1所述的半导体装置，其中，
所述保护膜层形成为随着远离所述接触孔而变厚，
所述树脂层形成为随着远离所述接触孔而变薄。
3.根据权利要求1或者2所述的半导体装置，其中，
所述布线电极是与所述半导体基板的对置面积随着远离所述接触孔所接触的区域而变小的形状。
CN201480010622.0A 2013-02-28 2014-02-25 半导体装置 Active CN105051887B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013039379 2013-02-28
JP2013-039379 2013-02-28
JP2013079960 2013-04-05
JP2013-079960 2013-04-05
PCT/JP2014/054406 WO2014132938A1 (ja) 2013-02-28 2014-02-25 半導体装置

Publications (2)

Publication Number Publication Date
CN105051887A CN105051887A (zh) 2015-11-11
CN105051887B true CN105051887B (zh) 2018-04-17

Family

ID=51428202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480010622.0A Active CN105051887B (zh) 2013-02-28 2014-02-25 半导体装置

Country Status (5)

Country Link
US (2) US9607976B2 (zh)
JP (2) JPWO2014132938A1 (zh)
CN (1) CN105051887B (zh)
GB (1) GB2525774A (zh)
WO (1) WO2014132938A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051887B (zh) * 2013-02-28 2018-04-17 株式会社村田制作所 半导体装置
CN205452284U (zh) 2013-04-05 2016-08-10 株式会社村田制作所 Esd保护器件
US9666576B2 (en) * 2014-11-13 2017-05-30 Mediatek Inc. Electrostatic discharge (ESD) protection device
JP6532848B2 (ja) 2016-09-15 2019-06-19 株式会社東芝 半導体装置
US10276518B2 (en) * 2017-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement in fan out packaging including magnetic structure around transmission line
US10578800B2 (en) * 2017-06-06 2020-03-03 Sifotonics Technologies Co., Ltd. Silicon photonic integrated circuit with electrostatic discharge protection mechanism for static electric shocks
JP6447799B1 (ja) 2017-06-15 2019-01-09 新日鐵住金株式会社 ばね鋼用圧延線材
WO2019031036A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 Ｅｓｄ保護デバイス、および、信号伝送線路
TWI745595B (zh) * 2018-06-05 2021-11-11 源芯半導體股份有限公司 靜電放電防護元件
JP7055534B2 (ja) * 2018-09-10 2022-04-18 株式会社東芝 半導体装置の製造方法
JP7154913B2 (ja) 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法
FR3094837B1 (fr) * 2019-04-05 2022-09-09 St Microelectronics Tours Sas Dispositif de protection contre des décharges électrostatiques
FR3094838B1 (fr) 2019-04-05 2022-09-16 St Microelectronics Tours Sas Dispositif de protection contre des décharges électrostatiques
CN110265392B (zh) * 2019-06-06 2024-05-31 江苏吉莱微电子股份有限公司 一种集成的低电容esd保护器件及其制备方法
JPWO2023058555A1 (zh) * 2021-10-04 2023-04-13
EP4254499A1 (en) * 2022-03-23 2023-10-04 Nxp B.V. Double io pad cell including electrostatic discharge protection scheme with reduced latch-up risk

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547247B2 (ja) * 2004-12-17 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906576B2 (ja) 1990-05-11 1999-06-21 日産自動車株式会社 半導体装置
JP2924088B2 (ja) * 1990-05-23 1999-07-26 日本電気株式会社 半導体装置
FR2683947B1 (fr) 1991-11-18 1994-02-18 Sgs Thomson Microelectronics Sa Diode de protection monolithique basse tension a faible capacite.
JPH05268123A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd 双方向給電回路
JP2774906B2 (ja) 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
JPH1154708A (ja) 1997-08-06 1999-02-26 Mitsubishi Electric Corp 半導体集積回路装置
JPH11175183A (ja) * 1997-12-12 1999-07-02 Fujitsu Ltd 半導体集積回路におけるクロック分配回路
US6538300B1 (en) 2000-09-14 2003-03-25 Vishay Intertechnology, Inc. Precision high-frequency capacitor formed on semiconductor substrate
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
JP2002252309A (ja) 2001-02-23 2002-09-06 Denso Corp 半導体チップのパッケージ構造及びパッケージ方法
JP2002262309A (ja) 2001-03-02 2002-09-13 Sanyo Electric Co Ltd ３次元撮影装置ならびに３次元形状測定システム
JP2002270720A (ja) 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4963148B2 (ja) 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003124222A (ja) 2001-10-11 2003-04-25 Hitachi Ltd 半導体装置
JP3778152B2 (ja) 2002-09-27 2006-05-24 株式会社デンソー ダイオード
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP3945380B2 (ja) * 2002-11-08 2007-07-18 カシオ計算機株式会社 半導体装置およびその製造方法
JP2004281898A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
US7291923B1 (en) * 2003-07-24 2007-11-06 Xilinx, Inc. Tapered signal lines
JP2005340573A (ja) * 2004-05-28 2005-12-08 Fujikura Ltd 半導体素子、半導体装置、及び半導体素子の製造方法
JP4735929B2 (ja) 2004-08-03 2011-07-27 株式会社村田製作所 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ
JP2006141136A (ja) 2004-11-12 2006-06-01 Yaskawa Electric Corp ドライブ制御装置
US7880223B2 (en) 2005-02-11 2011-02-01 Alpha & Omega Semiconductor, Ltd. Latch-up free vertical TVS diode array structure using trench isolation
US7781826B2 (en) 2006-11-16 2010-08-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US7571153B2 (en) 2005-03-28 2009-08-04 Microsoft Corporation Systems and methods for performing streaming checks on data format for UDTs
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7489488B2 (en) 2005-10-19 2009-02-10 Littelfuse, Inc. Integrated circuit providing overvoltage protection for low voltage lines
JP2007123538A (ja) 2005-10-27 2007-05-17 Matsushita Electric Ind Co Ltd サージ保護用半導体装置及びその製造方法
TWI303872B (en) 2006-03-13 2008-12-01 Ind Tech Res Inst High power light emitting device assembly with esd preotection ability and the method of manufacturing the same
JP2007294586A (ja) * 2006-04-24 2007-11-08 Toshiba Corp 半導体装置
JP4267660B2 (ja) * 2006-12-05 2009-05-27 日本特殊陶業株式会社 多層配線基板及び素子搭載装置
JP5118982B2 (ja) * 2007-01-31 2013-01-16 三洋電機株式会社 半導体モジュールおよびその製造方法
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7579632B2 (en) 2007-09-21 2009-08-25 Semiconductor Components Industries, L.L.C. Multi-channel ESD device and method therefor
JP5301231B2 (ja) 2008-09-30 2013-09-25 株式会社テラミクロス 半導体装置
US8089095B2 (en) 2008-10-15 2012-01-03 Semiconductor Components Industries, Llc Two terminal multi-channel ESD device and method therefor
JP2009016882A (ja) 2008-10-20 2009-01-22 Panasonic Corp 半導体装置およびその製造方法
JP4794615B2 (ja) * 2008-11-27 2011-10-19 パナソニック株式会社 半導体装置
CN102341904A (zh) * 2009-03-02 2012-02-01 株式会社村田制作所 反熔丝元件
US8456856B2 (en) * 2009-03-30 2013-06-04 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
JP2010278040A (ja) 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8710645B2 (en) 2009-10-19 2014-04-29 Jeng-Jye Shau Area reduction for surface mount package chips
CN203242609U (zh) 2010-06-02 2013-10-16 株式会社村田制作所 Esd保护装置
WO2012023394A1 (ja) 2010-08-18 2012-02-23 株式会社村田製作所 Ｅｓｄ保護デバイス
US8217462B2 (en) 2010-09-22 2012-07-10 Amazing Microelectronic Corp. Transient voltage suppressors
JP2012146717A (ja) * 2011-01-07 2012-08-02 Toshiba Corp Ｅｓｄ保護回路
JP2012182381A (ja) 2011-03-02 2012-09-20 Panasonic Corp 半導体装置
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
CN103946275A (zh) * 2011-10-31 2014-07-23 康宁股份有限公司 稠合噻吩，稠合噻吩的制备方法及其使用
CN105051887B (zh) 2013-02-28 2018-04-17 株式会社村田制作所 半导体装置
US9585768B2 (en) 2013-03-15 2017-03-07 DePuy Synthes Products, Inc. Acetabular cup prosthesis alignment system and method
CN205452284U (zh) 2013-04-05 2016-08-10 株式会社村田制作所 Esd保护器件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547247B2 (ja) * 2004-12-17 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
GB201510735D0 (en) 2015-08-05
US20150364462A1 (en) 2015-12-17
GB2525774A (en) 2015-11-04
JPWO2014132938A1 (ja) 2017-02-02
JP2017118110A (ja) 2017-06-29
JP6265256B2 (ja) 2018-01-24
US9607976B2 (en) 2017-03-28
CN105051887A (zh) 2015-11-11
US9824955B2 (en) 2017-11-21
US20170148707A1 (en) 2017-05-25
WO2014132938A1 (ja) 2014-09-04

Similar Documents

Publication Publication Date Title
CN105051887B (zh) 半导体装置
CN104425422B (zh) 功能化的重分布层
JP6098697B2 (ja) 半導体装置
JP5796692B2 (ja) Ｅｓｄ保護デバイス
TW464996B (en) Semiconductor device and its manufacturing process
US10020298B2 (en) ESD protection device
US20130099353A1 (en) Esd protection device
WO2010050091A1 (ja) 半導体装置
JP3579000B2 (ja) 半導体装置
WO2009001312A2 (en) Packaged device for common mode filtering and esd protection
JP2014167987A (ja) 半導体装置
CN205282447U (zh) 半导体装置
JP6098230B2 (ja) 半導体装置
CN102163577A (zh) 半导体器件和半导体器件的制造方法
TWI716198B (zh) 晶片封裝元件
TW201901913A (zh) 電感組合及其線路結構
JPH05308123A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant