JP4735929B2 - 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ - Google Patents
誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ Download PDFInfo
- Publication number
- JP4735929B2 JP4735929B2 JP2004227111A JP2004227111A JP4735929B2 JP 4735929 B2 JP4735929 B2 JP 4735929B2 JP 2004227111 A JP2004227111 A JP 2004227111A JP 2004227111 A JP2004227111 A JP 2004227111A JP 4735929 B2 JP4735929 B2 JP 4735929B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- thin film
- dielectric thin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 117
- 239000003990 capacitor Substances 0.000 title claims description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 239000010410 layer Substances 0.000 claims description 237
- 239000004020 conductor Substances 0.000 claims description 178
- 239000000758 substrate Substances 0.000 claims description 124
- 239000012790 adhesive layer Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 49
- 229920005989 resin Polymers 0.000 claims description 43
- 239000011347 resin Substances 0.000 claims description 43
- 229920001187 thermosetting polymer Polymers 0.000 claims description 19
- 229920005992 thermoplastic resin Polymers 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 95
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 10
- 229910001220 stainless steel Inorganic materials 0.000 description 9
- 239000010935 stainless steel Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000001816 cooling Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 238000001771 vacuum deposition Methods 0.000 description 5
- 229910018557 Si O Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 239000002966 varnish Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229920006259 thermoplastic polyimide Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、大規模集積回路素子（ＬＳＩ）等の外部電子部品に接続される誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタに関する。
近年、ＬＳＩ等の各種電子部品では高密度化が進行すると共に、動作速度も益々上昇の一途を辿っている。
そして、このように電子部品の動作速度が上昇してくると、電子回路のスイッチング動作に起因して電圧ノイズや電圧変動が生じ易くなる。
そこで、従来より、コンデンサの電極ランドが接着層と接するように配されてＬＳＩに接続され、保護膜と接着層とを貫通して設けられたスルーホール部を介して電極ランドと下部電極とがＬＳＩの配線部に接続されたコンデンサ内蔵電子回路が提案されている（特許文献１）。
該特許文献１では、形成温度の高い金属酸化物を誘電体層とする薄膜コンデンサを、電子回路を構成する部材に内蔵することにより、電圧ノイズ等に起因した信号エラーの発生を抑制している。
ところで、上記特許文献１のコンデンサ内蔵電子回路は、図１２に示すような方法で製造される。
すなわち、コンデンサ形成工程１０１では、図１３（ａ）に示すように、第２の基板１１０上にＣｒ膜からなる剥離層１１１を形成した後、Ｔｉ膜からなる第１の接着層１１２を形成し、次いでＰｔ膜からなる第１の電極層１１３、チタン酸バリウムストロンチウム（（Ｂｒ，Ｓｒ）ＴｉＯ３；以下「ＢＳＴ」という）等からなる誘電体層１１４、及びＰｔ膜からなる第２の電極層１１５を順次形成し、さらに第２の電極層１１５上にＴｉ膜からなる第２の接着層１１６を形成し、これにより第２の基板１１０上にコンデンサ（薄膜キャパシタ）を形成する。また、第２の接着層１１６及び第２の電極層１１５は周知のフォトリソグラフィ技術等を使用して一括してパターニング処理を行っている。
次いで、基板貼り合わせ工程１０２では、図１３（ｂ）に示すように、有機接着シート１１７を介して第２の接着層１１６と第１の基板１１８とを貼り合わせる。
次に、コンデンサ転写工程１０３では、エッチング溶液として例えば塩酸と塩化アルミニウムとの混合水溶液を使用し、ウェットエッチング法により剥離層１１１を溶解させ、これにより第２の基板１１０を除去し、コンデンサを第１の基板１１８上に転写させている。
そして、続く接続工程１０４では、コンデンサを覆う保護膜と有機接着シート１１７、第１及び第２の接着層１１２、１１６の所定位置にスルーホールを形成し、コンデンサと第１の基板１１８の配線部とを接続し、これによりコンデンサ内蔵回路を製造している。
しかしながら、特許文献１では、上述したように、コンデンサ形成工程１０１で第２の接着層１１６と第２の電極層１１５とを一括してパターニングした後、加熱加圧処理し、第２の基板１１０を有機接着シート１１７を介して第１の基板１１８と圧着させているため、パターニング部と第２の接着層１１６及び第２の電極層１１５が除去された部分とで段差Ｔが生じ、コンデンサ転写工程１０３で薄膜コンデンサを第１の基板１１８に転写させた場合、誘電体層１１４が損傷するという問題点があった。すなわち、第２の基板１１０と第１の基板１１８とを圧着させた場合、段差Ｔに起因してパターニング部の端部と誘電体層１１４との接点に応力が集中し、誘電体層１１４に欠陥が生じて製品歩留まりの低下を招くという問題点があった。
本発明はこのような問題点に鑑みなされたものであって、誘電体薄膜の損傷を招くことなく、信頼性の優れた誘電体薄膜キャパシタを高効率で製造することができる誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタを提供することを目的とする。
上記目的を達成するために本発明に係る誘電体薄膜キャパシタの製造方法は、第１の基板上に形成された誘電体薄膜と該誘電体薄膜上の一部に形成された第１の導体層とを有するキャパシタ部を形成するキャパシタ部形成工程と、前記誘電体薄膜及び前記第１の導体層の上面に平坦化層を形成する平坦化層形成工程と、前記平坦化層を接着層を介して第２の基板に接合し、接合体を形成する接合体形成工程と、前記接合体から前記第１の基板を除去する第１の基板除去工程とを含むことを特徴としている。
また、本発明の誘電体薄膜キャパシタの製造方法は、前記キャパシタ部は、前記第１の基板と前記誘電体薄膜との間に形成された第２の導体層を有すると共に、前記第２の基板が第１及び第２の導体を有し、前記キャパシタ部を貫通する第１及び第２の貫通孔を形成して前記第１及び第２の導体を表面露出させる貫通孔形成工程と、前記第１の貫通孔に導電性材料を充填し、前記第１の導体と前記第１の導体層とを電気的に接続する一方、前記第１の導体と前記第２の導体層とが電気的に絶縁されるように第１の接続導体を形成する第１の接続導体形成工程と、前記第２の貫通孔に導電性材料を充填し、前記第２の導体と前記第２の導体層とを電気的に接続する一方、前記第２の導体と前記第１の導体層とが電気的に絶縁されるように第２の接続導体を形成する第２の接続導体形成工程とを含むことを特徴としている。
さらに、本発明の誘電体薄膜キャパシタの製造方法は、前記平坦化層が、前記第２の基板との接合処理時に前記接着層よりも硬度が大きいことを特徴としている。
また、本発明の誘電体薄膜キャパシタの製造方法は、前記平坦化層を熱硬化性樹脂で形成し、前記接着層を熱可塑性樹脂で形成することを特徴としている。
さらに、本発明に係る誘電体薄膜キャパシタの製造方法は、第１の基板上に形成された誘電体薄膜と該誘電体薄膜上の一部に形成された第１の導体層とを有するキャパシタ部を形成するキャパシタ部形成工程と、前記誘電体薄膜及び前記第１の導体層の上面に第１の平坦化層を形成する第１の平坦化層形成工程と、前記第１の平坦化層を第１の接着層を介して第３の基板に接合し、第１の接合体を形成する第１の接合体形成工程と、前記第１の接合体から前記第１の基板を除去する第１の基板除去工程と、前記第１の基板が除去された前記誘電体薄膜の面上に形成された第２の導体層及び前記誘電体薄膜の一部を除去してパターニングするパターニング工程と、前記第２の導体層の上面に第２の平坦化層を形成する第２の平坦化層形成工程と、前記第３の基板を前記キャパシタ部から除去する第３の基板除去工程とを含むことを特徴としている。
また、本発明の誘電体薄膜キャパシタの製造方法は、第１及び第２の導体を有する第２の基板を設けると共に、前記第１及び第２の平坦化層のいずれか一方を、第２の接着層を介して第２の基板に接合し、第２の接合体を形成する第２の接合体形成工程と、前記キャパシタ部を貫通する第１及び第２の貫通孔を形成して前記第１及び第２の導体を表面露出させる貫通孔形成工程と、前記第１の貫通孔に導電性材料を充填し、前記第１の導体と前記第１の導体層とを電気的に接続する一方、前記第１の導体と前記第２の導体層とが電気的に絶縁されるように第１の接続導体を形成する第１の接続導体工程と、前記第２の貫通孔に導電性材料を充填し、前記第２の導体と前記第２の導体層とを電気的に接続する一方、前記第２の導体と前記第１の導体層とが電気的に絶縁されるように第２の接続導体を形成する第２の接続導体工程とを含むことを特徴としている。
また、本発明の誘電体薄膜キャパシタの製造方法は、前記第１及び第２の平坦化層が、前記第１又は第２の基板との接合処理時に前記第１及び第２の接着層よりも硬度が大きいことを特徴とし、前記第１及び第２の平坦化層を熱硬化性樹脂で形成し、前記第１及び第２の接着層を熱可塑性樹脂で形成することを特徴としている。
また、本発明に係る誘電体薄膜キャパシタは、導体層が両端に配されるように導体層と誘電体薄膜とを交互に積層したキャパシタ部が設けられると共に、前記導体層のうち、少なくとも最下層の導体層の一部がパターニングされ、かつ、前記パターニングされた導体層を覆うように熱硬化性樹脂からなる平坦化層が形成され、前記平坦化層が熱可塑性樹脂からなる接着層を介して第２の基板に接合されていることを特徴としている。
また、本発明の誘電体薄膜キャパシタは、前記導体層は、前記誘電体薄膜を介して対向状に形成された第１の導体層と第２の導体層とを有すると共に、前記第２の基板は、第１及び第２の導体を有し、前記第１の導体と前記第１の導体層とが電気的に接続されると共に、前記第１の導体と前記第２の導体層とは電気的に絶縁され、かつ、前記第２の導体と前記第２の導体層とが電気的に接続されると共に、前記第２の導体と前記第１の導体層とは電気的に絶縁されているのが好ましい。
上記誘電体薄膜キャパシタの製造方法によれば、第１の基板上に形成された誘電体薄膜と該誘電体薄膜上の一部に形成された第１の導体層とを有するキャパシタ部を形成するキャパシタ部形成工程と、前記誘電体薄膜及び前記第１の導体層の上面に平坦化層を形成する平坦化層形成工程と、前記平坦化層を接着層を介して第２の基板に接合し、接合体を形成する接合体形成工程と、前記接合体から前記第１の基板を除去する第１の基板除去工程とを含むので、導体層にパターニングを施してから接着層を介して第２の基板と接合させても、接着層は平坦化層と全面接触することとなり、誘電体薄膜に局所的な応力集中を招くこともなく、したがって誘電体薄膜が損傷するのを回避することができ、信頼性に優れた誘電体薄膜キャパシタを容易に製造することができる。
また、本発明の誘電体薄膜キャパシタの製造方法は、前記平坦化層が、前記第２の基板との接合処理時に前記接着層よりも硬度が大きく、具体的には平坦化層を熱硬化性樹脂で形成し、前記接着層を熱可塑性樹脂で形成しているので、平坦化層と接着層とを重ね合わせて加熱・加圧して接合した場合であっても、平坦化層が高温の熱分解温度まで機械的強度を保持する一方、接着層は低温で早期に軟化するので、平坦化層が一定以上の高硬度を有した状態でキャパシタ部を第２の基板に接合させることができる。
また、本発明の誘電体薄膜キャパシタの製造方法は、第１の基板上に形成された誘電体薄膜と該誘電体薄膜上の一部に形成された第１の導体層とを有するキャパシタ部を形成するキャパシタ部形成工程と、前記誘電体薄膜及び前記第１の導体層の上面に第１の平坦化層を形成する第１の平坦化層形成工程と、前記第１の平坦化層を第１の接着層を介して第３の基板に接合し、第１の接合体を形成する第１の接合体形成工程と、前記第１の接合体から前記第１の基板を除去する第１の基板除去工程と、前記第１の基板が除去された前記誘電体薄膜の面上に形成された第２の導体層及び前記誘電体薄膜の一部を除去してパターニングするパターニング工程と、前記第２の導体層の上面に第２の平坦化層を形成する第２の平坦化層形成工程と、前記第３の基板を前記キャパシタ部から除去する第３の基板除去工程とを含むので、第１及び第２の平坦化層によりキャパシタ部の両主面が平坦化されており、しかも第１及び第２の平坦化層を熱硬化性樹脂で形成し、第１及び第２の接着層を熱可塑性樹脂で形成することにより、第２の基板を樹脂多層基板で作製した場合は容易に基板製造工程中に組み込むことができる。
また、本発明に係る誘電体薄膜キャパシタによれば、導体層が両端に配されるように導体層と誘電体薄膜とを交互に積層したキャパシタ部が設けられると共に、前記導体層のうち、少なくとも最下層の導体層の一部がパターニングされ、かつ、前記パターニングされた導体層を覆うように熱硬化性樹脂からなる平坦化層が形成され、前記平坦化層が熱可塑性樹脂からなる接着層を介して第２の基板に接合されているので、パターニングされた導体層を第２の基板に熱圧着させた場合であっても、誘電体薄膜の損傷を招くことなく、信頼性の優れた誘電体薄膜キャパシタを容易に得ることができる。
また、第１及び第２の導体を有する第２の基板とキャパシタ部とが電気的に接続可能とされているので、ＬＳＩ等の外部電子部品その他の配線回路基板に搭載することができ、電圧ノイズ等に起因した信号エラーの発生を効果的に抑制することが可能な信頼性の優れた誘電体薄膜キャパシタを高効率で得ることができる。
次に、本発明の実施の形態を図面に基づき詳説する。
図１は本発明の製造方法により製造された誘電体薄膜キャパシタの一実施の形態（第１の実施の形態）を模式的に示す断面図である。
すなわち、第１及び第２の導通ビア１ａ、１ｂが形成された樹脂多層基板（第２の基板）２の上面には前記第１及び第２の導通ビア１ａ、１ｂを覆うように第１及び第２の電極ランド３ａ、３ｂが形成されている。また、樹脂多層基板２の上面には接着層４が形成されると共に、該接着層４の上面には平坦化層５が形成され、かつ該平坦化層５と面一となるように第１の導体層６が形成されている。さらに平坦化層５及び第１の導体層６の上面には誘電体薄膜７が形成され、該誘電体薄膜７の表面には第２の導体層８が形成されている。そして、第１の導体層６、誘電体薄膜７及び第２の導体層８でキャパシタ部９を構成している。
また、第１の導通ビア１ａ上には第１の接続導体１０ａが形成され、該第１の接続導体１０ａを介して第２の導体層８が第１の導通ビア１ａに電気的に接続されると共に、第１の導通ビア１ａは第１の導体層６と電気的に絶縁されている。
また、第２の導通ビア１ｂ上にも第２の接続導体１０ｂが形成され、該第２の接続導体１０ｂを介して第１の導体層６が第２の導通ビア１ｂに電気的に接続されると共に、該第２の導通ビア１ｂは第２の導体層８と電気的に絶縁されている。
そして、第１及び第２の接続導体１０ａ、１０ｂと面一となるように第２の導体層８上には保護膜１１が形成されている。
次に、上記誘電体薄膜キャパシタの製造方法を図２〜図６に基づき詳述する。
まず、図２（ａ）に示すように、表面の平滑なＳｉ基板（第１の基板）１２の上面に密着層１４、第２の電極膜１５、誘電体薄膜７、及び第１の電極膜１６を順次成膜する。
すなわち、例えば、厚みが５２５μｍで線膨張係数が２．６×１０−６／ＫのＳｉ単結晶基板（以下、単に「Ｓｉ基板」という）１２に熱酸化処理を施し、膜厚０.７μｍのＳｉＯ２からなる酸化物層１３を形成し、次いでスパッタリング法を使用して酸化物層１３の上面にＴｉＯ２からなる膜厚１０ｎｍの密着層１４を形成する。尚、この密着層１４は、スパッタリング法の他、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition;「有機金属化学気相成長」）法、真空蒸着法、ＭＯＤ（Metal Organic Decomposition;「有機金属分解」） 法等、他の薄膜形成方法により成膜してもよい。また、本実施の形態では、密着層１４をＴｉＯ２で形成しているが、Ａｌ２Ｏ３、ＴａＯ２、ＺｎＯ、Ｔｉ−Ｓｉ−Ｏ系酸化物、Ａｌ−Ｓｉ−Ｏ系酸化物、Ｔａ−Ｓｉ−Ｏ系酸化物、或いはＺｎ−Ｓｉ−Ｏ系酸化物等で形成することもできる。
次に、スパッタリング法等の薄膜形成方法を使用して密着層１４の表面に膜厚２００ｎｍのＰｔからなる第２の電極膜１５を形成する。尚、第２の電極膜１５の成膜材料としては、高温雰囲気に晒されても良好な耐酸化性を有する貴金属系材料であればＰｔに限定されることはなく、例えばＰｄ、Ａｕ、Ｉｒ、Ｒｕ、Ｒｈ等を使用することができる。
次に、Ｂａ、Ｓｒ、Ｔｉが、モル比で例えばＢａ：Ｓｒ：Ｔｉ＝７：３：１０に配合された成膜原料を用意し、ＭＯＤ法を使用して第２の電極膜１５の表面にＢＳＴからなる膜厚１５０ｎｍの誘電体薄膜７を形成する。すなわち、例えば、ＭＯＤ原料溶液のスピン・コーティング及び乾燥処理を２回繰り返した後、温度６５０℃の酸素雰囲気中で３０分間高速加熱処理（Rapid Thermal Annealing;以下「ＲＴＡ」という）を施し、これにより第２の電極膜１５の表面に誘電体薄膜７を形成する。尚、誘電体薄膜７の成膜方法もＭＯＤ法に限定されるものではなく、ＭＯＣＶＤ法、スパッタリング法等の方法を使用して成膜することができる。
次に、スパッタリング法等により誘電体薄膜７の上面に膜厚２００ｎｍのＰｔからなる第１の電極膜１６を形成し、さらにこの状態で温度８００℃の酸素雰囲気中で３０分間ＲＴＡを施す。このように成膜後に高温雰囲気に晒すことにより、高誘電率の誘電体薄膜７を得ることができる。
次に、リフトオフ法により、図２（ｂ）に示すように、所定パターンのＴｉ膜１７、Ｃｕ膜１８、及びＴｉ膜１９を形成する。すなわち、第１の電極膜１６の表面にフォトレジストを塗布した後プリベークし、次いでフォトマスクを介して露光・現像を行い、その後真空蒸着法を使用して、膜厚５０ｎｍのＴｉ層、膜厚３μｍのＣｕ層、及び膜厚１００ｎｍのＴｉ層を順次成膜し、フォトレジスト及び該フォトレジスト上の導電膜、すなわちＴｉ層、Ｃｕ層、及びＴｉ層を除去し、所定パターンのＴｉ膜１７、Ｃｕ膜１８、及びＴｉ膜１９を形成する。尚、本実施の形態ではＴｉ膜１７、Ｃｕ膜１８、及びＴｉ膜１９を真空蒸着法で成膜しているがスパッタリング法で成膜してもよい。
次に、Ｔｉ膜１９をマスクとしてイオンミリング法を使用し、図２（ｃ）に示すように、表面に露出している第１の電極膜１６を除去する。第１の電極膜１６を構成するＰｔはＴｉやＢＳＴに比べてミリング速度が速いため、表面に露出している第１の電極膜１６を選択的に除去することができる。尚、第１の電極膜１６、Ｔｉ膜１７、Ｃｕ膜１８、及びＴｉ膜１９で第１の導体層６を構成している。
次に、熱硬化性樹脂からなるワニスをスピン・コーティングし、さらに窒素雰囲気中、温度３００℃で１時間熱処理を施し、これにより図２（ｄ）に示すように、平坦化層５を形成する。ここで、平坦化層５の平坦化度を向上させるため、ＣＭＰ（Chemical Mechanical Planarization：化学的機械研磨）により表面研磨を施すのも好ましい。尚、平坦化層５の厚みは、例えば第１の導体層６の上面から約５μｍとなるように制御されている。
一方、図３（ｅ）に示すように、周知の多層基板の製造技術を使用し、第１及び第２の導通ビア１ａ、１ｂが形成された樹脂多層基板（線膨張係数１．５×１０−５／Ｋ）２を作製する。尚、樹脂多層基板２を構成する樹脂材料としては、線膨張係数がＳｉ基板１２よりも大きければ特に限定されることはなく、ガラスエポキシ樹脂やビスマレイドトリアジン（ＢＴ）樹脂等を使用することができ、また、樹脂多層基板に代えてセラミック多層基板を使用することもできる。また、第１及び第２の導通ビア１ａ、１ｂのビアホールに充填される導電性材料としては、特に限定されるものではなく、例えばＣｕを使用することができる。
次に、リフトオフ法により、図３（ｆ）に示すように、第１及び第２の導通ビア１ａ、１ｂの露出面を覆うようにＴｉ膜２１ａ、２１ｂ、Ｃｕ膜２２ａ、２２ｂを形成し、これにより第１及び第２の電極ランド３ａ、３ｂを形成する。すなわち、樹脂多層基板２の上面にフォトレジストを塗布してプリベークした後、フォトマスクを介して露光、現像を行い、次いで真空蒸着法を使用して膜厚５０ｎｍのＴｉ層、膜厚２μｍのＣｕ層を順次形成する。そしてその後、フォトレジスト及び該フォトレジスト上のＴｉ層及びＣｕ層を除去し、第１及び第２の導通ビア１ａ、１ｂの露出面を覆うようにＴｉ膜２１ａ、２１ｂ、Ｃｕ膜２２ａ、２２ｂを形成し、これにより第１及び第２の電極ランド３ａ、３ｂを形成する。
次に、熱可塑性樹脂からなるワニスを樹脂多層基板２上にスピン・コーティングし、さらに窒素雰囲気中、温度２００℃で１時間熱処理を施し、図３（ｇ）に示すように、接着層４を形成する。ここで、接着層４の平坦化度を向上させるべく、平坦化層５の場合と同様、ＣＭＰ（Chemical Mechanical Planarization：化学的機械研磨）により表面研磨を施すのも好ましい。尚、接着層４の厚みは、電極ランド３ａ、３ｂの上面から例えば約５μｍとなるように制御されている。
次いで、図４（ｈ）に示すように、接着層４と平坦化層５とを位置合わせをしながら重ね合わせ、１ＭＰａの圧力下、温度２２０℃で３０分間加熱加圧処理を行ない、Ｓｉ基板１２と樹脂多層基板２とを圧着し、これにより接合体２１を作製する。
ここで、平坦化層５を熱硬化性樹脂で形成し、接着層４を熱可塑性樹脂で形成したのは以下の理由による。
接着層４と平坦化層５とを圧着させたときに、平坦化層５の硬度が一定以下の場合は、加圧処理によってパターニングされた第１の導体層６の端部と誘電体薄膜７との接点に応力が集中して誘電体薄膜７が損傷するおそれがある。そして、圧着時には加熱処理を伴うことから熱分解温度付近まで安定した機械的強度を保持する必要がある。一方、接着層４を比較的低温で早期に軟化させることにより、平坦化層５の硬度を保持した状態でキャパシタ部９は樹脂多層基板２と強固に接合させることが可能となる。
つまり、接着層４と平坦化層５との間には一定の硬度差を有するようにする必要があり、斯かる硬度差を有するように平坦化層５及び接着層４を形成する材料を選択する必要がある。
そこで、本実施の形態では平坦化層５として熱分解温度（例えば、４００〜５００℃）付近まで安定した機械的強度を有する熱硬化性樹脂を使用し、接着層４としては、ガラス転移温度を有し、該ガラス転移温度（例えば、２００℃）以上の高温では可塑化・軟化して機械的強度が低下し、接着剤としての作用を呈する熱可塑性樹脂を使用している。
そして、このような熱硬化性樹脂としては、熱硬化性ポリイミド樹脂（非熱可塑性ポリイミド樹脂）使用することができ、例えば、宇部興産社製ユーピレックス、鐘淵化学工業社製アピカルが好適である。
また、熱可塑性樹脂としては、熱可塑性ポリイミド樹脂を使用することができ、例えば、三井化学社製熱可塑性ポリイミドＰＩ−Ａｈが好適であり、接着層４を、このような熱可塑性樹脂で形成することにより、上記第１及び第２の電極ランド３ａ、３ｂを容易に接着層４内に埋め込むことができる。
次に、接合体２１を温度１５０℃に加熱したホットプレート上に載置させて１分間保持した後、水温２０℃の水に浸漬し、再び、接合体２１を温度１５０℃に加熱されたホットプレート上に載置する。そしてこれにより、図４（ｉ）に示すように、第２の電極膜１５と密着層１４との間で界面剥離が生じ、Ｓｉ基板１２と樹脂多層基板２とが分離する。
すなわち、Ｓｉ基板１２は、線膨張係数が２．６×１０−６／Ｋと小さく、第２の電極膜１５、誘電体薄膜７、及び第１の導体層６はＳｉ基板１２の線膨張係数よりも大きいため、第２の電極膜１５の面内方向に引張応力が発生する。しかも、平坦化層５及び接着層４、及び多層樹脂基板２もＳｉ基板１２に比べて線膨張係数が大きく、このため接合体２１は、加熱・冷却後では熱応力によりＳｉ基板１２側を凸状にして反った状態になり、多層樹脂基板２側は引き剥がし方向に引張応力が発生する。そしてその結果、接合体２１は、最も密着強度の弱い密着層１４と第２の電極膜１５との間で界面剥離が生じ、Ｓｉ基板１２と多層樹脂基板２とが分離する。
尚、本実施の形態では、２回の加熱・冷却処理を行なったが、加熱・冷却処理を３回以上繰り返し行なってもよい。
また、加熱温度、冷却温度、及び加熱・冷却速度は、Ｓｉ基板１２やキャパシタ部９が損傷しない範囲で選択することが可能である。
次に、キャパシタ部９が転写された樹脂多層基板２を洗浄、乾燥した後、上述したリフトオフ法を使用し、図４（ｊ）に示すように、所定パターンからなる膜厚５０ｎｍのＴｉ膜２２、膜厚３μｍのＣｕ膜２３、及び膜厚１００ｎｍのＴｉ膜２４を形成する。
次に、Ｔｉ膜２４をマスクとしてイオンミリング法を使用し、図２（ｃ）と同様、図５（ｋ）に示すように表面露出している第２の電極膜１５を除去する。尚、Ｔｉ膜２２、Ｃｕ膜２３、Ｔｉ膜２４、及び第２の電極膜１５で第２の導体層８を形成している。
次に、図５（ｌ）に示すように、第２の導体層８及び誘電体薄膜７の上面にフォトレジスト２５を塗布する。
次いで、周知のフォトリソグラフィ技術と反応性イオンエッチングにより、図５（ｍ）に示すように、少なくとも第２の導通ビア１ｂ上の第２の導体層６を貫通するまでドライエッチングを行い、第１及び第２の凹所２６ａ、２６ｂを形成する。すなわち、フォトレジスト２５をプリベークした後、フォトマスクを介して紫外光をフォトレジスト２５に照射し、露光、現像、ポストベークを行なってフォトマスクパターンをレジストパターンに転写し、ＩＣＰ−ＲＩＥ装置（Inductively-Coupled Plasma Reactive Ion Etching：誘導結合プラズマ反応性イオンエッチング）を使用して反応性イオンエッチングを行い、第１及び第２の凹部２６ａ、２６ｂを形成する。尚、エッチング深さの終点検出は発光分光式エンドポイントモニタを使用して行うことができる。
このようにしてドライエッチングを行った後、有機溶剤により表面上のフォトレジスト２５を除去し、次いで、第１及び第２の凹部２６ａ、２６ｂ内に紫外レーザを照射し、図５（ｎ）に示すように、第１及び第２の貫通孔２７ａ、２７ｂを形成し、第１及び第２の電極ランド３ａ、３ｂを表面露出させる。
尚、本実施の形態で、第１及び第２の貫通孔２７ａ、２７ｂの形成の際に、上述のように反応性イオンエッチングと紫外レーザ照射の２段階加工を行ったのは以下の理由による。
すなわち、反応性イオンエッチングでは導体層６、８も誘電体薄膜７もエッチング速度が略同一であり、したがって、反応性イオンエッチングのみで第１及び第２の貫通孔２７ａ、２７ｂを形成しようとした場合、第１の電極ランド３ａが表面露出するまで反応性イオンエッチングを行うと、第２の電極ランド３ｂを除去してしまうおそれがある。一方、紫外レーザは出力を調整することにより、第２の電極ランド３ｂが除去されるのを容易に回避することができ、したがって接着層４や平坦化層５を形成している樹脂部分のみを容易に除去することができる。
そこで、本実施の形態では、まず、反応性イオンエッチングで第１及び第２の凹所２６ａ、２６ｂを形成し、その後紫外レーザを照射して凹所底部の樹脂を除去し、これにより第１及び第２の貫通孔２７ａ、２７ｂを形成して第１及び第２の電極ランド３ａ、３ｂを表面露出させている。
次に、必要に応じてＡｒアッシングを行った後、再び上述したリフトオフ法を使用し、図６（ｏ）に示すように、所定パターンからなる膜厚５０ｎｍのＴｉ膜２８ａ、２８ｂ及び膜厚５μｍのＣｕ膜２９ａ、２９ｂを形成する。
次に、第１及び第２の貫通孔２７ａ、２７ｂ以外の部分に感光性の熱硬化性樹脂を塗布し、現像後に熱処理して硬化させ、図６（ｐ）に示すように保護膜１１を形成する。
そして、最後に周知の電解めっきを施し、図６（ｑ）に示すように、Ｃｕ膜２８ｂ、２９ｂの内面にＣｕを充填し、その後ＣＭＰで表面研磨して平坦化し、第１及び第２の導電部２０ａ、２０ｂを形成し、これにより誘電体薄膜キャパシタが製造される。尚、第１の導電部２０ａ、Ｔｉ膜２８ａ、Ｃｕ膜２９ａで第１の接続導体１０ａを構成し、第２の導電部２０ｂ、Ｔｉ膜２８ｂ、Ｃｕ膜２９ｂで第２の接続導体１０ｂを構成している。
このように本第１の実施の形態では、パターニングされた第１の導体層６上に熱硬化性樹脂からなる平坦化層５を形成し、該平坦化層５を熱可塑性樹脂からなる接着層４を介して多層樹脂基板２に接合しているので、パターニングされた第１の導体層６を多層樹脂基板２に熱圧着させた場合であっても、誘電体薄膜６は損傷することがなく、信頼性の優れた誘電体薄膜を製造することができる。
図７は本発明に係る誘電体薄膜キャパシタの第２の実施の形態を模式的に示す断面図である。
すなわち、第１の実施の形態と同様、樹脂多層基板（第２の基板）２に接着層４及び平坦化層３１が積層され、また第１の保護膜３９を介してキャパシタ部３５（第１の導体層３２、誘電体薄膜３３及び第２の導体層３４）が積層され、さらに第２の保護膜３８を介して第２の平坦化層３６が積層され、これによりキャパシタ部３５の両主面が平坦化されている。また、第１及び第２の電極ランド３ａ、３ｂ上には第１及び第２の接続導体３７ａ、３７ｂが形成されている。
そして、第２の導体層３４は第１の接続導体３７ａを介して第１の導通ビア１ａに電気的に接続されると共に、第１の導通ビア１ａは第１の導体層３２と電気的に絶縁されている。
また、第１の導体層３２は第２の接続導体３７ｂを介して第２の導通ビア１ｂに電気的に接続されると共に、該第２の導通ビア１ｂは第２の導体層３４と電気的に絶縁されている。
図８〜図１１は本第２の実施の形態の製造方法を示す製造断面図である。
まず、図８（ａ）に示すように、第１の実施の形態と同様の方法・手順で、Ｓｉ基板（第１の基板）１２に酸化物層（ＳｉＯ２層）１３、密着層１４、第２の電極膜４０、誘電体薄膜３３、及び所定のパターンにパターンニングされた第１の導体層３２（第１の電極膜４１、Ｔｉ膜４２、Ｃｕ膜４３、Ｔｉ膜４４）を順次形成する。
次いで、表面にフォトレジストを塗布し、上述した周知のフォトリソグラフィ技術を利用してフォトマスクパターンをレジストパターンに転写し、その後緩衝フッ化水素を使用し、図８（ｂ）に示すように、誘電体薄膜３３にエッチング処理を施し、第２の電極膜４０の一部を表面露出させる。
次に、図８（ｃ）に示すように、ＭＯＣＶＤ法によりＳｉＯ２からなる第１の保護膜３９を形成する。
次いで、第１の実施の形態と同様、熱硬化性樹脂からなるワニスを表面にスピン・コーティングし、さらに窒素雰囲気中、温度３００℃で１時間熱処理を施し、これにより図８（ｄ）に示すように、第１の平坦化層３１を形成する。ここで、第１の平坦化層３１の平坦化度を向上させるため、ＣＭＰにより表面研磨を施すのも好ましい。尚、第１の平坦化層３１の厚みは、例えばＣｕ膜４３の上面から約５μｍとなるように制御されている。
次に、真空蒸着法を使用し、図９（ｅ）に示すように、第１の平坦化層３１の表面に膜厚２μｍのＺｎＯ膜４６を形成し、さらに該ＺｎＯ膜４６の表面に膜厚２５μｍの熱可塑性樹脂フィルム層４７を介して厚さ０．１ｍｍのステンレス製金属板４８（線膨張係数１．７×１０−５／Ｋ）を圧着し、第１の接合体４９を作製する。
次に、第１の実施の形態と同様、第１の接合体４９を温度１５０℃に加熱したホットプレート上に載置させて１分間保持した後、水温２０℃の水に浸漬し、再び、第１の接合体４９を温度１５０℃に加熱されたホットプレート上に載置する。そして、第１の実施の形態と同様、Ｓｉ基板１２とステンレス製金属板４８との線膨張係数の差により、図９（ｆ）に示すように、第２の電極膜４０と密着層１４との間で界面剥離が生じ、Ｓｉ基板１２とステンレス製金属板４８とが分離する。
次に、上述したリフトオフ法を使用し、図９（ｇ）に示すように、Ｓｉ基板１２が除去されたステンレス製金属板４８の第２の電極膜４０上に所定パターンからなる膜厚５０ｎｍのＴｉ膜５０、膜厚３μｍのＣｕ膜５１、及び膜厚１００ｎｍのＴｉ膜５２を形成し，さらにイオンミリング法により表面露出している第２の電極膜４０を除去する。
次に、上述した周知のフォトリソグラフィ技術と緩衝フッ化水素を使用し、図１０（ｈ）に示すように、誘電体薄膜３３にエッチング処理を施し、第１の電極膜４１の一部を表面露出させる。
次いで、ＭＯＣＶＤ法を使用し、図１０（ｉ）に示すように、ＳｉＯ２からなる第２の保護膜３８を形成し、該第２の保護膜３８上に熱硬化性樹脂からなるワニスをスピン・コーティングし、さらに窒素雰囲気中、温度３００℃で１時間熱処理を施し、これにより第２の平坦化層３６を形成する。ここで、第２の平坦化層３６の平坦化度を向上させるべく、ＣＭＰにより表面研磨を施すのも好ましい。尚、第２の平坦化層３６の厚みは、例えばＣｕ膜５１の上面から約５μｍとなるように制御されている。
次に、これを酢酸水溶液に浸漬し、ＺｎＯ膜４６を溶解し、これにより図１０（ｊ）に示すように、熱可塑性フィルム層４７及びステンレス製金属板４８が除去され、キャパシタ部３５（第１の導体層３２、誘電体薄膜３３、及び第２の導体層３４）を第１及び第２の平坦化層３１、３６で挟持した部材を作製する。
次に、第１の実施の形態と同様の方法で、接着層４が形成された樹脂多層基板２を作製し、次いで、第１の実施の形態と同様の方法・手順で、図１０（ｋ）に示すように接着層４と第１の平坦化層３１とを熱圧着し、第２の接合体５７を得る。
次に、周知のフォトリソグラフィ技術と反応性イオンエッチングを使用し、少なくとも第１の導体層３２が貫通する程度までドライエッチングを行って図１１（ｌ）に示すように、第１及び第２の凹所５５ａ、５５ｂを形成し、さらに該第１及び第２の凹所５５ａ、５５ｂに紫外レーザを照射し、図１１（ｍ）に示すように第１及び第２の貫通孔５６ａ、５６ｂを形成し、第１及び第２の電極ランド３ａ、３ｂを表面露出させる。
最後に、電解めっきを施し、図１１（ｎ）に示すように、第１及び第２の貫通孔５６ａ、５６ｂにＣｕ等の導電性材料を充填し、ＣＭＰで表面研磨して平坦化し、第１及び第２の接続導体３７ａ、３７ｂを形成し、これにより誘電体薄膜キャパシタが得られる。
このように本第２の実施の形態は、熱硬化性樹脂からなる第１及び第２の平坦化層３１、３６によりキャパシタ部３５の両主面が平坦化されているので、誘電体薄膜３３が損傷することがなく、樹脂基板の製造工程中に容易に組み込むことができる。
尚、本発明は上記実施の形態に限定されるものではなく、上記実施の形態では、キャパシタ部９、３５が単層構造の場合について説明したが、キャパシタ部を多層構造とした場合にも適用できるのはいうまでもない。すなわち、Ｓｉ基板上に第１の導体層→誘電体薄膜→第２の導体層→誘電体薄膜→第１の導体層→…の順序で繰り返し成膜処理を行ない、キャパシタ部を多層構造としてもよい。
また、第１及び第２の実施の形態では、Ｓｉ基板１２と多層樹脂基板２又はステンレス製金属板４８との分離を素材の線膨張係数の差を利用して行っているが、その他の方法、例えば、Ｓｉ基板１２上にＭｇＯ等からなる犠牲層を形成し、該犠牲層を溶解させる方法や、Ｓｉ基板１２自体を溶解させる方法を採用してもよい。
また、第２の実施の形態では、キャパシタ部３５からステンレス製金属板４８を除去した後、キャパシタ部３５を樹脂多層基板２に接合したが（図１０（ｉ）〜（ｋ）参照）、樹脂多層基板２に接合した後、ステンレス製金属板４８をキャパシタ部３５から除去するようにしてもよい。
また、上記第２の実施の形態では、キャパシタ部３５と第１及び第２の平坦化層３１、３６との間に第１及び第２の保護膜３７、３８をそれぞれ介装しているが、図７から明らかなように、第１の平坦化層３１により第１の導体層３１と第１の導通ビア１ａとの絶縁性を確保することができ、第２の平坦化層３６により第２の導体層３１と第２の導通ビア１ｂとの絶縁性を確保することができることから、第１及び第２の保護膜３７、３８を省略することが可能である。
また、上記実施の形態で示した各薄膜の膜厚は単なる例示であって、小型軽量化を維持でき、誘電体薄膜キャパシタとしての機能を損なわない範囲で任意に設定できるのはいうまでもない。
１ａ 第１の導体（第１の導通ビア）
１ｂ 第２の導体（第２の導通ビア）
２ 樹脂多層基板（第２の基板）
４ 接着層
５ 平坦化層
６ 第１の導体層
７ 誘電体薄膜
９ 第２の導体層
１０ａ 第１の接続導体
１０ｂ 第２の接続導体
１２ Ｓｉ基板（第１の基板）
２６ 接合体
２７ａ 第１の貫通孔
２７ｂ 第２の貫通孔
３１ 第１の平坦化層
３２ 第１の導体層
３３ 誘電体薄膜
３４ 第２の導体層
３５ キャパシタ部
３６ 第２の平坦化層
３７ａ 第１の接続導体
３７ｂ 第２の接続導体
４７ 熱可塑性フィルム層（第１の接着層）
４８ ステンレス製金属板（第３の基板）
４９ 第１の接合体
５６ａ 第１の貫通孔
５６ｂ 第２の貫通孔
５７ 第２の接合体
１ｂ 第２の導体（第２の導通ビア）
２ 樹脂多層基板（第２の基板）
４ 接着層
５ 平坦化層
６ 第１の導体層
７ 誘電体薄膜
９ 第２の導体層
１０ａ 第１の接続導体
１０ｂ 第２の接続導体
１２ Ｓｉ基板（第１の基板）
２６ 接合体
２７ａ 第１の貫通孔
２７ｂ 第２の貫通孔
３１ 第１の平坦化層
３２ 第１の導体層
３３ 誘電体薄膜
３４ 第２の導体層
３５ キャパシタ部
３６ 第２の平坦化層
３７ａ 第１の接続導体
３７ｂ 第２の接続導体
４７ 熱可塑性フィルム層（第１の接着層）
４８ ステンレス製金属板（第３の基板）
４９ 第１の接合体
５６ａ 第１の貫通孔
５６ｂ 第２の貫通孔
５７ 第２の接合体
Claims (10)
- 第１の基板上に形成された誘電体薄膜と該誘電体薄膜上の一部に形成された第１の導体層とを有するキャパシタ部を形成するキャパシタ部形成工程と、
前記誘電体薄膜及び前記第１の導体層の上面に平坦化層を形成する平坦化層形成工程と、
前記平坦化層を接着層を介して第２の基板に接合し、接合体を形成する接合体形成工程と、
前記接合体から前記第１の基板を除去する第１の基板除去工程と、
を含むことを特徴とする誘電体薄膜キャパシタの製造方法。 - 前記キャパシタ部は、前記第１の基板と前記誘電体薄膜との間に形成された第２の導体層を有すると共に、前記第２の基板が第１及び第２の導体を有し、
前記キャパシタ部を貫通する第１及び第２の貫通孔を形成して前記第１及び第２の導体を表面露出させる貫通孔形成工程と、
前記第１の貫通孔に導電性材料を充填し、前記第１の導体と前記第１の導体層とを電気的に接続する一方、前記第１の導体と前記第２の導体層とが電気的に絶縁されるように第１の接続導体を形成する第１の接続導体形成工程と、
前記第２の貫通孔に導電性材料を充填し、前記第２の導体と前記第２の導体層とを電気的に接続する一方、前記第２の導体と前記第１の導体層とが電気的に絶縁されるように第２の接続導体を形成する第２の接続導体形成工程と、
を含むことを特徴とする請求項１記載の誘電体薄膜キャパシタの製造方法。 - 前記平坦化層は、前記第２の基板との接合処理時に前記接着層よりも硬度が大きいことを特徴とする請求項１又は請求項２記載の誘電体薄膜キャパシタの製造方法。
- 前記平坦化層を熱硬化性樹脂で形成し、前記接着層を熱可塑性樹脂で形成することを特徴とする請求項１乃至請求項３のいずれかに記載の誘電体薄膜キャパシタの製造方法。
- 第１の基板上に形成された誘電体薄膜と該誘電体薄膜上の一部に形成された第１の導体層とを有するキャパシタ部を形成するキャパシタ部形成工程と、
前記誘電体薄膜及び前記第１の導体層の上面に第１の平坦化層を形成する第１の平坦化層形成工程と、
前記第１の平坦化層を第１の接着層を介して第３の基板に接合し、第１の接合体を形成する第１の接合体形成工程と、
前記第１の接合体から前記第１の基板を除去する第１の基板除去工程と、
前記第１の基板が除去された前記誘電体薄膜の面上に形成された第２の導体層及び前記誘電体薄膜の一部を除去してパターニングするパターニング工程と、
前記第２の導体層の上面に第２の平坦化層を形成する第２の平坦化層形成工程と、
前記第３の基板を前記キャパシタ部から除去する第３の基板除去工程と、
を含むことを特徴とする誘電体薄膜キャパシタの製造方法。 - 第１及び第２の導体を有する第２の基板を設けると共に、
前記第１及び第２の平坦化層のいずれか一方を、第２の接着層を介して第２の基板に接合し、第２の接合体を形成する第２の接合体形成工程と、
前記キャパシタ部を貫通する第１及び第２の貫通孔を形成して前記第１及び第２の導体を表面露出させる貫通孔形成工程と、
前記第１の貫通孔に導電性材料を充填し、前記第１の導体と前記第１の導体層とを電気的に接続する一方、前記第１の導体と前記第２の導体層とが電気的に絶縁されるように第１の接続導体を形成する第１の接続導体形成工程と、
前記第２の貫通孔に導電性材料を充填し、前記第２の導体と前記第２の導体層とを電気的に接続する一方、前記第２の導体と前記第１の導体層とが電気的に絶縁されるように第２の接続導体を形成する第２の接続導体形成工程と、
を含むことを特徴とする請求項５記載の誘電体薄膜キャパシタの製造方法。 - 前記第１及び第２の平坦化層は、前記第１又は第２の基板との接合処理時に前記第１及び第２の接着層よりも硬度が大きいことを特徴とする請求項５又は請求項６記載の誘電体薄膜キャパシタの製造方法。
- 前記第１及び第２の平坦化層を熱硬化性樹脂で形成し、前記第１及び第２の接着層を熱可塑性樹脂で形成することを特徴とする請求項５乃至請求項７のいずれかに記載の誘電体薄膜キャパシタの製造方法。
- 導体層が両端に配されるように導体層と誘電体薄膜とを交互に積層したキャパシタ部が設けられると共に、前記導体層のうち、少なくとも最下層の導体層の一部がパターニングされ、
かつ、前記パターニングされた導体層を覆うように熱硬化性樹脂からなる平坦化層が形成され、
前記平坦化層が熱可塑性樹脂からなる接着層を介して第２の基板に接合されていることを特徴とする誘電体薄膜キャパシタ。 - 前記導体層は、前記誘電体薄膜を介して対向状に形成された第１の導体層と第２の導体層とを有すると共に、前記第２の基板は、第１及び第２の導体を有し、
前記第１の導体と前記第１の導体層とが電気的に接続されると共に、前記第１の導体と前記第２の導体層とは電気的に絶縁され、
かつ、前記第２の導体と前記第２の導体層とが電気的に接続されると共に、前記第２の導体と前記第１の導体層とは電気的に絶縁されていることを特徴とする請求項９記載の誘電体薄膜キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004227111A JP4735929B2 (ja) | 2004-08-03 | 2004-08-03 | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004227111A JP4735929B2 (ja) | 2004-08-03 | 2004-08-03 | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006049511A JP2006049511A (ja) | 2006-02-16 |
| JP4735929B2 true JP4735929B2 (ja) | 2011-07-27 |
Family
ID=36027738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004227111A Expired - Fee Related JP4735929B2 (ja) | 2004-08-03 | 2004-08-03 | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4735929B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4649198B2 (ja) * | 2004-12-20 | 2011-03-09 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP5267267B2 (ja) * | 2009-03-26 | 2013-08-21 | Ｔｄｋ株式会社 | 薄膜コンデンサの製造方法 |
| JP5686366B2 (ja) * | 2010-05-10 | 2015-03-18 | 独立行政法人科学技術振興機構 | 誘電体構造体、及びその製造方法 |
| CN206250192U (zh) | 2013-02-28 | 2017-06-13 | 株式会社村田制作所 | Esd 保护电路用半导体装置 |
| JPWO2014132938A1 (ja) | 2013-02-28 | 2017-02-02 | 株式会社村田製作所 | 半導体装置およびｅｓｄ保護デバイス |
| CN205452284U (zh) | 2013-04-05 | 2016-08-10 | 株式会社村田制作所 | Esd保护器件 |
| JP2017216432A (ja) * | 2016-05-27 | 2017-12-07 | Tdk株式会社 | 薄膜コンデンサ |
| JP7079511B2 (ja) * | 2020-04-02 | 2022-06-02 | 株式会社クリエイティブコーティングス | 電子部品の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087971A (ja) * | 2002-08-28 | 2004-03-18 | Nec Toppan Circuit Solutions Toyama Inc | 多層配線板及びその製造方法 |
| JP2004152883A (ja) * | 2002-10-29 | 2004-05-27 | Shinko Electric Ind Co Ltd | キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置 |
-
2004
- 2004-08-03 JP JP2004227111A patent/JP4735929B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087971A (ja) * | 2002-08-28 | 2004-03-18 | Nec Toppan Circuit Solutions Toyama Inc | 多層配線板及びその製造方法 |
| JP2004152883A (ja) * | 2002-10-29 | 2004-05-27 | Shinko Electric Ind Co Ltd | キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006049511A (ja) | 2006-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3591524B2 (ja) | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ | |
| JP6200178B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| JP4787559B2 (ja) | 半導体装置およびその製造方法 | |
| TWI578417B (zh) | 將一高密度多層薄膜轉移及電接合至一電路化及有彈性的有機基板之方法及其相關裝置 | |
| JP5608605B2 (ja) | 配線基板の製造方法 | |
| WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
| JP5248084B2 (ja) | シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置 | |
| JP2006135277A (ja) | 配線基板と、その製造方法 | |
| JP2001185845A (ja) | 電子部品の製造方法及び該電子部品 | |
| TW200929477A (en) | Interposer and method for manufacturing interposer | |
| JP6628544B2 (ja) | 配線基板の製造方法 | |
| JP4735929B2 (ja) | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ | |
| JP5581106B2 (ja) | 半導体装置の作製方法 | |
| JP4141135B2 (ja) | 多層配線基板の製造方法 | |
| JP4603383B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
| JP2006286690A (ja) | 半導体装置およびその製造方法 | |
| JP4103502B2 (ja) | 多層配線板及びその製造方法 | |
| JP4447881B2 (ja) | インターポーザの製造方法 | |
| JP2011114233A (ja) | 積層配線基板とその製造方法 | |
| JP5608430B2 (ja) | 配線基板及び配線基板の製造方法 | |
| JP2005203680A (ja) | インターポーザキャパシタの製造方法 | |
| JP2004179647A (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
| JP5061895B2 (ja) | キャパシタ及びそれを内蔵した配線基板 | |
| JP2001068856A (ja) | 絶縁樹脂シート及びその製造方法 | |
| JP4196351B2 (ja) | フィルム状コンデンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4735929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |