CN206250192U - Esd 保护电路用半导体装置 - Google Patents
Esd 保护电路用半导体装置 Download PDFInfo
- Publication number
- CN206250192U CN206250192U CN201620820392.0U CN201620820392U CN206250192U CN 206250192 U CN206250192 U CN 206250192U CN 201620820392 U CN201620820392 U CN 201620820392U CN 206250192 U CN206250192 U CN 206250192U
- Authority
- CN
- China
- Prior art keywords
- electrode
- diode
- input
- cloth line
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 230000004224 protection Effects 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 230000001681 protective effect Effects 0.000 claims abstract description 41
- 239000004744 fabric Substances 0.000 claims description 32
- 229920005989 resin Polymers 0.000 claims description 23
- 239000011347 resin Substances 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 125000003700 epoxy group Chemical group 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000001012 protector Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
本实用新型涉及ESD保护电路用半导体装置。ESD保护器件(1)具备Si基板(10)和再布线层(20)。再布线层的Ti/Cu/Ti电极(23A、23B)经由接触孔(22A、22B)与形成在Si基板的表面的具有Al电极膜(111～113、121、131)的ESD保护电路导通。Al电极膜(121)与Ti/Cu/Ti电极(23A)导通，Al电极膜(131)与Ti/Cu/Ti电极(23B)导通。在Al电极膜(111、121)间形成二极管形成区域(141)，在Al电极膜(112、131)间形成二极管形成区域(144)。Ti/Cu/Ti电极(24A)不与二极管形成区域(144)重叠，Ti/Cu/Ti电极(24B)不与二极管形成区域(141)重叠。
Description
本申请是2015年8月19日向中国国家专利局提出的申请号为201490000444.9、发明创造名称为“半导体装置”这一申请的分案申请。
技术领域
本实用新型涉及在形成有功能元件的半导体基板上具备再布线层的ESD保护电路用半导体装置。
背景技术
作为半导体装置之一，有ESD(Electro-Static-Discharge：静电阻抗器)保护装置。ESD保护器件保护半导体IC等不受静电影响等。在以移动体通信终端、数码相机、笔记本型PC为代表的各种电子设备具备逻辑电路、存储电路等的半导体集成电路。这种半导体集成电路是由形成在半导体基板上的微细布线图案构成的低电压驱动电路，所以一般对于电涌这样的静电放电较为脆弱。因此，为了保护这种半导体集成电路不受电涌影响，而使用ESD保护器件。
在将ESD保护器件设置在高频电路中的情况下，存在受到二极管的寄生电容的影响这种问题。即，将ESD器件插入信号线路会导致阻抗因二极管的寄生电容的影响而产生偏移，结果有时产生信号损失。特别是在使用于高频电路的ESD保护器件中，为了不使连接的信号线路、作为保护对象的集成电路的高频特性降低，要求寄生电容较小。因此，专利文献1公开了一种减少由二极管的寄生电容所带来的影响来抑制电路特性的劣化的ESD保护器件。
专利文献1:国际公开2012/023394号小册子
在专利文献1中，在半导体基板的形成有ESD保护电路的面上设置由SiO2构成的无机绝缘层作为保护膜，在该无机绝缘层设置有由Cu构成的面内布线。因此，在专利文献1中，即使能够减少由二极管的寄生电容所带来的影响，也无法抑制在面内布线与半导体基板之间产生的寄生电容，存在无法防止ESD保护器件本身的电容的增加这种问题。另外，若产生寄生电容，则高频带被限制，所以也存在在高频带无法使用ESD保护电路这种问题。
实用新型内容
因此，本实用新型的目的在于提供一种能够减少寄生电容的产生，并能够应用到更高频带的半导体装置。
本实用新型所涉及的ESD保护电路用半导体装置，其特征在于，具备：形成在俯视时矩形状的半导体基板内的第一二极管以及第二二极管；分别形成在所述半导体基板的表面的第一输入输出电极以及第二输入输出电极，所述第一输入输出电极与所述第一二极管的一端连接，所述第二输入输出电极与所述第二二极管的一端连接；以及分别形成于设置在所述半导体基板的表面的再布线层并经由第一接触孔与所述第一输入输出电极连接的第一布线电极、以及经由第二接触孔与所述第二输入输出电极连接的第二布线电极，所述第一布线电极在俯视时从与所述第一输入输出电极重叠的区域被布线成L字形，所述第二布线电极在俯视时从与所述第二输入输出电极重叠的区域被布线成L字形，所述第一布线电极的一部分作为第一端子电极被利用，所述第二布线电极的一部分作为第二端子电子被利用。
在该结构中，能够防止在第一布线电极与第二二极管形成区域之间、以及第二布线电极与第一二极管形成区域之间产生不必要的寄生电容。通过抑制寄生电容，能够应用到更高频带。
优选在所述第一布线电极以及所述第二布线电极的表面设置有俯视时与所述第一输入输出电极以及所述第二输入输出电极重叠的树脂层，在所述树脂层，在俯视时与所述第一布线电极的一部分重叠而不与所述第一输入输出电极重叠的部分形成有第一开口部，在与所述第二布线电极的一部分重叠而不与所述第二输入输出电极重叠的部分形成有第二开口部，通过所述第一开口部以及所述第二开口部规定所述第一端子电极以及所述第二端子电极。
优选所述第一二极管以及所述第二二极管是ESD保护电路，所述第一布线电极以及所述第二布线电极是ESD电流的电流路径。
在该结构中，通过抑制寄生电容的产生，能够减少作为ESD保护电路的高频电路的阻抗的偏移，并能够减少高频电路的信号损失。
优选在所述第一二极管分别连接与所述第一输入输出电极导通的第一梳齿状电极、以及与所述中间电极导通的第二梳齿状电极，在所述第二二极管分别连接与所述中间电极导通的第三梳齿状电极、以及与所述第二输入输出电极导通的第四梳齿状电极。
在该结构中，能够以有限的占有面积构成ESL小、电流容量大的二极管。
优选所述中间电极具有沿着第一方向对置设置并将所述第一方向作为长边方向的一对第一中间电极以及第二中间电极、和沿着与所述第一方向正交的第二方向设置并使所述第一中间电极以及第二中间电极导通的第三中间电极，所述第一输入输出电极以及所述第二输入输出电极设置在由所述第一中间电极以及第二中间电极和所述第三中间电极围起的区域并且被设置成经由所述第三中间电极而对置，所述第一二极管形成区域形成在所述第一输入输出电极与所述第一中间电极之间，所述第二二极管形成区域形成在所述第二输入输出电极与所述第二中间电极之间，所述第一布线电极具有与所述第一中间电极、所述第一中间电极以及所述第二输入输出电极间的区域、以及所述第二输入输出电极对置的形状，所述第二布线电极具有与所述第二中间电极、所述第二中间电极以及所述第一输入输出电极间的区域、和所述第一输入输出电极对置的形状。
在该结构中，通过抑制寄生电容的产生，能够减少作为ESD保护电路的高频电路的阻抗的偏移，并能够减少高频电路的信号损失。
根据本实用新型，能够防止不必要的寄生电容的产生，通过抑制寄生电容，能够应用到更高频带。
附图说明
图1是实施方式的ESD保护器件的正面剖视图。
图2是ESD保护器件的各层的俯视图。
图3是表示形成在Si基板上的ESD保护电路的图。
图4是表示ESD保护电路的结构例子的图。
图5是图4所示的构造的Si基板的示意图。
图6A是表示实施方式所涉及的ESD保护器件的连接例子的图。
图6B是表示实施方式所涉及的ESD保护器件的连接例子的图。
图7是用于说明实施方式所涉及的ESD保护器件的动作原理的图。
图8是用于说明实施方式所涉及的ESD保护器件的动作原理的图。
图9A是ESD保护器件的主要部分俯视图。
图9B是图9A的A－A线中的剖视图。
图10A是Ti/Cu/Ti电极覆盖二极管形成区域的构成的情况下的俯视图。
图10B是图10A的B－B线的剖视图。
图10C是图10A的C－C线的剖视图。
图11是表示在考虑了寄生电容的Si基板上形成的ESD保护电路的图。
图12是Ti/Cu/Ti电极未覆盖二极管形成区域的结构，但是是表示不适当的例子图。
图13(A)、图13(B)、图13(C)、图13(D)、以及图13(E)是表示ESD保护器件的制造工序的图。
具体实施方式
以下，对本实用新型所涉及的半导体装置ESD保护器件举例进行说明。
图1是本实施方式所涉及的ESD保护器件1的正面剖视图。图2是ESD保护器件1的各层的俯视图。ESD保护器件1是CSP(Chip Size Package：封装)类型的器件，在构成包括二极管以及齐纳二极管的ESD保护电路10A的Si基板10上形成有包括多个树脂层等的再布线层20。Si基板10相当于本实用新型所涉及的半导体基板，但本实用新型的半导体基板并不限于Si基板，也可以是GaAs基板等。
图3是表示形成在Si基板10上的ESD保护电路10A的图。图4是表示ESD保护电路10A的结构例子的图。
在Si基板10形成元件形成区域，在这些各区域设置有Al电极膜111、112、113、121、131。Al电极膜111、112沿着与矩形状的Si基板10的长边方向正交的方向(以下，称为短边方向。)平行地设置。Al电极膜113沿着Si基板10的长边方向形成，并导通Al电极膜111、112。在设置有这些Al电极膜111、112、113的区域的Si基板10的厚度方向上形成齐纳二极管Dz。Al电极膜111相当于本实用新型所涉及的第一中间布线电极，Al电极膜112相当于本实用新型的第二中间布线电极，Al电极膜113相当于本实用新型所涉及的第三中间布线电极。
Al电极膜121、131形成在被Al电极膜111、112、113围起的区域中。更详细而言，Al电极膜121、131被形成为在Al电极膜111、112之间且Al电极膜113夹在中间。Al电极膜121相当于本实用新型所涉及的第一输入输出电极，Al电极膜131相当于本实用新型所涉及的第二输入输出电极。在设置有Al电极膜121的区域的Si基板10的厚度方向上形成二极管D2，在设置有Al电极膜131的区域的Si基板10的厚度方向上形成二极管D4。Al电极膜121、131是ESD保护电路10A的输入输出端。
在Al电极膜111、121之间、Al电极膜112、121之间、Al电极膜111、131之间、以及Al电极膜112、131之间分别形成有二极管形成区域141、142、143、144。二极管形成区域141相当于本实用新型所涉及的第一二极管形成区域，二极管形成区域144相当于本实用新型所涉及的第二二极管形成区域。此外，也可以不形成二极管形成区域142、143。
在二极管形成区域141、142、143、144分别形成有对置的一对梳齿状电极膜，在各区域形成有二极管D1a、D1b、D3a、D3b。二极管形成区域141的梳齿状电极膜的一方与Al电极膜111连接，另一方与Al电极膜121连接。二极管形成区域142的梳齿状电极膜的一方与Al电极膜121连接，另一方与Al电极膜112连接。二极管形成区域143的梳齿状电极膜的一方与Al电极膜111连接，另一方与Al电极膜131连接。二极管形成区域144的梳齿状电极膜的一方与Al电极膜131连接，另一方与Al电极膜112连接。由于由梳齿状电极形成二极管，所以能够在有限的占有面积构成ESL小、电流容量大的二极管。
以下，对Si基板10的具体结构进行说明。图5是图4所示的构造的Si基板10的示意图。
Si基板10是p+型基板，在该p+型基板通过STI(ShallowTrench Isolation：浅沟槽隔离)法形成元件分离膜110A。在由元件分离膜110A形成的区域分别形成有二极管D1～D4以及齐纳二极管Dz。详细而言，形成n外延生长层，通过n+扩散层，在Si基板10的厚度方向上形成二极管D2、D4。另外，形成p阱，通过n+扩散层，在Si基板10的厚度方向上形成齐纳二极管Dz。并且，在n外延生长层内形成n阱，通过p+扩散层以及n+扩散层，在Si基板10的表面形成二极管D1、D3。
在Si基板10的表面形成SiO2膜110B，Al电极膜121被形成为连接二极管D1的阳极以及二极管D2的阴极，Al电极膜131被形成为连接二极管D3的阳极以及二极管D4的阴极。并且，在二极管D1、D3以及Al电极膜121、131的形成区域以外的Si基板10的表面形成有Al电极111、121、131。
通过这样形成，Si基板10的ESD保护电路10A成为图3所示的电路。此外，图3中，二极管D1a、D1b作为二极管D1，二极管D3a、D3b作为二极管D3。二极管D1、D2、D3、D4以及齐纳二极管Dz相当于本实用新型所涉及的功能元件。
二极管D1、D2顺方向对齐串联连接，二极管D3、D4顺方向对齐串联连接。另外，二极管D1、D2以及二极管D3、D4分别顺方向对齐与齐纳二极管Dz并联连接。并且，齐纳二极管Dz形成在二极管D1、D4的形成区域之间以及二极管D2、D3的形成区域之间。
返回到图1，形成在Si基板10的表层上的再布线层20包括形成在Si基板10的表面上的保护膜21以及树脂层22。该保护膜21是SiN或者SiO2。保护膜21在Si基板10的表面被溅射，并通过蚀刻形成开口。该开口以使Si基板10的Al电极膜121、131的一部分露出的方式形成。树脂层22通过环氧类(或者聚酰亚胺系)阻焊剂的旋涂来形成。在树脂层22上形成有使Al电极膜121，131的一部分露出的接触孔22A、22B。
在该接触孔22A、22B以及该接触孔22A、22B的周边区域形成有Ti/Cu/Ti电极24A、24B。Ti/Cu/Ti电极24A、24B具有与Si基板10的表面对置的平面部分，并且，通过树脂层22的接触孔22A、22B导通到Al电极膜121、131。Ti/Cu/Ti电极24A、24B是ESD保护器件1的电涌电流(ESD电流)的电流路径。
在Ti/Cu/Ti电极24A、24B的平面部分的一部分形成有由Au/Ni构成的外部电极23A、23B。形成外部电极23A、23B的Ti/Cu/Ti电极24A、24B的部分被蚀刻而露出Cu，外部电极23A、23B的露出的Cu部分被有选择性地电镀。该外部电极23A、23B是ESD保护器件1的输入输出用的端子电极。Ti/Cu/Ti电极24A相当于本实用新型所涉及的第一布线电极，Ti/Cu/Ti电极24B相当于本实用新型所涉及的第二布线电极。
Ti/Cu/Ti电极24A被形成为在ESD保护器件1的厚度方向上与形成在Si基板10上的Al电极膜112、121以及二极管形成区域142对置且不与二极管形成区域144对置。Ti/Cu/Ti电极24B被形成为在ESD保护器件1的厚度方向上与形成在Si基板10上的Al电极膜111、131以及二极管形成区域143对置且不与二极管形成区域141对置。
Ti/Cu/Ti电极24A、24B覆盖形成在Si基板10上的齐纳二极管Dz，由此防止来自齐纳二极管的噪声的辐射。另外，由于Ti/Cu/Ti电极24A不与二极管形成区域144对置，Ti/Cu/Ti电极24B不与二极管形成区域141对置，所以抑制不必要的寄生电容，阻抗匹配不会产生偏移，能够使用到更高频带。
再布线层20包括还形成在树脂层22的树脂层26。树脂层26例如是低介电常数的环氧树脂的层。在树脂层26中与作为ESD保护器件1的输入输出端的Ti/Cu/Ti电极24A、24B的一部分对置的部分形成有矩形状的开口26A、26B。
此外，在本实施方式中，示出了在Si基板10上形成齐纳二极管Dz等来构成ESD保护电路10A的例子，例如也可以将PNP型半导体或者NPN型半导体形成于Si基板10来构成使用了它们的电路。
以下，对通过使Ti/Cu/Ti电极24A、24B不与二极管形成区域141、144重叠而能够抑制寄生电容的理由进行说明。
首先，对本实施方式所涉及的ESD保护器件的连接例子以及动作原理进行说明。
图6A以及图6B是表示本实施方式所涉及的ESD保护器件1的连接例子的图。ESD保护器件1白搭载在电子设备上。作为电子设备的例子，例举笔记本PC、平板型终端装置、移动电话、数码相机、便携式音乐播放器等。
在图6A中，示出将I/O端口100和应保护的IC101连接起来的信号线与GND之间连接ESD保护器件1的例子。I/O端口100例如是连接天线的端口。本实施方式所涉及的ESD保护器件1是双向型，第一输入输出端以及第二入输出端的哪个都可以是输入侧。例如在将第一输入输出端作为输入侧的情况下，在信号线第一输入输出端，第二输入输出端与GND连接。
在图6B中，示出在将连接器102与IC101连接起来的信号线与GND线之间连接ESD保护器件1的例子。该例子的信号线例如是高速传送线路(差动传送线路)，在多个信号线各个与GND线之间连接ESD保护器件1。
图7以及图8是用于说明本实施方式所涉及的ESD保护器件的动作原理的图。
图7是用于说明电流从与第一输入输出端(外部电极23A)连接的输入输出端口P1(Al电极膜121)向与第二输入输出端(外部电极23B)连接的输入输出端口P2(Al电极膜131)电流流动情况下的图。若时间超过齐纳二极管Dz的齐纳电压的电涌电压，则如图中虚线所示，从第一输入端进入的电涌电流从输入输出端口P1开始在二极管D1、齐纳二极管Dz以及二极管D4的路径中流动，从输入输出端口P2向接地放电。
图8是用于说明电流从与第二输入输出端(外部电极23B)连接的输入输出端口P2向与第一输入输出端(外部电极23A)连接的输入输出端口P1流动的情况的图。该情况下，如图中虚线所示，从第二输入端进入的电涌电流从输入输出端口P2开始在二极管D3、齐纳二极管Dz以及二极管D2的路径中流动，从输入输出端口P1向接地放电。
接下来，对本实施方式所涉及的ESD保护器件1能够抑制寄生电容的理由进行说明。
图9A是ESD保护器件的主要部分俯视图，图9B是图9A的A－A线中的剖视图。另外，为了进行与本实施方式所涉及的ESD保护器件1的对比，表示图10，作为不适当的例子。图10A是Ti/Cu/Ti电极24A、24B覆盖二极管形成区域141、144的构成的情况下的俯视图，图10B是图10A的B－B线中的剖视图，图10C是图10A的C－C线中的剖视图。
在本实施方式中，如图10B所示，在Si基板10的Al电极膜111与Ti/Cu/Ti电极24A之间产生寄生电容Cf1，在Al电极膜112与Ti/Cu/Ti电极24B之间产生寄生电容Cf2。与此相对，在图10A所示的结构中，还在与Al电极膜121连接的梳齿状电极和Ti/Cu/Ti电极24A之间产生寄生电容Cf3(参照图10B)，在与Al电极膜131连接的梳齿状电极和Ti/Cu/Ti电极24B之间产生寄生电容Cf4(参照图10C)。
图11是表示在考虑了寄生电容的Si基板10上形成的ESD保护电路10A的图。本实施方式所涉及的ESD保护器件1的情况下，不产生寄生电容Cf3、Cf4，所以仅形成寄生电容Cf1、Cf2的串联电路。另一方面，成为在产生寄生电容Cf3、Cf4的情况下，寄生电容Cf3、Cf4与寄生电容Cf1、Cf2的串联电路并联连接的结构。结果ESD保护器件1的阻抗变低。因此，在产生寄生电容Cf3、Cf4的情况下，无法在高频带域中使用。与此相对，本实施方式所涉及的ESD保护器件1能够减少寄生电容的产生，所以能够在高频带域中使用。
图12是Ti/Cu/Ti电极24A、24B不覆盖二极管形成区域141、144的结构，是表示不适当的例子的图。在该例子中，Ti/Cu/Ti电极24A与Al电极膜113对置，而不与二极管形成区域143、144对置。另外，Ti/Cu/Ti电极24B与Al电极膜113对置，而不与二极管形成区域141、142对置。该情况下，Ti/Cu/Ti电极24A、24B与Al电极膜113的对置面积较大，所以其间产生的寄生电容变大。另外，Ti/Cu/Ti电极24A、24B的距离与本实施方式的图9的情况下相比变近，所以其间产生的寄生电容也变大。因此，图12所示的情况下，ESD保护器件1的阻抗也变低。
以下，对ESD保护器件的制造工序进行说明。
图13(A)、图13(B)、图13(C)、图13(D)、以及图13(E)是表示ESD保护器件1的制造工序的图。ESD保护器件1以如下的工序制造。
图13(A)中，首先，在形成有ESD保护电路10A的Si基板10上形成绝缘膜，该绝缘膜的规定位置开口，通过蒸镀形成Al电极膜111、112、113、121、131。另外，在Si基板10表面对保护膜21进行溅射，并通过蚀刻形成开口21A、21B。
图13(B)中，接下来，在Si基板10上旋涂环氧类阻焊剂来形成树脂层22，并形成接触孔22A、22B。通过形成该树脂层22，能够使形成Ti/Cu/Ti电极24A、24B的表面平整化。
图13(C)中，在树脂层22的表面，Ti/Cu/Ti以约0.1μm/1.0μm/0.1μm的厚度通过溅射成膜后，被湿式蚀刻，形成电极24A、24B。
图13(D)中，对Ti/Cu/Ti电极24A、24B的表面的一部分进行蚀刻，使Cu露出，在该露出的Cu部分，Au/Ni的外部电极23A、23B以约0.1μm/3.0μm的厚度通过电解电镀(电镀)成膜。仅对该外部电极23A、23B的露出的Cu表面进行选择电镀。通过选择电镀对外部电极23A、23B进行成膜，从而不必形成抗蚀剂膜，另外，不需要遮盖，所以制造变得容易。
图13(E)中，之后，在树脂层22的表面，通过环氧类阻焊剂的旋涂来形成树脂层26。在该树脂层26形成开口26A、26B。
此外，在上述的实施方式中，对具有齐纳二极管的ESD保护器件进行了说明，但并不局限于此，ESD保护器件也可以具有例如PNP型半导体或者NPN型半导体。
附图标记说明说明：1...ESD保护器件(半导体装置)；10...Si基板(半导体基板)；10A...ESD保护电路；20...再布线层；21...保护膜；22、26...树脂层；22A...接触孔(第一接触孔)；22B...接触孔(第二接触孔)；23A、23B...外部电极；24A、24B...Ti/Cu/Ti电极；26A、26B...开口；111...Al电极膜(第一中间布线电极)；112...Al电极膜(第二中间布线电极)；113...Al电极膜(第三中间布线电极)；121...Al电极膜(第一输入输出电极)；131...Al电极膜(第二输入输出电极)；D1、D2、D3、D4...二极管(功能元件)；Dz...齐纳二极管(功能元件)；P1...端口(金属膜)；P2...端口(金属膜)。
Claims (2)
1.一种ESD保护电路用半导体装置，其特征在于，具备：
形成在俯视时矩形状的半导体基板内的第一二极管以及第二二极管；
分别形成在所述半导体基板的表面的第一输入输出电极以及第二输入输出电极，所述第一输入输出电极与所述第一二极管的一端连接，所述第二输入输出电极与所述第二二极管的一端连接；以及
分别形成于设置在所述半导体基板的表面的再布线层并经由第一接触孔与所述第一输入输出电极连接的第一布线电极、以及经由第二接触孔与所述第二输入输出电极连接的第二布线电极，
所述第一输入输出电极以及所述第二输入输出电极分别沿着所述俯视时矩形状的半导体基板的第一方向被配置在中央部分，
所述第一布线电极在俯视时从与所述第一输入输出电极重叠的区域向所述矩形状的半导体基板的与所述第一方向正交的第二方向迂回成L字形，并且，
所述第一布线电极在俯视时与形成有所述第一二极管的区域重叠，与形成有所述第二二极管的区域不重叠，
所述第二布线电极在俯视时从与所述第二输入输出电极重叠的区域向所述俯视时矩形状的半导体基板的所述第二方向迂回成L字形，并且，
所述第二布线电极在俯视时与形成有所述第二二极管的区域重叠，与形成有所述第一二极管的区域不重叠，
所述第一布线电极的一部分作为ESD保护器件的第一输入输出端被利用，所述第二布线电极的一部分作为第二输入输出端被利用。
2.根据权利要求1所述的ESD保护电路用半导体装置，其特征在于，
在形成有包括所述第一二极管、所述第二二极管以及齐纳二极管的ESD保护电路的、所述俯视时矩形状的半导体基板，设置有包括第一树脂层和形成于第一树脂层的第二树脂层多个树脂层的再布线层，
在所述第二树脂层中的、与作为所述ESD保护器件的输入输出端的第一布线电极和第二布线电极的一部分对置的部分形成有矩形状的开口。
Applications Claiming Priority (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013-039379 | 2013-02-28 | ||
| JP2013039379 | 2013-02-28 | ||
| JP2013079978 | 2013-04-05 | ||
| JP2013-079978 | 2013-04-05 | ||
| JP2013-079960 | 2013-04-05 | ||
| JP2013079960 | 2013-04-05 | ||
| JP2013097494 | 2013-05-07 | ||
| JP2013-097494 | 2013-05-07 | ||
| JP2013115675 | 2013-05-31 | ||
| JP2013-115675 | 2013-05-31 | ||
| JP2013-126659 | 2013-06-17 | ||
| JP2013126659 | 2013-06-17 | ||
| CN201490000444.9U CN205508776U (zh) | 2013-02-28 | 2014-02-25 | 半导体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201490000444.9U Division CN205508776U (zh) | 2013-02-28 | 2014-02-25 | 半导体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206250192U true CN206250192U (zh) | 2017-06-13 |
Family
ID=51428203
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201490000444.9U Expired - Lifetime CN205508776U (zh) | 2013-02-28 | 2014-02-25 | 半导体装置 |
| CN201620820392.0U Expired - Lifetime CN206250192U (zh) | 2013-02-28 | 2014-02-25 | Esd 保护电路用半导体装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201490000444.9U Expired - Lifetime CN205508776U (zh) | 2013-02-28 | 2014-02-25 | 半导体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9704799B2 (zh) |
| JP (2) | JP5843045B2 (zh) |
| CN (2) | CN205508776U (zh) |
| WO (1) | WO2014132939A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112154541A (zh) * | 2020-04-28 | 2020-12-29 | 英诺赛科（珠海）科技有限公司 | 电子器件和静电放电保护电路 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102377794B1 (ko) * | 2015-07-06 | 2022-03-23 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| JP6532848B2 (ja) | 2016-09-15 | 2019-06-19 | 株式会社東芝 | 半導体装置 |
| US10510741B2 (en) * | 2016-10-06 | 2019-12-17 | Semtech Corporation | Transient voltage suppression diodes with reduced harmonics, and methods of making and using |
| WO2019031036A1 (ja) * | 2017-08-10 | 2019-02-14 | 株式会社村田製作所 | Ｅｓｄ保護デバイス、および、信号伝送線路 |
| JP7154913B2 (ja) | 2018-09-25 | 2022-10-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN209132559U (zh) * | 2019-01-09 | 2019-07-19 | 北京京东方技术开发有限公司 | 一种显示基板、显示装置 |
| FR3094837B1 (fr) * | 2019-04-05 | 2022-09-09 | St Microelectronics Tours Sas | Dispositif de protection contre des décharges électrostatiques |
| FR3094838B1 (fr) | 2019-04-05 | 2022-09-16 | St Microelectronics Tours Sas | Dispositif de protection contre des décharges électrostatiques |
| US10903144B1 (en) * | 2020-02-16 | 2021-01-26 | Nanya Technology Corporation | Semiconductor package and manufacturing method thereof |
Family Cites Families (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2906576B2 (ja) | 1990-05-11 | 1999-06-21 | 日産自動車株式会社 | 半導体装置 |
| FR2683947B1 (fr) | 1991-11-18 | 1994-02-18 | Sgs Thomson Microelectronics Sa | Diode de protection monolithique basse tension a faible capacite. |
| JPH05268123A (ja) | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | 双方向給電回路 |
| JP2774906B2 (ja) | 1992-09-17 | 1998-07-09 | 三菱電機株式会社 | 薄形半導体装置及びその製造方法 |
| JPH1154708A (ja) | 1997-08-06 | 1999-02-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US6538300B1 (en) | 2000-09-14 | 2003-03-25 | Vishay Intertechnology, Inc. | Precision high-frequency capacitor formed on semiconductor substrate |
| JP2002252309A (ja) | 2001-02-23 | 2002-09-06 | Denso Corp | 半導体チップのパッケージ構造及びパッケージ方法 |
| JP2002270720A (ja) | 2001-03-09 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4963148B2 (ja) | 2001-09-18 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2003124222A (ja) * | 2001-10-11 | 2003-04-25 | Hitachi Ltd | 半導体装置 |
| JP3778152B2 (ja) * | 2002-09-27 | 2006-05-24 | 株式会社デンソー | ダイオード |
| JP3945380B2 (ja) | 2002-11-08 | 2007-07-18 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| US7285867B2 (en) | 2002-11-08 | 2007-10-23 | Casio Computer Co., Ltd. | Wiring structure on semiconductor substrate and method of fabricating the same |
| JP2004281898A (ja) | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP3983205B2 (ja) | 2003-07-08 | 2007-09-26 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2005340573A (ja) | 2004-05-28 | 2005-12-08 | Fujikura Ltd | 半導体素子、半導体装置、及び半導体素子の製造方法 |
| JP4735929B2 (ja) | 2004-08-03 | 2011-07-27 | 株式会社村田製作所 | 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ |
| JP4547247B2 (ja) | 2004-12-17 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7880223B2 (en) | 2005-02-11 | 2011-02-01 | Alpha & Omega Semiconductor, Ltd. | Latch-up free vertical TVS diode array structure using trench isolation |
| US7781826B2 (en) | 2006-11-16 | 2010-08-24 | Alpha & Omega Semiconductor, Ltd. | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter |
| US7571153B2 (en) | 2005-03-28 | 2009-08-04 | Microsoft Corporation | Systems and methods for performing streaming checks on data format for UDTs |
| US7468545B2 (en) | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
| US7489488B2 (en) | 2005-10-19 | 2009-02-10 | Littelfuse, Inc. | Integrated circuit providing overvoltage protection for low voltage lines |
| JP2007123538A (ja) | 2005-10-27 | 2007-05-17 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置及びその製造方法 |
| TWI303872B (en) | 2006-03-13 | 2008-12-01 | Ind Tech Res Inst | High power light emitting device assembly with esd preotection ability and the method of manufacturing the same |
| JP2007305900A (ja) * | 2006-05-15 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 低雑音増幅器 |
| JP4267660B2 (ja) | 2006-12-05 | 2009-05-27 | 日本特殊陶業株式会社 | 多層配線基板及び素子搭載装置 |
| DE102007020656B4 (de) | 2007-04-30 | 2009-05-07 | Infineon Technologies Ag | Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips |
| US7579632B2 (en) | 2007-09-21 | 2009-08-25 | Semiconductor Components Industries, L.L.C. | Multi-channel ESD device and method therefor |
| JP5301231B2 (ja) * | 2008-09-30 | 2013-09-25 | 株式会社テラミクロス | 半導体装置 |
| US8089095B2 (en) | 2008-10-15 | 2012-01-03 | Semiconductor Components Industries, Llc | Two terminal multi-channel ESD device and method therefor |
| JP2009016882A (ja) | 2008-10-20 | 2009-01-22 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP4794615B2 (ja) | 2008-11-27 | 2011-10-19 | パナソニック株式会社 | 半導体装置 |
| WO2010100995A1 (ja) | 2009-03-02 | 2010-09-10 | 株式会社 村田製作所 | アンチヒューズ素子 |
| KR101307490B1 (ko) | 2009-03-30 | 2013-12-11 | 메기가 코포레이션 | 상부 포스트-패시베이션 기술 및 하부 구조물 기술을 이용한 집적 회로 칩 |
| JP2010278040A (ja) | 2009-05-26 | 2010-12-09 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| US8710645B2 (en) | 2009-10-19 | 2014-04-29 | Jeng-Jye Shau | Area reduction for surface mount package chips |
| JP5310947B2 (ja) * | 2010-06-02 | 2013-10-09 | 株式会社村田製作所 | Ｅｓｄ保護デバイス |
| CN203536403U (zh) | 2010-08-18 | 2014-04-09 | 株式会社村田制作所 | Esd保护器件 |
| US8217462B2 (en) | 2010-09-22 | 2012-07-10 | Amazing Microelectronic Corp. | Transient voltage suppressors |
| JP2012146717A (ja) | 2011-01-07 | 2012-08-02 | Toshiba Corp | Ｅｓｄ保護回路 |
| JP2012182381A (ja) | 2011-03-02 | 2012-09-20 | Panasonic Corp | 半導体装置 |
| JP6037499B2 (ja) | 2011-06-08 | 2016-12-07 | ローム株式会社 | 半導体装置およびその製造方法 |
| WO2014162795A1 (ja) | 2013-04-05 | 2014-10-09 | 株式会社村田製作所 | Ｅｓｄ保護デバイス |
-
2014
- 2014-02-25 CN CN201490000444.9U patent/CN205508776U/zh not_active Expired - Lifetime
- 2014-02-25 WO PCT/JP2014/054407 patent/WO2014132939A1/ja active Application Filing
- 2014-02-25 JP JP2015502922A patent/JP5843045B2/ja active Active
- 2014-02-25 CN CN201620820392.0U patent/CN206250192U/zh not_active Expired - Lifetime
-
2015
- 2015-08-26 US US14/835,794 patent/US9704799B2/en active Active
- 2015-11-11 JP JP2015220840A patent/JP6098697B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112154541A (zh) * | 2020-04-28 | 2020-12-29 | 英诺赛科（珠海）科技有限公司 | 电子器件和静电放电保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016036049A (ja) | 2016-03-17 |
| US20150371941A1 (en) | 2015-12-24 |
| JP6098697B2 (ja) | 2017-03-22 |
| CN205508776U (zh) | 2016-08-24 |
| WO2014132939A1 (ja) | 2014-09-04 |
| JPWO2014132939A1 (ja) | 2017-02-02 |
| JP5843045B2 (ja) | 2016-01-13 |
| US9704799B2 (en) | 2017-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206250192U (zh) | Esd 保护电路用半导体装置 | |
| CN105051887B (zh) | 半导体装置 | |
| TWI395240B (zh) | 積體半導體電感器及其形成方法與積體半導體濾波器 | |
| CN205081096U (zh) | Esd保护器件 | |
| CN205452284U (zh) | Esd保护器件 | |
| US20130134560A1 (en) | Semiconductor structure comprising moisture barrier and conductive redistribution layer | |
| US9111676B2 (en) | Parallel stacked symmetrical and differential inductor | |
| JP2014120770A (ja) | 集積型受動素子を含む集積回路およびその製造方法 | |
| US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
| CN108039347A (zh) | 一种集成超低电容大骤回tvs的共模滤波器件 | |
| JP2002305246A (ja) | インダクタンス素子並びに半導体装置 | |
| US20170148559A1 (en) | High q-factor inductor structure and rf integrated circuit including the same | |
| CN204696113U (zh) | 一种具有电磁屏蔽效能的垂直互连结构 | |
| CN205282447U (zh) | 半导体装置 | |
| TW202129902A (zh) | 晶粒上靜電放電保護 | |
| JP6098230B2 (ja) | 半導体装置 | |
| JP2002093622A (ja) | インダクタ素子 | |
| WO2024004985A1 (ja) | 電子部品 | |
| CN104900628A (zh) | 一种具有电磁屏蔽效能的垂直互连结构及其制作方法 | |
| CN108133923A (zh) | 半导体芯片及其制作方法 | |
| KR20120071435A (ko) | 능동 소자를 구비하는 전자기 밴드갭 구조물, 이를 포함하는 반도체 칩 및 전자기 밴드갭 구조물의 제조 방법 | |
| JP2011054599A (ja) | 半導体チップ用受動層、半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20170613 |