TW202129902A - 晶粒上靜電放電保護 - Google Patents

晶粒上靜電放電保護 Download PDF

Info

Publication number
TW202129902A
TW202129902A TW109127352A TW109127352A TW202129902A TW 202129902 A TW202129902 A TW 202129902A TW 109127352 A TW109127352 A TW 109127352A TW 109127352 A TW109127352 A TW 109127352A TW 202129902 A TW202129902 A TW 202129902A
Authority
TW
Taiwan
Prior art keywords
inductor
electronic device
die
port
protected circuit
Prior art date
Application number
TW109127352A
Other languages
English (en)
Inventor
凱 劉
于曉菊
葉 盧
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202129902A publication Critical patent/TW202129902A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

所揭示的是用於電子裝置中的晶粒上靜電放電（ESD）保護的裝置和方法。所揭示的各態樣包括一種電子裝置，其包括佈置在晶粒內的具有第一埠和第二埠的受保護電路。第一電感器亦佈置在該晶粒內且電耦合至第一埠。第二電感器亦佈置在該晶粒內且電耦合至第二埠。第一電感器和第二電感器被緊鄰佈線並且被配置為使得第一電感器與第二電感器異相。

Description

晶粒上靜電放電保護
本專利申請案主張於2019年8月22日提出申請的題為「ON-DIE ELECTROSTATIC DISCHARGE PROTECTION（晶粒上靜電放電保護）」的臨時申請案第62/890,467號的權益，該臨時申請案已被轉讓給本案受讓人並由此經由援引全部明確納入於此。
本案係關於電子裝置的晶粒上靜電放電（ESD）保護，並且在又一態樣係關於嵌入在封裝或積體電路中的濾波器或其他電路系統。
積體電路技術經由使主動部件小型化而在提高計算能力態樣已達成巨大進展。整合被動部件亦已被小型化。隨著頻率和資料率變得越來越高，存在對於使整合被動部件（例如，積體電路裝置中包括電感（L）和電容（C）部件的濾波器）進一步小型化的需要。附加地，為了提高收到訊號的品質，可以在絕緣基板（例如，玻璃基板）上形成行動設備的某些部件。例如，可以在玻璃基板上形成電路部件以「隔離」該部件，以便減少來自行動設備的其他部件的雜訊影響。
在一些應用中，由於缺少晶粒上ESD保護電路，基於電感器和電容器部件的整合被動裝置（IPD）往往遭受不良的ESD效能。然而，添加模組層級的ESD保護部件（例如，電感器）增大模組大小，並且在將ESD電感器插入模組中之前整合被動裝置（IPD）晶粒已經是ESD損壞的情況下將不會有説明。提供晶粒上ESD保護可以對晶粒上電路提供保護並提供成品率改善。相應地，存在對實現晶粒級ESD保護的需要。
以下概述標識了一些特徵並且不意欲是所揭示的標的的排他性或窮盡性描述。在詳細描述和所附請求項中找到額外特徵和進一步細節。包含在概述中並不反映重要性。額外態樣將在閱讀以下實施方式並查看形成該實施方式的一部分的附圖之際變得對本發明所屬領域中具有通常知識者顯而易見。
根據本文揭示的各個態樣，至少一個態樣包括一種電子裝置，其包括：佈置在晶粒內的具有第一埠和第二埠的受保護電路；佈置在該晶粒內的第一電感器，該第一電感器電耦合至第一埠；及佈置在該晶粒內的第二電感器，該第二電感器電耦合至第二埠，其中第一電感器和第二電感器被緊鄰佈線並且被配置為使得第一電感器與第二電感器異相，並且其中第一電感器和第二電感器兩者均被形成在受保護電路周圍。
根據本文揭示的各個態樣，至少一個態樣包括一種用於製造電子裝置的方法，該方法包括：製造佈置在晶粒內的具有第一埠和第二埠的受保護電路；形成佈置在該晶粒內的第一電感器，該第一電感器電耦合至第一埠；及形成佈置在該晶粒內的第二電感器，該第二電感器電耦合至第二埠，其中第一電感器和第二電感器被緊鄰佈線並且配置成使第一電感器與第二電感器異相，其中第一電感器和第二電感器兩者均被形成在受保護電路周圍。
基於附圖和詳細描述，與本文所揭示的各態樣相關聯的其他目標和優點對本發明所屬領域中具有通常知識者而言將是顯而易見的。
在以下針對具體實施例的描述和相關附圖中圖示了本案的各態樣。可以設計替換態樣或實施例而不脫離本文教導的範疇。附加地，本文的說明性實施例的眾所周知的元素可能不被詳細描述或可能被省略以免湮沒本案中的教導的相關細節。
在某些所描述的實例實現中，標識出以下實例，其中各種部件結構和操作的各個部分可以從已知一般技術獲取，並且隨後根據一或多個示例性實施例來佈置。在此類實例中，可以省略已知的一般部件結構及/或操作的部分的內部細節，以幫助避免對在本文揭示的說明性實施例中所圖示的概念的潛在混淆。
本文所使用的術語僅出於描述特定實施例的目的，而並不意欲限定。如本文中使用的，單數形式的「一」、「某」和「該」意欲亦包括複數形式，除非上下文另外明確指示。將進一步理解，術語「包括」、「具有」、「包含」及/或「含有」在本文中使用時指明所陳述的特徵、整數、步驟、操作、元素、及/或部件的存在，但並不排除一或多個其他特徵、整數、步驟、操作、元素、部件及/或其群組的存在或添加。
如前面所論述的，存在對經由包括晶粒級上ESD電感器來實現ESD保護的需要。為了減小晶粒大小，提供了電感器佈局的新概念。在一個實例中，在輸入埠和輸出埠處的ESD電感器彼此電磁耦合，例如，以緊鄰且電相異相（例如，具有相反方向上的電流流動）的方式來佈線。附加地，ESD電感器被配置在晶粒上以對受保護電路（例如，一或多個濾波器、雙工器、三工器等）的固有效能具有最小影響。術語「受保護」在本文用於提及ESD事件和後續故障在正由ESD電感器保護的電路上被緩解。
圖1A是包括電感器102和電容器104在內的整合被動裝置（IPD）100的圖形圖示。例如，IPD 100的複數個電感器102和電容器104可被用於實現可包括一或多個濾波器（例如，帶通、低通等）在內的電路。IPD 100可被形成為玻璃上被動（POG）裝置，並且電容器104可被形成為金屬絕緣體金屬（MIM）電容器。在習知POG技術中，不存在ESD保護電路。損壞IPD電路的重要來源是MIM電容器由於靜電ESD事件而損壞。例如，在一些研究中，MIM電容器損壞是被用於高頻（例如，用於5G RF電路）的POG相關RF模組的頭等故障類別。一般而言，低ESD閾值電壓被發現是MIM電容器故障的根本原因。相應地，晶粒上的ESD保護將有助於緩解此故障模式。
圖1B是圖1A中所圖示的IPD 100的包括MIM電容器的一部分的圖形圖示。如所圖示的，MIM電容器104具有從視覺檢查是顯而易見的損壞106。如上所提及的，損壞106通常是由於ESD損壞。
圖1C是另一MIM電容器的圖形圖示。如所圖示的，MIM電容器108具有損壞區域110，該損壞區域110被更詳細地圖示並且從視覺檢查也是顯而易見的。如可以看出的，由於ESD損壞引起的損壞區域110遠遠超過僅僅是點故障。相應地，電路故障導致不可接受的晶粒效能，這進而降低具有濾波器和帶有MIM電容器的其他電路的晶粒的有效成品率。
圖2是根據本案的一個態樣的包括IPD（在此情形中為三工器）在內的電路的示意圖示。圖2中所圖示的電路的全部或一部分（例如，濾波器）可以是本文所揭示的受保護電路。如以上所提及的，複數個電感器和電容器可被用於形成可在RF電路中使用的一或多個濾波器，諸如所圖示的三工器。然而，將領會，所揭示的各個態樣不限於此電路或所圖示的配置。在圖2中，三工器（TPX）201具有各種電感器（例如，211和213）以及各種電容器（例如，215和217），並且被佈置成包括三工器。在此情形中，三工器可經由高頻帶電路209、中頻帶電路207和低頻帶電路205來將來自3個單獨頻帶的訊號耦合至共用節點。如在圖2中可以看出的，TPX 201主要包括佈置在基板（例如，玻璃基板）上的被動部件（例如，電感器和電容器）。
圖2進一步圖示了作為TPX 201的電子裝置的實例應用。例如，TPX 201可被形成為玻璃上被動（POG）裝置。TPX 201可被整合在玻璃基板202內。玻璃基板202亦可以包括半導體晶粒206（例如，矽半導體晶粒）。半導體晶粒206被整合在玻璃基板202內。半導體晶粒206可包括一或多個主動部件，諸如一或多個電晶體。在所圖示的實例中，半導體晶粒206包括各自包括電晶體在內的多個開關。半導體晶粒206耦合至TPX 201。
圖2亦圖示了包括玻璃基板202在內的裝置250的電路圖的說明性實例。裝置250進一步包括耦合至TPX 201的天線232。例如，天線232可被耦合至TPX 201的輸入端。在裝置250的實例中，TPX 201包括多頻帶帶通濾波器。多頻帶帶通濾波器可包括根據載波聚集技術的多個帶通濾波器電路。例如，如前述，TPX 201可包括多個帶通濾波器電路，諸如低頻帶濾波器電路、高頻帶濾波器電路、和中頻帶濾波器電路。
除了TPX 201之外，裝置250亦可包括一或多個其他部件，諸如一或多個電感器、一或多個電容器、一或多個其他部件或其組合。例如，TPX 201可被耦合至電容器254和電感器256。此外，TPX 201可被耦合至電容器258和電感器260。
半導體晶粒206可包括複數個開關。例如，這複數個開關可包括形成在半導體晶粒206內的金屬氧化物半導體場效應電晶體（MOSFET）。複數個開關可包括耦合至TPX 201的高頻帶電路209的第一組一或多個開關262，並且可以進一步包括耦合至TPX 201的中頻帶電路207的第二組一或多個開關264。半導體晶粒206亦可包括該半導體晶粒206的輸入/輸出（I/O）介面的一或多個輸出端子。
在一個態樣，TPX 201被配置成基於來自天線232的訊號來產生多個訊號。在說明性實例中，TPX 201被配置成：將高頻帶（HB）訊號傳遞至第一輸出端，將中頻帶（MB）訊號傳遞至第二輸出端，並將低頻帶（LB）訊號傳遞至第三輸出端。HB訊號、MB訊號和LB訊號可對應於由無線通訊系統中的發射器所發送的訊號。在圖2的說明性實例中，第三輸出（LB）端未被連接到開關。在其他實現中，第三輸出端可被耦合至半導體晶粒206的一或多個開關。半導體晶粒206可以將一或多個所選訊號提供給另一裝置。例如，半導體晶粒206可以將HB訊號、MB訊號和LB訊號中的一者或多者提供給特定裝置部件，作為實例，諸如提供給接收方裝置的低雜訊放大器（LNA）。
圖2中的被動和主動部件的佈置僅出於說明性目的而提供。存在能被用於形成此類裝置的被動部件任何數目的佈置。附加地，將領會，提供這些圖示僅是為了輔助解釋和為了圖示所揭示的各個態樣而不是對其進行限制，因為本文揭示的晶粒上ESD保護的各個態樣可被應用於各種主動或被動電路。
圖3是晶粒300的一部分的橫截面的圖形圖示。如所圖示的，多層基板包括玻璃基板350上的複數個金屬層，諸如M1 310、M2 320、M3 330和M4 340。複數個貫穿基板通孔370在一個實例中可以是貫穿鈍化通孔，並且被用於電耦合這些金屬層（例如，M1 310、M2 320、M3 330和M4 340）。MIM電容器304可被形成在晶粒300中，並且包括第一金屬層（M1）310、絕緣層307和第二金屬層（M2）320。可任選的晶種層305（金屬）可被用於使第一金屬層M1 310平滑。可以在晶粒300中形成複數個MIM電容器304。絕緣層307可以是氮化矽（SiN）化合物或任何其他合適的絕緣材料。額外金屬層（例如，M3 330、M4 340）可被用於各個層之間的互連，這些層經由使用通孔（例如，370）來將MIM電容器304連接到外部裝置（例如，經由凸塊下金屬層（UBM）360和連接器365（例如，焊球、焊料凸塊、銅柱、或其他外部連接器）。附加地，各個金屬層M1 310、M2 320、M3 330和M4 340以及通孔370可被用於將MIM電容器304連接到晶粒300的內部部件，諸如其他電容器或電感器。將領會，兩個厚金屬層M3 330和M4 340（其厚度可以在8 um至16 um的數量級上）可被用於形成電感器（未圖示，但是在一些態樣可類似於圖1中的電感器102和以下所描述的ESD電感器）。電感器可使用在各厚層（例如，M3 330、M4 340）中佈線的繞組來形成，以獲得改進的電感器Q因數和RF效能。將領會，提供這些圖示僅是為了輔助解釋和為了圖示所揭示的各個態樣而不是對其進行限制。例如，可存在兩個以上的厚金屬層，它們可以位於不同的層中，並且可以具有不同的厚度。同樣，MIM電容器304可形成在不同的層中，並且可具有額外的絕緣/介電層以及亦具有額外導電板。
圖4是另一晶粒的各部分的多個橫截面的圖形圖示。多個影像提供了多層基板的透視圖，包括多個金屬層（諸如M3 430和M4 440）、連接器465、玻璃基板450和MIM電容器404的縮放。從這些影像將領會，圖3的圖示未按比例縮放。圖4的圖示亦僅是為了圖示來提供的。相應地，將領會，提供這些圖示僅是為了輔助解釋和提供所揭示的各個態樣的上下文而不是對其進行限制。相應地，各種部件的各種大小和關係不應被解讀為對本文揭示的各個態樣進行限制。
圖5是根據本案的各個態樣的簡化電路圖。如所圖示的，存在兩個電感器，電感器510和電感器520。電感器510電耦合至受保護電路530的第一埠501。電感器520電耦合至受保護電路530的第二埠502。受保護電路530可以是被動裝置（例如，如上所論述的IPD/POG裝置），或者可以包括主動裝置。例如，電感器510（L1）和520（L2）可電耦合至受保護電路530的輸入側和輸出側以用於ESD保護。在一些態樣，電感器510（L1）和電感器520（L2）具有基本上相同的電感。在一些態樣，電感器510（L1）和電感器520（L2）各自具有大於或等於10 nH的電感。將領會，只要電感器510、520兩者針對特定應用皆足夠大（例如，＞10 nH），則電感器510、520兩者不必具有相同的電感。例如，為了維持受保護電路530（例如，帶通濾波器）的效能，電感器的尺寸應當被決定成表現為開路（例如，在操作頻率處為高阻抗，而為了ESD保護目的而具有低阻抗）。
圖6是根據本案的各個態樣的用於ESD保護的電感器的佈局的圖形表示，其在本文中可被稱為ESD電感器。如在圖6中所圖示的，電子裝置600包括在受保護電路530（例如，帶通濾波器）的外部區域中各自佈線並且基本上包圍受保護電路530的電感器510（L1）和電感器520（L2）。電感器510（L1）和電感器520（L2）彼此電磁耦合。為了達成電磁耦合，將電感器510（L1）和電感器520（L2）彼此緊鄰佈線。緊鄰佈線允許電感器510、520更好地電磁耦合。此外，在佈局中以使每個電流異相/在相反方向上流動（如箭頭所圖示的）的方式來配置電感器510（L1）和電感器520（L2）。經由確保電感器510、520在電流在相反方向上流動的情況下耦合，電感器510（L1）和電感器520（L2）對受保護電路530（例如，帶通濾波器）的影響最小。例如，在（出於ESD目的而）維持電感器510（L1）和電感器520（L2）的電感的同時，磁場被抵消。然而，將領會，其他配置可被用於確保電感器510、520是異相的。例如，輸入和輸出可具有在相同方向上流動的電流，但是電感器510、520的匝可被配置為使得電磁場異相。而且，將領會，電感器510、520的各部分可以同相，因此如本文所使用的，異相的第一電感器510和第二電感器520不需要電感器510、520的所有部分異相，但取而代之指示電感器510、520電磁耦合以基本上抵消另一者的磁場。
在所圖示的實例中，電感器510（L1）具有第一電感器510的輸入端，該輸入端繼續到外部部分上的第一繞組部分511，該第一繞組部分511交叉至在該繞組的外中心部分上的第二繞組部分512。第三繞組部分513交叉至該繞組的內中心部分。第四繞組部分514交叉至該繞組的內部部分。第五繞組部分515交叉至該繞組的內中心部分。第六繞組部分516交叉至該繞組的外中心部分。第七繞組部分517交叉至該繞組的外部部分並繼續到電感器510（L1）的輸出端。這種繞組配置導致電感器510（L1）的兩個匝。
同樣，在所圖示的實例中，第二電感器520（L2）繞組具有第二電感器520的輸入端，該輸入端繼續到外部部分上的第一繞組部分521，該第一繞組部分521交叉至該繞組的外中心部分上的第二繞組部分522。第三繞組部分523交叉至該繞組的內中心部分。第四繞組部分524交叉至該繞組的內部部分。第五繞組部分525交叉至該繞組的內中心部分。第六繞組部分526交叉至該繞組的外中心部分。第七繞組部分527交叉至該繞組的外部部分並繼續到電感器520（L2）的輸出端。這種繞組配置導致電感器520（L2）的兩個匝。
如從前面的描述和圖示可以領會的，每個電感器510（L1）和電感器520（L2）的繞組由彼此交叉的各個部分纏繞，並且這改善了電磁耦合。例如，如上所論述的，可以使用厚金屬層（例如，M3 330和M4 340）來形成電感器510（L1）和電感器520（L2），並且交叉部分可使用通孔（例如，370）來製造以改變各層和短跡線以交叉到下一繞組部分。然而，將領會，提供這些圖示僅是為了輔助解釋和為了圖示所揭示的各個態樣而不是對其進行限制。例如，可使用每個電感器510、520的其他繞組佈線配置和匝數。例如，在一些應用中，可以僅使用一匝，而在其他應用中，可以使用多於兩匝或者繞組可以在毗鄰層或任何其他合適配置上彼此同心地佈線（例如，電感器510和電感器520可能不是纏繞式的）以允許緊密耦合。此外，在一些態樣，第一電感器和第二電感器被形成為部分地包圍受保護電路，晶粒上受保護電路可具有兩個以上的埠，並且第一電感器和第二電感器的至少一部分可被同相地佈線而其他部分被異相地佈線，以使得整個繞組配置基本上抵消每個電感器的磁場。本發明所屬領域中具有通常知識者將領會，電路設計考慮（諸如期望電感、可用面積和其他設計因素）可能影響佈局和匝數。
圖7圖示了根據本案的各個態樣的在晶粒的一部分上的電子裝置701的一般電路佈局與在具有晶粒上ESD保護的晶粒的一部分上的電子裝置702的電路佈局的比較。電路710可以是IPD，並且可以具有複數個電感器711和MIM電容器712。電路710可以被配置為帶通濾波器，並且可以具有第一埠716（輸入端）和第二埠718（輸出端）以耦合至晶粒上的其他電路及/或部件。帶通濾波器亦被耦合至接地平面715。同樣，對於裝置702的電路佈局，受保護電路720可以是IPD，並且可以具有複數個電感器721和MIM電容器722。受保護電路720亦可被配置為帶通濾波器，並且可以具有第一埠726（輸入端）和第二埠728（輸出端）。帶通濾波器亦被耦合至接地平面725。然而，除了受保護電路720之外，第一電感器731亦耦合至受保護電路720的第一埠726（輸入端），並且第二電感器732亦耦合至受保護電路720的第二埠728（輸出端）。第一電感器731和第二電感器732亦耦合至接地平面725，該接地平面725提供電流流動的路徑以用於ESD保護。附加地，第一電感器731和第二電感器732以確保電流在每個電感器中將是相反的方式來耦合至受保護電路720和接地平面725的相應埠。第一電感器731和第二電感器732的繞組可以如在前面的圖6的描述中所圖示和更詳細地論述的是纏繞式的。將領會，提供這些圖示僅是為了輔助解釋和為了圖示所揭示的各個態樣而不是對其進行限制。例如，其他電路類型和配置可以由ESD電感器（第一電感器731和第二電感器732）保護，並且電感器的繞組可以不同地佈線。這些是本發明所屬領域中具有通常知識者將認識到的許多設計變型之中的一些實例。
圖8是根據本案的各個態樣的用於電子裝置801的一般電路佈局與具有晶粒上ESD保護的電子裝置802的電路佈局的模擬的比較的圖形圖示。電子裝置801和802的電路佈局分別類似於關於圖7描述的電子裝置701和702的電路佈局。相應地，將不提供各種特徵和細節的再現。曲線圖810圖示了針對兩種設計的插入損耗的比較，其中曲線811用於電子裝置801的原始電路佈局，而曲線812用於電子裝置802的ESD受保護電路佈局。曲線圖820圖示了針對兩種設計的回波損耗的比較，其中曲線821用於裝置801的原始電路佈局，而曲線822用於電子裝置802的ESD受保護電路佈局。可以看出，對於電子裝置801、802的兩種電路佈局，回波損耗大致相同。一些額外諧振由於增加的電感器的增加的佈局圖案而呈現。設計佈局可以針對電子效能而在沒有太多困難的情況下被調整。例如，基於電磁（EM）模擬來對IPD內部的電容器進行調整，可以將抑制帶中的衰減水平降低到可接受水平。
圖9是根據本案的各個態樣的用於ESD保護的電感器的佈局的圖形圖示。如在圖9中所圖示的，以頂部透視圖、底部透視圖和平面視圖圖示電子裝置900。電子裝置900類似於前面圖示和論述的電子裝置600、702和802，因此將不提供所有元件的詳細再現。電子裝置900包括第一電感器910和第二電感器920，它們各自在晶粒901內所佈置的受保護電路930（例如，濾波器）的外部區域中佈線。第一電感器910和第二電感器920基本上包圍保護電路930，這可以包括在所有4個側面上包圍受保護電路，如所圖示的。第一電感器910和第二電感器920亦彼此被緊鄰佈線。此外，如上所論述的，第一電感器910和第二電感器920被配置成使每個電流異相/在相反方向上流動。然而，將領會，其他配置可被用於確保電感器910、920是異相的。
在所圖示的實例中，第一電感器910的繞組耦合至第一埠915，而第二電感器920的繞組耦合至第二埠925。如從前面的描述和圖示可以領會的，第一電感器910和第二電感器920的繞組由彼此交叉的各個部分纏繞，並且這改善了電磁耦合。例如，如所圖示的，第一電感器910和第二電感器920可使用金屬層M4 340來形成。同樣，如所圖示的，受保護電路930的電感器910、920亦形成在M4 340中。交叉部分可以使用通孔（例如370）來改變各層和短跡線以交叉到下一繞組部分來製造。例如，交叉部分940可形成在與第一電感器910和第二電感器920不同的金屬層（例如，M3 330）中。交叉部分940在底部透視圖和平面視圖兩者中圖示。第一電感器910和第二電感器920分別經由M3中的跡線917和927來耦合至受保護電路930。第一電感器910和第二電感器920亦耦合至接地平面950，該接地平面950提供電流流動的路徑以用於ESD保護。附加地，如所圖示的，接地平面950亦可以形成在M3 330及/或M4 340中。然而，將領會，提供這些圖示僅是為了輔助解釋和為了圖示所揭示的各個態樣而不是對其進行限制。例如，可使用每個電感器910、920的其他繞組佈線配置和匝數。例如，可存在多於或少於四個金屬層，並且第一電感器910、第二電感器920和交叉部分940的形成可形成在除了所圖示金屬層之外的其他金屬層上。相應地，本發明所屬領域中具有通常知識者將領會，電路設計考慮（諸如期望電感、可用面積和其他設計因素）可能影響佈局和匝數等。
圖10圖示了示例性通訊系統1000，其中裝置可包括本案的一或多個態樣，例如，如參考前面的描述和相關附圖所描述的。出於圖示目的，圖10圖示三個遠端單元1020、1030和1050以及兩個基地台1040。將認識到，習知無線通訊系統可具有遠多於此的遠端單元和基地台。遠端單元1020、1030和1050分別包括積體電路或其他電子裝置1025、1035和1055，其具有根據如參照前面的揭示所要求或所描述的和在相關附圖中所圖示的所揭示示例性態樣中的一者或多者的帶有晶粒上ESD保護的一或多個晶粒。圖10圖示從基地台1040到遠端單元1020、1030和1050的前向鏈路訊號1080，以及從遠端單元1020、1030和1050到基地台1040的反向鏈路訊號1090。
在圖10中，遠端單元1020被示為行動電話，遠端單元1030被示為可攜式電腦，而遠端單元1050被示為無線區域迴路系統中的固定位置遠端單元。這些在數量和類型兩者態樣皆僅是實例。例如，遠端單元1020、1030和1050可以是以下各項中的一者或其任何組合：行動電話、掌上型個人通訊系統（PCS）單元、可攜式資料單元（諸如，個人資料助理（PDA））、導航設備（諸如啟用GPS的設備）、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元（諸如儀錶讀數裝備）、或者接收或傳送無線訊號的任何其他設備、或者其任何組合。儘管圖10圖示了根據本案的各態樣的遠端單元1020、1030和1050，但本案並不限於所圖示的這些示例性單元。本案的各態樣可以在多個頻率上進行接收或傳送的任何設備中合適地採用。例如，本發明所屬領域中具有通常知識者將領會，本案的各態樣可被納入整合裝置（諸如行動電話）中，該整合裝置納入RF（射頻）通訊以便分隔不同頻率的RF訊號頻帶。
例如，本文揭示的具有晶粒上ESD電感器和受保護電路（例如，帶通濾波器）的晶粒可被納入到可包括以下各項的設備中：音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器、或者機動交通工具中的設備。此外，將領會，本案的各態樣可在多種各樣的設備中使用，並且不限於在本文提供的特定實例。
前面揭示的設備和功能性可被設計和配置在儲存在電腦可讀取媒體上的電腦檔（例如，RTL、GDSII、GERBER等）中。一些或全部此類檔可被提供給基於此類檔來製造設備的製造處理人員。結果得到的產品可包括半導體晶片，其隨後被切割成半導體晶粒並被封裝成半導體晶片。這些晶片隨後可被用在以上描述的設備中。
為了充分圖示本案的設計的各態樣，提出了製造方法。其他製造方法是有可能的，並且提出製造方法僅是為了輔助理解本文揭示的概念。
從前面的內容將領會，存在根據本文揭示的各態樣的用於製造晶粒上ESD保護電感器的各種方法。圖11是根據本文揭示的至少一個態樣的用於製造具有晶粒上ESD保護的電子裝置的方法的流程圖。例如，方塊1102包括製造佈置在晶粒內的具有第一埠和第二埠的受保護電路。方塊1104包括形成佈置在晶粒內的第一電感器，該第一電感器電耦合至第一埠。方塊1106包括形成佈置在晶粒內的第二電感器，該第二電感器電耦合至第二埠，其中第一電感器和第二電感器被緊鄰佈線並且配置成使第一電感器與第二電感器異相。可以使用一般製造製程（諸如鍍銅製程）來形成晶粒上ESD電感器（例如，電感器510、520、731、732、910和920）以及同時形成IPD或其他受保護裝置。從前面的揭示將領會，用於製造本文揭示的各個態樣的額外製程對於本發明所屬領域中具有通常知識者將是顯而易見的，並且在所包括的附圖中將不提供或圖示上述製程的字面再現。
圖12A是根據本案的各態樣的製造製程的各部分的圖示。在第一部分（i）中，提供基板1250（例如，玻璃、矽等），並且在基板1250上形成（例如，經由鍍敷）第一金屬層（M1）1210。在該製程的進一步部分（ii）中，可以沉積（例如，經由化學氣相沉積（CVD）製程）氮化矽（SiN）層1212。在該製程的進一步部分（iii）中，可以在SiN層1212上形成（例如，經由鍍敷）第二金屬層（M2）1220。將領會，可以經由兩個金屬結構（例如，分別形成在第一金屬層1210和第二金屬層1220中）來形成本文所論述的一或多個MIM電容器1204，該兩個金屬結構具有充當電媒體的絕緣層，其可以是如所圖示的SiN層1212或任何其他合適的絕緣材料。該組合結構（例如，第一金屬層1210、第二金屬層1220、SiN層1212和基板1250）可以用第一聚醯亞胺層1252來塗敷，並且可以在第一聚醯亞胺層1252中形成開口以允許通孔形成。在該製程的進一步部分（iv）中，可以在第一聚醯亞胺層1252和在開口（先前所提及的）中形成的通孔1270上形成（例如，經由鍍敷）第三金屬層（M3）1230。通孔1270可以提供第一金屬層1210及/或第二金屬層1220之間的耦合。該組合結構（例如，第一金屬層1210、第二金屬層1220、SiN層1212、第一聚醯亞胺層1252、第三金屬層1230和基板1250）可以用第二聚醯亞胺層1254來塗敷，並且可以在第二聚醯亞胺層1254中形成開口以允許通孔形成。
在該製程的進一步部分（v）中，可以在第二聚醯亞胺層1254和在第二聚醯亞胺層1254中的開口（先前所提及的）中形成的通孔1272上形成（例如，經由鍍敷）第四金屬層（M4）1240。通孔1272可以提供第一金屬層1210、第二金屬層1220、及/或第三金屬層1230之間的耦合。該組合結構（例如，第一金屬層1210、第二金屬層1220、第三金屬層1230、SiN層1212、第一聚醯亞胺層1252、第二聚醯亞胺層1254、和基板1250）可以用第三聚醯亞胺層1256來塗敷，並且可以在第三聚醯亞胺層1256中形成開口以允許UBM形成。
圖12B是根據本案的各態樣的製造製程的各部分的進一步圖示。在該製程的進一步部分（vi）中，UBM 1260可以形成在第三聚醯亞胺層1256中的開口（先前所提及的）中。UBM 1260可以間接經由第四金屬層1240和通孔（例如，1270和1272）來在第四金屬層1240及/或其他金屬層（例如1210、1220及/或1230）中的任一者之間提供耦合。可以在UBM 1260上形成焊料凸塊/焊球1265（或任何其他合適的連接器）以允許連接到外部設備。在該製程的進一步部分（vii）中，可以使基板1250變薄以減小該裝置的整體厚度。例如，基板1250可以是具有1毫米數量級上的原始厚度的玻璃基板（例如，在先前製程部分（vi）中所圖示的），並且在減薄製程之後，玻璃基板可具有100至300微米的數量級上的厚度。附加地，儘管未明確圖示，但是從前面的描述和圖示中可以領會，電感器（例如，L1和L2）的繞組可以從各種金屬層形成。例如，電感器L1和電感器L2可經由使電感器的各個部分彼此交叉而形成為纏繞式電感器。例如，電感器L1的繞組可以至少部分地形成在M3上。可以經由層M3到M4之間的通孔和M4上交叉到M4與M3之間的另一通孔的導電跡線來形成耦合至L1繞組的交叉，以繼續M3上的L1繞組。替換地，電感器L1的繞組可部分地形成在具有與L1繞組耦合的交叉的M3上。可以經由層M3到M4之間的通孔和M4上的交叉導電跡線來形成交叉以繼續M4上的繞組。相應地，將領會，纏繞式電感器可基本上常駐在一個層中或者可以形成在毗鄰層上。然而，將領會，提供這些圖示僅是為了輔助解釋和為了圖示所揭示的各個態樣而不是對其進行限制。將領會，用於製造所揭示的各個態樣的額外製程將被本發明所屬領域中具有通常知識者所認識到。此外，將領會，提供簡化的所圖示配置、材料及/或描述僅是為了輔助解釋本文揭示的各個態樣。相應地，前面的說明性實例和相關聯附圖不應當被解讀為限制本文所揭示和所要求保護的各個態樣。
根據本文揭示的各個態樣，至少一個第一實例態樣包括電子裝置（例如，600、702、802、900等）。電子裝置具有佈置在晶粒內的具有第一埠（例如，501、726、915等）和第二埠（例如，502、728、925等）的受保護電路（例如，530、720、930等）。電耦合至第一埠的第一電感器（例如，510、731、910等）被佈置在晶粒內。電耦合至第二埠的第二電感器（例如，520、732、920等）被佈置在晶粒內。第一電感器和第二電感器被緊鄰佈線並且被配置為使得第一電感器與第二電感器異相。第一電感器和第二電感器兩者皆形成在受保護電路周圍。所揭示的各個態樣提供的各種技術優勢之中，在至少一些態樣，在晶粒正經歷處理的同時，在晶粒上形成的第一電感器和第二電感器的（諸）特徵提供電流流動的一或多條路徑以用於ESD保護，這如本文所論述的減少了晶粒故障並提高了成品率。附加地，經由將電感器異相地捲繞，磁場可被抵消且對受保護電路的電磁干擾被減少。從本文揭示的各個態樣將認識到其他技術優勢，並且這些技術優勢僅作為實例提供並且不應當被解讀為限制本文揭示的各個態樣中的任一者。
各其他態樣可包括在各個實例態樣中所論述的以下特徵中的一者或多者。在實例2中，實例1的電子裝置可以包括具有相同電感或基本上相同電感的第一電感器和第二電感器。在實例3中，實例1或實例2的電子裝置可以包括各自具有大於或等於10nH的電感的第一電感器和第二電感器。在實例4中，前述實例之一的電子裝置可以包括在受保護電路周圍佈線以包圍該受保護電路或基本包圍該受保護電路的第一電感器和第二電感器兩者。在實例5中，前述實例之一的電子裝置包括其中第一電感器和第二電感器兩者皆連接至晶粒中的接地平面。在實例6中，前述實例之一的電子裝置包括其中第一電感器和第二電感器兩者皆以在第一電感器中產生與在第二電感器中產生的電流相反的電流的方式來佈線。在實例7中，前述實例之一的電子裝置包括其中第一電感器和第二電感器各自具有多個匝。在實例8中，實例7的電子裝置包括其中第一電感器和第二電感器的匝是纏繞式的。在實例9中，實例8的電子裝置進一步包括多個交叉部分，這些交叉部分將第一電感器或第二電感器中的至少一者的繞組佈線成不同的繞組路徑以纏繞第一電感器和第二電感器。在實例10中，前述實例之一的電子裝置包括其中受保護電路是主動裝置。在實例7中，前述實例之一的電子裝置包括其中受保護電路是被動裝置。在實例12中，實例11的電子裝置包括其中受保護電路是整合被動裝置。在實例13中，實例12的電子裝置包括其中受保護電路是帶通濾波器。在實例14中，實例13的電子裝置包括其中帶通濾波器具有至少一個電感器和至少一個金屬絕緣體金屬（MIM）電容器。在實例15中，實例14的電子裝置包括其中第一電感器或第二電感器中的至少一者電耦合至該至少一個MIM電容器。在實例16中，前述實例之一的電子裝置包括其中第一埠是輸入端而第二埠是輸出端。在實例17中，前述實例之一的電子裝置包括其中第一電感器和第二電感器是使用晶粒的多層基板中的毗鄰金屬層來形成的。在實例18中，實例17的電子裝置包括其中毗鄰金屬層是厚金屬層。在實例19中，實例18的電子裝置包括其中毗鄰金屬層在厚度上在大約8 um至16 um的範圍中。在實例20中，前述實例之一的電子裝置包括其中該電子裝置被納入從包括以下各項的組中選擇的設備中：音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、物聯網路（IoT）設備、膝上型電腦、伺服器、以及機動交通工具中的設備。
在其他實例態樣，實例21包括一種用於製造電子裝置的方法。該方法包括製造佈置在晶粒內的具有第一埠和第二埠的受保護電路。該方法進一步包括形成佈置在晶粒內且電耦合至第一埠的第一電感器。該方法進一步包括形成佈置在晶粒內且電耦合至第二埠的第二電感器。第一電感器和第二電感器被緊鄰佈線並且配置成使第一電感器與第二電感器異相。第一電感器和第二電感器兩者皆形成在受保護電路周圍。在實例22中，實例21的方法包括其中第一電感器和第二電感器具有相同的電感或基本上相同的電感。在實例23中，實例22的方法包括其中第一電感器和第二電感器各自具有大於或等於10 nH的電感。在實例24中，實例21到23中任一者的方法進一步包括對第一電感器和第二電感器進行佈線以在第一電感器中產生與在第二電感器中的電流相反的電流。在實例25中，實例21到24中任一者的方法包括其中第一電感器和第二電感器各自形成有多個匝。在實例26中，實例21到25中任一者的方法包括其中第一電感器和第二電感器的匝是纏繞式的。在實例27中，實例21到26中任一者的方法進一步包括形成多個交叉部分，以將第一電感器及/或第二電感器的繞組佈線成不同的繞組路徑以纏繞第一電感器和第二電感器。在實例28中，實例21到23中任一者的方法包括其中第一電感器和第二電感器是使用晶粒的多層基板中的毗鄰金屬層來形成的。在實例29中，實例28的方法包括其中毗鄰金屬層是厚金屬層。在實例30中，實例22的方法包括其中毗鄰金屬層在厚度上在大約8 um至16 um的範疇中。
結合本文中所揭示的各實施例描述的方法、序列及/或演算法可直接在硬體中、在由處理器執行的軟體模組中、或在這兩者的組合中體現。軟體模組可常駐在RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、可移除磁碟、CD-ROM或者本領域中所知的任何其他形式的儲存媒體中。示例性儲存媒體耦合至處理器以使得該處理器能從/向該儲存媒體讀寫資訊。在替換方案中，儲存媒體可被整合到處理器。
相應地，本文所揭示的實施例可包括實施用於製造具有含晶粒上ESD保護的一或多個晶粒的各種電子裝置的方法的非瞬態電腦可讀取媒體。相應地，本案不限於所圖示的實例，因為用於執行文字所描述的功能性的任何手段均被本案構想。
儘管前面的揭示圖示各種說明性實施例，但是應當注意，在其中可作出各種變更和修改而不會脫離如所附請求項定義的本案教導的範疇。根據本文中所描述的本案實施例的方法請求項的功能、步驟及/或動作不必按任何特定次序來執行。此外，儘管本案的要素可能是以單數來描述或主張權利的，但是複數亦是已料想了的，除非顯式地聲明瞭限定於單數。
100:整合被動裝置（IPD） 102:電感器 104:電容器 106:損壞 108:MIM電容器 110:損壞區域 201:三工器（TPX） 202:玻璃基板 205:低頻帶電路 206:半導體晶粒 207:中頻帶電路 209:高頻帶電路 211:電感器 213:電感器 215:電容器 217:電容器 232:天線 250:裝置 254:電容器 256:電感器 258:電容器 260:電感器 262:開關 264:開關 300:晶粒 304:MIM電容器 305:晶種層 307:絕緣層 310:金屬層M1 320:金屬層M2 330:金屬層M3 340:金屬層M4 350:玻璃基板 360:凸塊下金屬層（UBM） 365:連接器 370:通孔 404:MIM電容器 430:金屬層M3 440:金屬層M4 450:玻璃基板 465:連接器 501:第一埠 502:第二埠 510:電感器 511:第一繞組部分 512:電感器 513:第三繞組部分 514:第四繞組部分 515:第五繞組部分 516:第六繞組部分 517:第七繞組部分 520:第二電感器 521:第一繞組部分 522:第二繞組部分 523:第三繞組部分 524:第四繞組部分 525:第五繞組部分 526:第六繞組部分 527:第七繞組部分 530:受保護電路 600:電子裝置 701:電子裝置 702:電子裝置 710:電路 711:電感器 712:MIM電容器 715:平面 716:第一埠 718:第二埠 720:受保護電路 721:電感器 722:MIM電容器 725:接地平面 726:第一埠 728:第二埠 731:第一電感器 732:第二電感器 801:電子裝置 802:電子裝置 810:曲線圖 811:曲線 812:曲線 820:曲線圖 821:曲線 822:曲線 900:電子裝置 901:晶粒 910:第一電感器 915:第一埠 917:跡線 920:第二電感器 925:第二埠 927:跡線 930:受保護電路 940:交叉部分 950:接地平面 1000:通訊系統 1020:遠端單元 1025:電子裝置 1030:遠端單元 1035:電子裝置 1040:基地台 1050:遠端單元 1055:電子裝置 1080:前向鏈路訊號 1090:反向鏈路訊號 1102:方塊 1104:方塊 1106:方塊 1204:MIM電容器 1210:第一金屬層 1212:SiN層 1220:第二金屬層 1230:第三金屬層 1240:第四金屬層 1250:基板 1252:第一聚醯亞胺層 1254:第二聚醯亞胺層 1256:第三聚醯亞胺層 1260:UBM 1265:焊料凸塊/焊球 1270:通孔 1272:通孔
呈現附圖以輔助描述本案的各實施例，並且提供這些附圖僅為了圖示所揭示的各個態樣而非對其進行限制。
圖1A是根據本案的各態樣的圖示整合被動裝置的各態樣的圖示。
圖1B是根據本案的各態樣的圖示圖1A的整合被動裝置的一部分的圖示。
圖1C是根據本案的各態樣的圖示金屬絕緣體金屬（MIM）電容器故障的各態樣的圖示。
圖2是圖示根據本案的各態樣的三工器電路的圖示。
圖3是根據本案的各態樣的晶粒的一部分的橫截面的圖示。
圖4是根據本案的各態樣的另一晶粒的橫截面部分的影像的圖示。
圖5是根據本案的各態樣的圖示簡化電路圖的各態樣的圖示。
圖6是根據本案的各態樣的圖示用於ESD保護的電感器的佈局的各態樣的圖示。
圖7是根據本案的各態樣的圖示一般電路佈局與具有晶粒上ESD保護的電路佈局的比較的圖示。
圖8是根據本案的各態樣的圖示一般電路佈局與具有晶粒上ESD保護的電路佈局的效能模擬的比較的圖示。
圖9是根據本案的各態樣的圖示具有晶粒上ESD保護的電路佈局的若干視圖的圖示。
圖10是圖示根據本案的各態樣的示例性通訊系統的圖示。
圖11是圖示根據本發明的態樣的方法的各態樣的流程圖。
圖12A是根據本案的各態樣的製造製程的各部分的圖示。
圖12B是根據本案的各態樣的製造製程的各部分的進一步圖示。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
510:電感器
511:第一繞組部分
512:電感器
513:第三繞組部分
514:第四繞組部分
515:第五繞組部分
516:第六繞組部分
517:第七繞組部分
520:第二電感器
521:第一繞組部分
522:第二繞組部分
523:第三繞組部分
524:第四繞組部分
525:第五繞組部分
526:第六繞組部分
527:第七繞組部分
530:受保護電路
600:電子裝置

Claims (30)

  1. 一種電子裝置，包括： 佈置在一晶粒內的具有一第一埠和一第二埠的一受保護電路； 佈置在該晶粒內的一第一電感器，該第一電感器電耦合至該第一埠；及 佈置在該晶粒內的一第二電感器，該第二電感器電耦合至該第二埠，其中該第一電感器和該第二電感器被緊鄰佈線並且被配置為使得該第一電感器與該第二電感器異相，並且其中該第一電感器和該第二電感器兩者均被形成在該受保護電路周圍。
  2. 如請求項1之電子裝置，其中該第一電感器和該第二電感器具有一基本上相同的電感。
  3. 如請求項1之電子裝置，其中該第一電感器和該第二電感器各自具有大於或等於10 nH的一電感。
  4. 如請求項1之電子裝置，其中該第一電感器和該第二電感器兩者皆在該受保護電路周圍佈線以基本上包圍該受保護電路。
  5. 如請求項1之電子裝置，其中該第一電感器和該第二電感器兩者皆連接至該晶粒中的一接地平面。
  6. 如請求項1之電子裝置，其中該第一電感器和該第二電感器兩者皆以在該第一電感器中產生與該第二電感器中的電流相反的電流的一方式來佈線。
  7. 如請求項1之電子裝置，其中該第一電感器和該第二電感器各自具有多個匝。
  8. 如請求項7之電子裝置，其中該第一電感器和該第二電感器的匝是纏繞式的。
  9. 如請求項8之電子裝置，進一步包括複數個交叉部分，該複數個交叉部分將該第一電感器或該第二電感器中的至少一者的繞組佈線成不同的繞組路徑以纏繞該第一電感器和該第二電感器。
  10. 如請求項1之電子裝置，其中該受保護電路是一主動裝置。
  11. 如請求項1之電子裝置，其中該受保護電路是一被動裝置。
  12. 如請求項11之電子裝置，其中該受保護電路是一整合被動裝置。
  13. 如請求項11之電子裝置，其中該受保護電路是一帶通濾波器。
  14. 如請求項13之電子裝置，其中該帶通濾波器具有至少一個電感器和至少一個金屬絕緣體金屬（MIM）電容器。
  15. 如請求項14之電子裝置，其中該第一電感器或該第二電感器中的至少一者電耦合至該至少一個MIM電容器。
  16. 如請求項1之電子裝置，其中該第一埠是一輸入端，而該第二埠是一輸出端。
  17. 如請求項1之電子裝置，其中該第一電感器和該第二電感器是使用該晶粒的一多層基板中的毗鄰金屬層來形成的。
  18. 如請求項17之電子裝置，其中該毗鄰金屬層是厚金屬層。
  19. 如請求項18之電子裝置，其中該毗鄰金屬層在厚度上在大約8 um至16 um的一範圍中。
  20. 如請求項1之電子裝置，其中該電子裝置被納入從包括以下各項的組中選擇的一設備中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、電腦、一可穿戴設備、一物聯網路（IoT）設備、一膝上型電腦、一伺服器、以及一機動交通工具中的一設備。
  21. 一種用於製造一電子裝置的方法，該方法包括以下步驟： 製造佈置在一晶粒內的具有一第一埠和一第二埠的一受保護電路； 形成佈置在該晶粒內的一第一電感器，該第一電感器電耦合至該第一埠；及 形成佈置在該晶粒內的一第二電感器，該第二電感器電耦合至該第二埠，其中該第一電感器和該第二電感器被緊鄰佈線並且配置成使該第一電感器與該第二電感器異相，其中該第一電感器和該第二電感器兩者均被形成在該受保護電路周圍。
  22. 如請求項21之方法，其中該第一電感器和該第二電感器具有基本上相同的電感。
  23. 如請求項22之方法，其中該第一電感器和該第二電感器各自具有大於或等於10 nH的一電感。
  24. 如請求項21之方法，進一步包括以下步驟： 將該第一電感器和該第二電感器進行佈線以在該第一電感器中產生與該第二電感器中的電流相反的電流。
  25. 如請求項21之方法，其中該第一電感器和該第二電感器各自形成有多個匝。
  26. 如請求項25之方法，其中該第一電感器和該第二電感器的匝是纏繞式的。
  27. 如請求項26之方法，進一步包括以下步驟： 形成複數個交叉部分以將該第一電感器及/或該第二電感器的繞組佈線成不同的繞組路徑以纏繞該第一電感器和該第二電感器。
  28. 如請求項21之方法，其中該第一電感器和該第二電感器是使用該晶粒的一多層基板中的毗鄰金屬層來形成的。
  29. 如請求項28之方法，其中該毗鄰金屬層是厚金屬層。
  30. 如請求項29之方法，其中該毗鄰金屬層在厚度上在大約8 um至16 um的一範圍中。
TW109127352A 2019-08-22 2020-08-12 晶粒上靜電放電保護 TW202129902A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962890467P 2019-08-22 2019-08-22
US62/890,467 2019-08-22
US16/990,418 2020-08-11
US16/990,418 US20210057404A1 (en) 2019-08-22 2020-08-11 On-die electrostatic discharge protection

Publications (1)

Publication Number Publication Date
TW202129902A true TW202129902A (zh) 2021-08-01

Family

ID=74645943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109127352A TW202129902A (zh) 2019-08-22 2020-08-12 晶粒上靜電放電保護

Country Status (5)

Country Link
US (1) US20210057404A1 (zh)
EP (1) EP4018475A1 (zh)
CN (1) CN114270512A (zh)
TW (1) TW202129902A (zh)
WO (1) WO2021034575A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116368948A (zh) * 2021-10-29 2023-06-30 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597227B1 (en) * 2000-01-21 2003-07-22 Atheros Communications, Inc. System for providing electrostatic discharge protection for high-speed integrated circuits
CN1157742C (zh) * 2001-03-30 2004-07-14 电子科技大学 一种高频e型、i型薄膜变压器及其制备方法
US7005939B2 (en) * 2003-02-07 2006-02-28 Rambus Inc. Input/output circuit with on-chip inductor to reduce parasitic capacitance
TWI314329B (en) * 2006-08-16 2009-09-01 Realtek Semiconductor Corp On-chip transformer balun
US7820520B2 (en) * 2007-03-22 2010-10-26 Freescale Semiconductor, Inc. Semiconductor device with capacitor and/or inductor and method of making
KR100882131B1 (ko) * 2007-08-20 2009-02-06 삼성전기주식회사 집적형 수동 소자
US7679473B2 (en) * 2008-01-15 2010-03-16 California Micro Devices Low pass filter incorporating coupled inductors to enhance stop band attenuation
TWI400995B (zh) * 2010-01-27 2013-07-01 Univ Nat Taiwan 帶通濾波式靜電放電防護電路
US8552812B2 (en) * 2010-12-09 2013-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Transformer with bypass capacitor
US9460840B2 (en) * 2011-03-03 2016-10-04 Skyworks Solutions, Inc. Seal ring inductor and method of forming the same
JP5828768B2 (ja) * 2012-01-05 2015-12-09 パナソニック株式会社 保護回路
US9001031B2 (en) * 2012-07-30 2015-04-07 Qualcomm Mems Technologies, Inc. Complex passive design with special via implementation
JP2016171163A (ja) * 2015-03-12 2016-09-23 ルネサスエレクトロニクス株式会社 半導体集積回路、通信モジュール、及びスマートメータ
US20180069396A1 (en) * 2016-09-08 2018-03-08 Nexperia B.V. Inductive coupling for electrostatic discharge
WO2018173522A1 (ja) * 2017-03-22 2018-09-27 株式会社村田製作所 薄膜ｅｓｄ保護デバイス
US10498139B2 (en) * 2017-09-01 2019-12-03 Qualcomm Incorporated T-coil design with optimized magnetic coupling coefficient for improving bandwidth extension
WO2019059898A1 (en) * 2017-09-20 2019-03-28 Intel Corporation PERIPHERAL INDUCERS

Also Published As

Publication number Publication date
US20210057404A1 (en) 2021-02-25
WO2021034575A1 (en) 2021-02-25
EP4018475A1 (en) 2022-06-29
CN114270512A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
JP6247308B2 (ja) 半導体デバイス上のハイブリッド変圧器構造
JP3792635B2 (ja) 電子装置
US7859383B2 (en) Spiral inductor with multi-trace structure
US7808752B2 (en) Integrated passive filter incorporating inductors and ESD protectors
US10756032B2 (en) Seal ring inductor and method of forming the same
US20130207745A1 (en) 3d rf l-c filters using through glass vias
US11348887B2 (en) Radio-frequency module and communication device
CN205081096U (zh) Esd保护器件
US11336251B2 (en) Device with 3D inductor and magnetic core in substrate
KR20100032909A (ko) 후면 수동 디바이스 집적을 이용하는 반도체 다이
CN205508776U (zh) 半导体装置
JP2002305246A (ja) インダクタンス素子並びに半導体装置
TW202129902A (zh) 晶粒上靜電放電保護
US20200091094A1 (en) Integrated filter technology with embedded devices
US11430797B2 (en) Package embedded programmable resistor for voltage droop mitigation
US11190161B2 (en) Filter device
TW202324918A (zh) 高諧波效能射頻濾波器
TW202111743A (zh) 包含用於信號洩漏減少之電感耦合器之基板
JP4328761B2 (ja) 電子装置
US20240204039A1 (en) Device having an in-substrate inductor and method for making the inductor
CN117013977A (zh) 一种芯片封装阻抗匹配结构