CN209266387U - 薄膜esd保护器件 - Google Patents

薄膜esd保护器件 Download PDF

Info

Publication number
CN209266387U
CN209266387U CN201890000246.0U CN201890000246U CN209266387U CN 209266387 U CN209266387 U CN 209266387U CN 201890000246 U CN201890000246 U CN 201890000246U CN 209266387 U CN209266387 U CN 209266387U
Authority
CN
China
Prior art keywords
mentioned
electrode
input
protective device
esd protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201890000246.0U
Other languages
English (en)
Inventor
深堀奏子
坂井宣夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN209266387U publication Critical patent/CN209266387U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

薄膜ESD保护器件(101)具备：至少在第一主面(PS1)侧具有低电阻部的半导体基板(21)；形成在半导体基板(21)的第一主面(PS1)的绝缘体层(TL)；形成在绝缘体层(TL)的表面的第一输入输出电极(P1)、第二输入输出电极(P2)以及接地电极(GP)；形成在第一主面(PS1)侧的二极管元件(D1)；以及形成在第一主面(PS1)侧的电容器元件(C1)。二极管元件(D1)的第一端与第一输入输出电极(P1)连接，第二端与接地电极(GP)连接。电容器元件(C1)的第三端与第二输入输出电极(P2)连接，第四端与接地电极(GP)连接。二极管元件(D1)的第二端以及电容器元件(C1)的第四端经由低电阻部(半导体基板(21))与接地电极(GP)连接。

Description

薄膜ESD保护器件
技术领域
本实用新型涉及具有ESD保护功能的薄膜ESD保护器件，特别是涉及具备二极管和电容器的薄膜ESD保护器件。
背景技术
以往，为了防止由ESD(Electro－Static Discharge；静电放电)造成的电子设备的损伤、误工作等而利用各种ESD保护电路。ESD保护电路是使ESD释放到地线等来保护后级的电子电路免受ESD影响的电路，例如被配置在信号线路与地(接地)之间。
例如，在专利文献1中公开了一种为了ESD保护对策而在天线端子的附近设置了具有ESD保护功能的滤波电路的电子设备。
专利文献1:日本特开2008－54055号公报
然而，若为了构成专利文献1所示那样的具有ESD保护功能的电路而将多个分立部件配置于安装基板上，则存在安装面积变大这个问题。另外，由于在安装基板形成用于连接分立部件的布线，所以布线长度变长，由此寄生电感变大，也有可能无法获得所需的特性。
实用新型内容
本实用新型的目的在于，提供一种能抑制电特性的变动、且能够降低所需要的安装面积的小型的薄膜ESD保护器件。
(1)本实用新型的薄膜ESD保护器件的特征在于，具备：
半导体基板，至少在上述第一主面侧具有低电阻部；
绝缘体层，形成在上述半导体基板的上述第一主面；
第一输入输出电极、第二输入输出电极以及接地电极，形成在上述绝缘体层的表面；
二极管元件，形成在上述第一主面侧，并具有与上述第一输入输出电极电连接的第一端、以及与上述接地电极电连接的第二端；以及
电容器元件，形成在上述第一主面侧，并具有与上述第二输入输出电极电连接的第三端、以及与上述接地电极电连接的第四端，
上述二极管元件的上述第二端、以及上述电容器元件的上述第四端经由上述低电阻部与上述接地电极电连接。
在该结构中，二极管元件与电容器元件一体形成。因此，与将作为分立部件的片式二极管以及片式电容器搭载于安装基板等的情况相比，能够减少电路结构所需的安装面积。另外，根据该结构，与将分立部件搭载于安装基板等的情况相比，能够缩短形成于薄膜ESD保护器件的各元件间的布线长度。因此，能够减小各元件间的布线中的导体电阻、寄生电感，能够实现ESD抑制电压低、响应性高的薄膜ESD保护器件。
另外，在该结构中，由于无需另外形成将二极管元件的第二端和电容器元件的第四端连接的布线，所以可减少制造工序的工时，能够低成本化。
(2)在上述(1)中，优选上述半导体基板整体为上述低电阻部。根据该结构，由于无需在半导体基板另外形成低电阻部，所以可减少制造工序的工时，能够低成本化。另外，根据该结构，由于与接地电极电连接的低电阻部作为比较大的接地电极发挥作用，所以接地电位稳定。
(3)在上述(1)或者(2)中，优选上述二极管元件具有阳极电极以及阴极电极，上述电容器元件具有第一电容器电极以及第二电容器电极，上述低电阻部是上述阴极电极或者上述阳极电极、以及上述第二电容器电极。根据该结构，由于无需形成阴极电极以及第二电容器电极，所以可减少制造工序的工时，能够低成本化。
(4)在上述(1)或者(2)中，优选上述二极管元件具有阳极电极以及阴极电极，上述电容器元件具有第一电容器电极以及第二电容器电极，上述二极管元件的上述阳极电极或者上述阴极电极与上述第一电容器电极或者上述第二电容器电极为相同的材料。在该结构中，能够以相同工序同时形成二极管电极以及第一电容器电极。因此，可减少制造工序的工时，能够低成本化。
(5)在上述(1)或者(2)中，优选上述二极管元件具有阳极电极以及阴极电极，上述电容器元件具有第一电容器电极、第二电容器电极以及电介质层，上述绝缘体层与上述电介质层为相同材料。在该结构中，能够以相同工序同时形成绝缘体层以及电介质层。因此，可减少制造工序的工时，能够低成本化。
(6)在上述(1)～(5)的任意一个中，优选由上述半导体基板以及上述绝缘体层构成层叠体，在俯视观察上述第一主面时，上述层叠体是具有相互对置的第一边以及第二边的矩形，上述第一输入输出电极以及第二输入输出电极被配置在上述第一边附近，上述接地电极被配置在上述第二边附近。根据该结构，无需在与第一主面平行的面方向引绕长的布线，能够以最短距离将各元件和各电极(第一输入输出电极、第二输入输出电极以及接地电极)连接。因此，能够减小各元件与各电极之间的布线中的导体电阻、寄生电感。
(7)在上述(1)～(6)的任意一个中，优选在俯视观察上述第一主面时，上述接地电极被配置在上述第一输入输出电极与上述第二输入输出电极之间。根据该结构，对施加到一个输入输出电极侧的ESD而言，由于能够抑制ESD主要经由低电阻部流到另一方的输入输出电极侧，所以能够提高第一输入输出电极P1和第二输入输出电极P2之间的针对ESD的隔离性。
(8)在上述(1)～(7)的任意一个中，优选在俯视观察上述第一主面时，上述第一输入输出电极与上述接地电极之间的距离、上述第二输入输出电极与上述接地电极之间的距离相等。在各输入输出电极与接地电极GP之间的距离不同的情况下，各输入输出电极与接地电极之间的动态电阻会产生偏差。而根据该结构，可抑制各输入输出电极与接地电极之间的动态电阻值的偏差，结果，能够抑制各输入输出电极与接地电极间的ESD抑制电压的偏差。
(9)在上述(1)～(8)的任意一个中，可以还具备电感器元件，上述电感器元件形成在上述绝缘体层，并具有与上述第一输入输出电极电连接的第五端、以及与上述第二输入输出电极电连接的第六端。根据该结构，二极管元件、电容器元件以及电感器元件一体形成。因此，与将作为分立部件的片式电感器搭载于安装基板等的情况相比，能够减少电路构成所需的安装面积。另外，根据该结构，与将分立部件搭载于安装基板等的情况相比，能够缩短电感器元件与二极管元件之间的布线长度、以及电感器元件与电容器元件之间的布线长度。因此，能够减小电感器元件与二极管元件之间的布线、以及电感器元件与电容器元件之间的布线中的导体电阻、寄生电感。
(10)在上述(9)中，优选上述绝缘体层至少在一部分具有磁性体，上述电感器元件包括上述磁性体、以及形成于上述绝缘体层的线圈导体而构成。根据该结构，能够获得在磁性体高的导磁率的作用下即使是较少的匝数也具有规定的电感值的电感器元件。
(11)在上述(10)中，优选上述磁性体至少一部分被配置在上述线圈导体与上述低电阻部之间。在该结构中，由于在线圈导体与低电阻部之间夹设有磁性体，所以通过磁性体的磁屏蔽效果，能够抑制来自电感器元件的磁场辐射到低电阻部。因此，低电阻部和电感器元件的隔离性提高，能够抑制低电阻部中的涡流的产生。
(12)在上述(9)～(11)的任意一个中，可以由上述电容器元件和上述电感器元件构成低通滤波器。
根据本实用新型，能够实现电特性的变动被抑制、且能够减小所需要的安装面积的小型的薄膜ESD保护器件。
附图说明
图1(A)是第一实施方式所涉及的薄膜ESD保护器件101的立体图，图1(B)是薄膜ESD保护器件101的主视图。
图2(A)是薄膜ESD保护器件101的仰视图，图2(B)是图1(B)中的A－A剖视图。
图3是图2(A)中的B－B剖视图。
图4(A)是图2(A)中的C－C剖视图，图4(B)是图2(A)中的D－D剖视图。
图5是薄膜ESD保护器件101的电路图。
图6(A)是第二实施方式所涉及的薄膜ESD保护器件102的立体图，图6(B)是薄膜ESD保护器件102的主视图。
图7(A)是薄膜ESD保护器件102的仰视图，图7(B)是图6(B)中的E－E剖视图。
图8(A)是图7(A)中的F－F剖视图，图8(B)是图7(A)中的G－G剖视图。
图9(A)是第三实施方式所涉及的薄膜ESD保护器件103的立体图，图9(B)是薄膜ESD保护器件103的仰视图。
图10(A)是第四实施方式所涉及的薄膜ESD保护器件104的立体图，图10(B)是薄膜ESD保护器件104的仰视图。
图11(A)是图10(B)中的H－H剖视图，图11(B)是图10(B)中的J－J剖视图。
图12是薄膜ESD保护器件104的电路图。
图13是第五实施方式所涉及的薄膜ESD保护器件的仰视图。
图14是薄膜ESD保护器件105的电路图。
图15是作为比较例的第四实施方式所涉及的薄膜ESD保护器件104的仰视图。
图16是第六实施方式所涉及的薄膜ESD保护器件106的仰视图。
图17(A)是作为比较例的薄膜ESD保护器件106A的俯视图，图17(B)是薄膜ESD保护器件106A的电路图。
图18是示出薄膜ESD保护器件106A的各输入输出电极与接地电极间的V－I特性的图。
具体实施方式
以下，参照图并举出几个具体的例子来示出用于实施本实用新型的多个方式。在各图中，对同一部位标注同一符号。考虑了要点的说明或理解的容易性，方便起见，将实施方式分开来表示，但能够进行不同的实施方式中示出的结构的部分置换或组合。在第二实施方式以后，省略对与第一实施方式共同的事项的描述，仅对不同点进行说明。特别是关于由同样的结构实现的同样的作用效果，将不在每个实施方式中逐次提及。
《第一实施方式》
图1(A)是第一实施方式所涉及的薄膜ESD保护器件101的立体图，图1(B)是薄膜ESD保护器件101的主视图。图2(A)是薄膜ESD保护器件101的仰视图，图2(B)是图1(B)中的A－A剖视图。图3是图2(A)中的B－B剖视图。图4(A)是图2(A)中的C－C剖视图，图4(B)是图2(A)中的D－D剖视图。
薄膜ESD保护器件101具备半导体基板21、绝缘体层TL、第一输入输出电极P1、第二输入输出电极P2、接地电极GP、二极管元件D1、电容器元件C1以及电感器元件L1等。
半导体基板21是具有相互对置的第一主面PS1以及第二主面PS2的直六面体，至少在第一主面PS1侧具有低电阻部。半导体基板21例如是低电阻Si基板。因此，在本实施方式中，半导体基板21整体是本实用新型中的“低电阻部”。
其中，本实用新型中的“低电阻”是指平均的电阻率小于1.0[Ω·cm]的电阻。
另外，如图3、图4(A)以及图4(B)等所示，在半导体基板21的第一主面PS1侧形成有第一电容器电极C11、电介质层13、n型半导体层51、p型半导体层41、二极管电极61、导体71、线圈导体L11、L12以及层间连接导体V11、V12、V13、V14、V15、V31等。第一电容器电极C11、二极管电极61、62以及导体71例如是Al膜。电介质层13例如是SiO2膜。线圈导体L11、L12例如是Cu等的导体图案。
绝缘体层TL是在半导体基板21的第一主面PS1通过薄膜工序而形成的绝缘体层。绝缘体层TL由第一绝缘体层11、第二绝缘体层12以及保护层1构成。如图3等所示，第一绝缘体层11形成在半导体基板21的第一主面PS1，第二绝缘体层12形成在第一绝缘体层11的表面，保护层1形成在第二绝缘体层12的表面。第一绝缘体层11例如是SiO2膜，第二绝缘体层12以及保护层1例如是聚酰亚胺(PI)树脂、环氧(EP)树脂，或者聚苯并噁唑(PBO)树脂等。
在本实施方式中，由这些半导体基板21以及绝缘体层TL构成层叠体10A。层叠体10A是具有第一面S1以及第二面S2的大致直六面体。另外，在俯视第一主面PS1以及第二主面PS2(从Z轴方向观察)时，层叠体10A是具有相互对置的第一边以及第二边(例如，图2(A)中的层叠体10A的左边以及右边)的矩形。
第一输入输出电极P1、第二输入输出电极P2以及接地电极GP是用于安装于安装基板等的LGA(Land Grid Array：触点阵列)形端子，在绝缘体层TL的表面(层叠体10A的第一面S1)形成为矩形的岛状。第一输入输出电极P1、第二输入输出电极P2以及接地电极GP例如是通过对形成于第二绝缘体层12的表面的Cu的导体图案形成了Ni－Au等镀覆膜而成的导体。
在本实施方式中，第一输入输出电极P1以及第二输入输出电极P2被配置在第一边(图2(A)中的层叠体10A的左边)附近，接地电极GP被配置在第二边(图2(A)中的层叠体10A的右边)附近。
二极管元件D1形成在半导体基板21的第一主面PS1侧，包括n型半导体层51、p型半导体层41以及二极管电极61而构成。具体而言，如图3以及图4(A)所示，在半导体基板21的第一主面PS1形成有n型半导体层51，在n型半导体层51的表面(第一主面PS1)配置有p型半导体层41。n型半导体层51以及p型半导体层41例如通过气相生长法(CVD)法而形成。另外，在该p型半导体层41的表面形成有二极管电极61。这样，二极管元件D1是pn结二极管，具有齐纳特性。因此，作为ESD保护元件发挥作用。
其中，在本实施方式中，二极管电极61相当于本实用新型中的“阳极电极”，半导体基板21(低电阻部)相当于本实用新型中的“阴极电极”。
二极管元件D1的第一端(二极管电极61)经由层间连接导体V11、V13与第一输入输出电极P1以及线圈导体L11电连接。另外，二极管元件D1的第二端(半导体基板21中的与n型半导体层51相接的部分)经由低电阻部(半导体基板21)、导体71以及层间连接导体V15与接地电极GP连接。即，低电阻部(半导体基板21)为接地电位。
其中，本实用新型中的“电连接”是指直接或者间接连接而导通。
电容器元件C1形成在半导体基板21的第一主面PS1侧，包括第一电容器电极C11、第二电容器电极以及电介质层13而构成。如图4(A)所示，在半导体基板21的第一主面PS1依次层叠有电介质层13以及第一电容器电极C11。
其中，在本实施方式中，半导体基板21(低电阻部)相当于本实用新型中的“第二电容器电极”。
电容器元件C1的第三端(第一电容器电极C11)经由层间连接导体V12、V14与第二输入输出电极P2电连接。电容器元件C1的第四端(半导体基板21中的与电介质层13相接的部分)经由低电阻部(半导体基板21)、导体71以及层间连接导体V15与接地电极GP电连接。
如图2(A)以及图4(A)等所示，在从Z轴方向观察时，二极管元件D1与电容器元件C1不重叠。另外，二极管元件D1的第二端(半导体基板21中的与n型半导体层51相接的部分)、和电容器元件C1的第四端(半导体基板21中的与电介质层13相接的部分)经由低电阻部(半导体基板21)而电连接。
电感器元件L1形成在半导体基板21的第一主面PS1侧，包括线圈导体L11、L12以及层间连接导体V31而构成。电感器元件L1是在Z轴方向具有卷绕轴的线圈。如图2(B)、图4(A)以及图4(B)等所示，线圈导体L11是在第二绝缘体层12的内部形成的约3.5匝的矩形螺旋状的导体。线圈导体L12是在第一绝缘体层11的表面形成的约3.5匝的矩形螺旋状的导体。线圈导体L11的一端经由层间连接导体V31与线圈导体L12的一端连接。
如图3以及图4(A)等所示，电感器元件L1的第五端(线圈导体L11的另一端)经由层间连接导体V11与第一输入输出电极P1电连接。电感器元件L1的第六端(线圈导体L12的另一端)经由层间连接导体V12与第二输入输出电极P2电连接。
如图2(A)、图2(B)、图3以及图4(A)等所示，电感器元件L1没有配置在与二极管元件D1以及电容器元件C1相同的平面上(XY平面上)，与二极管元件D1以及电容器元件C1相比更远离低电阻部(半导体基板21)而配置。另外，在从Z轴方向观察时，电感器元件L1与二极管元件D1以及电容器元件C1重叠。
图5是薄膜ESD保护器件101的电路图。
薄膜ESD保护器件101是电感器元件L1连接在第一输入输出电极P1与第二输入输出电极P2之间、二极管元件D1连接在第一输入输出电极P1与接地电极GP之间、电容器元件C1连接在第二输入输出电极P2与接地电极GP之间的电路。
二极管元件D1的第一端E1与第一输入输出电极P1电连接，二极管元件D1的第二端E2与接地电极GP电连接。电容器元件C1的第三端E3与第二输入输出电极P2电连接，电容器元件C1的第四端E4与接地电极GP电连接。电感器元件L1的第五端E5与第一输入输出电极P1以及二极管元件D1的第一端电连接，电感器元件L1的第六端E6与第二输入输出电极P2以及电容器元件C1的第三端E3电连接。
这样，在薄膜ESD保护器件101中，由二极管元件D1、电感器元件L1以及电容器元件C1构成带ESD保护功能的低通滤波器。
根据薄膜ESD保护器件101，起到如下那样的效果。
(a)在薄膜ESD保护器件101中，二极管元件D1、电容器元件C1以及电感器元件L1一体形成。因此，与将作为分立部件的片式二极管、片式电容器以及片式电感器搭载于安装基板等的情况相比，能够减少电路构成所需的安装面积。另外，根据该结构，与将分立部件搭载于安装基板等的情况相比，能够缩短各元件间(例如，电感器元件L1与二极管元件D1之间、电感器元件L1与电容器元件C1之间)的布线长度。因此，能够减小各元件间的布线中的导体电阻、寄生电感，能够实现ESD抑制电压低、响应性高的薄膜ESD保护器件。
(b)另外，在薄膜ESD保护器件101中，二极管元件的第二端(半导体基板21中的与n型半导体层51相接的部分)和电容器元件C1的第四端(半导体基板21中的与电介质层13相接的部分)经由低电阻部(半导体基板21)而电连接。在该结构中，由于无需另外形成将二极管元件D1的第二端和电容器元件C1的第四端连接的布线，所以可减少制造工序的工时，能够实现低成本化。
(c)在薄膜ESD保护器件101中，低电阻部(半导体基板21)作为阴极电极以及第二电容器电极发挥作用。根据该结构，由于无需形成阴极电极以及第二电容器电极，所以可减少制造工序的工时，能够低成本化。
(d)另外，在薄膜ESD保护器件101中，半导体基板21整体为低电阻部。根据该结构，由于无需在半导体基板21另外形成低电阻部，所以可减少制造工序的工时，能够低成本化。另外，根据该结构，由于与接地电极GP电连接的低电阻部(半导体基板21整体)作为比较大的接地电极发挥作用，所以接地电位稳定。并且，在低电阻部(半导体基板21整体)作为第二电容器电极发挥作用的情况下，由于在平坦性高的半导体基板21的表面形成第一电容器电极C11，所以能够降低因电容器电极的凹凸、电容器电极彼此的形成位置偏移引起的电容的变化、短路的可能性。
(e)在薄膜ESD保护器件101中，电感器元件L1没有被配置在与二极管元件D1以及电容器元件C1相同的层(XY平面上)。因此，与将电感器元件L1配置在与二极管元件D1以及电容器元件C1相同的层的情况相比，能够减少薄膜ESD保护器件的安装面积(特别是平面上的面积)。
(f)另外，在薄膜ESD保护器件101中，与二极管元件D1以及电容器元件C1相比远离低电阻部(半导体基板21)来配置电感器元件L1。涡流容易流向低电阻部(半导体基板21)。因此，根据该结构，与相比于二极管元件D1以及电容器元件C1接近低电阻部(半导体基板21)来配置电感器元件L1的情况相比，能够构成Q值高、涡流损失少的电感器元件。
(g)此外，在薄膜ESD保护器件101中，二极管元件D1以及电容器元件C1都被配置在半导体基板21的第一主面PS1侧，在从Z轴方向观察时不重叠。假设若在二极管元件D1上重叠配置电容器元件C1，则难以确保构成电容器元件C1的电容器电极的平坦性。因此，根据该结构，能够降低因电容器电极的凹凸引起的电容的变化、短路的可能性。
(h)在本实施方式中，当从Z轴方向观察时，层叠体10A是具有相互对置的第一边以及第二边的矩形，第一输入输出电极P1以及第二输入输出电极P2被配置在第一边附近，接地电极GP被配置在第二边附近。根据该结构，无需在与第一主面PS1以及第二主面PS2平行的面方向(例如，X轴方向或者Y轴方向)引绕长的布线，能够以最短距离将各元件(电感器元件L1、二极管元件D1以及电容器元件C1)与电极连接。因此，能够减小各元件与电极之间的布线中的导体电阻、寄生电感。
(i)另外，在薄膜ESD保护器件101中，二极管元件D1的阳极电极(二极管电极61)和第一电容器电极C11为相同材料(Al)。在该结构中，能够以相同工序同时形成二极管电极61以及第一电容器电极C11。因此，可减少制造工序的工时，能够低成本化。
另外，在薄膜ESD保护器件101中，夹在第一电容器电极C11与第二电容器电极(半导体基板21)之间的电介质层13是作为顺电体的SiO2。因此，根据该结构，与电介质层13使用强电介质的情况相比，能够构成抑制了温度变化所造成的电容的变化的电容器元件。
(j)并且，在薄膜ESD保护器件101中，第一绝缘体层11(绝缘体层TL)与电介质层13为相同的材料。在该结构中，能够以相同工序同时形成第一绝缘体层11(绝缘体层TL)以及电介质层13。因此，可减少制造工序的工时，能够低成本化。
此外，本实施方式所涉及的薄膜ESD保护器件101例如通过如下的工序来制造。
(1)首先，准备具有第一主面PS1的半导体基板21。半导体基板21例如是低电阻Si基板。
(2)接下来，在半导体基板21的第一主面PS1形成二极管元件D1。具体而言，首先通过气相生长法(CVD)在半导体基板21的第一主面PS1(低电阻部)对n型半导体层51进行图案化(成膜)后，通过气相生长法(CVD)在n型半导体层51的表面对p型半导体层41进行图案化(成膜)。之后，在p型半导体层41的表面形成二极管电极61。二极管电极61例如是Al膜。
这样一来，将包括n型半导体层51、p型半导体层41以及二极管电极61而构成的二极管元件D1形成于半导体基板21的第一主面PS1。
(3)另外，在半导体基板21的第一主面PS1(低电阻部中的没有形成n型半导体层51的部分)形成电容器元件C1。具体而言，首先在半导体基板21的第一主面PS1(低电阻部)形成电介质层13。接下来，在电介质层13的表面形成第一电容器电极C11。第一电容器电极C11例如是Al膜。电介质层13例如是SiO2膜。
这样一来，将包括第一电容器电极C11、电介质层13、低电阻部(半导体基板21)而构成的电容器元件C1形成于半导体基板21的第一主面PS1。
此外，二极管电极61以及第一电容器电极C11可以以同工序同时形成。该情况下，可减少制造工序的工时，能够低成本化。
(4)接下来，在半导体基板21的第一主面PS1形成第一绝缘体层11。具体而言，在半导体基板21的第一主面PS1通过气相生长法(CVD)将第一绝缘体层11形成到至少埋设n型半导体层51、p型半导体层41、二极管电极61、第一电容器电极C11以及电介质层13的高度为止。第一绝缘体层11例如是SiO2膜。
此外，第一绝缘体层11以及电介质层13可以以相同工序同时形成。该情况下，可减少制造工序的工时，能够低成本化。
之后，在第一绝缘体层11形成层间连接导体V14。具体而言，在通过蚀刻等在第一绝缘体层11形成了孔后，通过离子化溅射法等来形成层间连接导体V14。
(5)接下来，在第二绝缘体层12形成电感器元件L1。具体而言，在第一绝缘体层11的表面形成了线圈导体L12后，涂覆树脂。接下来，在通过蚀刻在树脂形成了孔后，通过离子化溅射法等来形成层间连接导体V13、V31。另外，在固化的树脂的表面形成了线圈导体L11后，进而涂覆树脂。
这样，形成第二绝缘体层12。另外，这样一来将包括线圈导体L11、L12以及层间连接导体V31而构成的电感器元件L1形成于第二绝缘体层12(绝缘体层TL)。第二绝缘体层12例如是聚酰亚胺(PI)树脂、环氧(EP)树脂或者聚苯并噁唑(PBO)树脂等。
(6)接下来，形成层间连接导体V11、V12、V15。具体而言，在通过蚀刻等在第二绝缘体层12形成了孔后，通过离子化溅射法等来形成层间连接导体V11、V12。另外，在通过蚀刻等在第一绝缘体层11以及第二绝缘体层12形成了孔后，通过离子化溅射法等来形成层间连接导体V15。
(7)接下来，在第二绝缘体层12的表面形成第一输入输出电极P1、第二输入输出电极P2以及接地电极GP。第一输入输出电极P1、第二输入输出电极P2以及接地电极GP例如是通过对形成于第二绝缘体层12的表面的Cu的导体图案形成了Ni－Au等镀覆膜而成的导体。
(8)接下来，在第二绝缘体层12的表面形成保护层1。在保护层1中，在与第一输入输出电极P1、第二输入输出电极P2以及接地电极GP对应的位置形成开口。因此，即使在第二绝缘体层12的表面形成保护层1，第一输入输出电极P1、第二输入输出电极P2以及接地电极GP也从保护层1的表面露出。保护层1例如是聚酰亚胺(PI)树脂、环氧(EP)树脂或者聚苯并噁唑(PBO)树脂等。
(9)最后进行切割，从晶圆分离成各个薄膜ESD保护器件101单位(单片)。
《第二实施方式》
在第二实施方式中，示出绝缘体层具有磁性体的例子。
图6(A)是第二实施方式所涉及的薄膜ESD保护器件102的立体图，图6(B)是薄膜ESD保护器件102的主视图。图7(A)是薄膜ESD保护器件102的仰视图，图7(B)是图6(B)中的E－E剖视图。图8(A)是图7(A)中的F－F剖视图，图8(B)是图7(A)中的G－G剖视图。
对于薄膜ESD保护器件102而言，半导体基板的结构和二极管元件的结构与第一实施方式所涉及的薄膜ESD保护器件101不同。另外，对于薄膜ESD保护器件102而言，电感器元件L1的结构与薄膜ESD保护器件101不同。其它的结构实际上与薄膜ESD保护器件101相同。
以下，对与第一实施方式所涉及的薄膜ESD保护器件101不同的部分进行说明。
本实施方式所涉及的半导体基板22在第一主面PS1侧形成有n型半导体层51。除此以外的结构与在第一实施方式中说明的半导体基板21相同。在本实施方式中，半导体基板22中的n型半导体层51以外的部分是本实用新型中的“低电阻部”。
本实施方式所涉及的二极管元件D2形成在半导体基板21的第一主面PS1侧，包括n型半导体层52、p型半导体层41以及二极管电极61而构成。具体而言，如图8(A)等所示，在半导体基板21的第一主面PS1侧形成有规定深度的n型半导体层52(n型阱)。n型半导体层52的一部分从半导体基板21的第一主面PS1露出，在n型半导体层52的表面(第一主面PS1)配置有p型半导体层41。p型半导体层41例如通过气相生长法(CVD)而形成。另外，在该p型半导体层41的表面形成有二极管电极61。
本实施方式所涉及的绝缘体层TL在一部分具有磁性体31。具体而言，磁性体31形成在第二绝缘体层12的内部。磁性体31例如是通过涂覆将铁氧体粉等磁性体粉分散到环氧树脂等树脂中而成的树脂来形成的部件。
本实施方式所涉及的电感器元件L2包括上述磁性体31、形成于磁性体31的线圈导体L11、L12、以及形成于磁性体31的层间连接导体V31而构成。
另外，如图8(A)以及图8(B)所示，磁性体31被配置在线圈导体L11、L12与低电阻部(半导体基板21中的除了n型半导体层52以外的部分)之间。
根据本实施方式所涉及的薄膜ESD保护器件102，除了第一实施方式中所述的效果以外，还起到如下那样的效果。
(a)薄膜ESD保护器件102在绝缘体层TL的一部分具有磁性体31。根据该结构，能够获得在磁性体31的高导磁率的作用下即使是少的匝数也具有规定的电感值的电感器元件。
(b)另外，在薄膜ESD保护器件102中，磁性体31被配置在线圈导体L11、L12与低电阻部(半导体基板21中的除了n型半导体层52以外的部分)之间。在该结构中，由于在线圈导体L11、L12与低电阻部之间夹设有磁性体，所以通过磁性体的磁屏蔽效果，电感器元件L2和低电阻部的隔离性进一步提高。因此，根据该结构，涡流更难以流向低电阻部，能够构成Q值高的电感器元件L2。
(c)并且，在薄膜ESD保护器件中，构成电感器元件L2的线圈导体L11、L12以及层间连接导体V31形成在磁性体31。根据该结构，通过磁性体的磁屏蔽效果，能够抑制磁场从电感器元件L2向磁性体31的外部辐射。因此，根据该结构，涡流更难以流向其它导体(例如，构成电容器元件C1的第一电容器电极C11)，电感器元件L2的Q值进一步提高。
此外，在本实施方式中，示出绝缘体层TL的一部分具有磁性体31的例子，但并不限于该结构。也可以绝缘体层TL整体是磁性体。
另外，在本实施方式中，示出磁性体31是涂覆将铁氧体粉等磁性体粉分散到环氧树脂等中而成的树脂所形成的部件的例子，但并不限于该结构。磁性体31例如可以是磁性体铁氧体烧结体片材。
另外，在本实施方式中，示出线圈导体L11、L12以及层间连接导体V31形成在磁性体31的内部的例子，但并不限于该结构。线圈导体L11、L12以及层间连接导体V31也可以一部分形成在磁性体的表面。另外，线圈导体L11、L12以及层间连接导体V31只要形成于绝缘体层TL便会起到上述(a)等的作用、效果。因此，线圈导体L11、L12以及层间连接导体V31无需形成于磁性体31。
此外，本实施方式所涉及的薄膜ESD保护器件102例如通过如下的工序制造。
(1)首先，准备具有相互对置的第一主面PS1以及第二主面PS2的半导体基板21。半导体基板21例如是低电阻Si基板。
(2)接下来，在半导体基板21的第一主面PS1侧形成二极管元件D2。具体而言，首先在半导体基板21的第一主面PS1侧形成具有规定的开口的绝缘膜(未图示)，并在该开口中掺杂n型杂质来形成n型半导体层52(n型阱)。接下来，通过气相生长法(CVD)在n型半导体层52的表面(第一主面PS1)对p型半导体层41进行图案化(成膜)。之后，在p型半导体层41的表面形成二极管电极61。
这样，将包括n型半导体层52、p型半导体层41以及二极管电极61而构成的二极管元件D2形成于半导体基板21的第一主面PS1侧。
(3)另外，在半导体基板21的第一主面PS1(没有形成n型半导体层52的部分)形成电容器元件C1。具体而言，首先形成第二电容器电极C12。之后，在第二电容器电极C12的表面形成电介质层13。接下来，在电介质层13的表面形成第一电容器电极C11。
这样，在半导体基板21的第一主面PS1形成包括第一电容器电极C11、第二电容器电极C12以及电介质层13而构成的电容器元件C1。
(4)接下来，在半导体基板21的第一主面PS1形成第一绝缘体层11。具体而言，在半导体基板21的第一主面PS1通过气相生长法(CVD)将第一绝缘体层11形成到至少埋设p型半导体层41、二极管电极61、第一电容器电极C11以及电介质层13的高度为止。
(5)接下来，在第一绝缘体层11形成层间连接导体V14。具体而言，在通过蚀刻等在第一绝缘体层11形成了孔后，通过离子化溅射法等来形成层间连接导体V14。
(6)接下来，在磁性体31形成电感器元件L1。具体而言，在第一绝缘体层11的表面形成了线圈导体L12后，涂覆或印刷磁性体树脂。磁性体树脂是将铁氧体粉等磁性体粉分散到环氧树脂等树脂中而成的树脂。接下来，在接着通过蚀刻等在磁性体树脂形成了孔后，通过离子化溅射法等来形成层间连接导体V13、V31。另外，在固化的磁性体树脂的表面形成了线圈导体L11后，进而涂覆或者印刷磁性体树脂。
这样，形成电感器元件L2(磁性体31、形成于磁性体31的线圈导体L11、L12以及层间连接导体V31)。
(7)接下来，形成第二绝缘体层12。具体而言，在第一绝缘体层11的表面以及磁性体31的表面涂覆树脂。
(8)接下来，形成层间连接导体V11、V12、V15。具体而言，在通过蚀刻等在第二绝缘体层12以及磁性体31形成了孔后，通过离子化溅射法等来形成层间连接导体V11、V12。另外，在通过蚀刻等在第一绝缘体层11、第二绝缘体层12以及磁性体31形成了孔后，通过离子化溅射法等来形成层间连接导体V15。
(9)接下来，在第二绝缘体层12的表面形成第一输入输出电极P1、第二输入输出电极P2以及接地电极GP。第一输入输出电极P1、第二输入输出电极P2以及接地电极GP例如是对形成于第二绝缘体层12的表面的Cu的导体图案形成Ni－Au等镀覆膜而成的导体。
(10)接下来，在第二绝缘体层12的表面形成保护层1。在保护层1中，在与第一输入输出电极P1、第二输入输出电极P2以及接地电极GP对应的位置形成开口。因此，即使在第二绝缘体层12的表面形成保护层1，第一输入输出电极P1、第二输入输出电极P2以及接地电极GP也从保护层1的表面露出。
(11)最后进行切割，从晶圆分离成各个薄膜ESD保护器件102单位(单片)。
《第三实施方式》
在第三实施方式中，示出具备与以上所示的各实施方式不同的接地电极的薄膜ESD保护器件的例子。
图9(A)是第三实施方式所涉及的薄膜ESD保护器件103的立体图，图9(B)是薄膜ESD保护器件103的仰视图。
对于薄膜ESD保护器件103而言，接地电极GP的形状与第一实施方式所涉及的薄膜ESD保护器件101不同。其它的结构与薄膜ESD保护器件101相同。
以下，对与第一实施方式所涉及的薄膜ESD保护器件101不同的部分进行说明。
本实施方式所涉及的接地电极GP是长边方向与Y轴方向一致的矩形的导体。
即便是这样的结构，也会起到与第一实施方式相同的作用、效果。
《第四实施方式》
在第四实施方式中，示出具备多个接地电极的薄膜ESD保护器件的例子。
图10(A)是第四实施方式所涉及的薄膜ESD保护器件104的立体图，图10(B)是薄膜ESD保护器件104的仰视图。图11(A)是图10(B)中的H－H剖视图，图11(B)是图10(B)中的J－J剖视图。图12是薄膜ESD保护器件104的电路图。
薄膜ESD保护器件104在具备两个接地电极GP1、GP2这一点上与第一实施方式所涉及的薄膜ESD保护器件101不同。其它的结构实际上与薄膜ESD保护器件101相同。
以下，对与第一实施方式涉及的薄膜ESD保护器件101不同的部分进行说明。
接地电极GP1、GP2是用于安装于安装基板等的LGA(Land Grid Array)形端子，在绝缘体层TL的表面(层叠体10A的第一面S1)形成为矩形的岛状。接地电极GP1、GP2沿着Y轴方向排列。
如图11(A)所示，接地电极GP1经由导体71以及层间连接导体V15与半导体基板21(低电阻部)连接。另外，如图11(B)所示，接地电极GP2经由导体72以及层间连接导体V16与半导体基板21(低电阻部)连接。
另外，在本实施方式中，第一输入输出电极P1以及第二输入输出电极P2被配置在第一边(图10(B)中的层叠体10A的左边)附近，接地电极GP1、GP2被配置在第二边(图10(B)中的层叠体10A的右边)附近。
即使是这样的结构，也会起到与第一实施方式相同的作用、效果。
《第五实施方式》
在第五实施方式中，示出第一输入输出电极、第二输入输出电极以及接地电极的配置与以上所示的各实施方式不同的例子。
图13是第五实施方式所涉及的薄膜ESD保护器件105的仰视图。图14是薄膜ESD保护器件105的电路图。
薄膜ESD保护器件105如上述那样，第一输入输出电极P1、第二输入输出电极P2以及接地电极GP的配置与第三实施方式所涉及的薄膜ESD保护器件103不同。对于薄膜ESD保护器件105而言，二极管元件D1A的构造与第三实施方式所涉及的二极管元件D1不同。另外，薄膜ESD保护器件105在还具备二极管元件D2A以及电容器元件C2这一点上与薄膜ESD保护器件103不同。薄膜ESD保护器件105的其它结构实际上与薄膜ESD保护器件103相同。
以下，对与第三实施方式所涉及的薄膜ESD保护器件103不同的部分进行说明。
如图14所示，二极管元件D1A、D2A均是阴极相互连接的两个pn结二极管，具有齐纳特性。电容器元件C2是与电容器元件C1大致相同的结构。
二极管元件D1A以及电容器元件C2并联连接在第一输入输出电极P1与接地电极GP之间。具体而言，二极管元件D1A的第一端E1以及电容器元件C2的第九端E9与第一输入输出电极P1电连接，二极管元件D1A的第二端E2以及电容器元件C2的第十端E10与接地电极GP电连接。另外，二极管元件D2A以及电容器元件C1并联连接在第二输入输出电极P2与接地电极GP之间。具体而言，二极管元件D2A的第七端E7以及电容器元件C1的第三端E3与第二输入输出电极P2电连接，二极管元件D2A的第八端E8以及电容器元件C1的第四端E4与接地电极GP电连接。
这样，在薄膜ESD保护器件105中，由二极管元件D1A、D2A、电感器元件L1以及电容器元件C1、C2构成带ESD保护功能的π型低通滤波器。
在本实施方式中，如图13所示，在俯视观察半导体基板的第一主面时(在从Z轴方向观察时)，接地电极GP在X轴方向被配置在第一输入输出电极P1与第二输入输出电极P2之间。
接下来，参照图对将接地电极GP配置在第一输入输出电极P1与第二输入输出电极P2之间所带来的效果进行说明。图15是作为比较例的第四实施方式所涉及的薄膜ESD保护器件104的仰视图。
如图15所示，在第一输入输出电极P1和第二输入输出电极P2邻接的情况下，当使施加到一个输入输出电极的ESD释放到地线(接地电极GP1、GP2)时(参照图15中的空心箭头)，有可能ESD主要经由低电阻部流到另一方的输入输出电极侧(例如，参照图15中的箭头)。与此相对，根据本实施方式，由于将接地电极GP配置在第一输入输出电极P1与第二输入输出电极P2之间，所以在使施加到一个输入输出电极的ESD释放到地线(接地电极GP)时(参照图13中的空心箭头)，能够抑制ESD主要经由低电阻部流到另一方的输入输出电极侧。
即，通过在第一输入输出电极P1与第二输入输出电极P2之间配置接地电极GP，能够提高第一输入输出电极P1与第二输入输出电极P2之间的针对ESD的隔离性。
《第六的实施方式》
在第六实施方式中，示出第一输入输出电极、第二输入输出电极以及接地电极的配置与以上所示的各实施方式不同的例子。
图16是第六实施方式所涉及的薄膜ESD保护器件106的仰视图。
薄膜ESD保护器件106在还具备第三入输出端子P3这一点上与第五实施方式所涉及的薄膜ESD保护器件105不同。另外，在薄膜ESD保护器件106中，第一输入输出电极P1以及第二输入输出电极P2的大小与薄膜ESD保护器件105的不同。薄膜ESD保护器件106的其它结构实际上与薄膜ESD保护器件105相同。
以下，对与第五实施方式所涉及的薄膜ESD保护器件105不同的部分进行说明。
在本实施方式中，第一输入输出电极P1以及第二输入输出电极P2被配置在第一边(图16中的层叠体10D的左边)附近，第三输入输出电极P3被配置在第二边(图16中的层叠体10D的右边)附近。第一输入输出电极P1以及第二输入输出电极P2沿着Y轴方向排列。接地电极GP被配置在层叠体10D的中央附近。
另外，在本实施方式中，如图16所示，在俯视观察半导体基板的第一主面时(在从Z轴方向观察时)，第一输入输出电极P1与接地电极GP之间的距离、第二输入输出电极P2与接地电极GP之间的距离以及第三输入输出电极P3与接地电极GP之间的距离大致相等。
此外，在第一输入输出电极P1与接地电极GP之间连接有二极管元件(省略图示)。在第二输入输出电极P2与接地电极GP之间连接有二极管元件(省略图示)。另外，在第三输入输出电极P3与接地电极GP之间连接有二极管元件(省略图示)。
接下来，参照图对各输入输出电极(第一输入输出电极P1、第二输入输出电极P2以及第三输入输出电极P3)与接地电极GP之间的距离大致相等所带来的效果进行说明。图17(A)是作为比较例的薄膜ESD保护器件106A的俯视图，图17(B)是薄膜ESD保护器件106A的电路图。图18是示出薄膜ESD保护器件106A的各输入输出电极与接地电极间的V－I特性的图。
如图17(A)所示，第一输入输出电极P1与接地电极GP之间的距离比其它输入输出电极(第二输入输出电极P2以及第三输入输出电极P3)与接地电极GP之间的距离长。一般，若输入输出电极与接地电极之间的距离较长，则输入输出电极与接地电极间的动态电阻值变高。因此，如图18所示，在各输入输出电极与接地电极GP之间的距离不同的情况下，各输入输出电极与接地电极间的ESD抑制电压会产生偏差。
另一方面，在本实施方式中，各输入输出电极与接地电极之间的距离大致相等。因此，可抑制各输入输出电极与接地电极之间的动态电阻值的偏差，结果，能够抑制各输入输出电极与接地电极间的ESD抑制电压的偏差。
《其它实施方式》
在以上所示的各实施方式中，示出了层叠体的平面形状为矩形的直六面体的例子，但并不限于该结构。层叠体的形状能够在起到本实用新型的作用、效果的范围中适当地变更。层叠体的平面形状例如可以是多边形、圆形、椭圆形、L字形、曲柄形、T字形、Y字形等。另外，半导体基板的形状也与层叠体同样地能够在起到本实用新型的作用、效果的范围中适当地变更。
另外，在以上所示的各实施方式中，示出了具有相互对置的第一主面PS1以及第二主面PS2的半导体基板21、22，但半导体基板并不限于该结构。半导体基板的第二主面PS2无需与第一主面PS1对置，也可以是曲面。并且，半导体基板只要具有第一主面PS1即可，也可以没有第二主面PS2。
另外，在以上所示的各实施方式中，示出了在层叠体的第一面S1(第二绝缘体层12的表面)形成保护层1的结构，但并不限于此。保护层1不是必需的结构。另外，也可以在层叠体的第二面S2(半导体基板的第二主面PS2)侧形成保护层。
在以上所示的各实施方式中，示出了半导体基板的整体或者大致整体为低电阻部的例子，但并不限于该结构。低电阻部只要是将二极管元件的第二端和电容器元件的第四端连接的结构即可，可以形成在半导体基板的至少第一主面PS1侧。
此外，在以上所示的第一～第四各实施方式中，示出了低电阻部(半导体基板)为阴极电极以及第二电容器电极的例子，但低电阻部并不限于该结构。低电阻部例如可以是二极管元件的阳极电极。另外，也可以在半导体基板所具有的低电阻部的表面形成阳极电极或者阴极电极、第二电容器电极。
此外，在以上所示的第一～第四各实施方式中，示出了作为pn结二极管的二极管元件D1、D2，但二极管元件并不限于该结构。二极管元件可以如第五、第六实施方式所示那样，例如是将两个pn结二极管的阴极相互连接、且串联连接的结构。另外，二极管元件也可以是将两个pn结二极管的阳极相互连接、且串联连接的结构。
在以上所示的各实施方式中，示出了在Z轴方向具有卷绕轴的电感器元件的例子，但并不限于该结构。电感器元件的形状、卷绕数能够在起到本实用新型的作用、效果的范围中适当地变更。电感器元件例如可以是平面螺旋状、平面环状、螺旋状以及曲折形状。另外，电感器元件的卷绕轴也能够在起到本实用新型的作用、效果的范围中适当地变更，例如可以沿着X轴方向或者Y轴方向。
另外，在以上所示的各实施方式中，示出了构成低通滤波器的薄膜ESD保护器件的例子，但并不限于该结构。构成薄膜ESD保护器件的电路能够在起到本实用新型的作用、效果的范围中适当地变更。
在以上所示的各实施方式中，对第一输入输出电极P1、第二输入输出电极P2以及接地电极GP为矩形的导体的例子进行了表示，但并不限于该结构。第一输入输出电极P1、第二输入输出电极P2以及接地电极GP的形状能够适当地变更。另外，第一输入输出电极P1、第二输入输出电极P2以及接地电极GP的配置、个数也能够根据薄膜ESD保护器件的电路结构而适当地变更。
最后，上述实施方式的说明在所有方面仅为例示，并非是限制性的内容。对于本领域的技术人员来说能够适当地实施变形及变更。本实用新型的范围并不是由上述实施方式表示，而是由技术方案表示。并且，本实用新型的范围包含来自与技术方案等同的范围内的实施方式的变更。
符号说明
D1、D1A、D2、D2A、D3、D4…二极管元件；C1、C2…电容器元件；C11…第一电容器电极；C12…第二电容器电极；L1、L2…电感器元件；L11、L12…线圈导体；E1…二极管元件的第一端；E2…二极管元件的第二端；E3…电容器元件的第三端；E4…电容器元件的第四端；E5…电感器元件的第五端；E6…电感器元件的第六端；E7…二极管元件的第七端；E8…二极管元件的第八端；E9…电容器元件的第九端；E10…电容器元件的第十端；P1…第一输入输出电极；P2…第二输入输出电极；P3…第三输入输出电极；GP、GP1、GP2…接地电极；PS1…半导体基板的第一主面；PS2…半导体基板的第二主面；S1…层叠体的第一面；S2…层叠体的第二面；TL…绝缘体层；V11、V12、V13、V14、V15、V16、V31…层间连接导体；1…保护层；10A、10B、10C、10D、10E…层叠体；11…第一绝缘体层；12…第二绝缘体层；13…电介质层；21、22…半导体基板；31…磁性体；41…p型半导体层；51、52…n型半导体层；61、62…二极管电极；71…导体；101、102、103、104、105、106、106A…薄膜ESD保护器件。

Claims (12)

1.一种薄膜ESD保护器件，其中，具备：
半导体基板，至少在第一主面侧具有低电阻部；
绝缘体层，形成在上述半导体基板的上述第一主面；
第一输入输出电极、第二输入输出电极以及接地电极，形成在上述绝缘体层的表面；
二极管元件，形成在上述第一主面侧，并具有与上述第一输入输出电极电连接的第一端、以及与上述接地电极电连接的第二端；以及
电容器元件，形成在上述第一主面侧，并具有与上述第二输入输出电极电连接的第三端、以及与上述接地电极电连接的第四端，
上述二极管元件的上述第二端、以及上述电容器元件的上述第四端经由上述低电阻部与上述接地电极电连接，
上述半导体基板整体为上述低电阻部。
2.根据权利要求1所述的薄膜ESD保护器件，其中，
上述二极管元件具有阳极电极以及阴极电极，
上述电容器元件具有第一电容器电极以及第二电容器电极，
上述低电阻部是上述阴极电极或者上述阳极电极、以及上述第二电容器电极。
3.根据权利要求1所述的薄膜ESD保护器件，其中，
上述二极管元件具有阳极电极以及阴极电极，
上述电容器元件具有第一电容器电极以及第二电容器电极，
上述二极管元件的上述阳极电极或者上述阴极电极与上述第一电容器电极或者上述第二电容器电极为相同材料。
4.根据权利要求1所述的薄膜ESD保护器件，其中，
上述二极管元件具有阳极电极以及阴极电极，
上述电容器元件具有第一电容器电极、第二电容器电极以及电介质层，
上述绝缘体层与上述电介质层为相同材料。
5.根据权利要求1～4中任意一项所述的薄膜ESD保护器件，其中，
由上述半导体基板以及上述绝缘体层构成层叠体，
在俯视观察上述第一主面时，上述层叠体是具有相互对置的第一边以及第二边的矩形，
上述第一输入输出电极以及第二输入输出电极被配置在上述第一边附近，
上述接地电极被配置在上述第二边附近。
6.根据权利要求1～4中任意一项所述的薄膜ESD保护器件，其中，
在俯视观察上述第一主面时，上述接地电极被配置在上述第一输入输出电极与上述第二输入输出电极之间。
7.根据权利要求1～4中任意一项所述的薄膜ESD保护器件，其中，
在俯视观察上述第一主面时，上述第一输入输出电极与上述接地电极之间的距离、上述第二输入输出电极与上述接地电极之间的距离相等。
8.根据权利要求1～4中任意一项所述的薄膜ESD保护器件，其中，
还具备电感器元件，上述电感器元件形成在上述绝缘体层，并具有与上述第一输入输出电极电连接的第五端、以及与上述第二输入输出电极电连接的第六端。
9.根据权利要求8所述的薄膜ESD保护器件，其中，
上述绝缘体层至少在一部分具有磁性体，
上述电感器元件包括上述磁性体、以及形成于上述绝缘体层的线圈导体而构成。
10.根据权利要求9所述的薄膜ESD保护器件，其中，
上述磁性体至少一部分被配置在上述线圈导体与上述低电阻部之间。
11.根据权利要求8所述的薄膜ESD保护器件，其中，
由上述电容器元件和上述电感器元件构成低通滤波器。
12.根据权利要求9或10所述的薄膜ESD保护器件，其中，
由上述电容器元件和上述电感器元件构成低通滤波器。
CN201890000246.0U 2017-03-22 2018-02-06 薄膜esd保护器件 Active CN209266387U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017055235 2017-03-22
JP2017-055235 2017-03-22
PCT/JP2018/003960 WO2018173522A1 (ja) 2017-03-22 2018-02-06 薄膜ｅｓｄ保護デバイス

Publications (1)

Publication Number Publication Date
CN209266387U true CN209266387U (zh) 2019-08-16

Family

ID=63585264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201890000246.0U Active CN209266387U (zh) 2017-03-22 2018-02-06 薄膜esd保护器件

Country Status (4)

Country Link
US (1) US11469593B2 (zh)
JP (1) JP6424994B1 (zh)
CN (1) CN209266387U (zh)
WO (1) WO2018173522A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114270512A (zh) * 2019-08-22 2022-04-01 高通股份有限公司 裸片上静电放电保护

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019031036A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 Ｅｓｄ保護デバイス、および、信号伝送線路
US12046567B2 (en) * 2020-05-21 2024-07-23 Taiwan Semiconductor Manufacturing Company Ltd. Electrostatic discharge circuit and method of forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3441082B2 (ja) * 1990-05-31 2003-08-25 株式会社東芝 平面型磁気素子
JPH0729732A (ja) * 1993-07-09 1995-01-31 Fuji Electric Co Ltd 薄膜磁気素子
JPH10284691A (ja) 1997-04-11 1998-10-23 Seiko Epson Corp 半導体装置、及びノイズフィルター
FR2769142B1 (fr) 1997-09-29 1999-12-17 Sgs Thomson Microelectronics Circuit de protection associable a un filtre
JP2001308330A (ja) 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 半導体集積回路装置
JP2005228807A (ja) * 2004-02-10 2005-08-25 Matsushita Electric Ind Co Ltd 回路保護装置
CN100583437C (zh) * 2005-03-02 2010-01-20 Nxp股份有限公司 电子器件及其使用
JP2008054055A (ja) 2006-08-24 2008-03-06 Kenwood Corp 無線送信装置
US7786837B2 (en) * 2007-06-12 2010-08-31 Alpha And Omega Semiconductor Incorporated Semiconductor power device having a stacked discrete inductor structure
JP5310947B2 (ja) * 2010-06-02 2013-10-09 株式会社村田製作所 Ｅｓｄ保護デバイス
CN203536403U (zh) * 2010-08-18 2014-04-09 株式会社村田制作所 Esd保护器件
JP2013065771A (ja) * 2011-09-20 2013-04-11 Toshiba Corp Ｅｍｉフィルタ
JP5621951B1 (ja) 2012-12-19 2014-11-12 株式会社村田製作所 チップ部品の実装構造およびモジュール部品
US9755099B2 (en) * 2013-08-14 2017-09-05 Globalfoundries Inc. Integrated micro-inverter and thin film solar module and manufacturing process
CN205726580U (zh) * 2013-10-24 2016-11-23 株式会社村田制作所 复合保护电路、复合保护元件以及照明用led元件
WO2015151786A1 (ja) * 2014-04-03 2015-10-08 株式会社村田製作所 可変容量デバイスおよびその製造方法
WO2017073438A1 (ja) * 2015-10-30 2017-05-04 株式会社村田製作所 Ｌｃ複合デバイス、プロセッサおよびｌｃ複合デバイスの製造方法
JP2017157792A (ja) * 2016-03-04 2017-09-07 イビデン株式会社 電子部品内蔵基板及びその製造方法
JP6384644B2 (ja) * 2016-08-01 2018-09-05 株式会社村田製作所 Ｅｓｄ保護機能付きフィルタ部品
JP6562161B2 (ja) * 2017-02-17 2019-08-21 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法
WO2018168173A1 (ja) * 2017-03-17 2018-09-20 株式会社村田製作所 薄膜ｅｓｄ保護デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114270512A (zh) * 2019-08-22 2022-04-01 高通股份有限公司 裸片上静电放电保护

Also Published As

Publication number Publication date
WO2018173522A1 (ja) 2018-09-27
JPWO2018173522A1 (ja) 2019-03-28
US11469593B2 (en) 2022-10-11
JP6424994B1 (ja) 2018-11-21
US20190214815A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
CN209104139U (zh) 薄膜esd保护器件
CN209266387U (zh) 薄膜esd保护器件
JP4028382B2 (ja) セグメント化された導電性平面を有するプレーナインダクタ
CN103700650B (zh) 半导体元件和制造半导体元件的方法
TWI408707B (zh) 堆疊式雙電感結構
CN207896660U (zh) Esd保护电路、差动传输线路以及共模滤波器电路
US20120275074A1 (en) Esd protection device
US7378900B2 (en) EMI filter
US20120056705A1 (en) Layered inductor and manufacturing method thereof
US20130141206A1 (en) Common mode noise filter
CN208797911U (zh) 带有esd保护功能的安装型复合部件
US10366832B2 (en) Capacitor and electronic device having a plurality of surface electrodes electrically connected to each other by an intermediate electrode
CN105474388B (zh) 电磁干扰互连低的裸片封装体
US8581684B2 (en) Multiple-level inductance
US8198965B2 (en) Grounding of magnetic cores
US10716212B2 (en) LC device and method of manufacturing LC device
KR100800928B1 (ko) 반도체 소자의 캐패시터 구조체
CN208433948U (zh) 带有静电放电保护功能的滤波器部件
CN208143194U (zh) 带有esd保护功能的电感器
US7817008B2 (en) Magnetic element
EP1336991A2 (en) Integrated Circuit Having Oversized Components and Method of Manufacture thereof
JP2010278602A (ja) 積層型誘電体フィルタ

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant