JP2006286690A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006286690A
JP2006286690A JP2005100738A JP2005100738A JP2006286690A JP 2006286690 A JP2006286690 A JP 2006286690A JP 2005100738 A JP2005100738 A JP 2005100738A JP 2005100738 A JP2005100738 A JP 2005100738A JP 2006286690 A JP2006286690 A JP 2006286690A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005100738A
Other languages
English (en)
Other versions
JP4784128B2 (ja
Inventor
Yoshitaka Aoki
由隆 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005100738A priority Critical patent/JP4784128B2/ja
Publication of JP2006286690A publication Critical patent/JP2006286690A/ja
Application granted granted Critical
Publication of JP4784128B2 publication Critical patent/JP4784128B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜上に強誘電体膜を有する薄膜容量素子が設けられた半導体装置において、強誘電体膜を形成するとき、その下の絶縁膜が熱的ダメージを受けないようにする。
【解決手段】 ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜５上に強誘電体膜９を水熱合成法により形成する。この場合、水熱合成法により強誘電体膜９を形成するときの処理温度は２００℃以下と比較的低温であるので、ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜５が熱的ダメージを受けないようにすることができる。
【選択図】 図１

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、基板上に集積回路が形成され、その上に絶縁膜が形成され、その上に強誘電体膜を有する薄膜容量素子が形成されたものがある（例えば、特許文献１参照）。この場合、強誘電体膜は、ＢａＴｉＯ3などの強誘電体材料を含むペーストを８００〜１０００℃と比較的高温で焼成して形成されるため、絶縁膜は耐熱性の関係から酸化シリコンによって形成している。
特許第３４９９２５５号公報
ところで、上記のような構造の半導体装置において、絶縁膜の材料としてポリイミド系樹脂などの熱硬化性樹脂を用いる場合がある。しかしながら、ポリイミド系樹脂などの熱硬化性樹脂の耐熱温度は２５０℃程度と比較的低温であるため、その上に上記のような、比較的高温の処理を要する強誘電体膜を形成しようとすると、絶縁膜が熱的ダメージを受けてしまうという問題がある。
そこで、この発明は、ポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜が熱的ダメージを受けないようにすることができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、薄膜容量素子の強誘電体膜を水熱合成法により形成するようにしたことを特徴とするものである。
この発明によれば、水熱合成法により強誘電体膜を形成するときの処理温度が２００℃以下と比較的低温であるので、ポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜が熱的ダメージを受けないようにすることができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウムやアルミニウム合金などのアルミニウム系金属からなる複数の接続パッド２ａ、２ｂが集積回路に接続されて設けられている。この場合、符号２ｂで示す接続パッドは、後述する薄膜容量素子７の下部電極８に接続されるものである。
接続パッド２ａ、２ｂの中央部を除くシリコン基板１の上面には酸化シリコンなどからなる絶縁膜３が設けられ、接続パッド２ａ、２ｂの中央部は絶縁膜３に設けられた開口部４ａ、４ｂを介して露出されている。絶縁膜３の上面にはポリイミド系樹脂などの熱硬化性樹脂からなる保護膜（絶縁膜）５が設けられている。この場合、絶縁膜３の開口部４ａ、４ｂに対応する部分における保護膜５には、絶縁膜３の開口部４ａ、４ｂよりもやや大きめの開口部６ａ、６ｂが設けられている。
絶縁膜３および保護膜５の開口部４ｂ、６ｂ内およびその周囲における保護膜５の上面には、薄膜容量素子７の最下層を構成する下部電極８が接続パッド２ｂに接続されて設けられている。この場合、下部電極８は、詳細には図示していないが、下から順に、チタン層、銅層およびチタン層の３層構造となっている。
下部電極８の上面全体には強誘電体膜９が設けられている。この場合、強誘電体膜９の材料としては、例えば、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3）などが挙げられる。誘電率は、ＳＴＯで８０〜２００、ＢＳＴで４００〜８００、ＰＺＴで５００〜９００である。
強誘電体膜９の上面全体には導電性保護膜１０が設けられている。この場合、導電性保護膜１０は、詳細には図示していないが、下から順に、チタン層および銅層の２層構造となっている。導電性保護膜１０の上面全体には銅からなる上部電極１１が設けられている。ここで、薄膜容量素子７は、下から順に、下部電極８、強誘電体膜９、導電性保護膜１０および上部電極１１の４層構造となっている。なお、導電性保護膜１０は、強誘電体膜９に耐性がある場合には、省略してもよい。
薄膜容量素子７を含む保護膜５の上面にはポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜１２が設けられている。この場合、接続パッド２ａおよび上部電極１１の各中央部に対応する部分における絶縁膜１２には開口部１３ａ、１３ｂが設けられている。絶縁膜１２の上面には下地金属層１４ａ、１４ｂが設けられている。この場合、下地金属層１４ａ、１４ｂは、詳細には図示していないが、下から順に、チタン層および銅層の２層構造となっている。
下地金属層１４ａ、１４ｂの上面全体には銅からなる配線１５ａ、１５ｂが設けられている。下地金属層１４ａを含む配線１５ａの一端部は、絶縁膜１２、保護膜５および絶縁膜３の開口部１３ａ、６ａ、４ａを介して接続パッド２ａに接続されている。下地金属層１４ｂを含む配線１５ｂの一端部は、絶縁膜１２の開口部１３ｂを介して上部電極１１に接続されている。
配線１５ａ、１５ｂの接続パッド部上面には銅からなる柱状電極１６ａ、１６ｂが設けられている。配線１５ａ、１５ｂを含む絶縁膜１２の上面にはエポキシ系樹脂などの熱硬化性樹脂からなる封止膜１７がその上面が柱状電極１６ａ、１６ｂの上面と面一となるように設けられている。柱状電極１６ａ、１６ｂの上面には半田ボール１８ａ、１８ｂが設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板１（半導体基板）上にアルミニウム系金属からなる複数の接続パッド２ａ、２ｂおよび酸化シリコンなどからなる絶縁膜３が設けられ、接続パッド２ａ、２ｂの中央部が絶縁膜３に形成された開口部４ａ、４ｂを介して露出されたものを用意する。この場合、ウエハ状態のシリコン基板１には、各半導体装置が形成される領域に所定の機能の集積回路（図示せず）が形成され、接続パッド２ａ、２ｂはそれぞれ対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、絶縁膜３の開口部４ａ、４ｂを介して露出された接続パッド２ａ、２ｂの上面を含む絶縁膜３の上面全体に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜５を形成する。次に、フォトリソグラフィ法により、絶縁膜３の開口部４ａ、４ｂに対応する部分における保護膜５に、絶縁膜３の開口部４ａ、４ｂよりもやや大きめの開口部６ａ、６ｂを形成する。
次に、図４に示すように、絶縁膜３および保護膜５の開口部４ａ、６ａおよび開口部４ｂ、６ｂを介して露出された接続パッド２ａ、２ｂの上面を含む保護膜５の上面全体に、スパッタ法によりチタン、銅およびチタンを連続して成膜することにより、下部電極形成用膜８ａを形成する。次に、下部電極形成用膜８ａの上面にレジスト膜２１をパターン形成する。この場合、薄膜容量素子形成領域に対応する部分におけるレジスト膜２１には開口部２２が形成されている。
次に、レジスト膜２１の開口部２２内の下部電極形成用膜８ａの上面に、水熱合成法により、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3）などからなる強誘電体膜９を形成する。この場合、強誘電体膜９は、下部電極形成用膜８ａの最上層のチタン層との反応により形成されるため、レジスト膜２１の開口部２２内の下部電極形成用膜８ａの上面のみに形成される。
ここで、水熱合成法により、Ｐｂ（ＺｒＴｉ）Ｏ3からなる強誘電体膜９を形成する場合の、具体的な製造方法の一例について説明する。まず、Ｐｂ（ＮＯ3）2水溶液（１６ｍｍｏｌ）、ＺｒＯＣｌ2水溶液（８ｍｍｏｌ）、ＴｉＣｌ4水溶液（０．０８ｍｍｏｌ）およびＫＯＨ水溶液（０．３ｍｍｏｌ）の強アルカリの混合溶液中に、半導体基板１上に下部電極形成用膜８ａおよびレジスト膜２１が形成されたものを浸漬し、温度１８０℃、１０気圧中で１２時間の無電解式の水熱処理を行なうと、レジスト膜２１の開口部２２内の下部電極形成用膜８ａの上面にＰｂ（ＺｒＴｉ）Ｏ3の結晶核が生成される。
次に、Ｐｂ（ＮＯ3）2水溶液（１６ｍｍｏｌ）、ＺｒＯＣｌ2水溶液（８．３２ｍｍｏｌ）、ＴｉＣｌ4水溶液（７．６８ｍｍｏｌ）およびＫＯＨ水溶液（２．２４ｍｍｏｌ）の強アルカリの混合溶液（溶液合計６４０ｍｌ）中に、レジスト膜２１の開口部２２内の下部電極形成用膜８ａの上面にＰｂ（ＺｒＴｉ）Ｏ3の結晶核が生成されたものを浸漬し、温度１６０℃で１０時間の無電解式の水熱処理を行なうと、レジスト膜２１の開口部２２内の下部電極形成用膜８ａの上面にＫを含有するＰｂ（ＺｒＴｉ）Ｏ3の膜が形成される。
次に、純水中で３分間の超音波洗浄を２回行ない、次いで１ｍｏｌ／ｌの酢酸水溶液中で３分間の超音波洗浄を２回行ない、次いで純水中で３分間の超音波洗浄を２回行ない、次いで温度１００℃で１２時間の乾燥を行なうと、レジスト膜２１の開口部２２内の下部電極形成用膜８ａの上面にＰｂ（ＺｒＴｉ）Ｏ3の結晶膜からなる強誘電体膜９が膜厚１０μｍ程度に形成される。
ところで、ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜５の耐熱温度は２５０℃程度と比較的低い。一方、上記水熱合成法による強誘電体膜９の形成方法では、処理温度は２００℃以下であり、保護膜５の耐熱温度２５０℃程度よりもかなり低いので、保護膜５に熱的ダメージを与えることはない。
ここで、強誘電体膜９をスパッタ法により形成することも考えられるが、この場合の処理温度は５００〜６００℃であり、保護膜５の耐熱温度２５０℃程度よりもかなり高いので、保護膜５に熱的ダメージを与えることになり、好ましくない。
また、比較的低温で形成することができる誘電体として、ＳｉＯ2（誘電率４程度（１桁））、Ｔａ2Ｏ5（誘電率２５程度（２桁前半））などがあるが、これらの誘電率は上記強誘電体の誘電率（８０〜９００（２桁後半〜３桁））よりもかなり小さいので、薄膜容量素子７の容量を大きくするには、薄膜容量素子７の平面的サイズをかなり大きくしなければならず、好ましくない。
次に、レジスト膜２１の開口部２２内の強誘電体膜９の上面に、ハードマスク（図示せず）を用いたスパッタ法によりチタンおよび銅を連続して成膜することにより、導電性保護膜１０を形成する。次に、レジスト膜２１の開口部２２内の導電性保護膜１０の上面に、銅の無電解メッキにより、上部電極１１を形成する。
次に、レジスト膜２１を剥離し、次いで、上部電極１１をマスクとして下部電極形成用膜８ａの不要な部分をエッチングして除去すると、図５に示すように、強誘電体膜９下に下部電極８が形成される。この場合、下部電極８は、下から順に、チタン層、銅層およびチタン層の３層の薄膜からなるいわゆる下地金属層のみからなっている。したがって、この下地金属層の上面全体に銅の電解メッキにより上部電極を形成する場合と比較して、工程数を低減することができる。また、この状態では、接続パッド２ａは、絶縁膜４および保護膜６の開口部４ａ、６ａを介して露出されている。
次に、図６に示すように、絶縁膜４および保護膜６の開口部４ａ、６ａを介して露出された接続パッド２ａの上面および上部電極１１を含む保護膜５の上面全体に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜１２を形成する。次に、フォトリソグラフィ法により、接続パッド２ａおよび上部電極１１の各上面中央部に対応する部分における絶縁膜１２に開口部１３ａ、１３ｂを形成する。
次に、図７に示すように、絶縁膜１２、保護膜５および絶縁膜３の開口部１３ａ、６ａ、４ａを介して露出された接続パッド２ａの上面および絶縁膜１２の開口部１３ｂを介して露出された上部電極１１の上面を含む絶縁膜１２の上面全体に、スパッタ法によりチタンおよび銅を連続して成膜することにより、下地金属層１４を形成する。
次に、下地金属層１４の上面にメッキレジスト膜２３をパターン形成する。この場合、配線１５ａ、１５ｂ形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４ａ、２４ｂが形成されている。次に、下地金属層１４ａ、１４ｂをメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２３の開口部２４ａ、２４ｂ内の下地金属層１４ａ、１４ｂの上面に配線１５ａ、１５ｂを形成する。次に、メッキレジスト膜２３を剥離する。
次に、図８に示すように、配線１５ａ、１５ｂを含む下地金属層１４の上面にメッキレジスト膜２５をパターン形成する。この場合、柱状電極１６ａ、１６ｂ形成領域に対応する部分におけるメッキレジスト膜２５には開口部２６ａ、２６ｂが形成されている。次に、下地金属層１４をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２５の開口部２６ａ、２６ｂ内の配線１５ａ、１５ｂの接続パッド部上面に柱状電極１６ａ、１６ｂを形成する。次に、メッキレジスト膜２５を剥離し、次いで、配線１５ａ、１５ｂをマスクとして下地金属層１４の不要な部分をエッチングして除去すると、図９に示すように、配線１５ａ、１５ｂ下にのみ下地金属層１４ａ、１４ｂが残存される。
次に、図１０に示すように、柱状電極１６ａ、１６ｂおよび配線１５ａ、１５ｂを含む絶縁膜１２の上面全体に、スクリーン印刷法やスピンコート法などにより、エポキシ系樹脂などの熱硬化性樹脂からなる封止膜１７をその厚さが柱状電極１６ａ、１６ｂの高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１６ａ、１６ｂの上面は封止膜１７によって覆われている。
次に、封止膜１７および柱状電極１６ａ、１６ｂの上面側を適宜に研磨し、図１１に示すように、柱状電極１６ａ、１６ｂの上面を露出させ、且つ、この露出された柱状電極１６ａ、１６ｂの上面を含む封止膜１７の上面を平坦化する。次に、図１２に示すように、柱状電極１６ａ、１６ｂの上面に半田ボール１８ａ、１８ｂを形成する。次に、ダイシング工程を経ると、図１に示す半導体装置が複数個得られる。本実施形態によれば、薄膜容量素子７を接続パッド２ｂの直上に形成し、その上に配線１５ｂを形成することができる。この場合、薄膜容量素子７の面積は比較的小さくなるが、誘電体として強誘電体膜１０を用いることができるため、比較的小さい面積であっても所望の容量値を得ることができる。
なお、図６に示す絶縁膜１２形成工程（ただし、開口部１３ａは形成しない）を経た後に、絶縁膜１２の上面に、図４に示すような下地金属層１４およびレジスト膜２１を形成し、次いで同じく図４に示すような強誘電体膜９、導電性保護膜１０および上部電極１１を形成すると、薄膜容量素子７が２層（または３層以上）積層された半導体装置を得ることもできる。
（第２実施形態）
図１３はこの発明の第２実施形態としての半導体装置の断面図を示し、図１４は図１３のXIV−XIV線に沿う一部（絶縁膜１２）を省略した平面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、シリコン基板１上の接続パッド２（添付符号ａ、ｂは省略する、以下同じ）配置領域の内側に平面方形状の薄膜容量素子３１を設けた点である。この場合、薄膜容量素子３１は、下から順に、下地金属層３２、下部電極３３、下地金属層３４、強誘電体膜３５、下地金属層３６および上部電極３７の６層構造となっている。
すなわち、保護膜５の上面中央部には平面方形状の下地金属層３２を含む下部電極３３が設けられている。下地金属層３２を含む下部電極３３は、保護膜５の上面に設けられた下地金属層３８を含む下部配線３９に接続されている。下地金属層３８を含む下部配線３９の一端部は、絶縁膜３および保護膜５の開口部４、６を介して例えばＧＮＤ用の接続パッド２に接続されている。
一方、例えばＶＤＤ用の接続パッド２およびその他の接続パッド２上における開口部４、６内およびその周囲の保護膜５の上面には下地金属層４０を含む上層接続パッド４１がそれぞれ対応する接続パッド２に接続されて設けられている。なお、以下では、その他の接続パッド２に対応するものについての説明は省略する。
下部電極３３、下部配線３９および上層接続パッド４１を含む保護膜５の上面には絶縁膜１２が設けられている。下部電極３３および上層接続パッド４１に対応する部分における絶縁膜１２には開口部４２、４３が設けられている。絶縁膜１２の開口部４２内の下部電極３３の上面には下地金属層３４および強誘電体膜３５が設けられている。絶縁膜１２の開口部４３内の上層接続パッド４１の上面には上下導通部４４が設けられている。
強誘電体膜３５を含む絶縁膜１２の上面には下地金属層３６を含む上部電極３７が設けられている。下地金属層３６を含む上部電極３７は、絶縁膜１２の上面に設けられた下地金属層４５を含む上部配線４６に接続されている。下地金属層４５を含む上部配線４６の一端部は上下導通部４４の上面に接続されている。
上部電極３７および上部配線４６を含む絶縁膜１２の上面には上層絶縁膜４７が設けられている。下部配線３９の接続パッド部に対応する部分における上層絶縁膜４７および絶縁膜１２には開口部４８が設けられている。開口部４８内には上下導通部４９が下部配線３９の接続パッド部に接続されて設けられている。上部配線４６の接続パッド部に対応する部分における上層絶縁膜４７には開口部５０が設けられている。開口部５０内には上下導通部５１が上部配線４１の接続パッド部に接続されて設けられている。
上層絶縁膜４７の上面には下地金属層１４を含む配線１５が設けられている。このうち、ＧＮＤ用の下地金属層１４を含む配線１５の一端部は上下導通部４９の上面に接続されている。ＶＤＤ用の下地金属層１４を含む配線１５の一端部は上下導通部５１の上面に接続されている。なお、柱状電極１６、封止膜１７および半田ボール１８についてはその説明を省略する。また、各部の材料については次の製造方法において説明する。
次に、この半導体装置の製造方法の一例について説明する。図３に示す保護膜５形成工程を経た後に、図１５に示すように、絶縁膜３および保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に、スパッタ法によりチタン、銅およびチタンを連続して成膜することにより、下地金属層５１を形成する。
次に、下地金属層５１の上面にメッキレジスト膜５２をパターン形成する。この場合、下部電極３３形成領域および下部配線３９形成領域に対応する部分におけるメッキレジスト膜５２には開口部５３が形成されている。また、上層接続パッド４１形成領域に対応する部分におけるメッキレジスト膜５２には開口部５４が形成されている。
次に、下地金属層５１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５２の開口部５３内の下地金属層５１の上面に下部電極３３および下部配線３９を形成し、また、メッキレジスト膜５２の開口部５４内の下地金属層５１の上面に上層接続パッド４１を形成する。次に、メッキレジスト膜５２を剥離し、次いで、下部電極３３、下部配線３９および上層接続パッド４１をマスクとして下地金属層５１の不要な部分をエッチングして除去すると、図１６に示すように、下部電極３３、下部配線３９および上層接続パッド４１下にのみ下地金属層３２、３８、４０が残存される。
次に、図１７に示すように、下部電極３３、下部配線３９および上層接続パッド４１を含む保護膜５の上面全体に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜１２を形成する。次に、フォトリソグラフィ法により、下部電極３３の上面中央部に対応する部分および上層接続パッド４２の上面中央部に対応する部分における絶縁膜１２に開口部４２、４３を形成する。
次に、図１８に示すように、絶縁膜１２の開口部４２内の上部電極３３の上面に、ハードマスク（図示せず）を用いたスパッタ法により、チタンからなる下地金属層３４を形成する。次に、絶縁膜１２の開口部４２内の下地金属層３４の上面に、上記水熱合成法により、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（ＢａＳｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（ＺｒＴｉ）Ｏ3）などからなる強誘電体膜３５を形成する。この場合も、強誘電体膜３５は、チタンからなる下地金属層３４との反応により形成されるため、絶縁膜１２の開口部４２内の下地金属層３４の上面のみに形成される。
次に、図１９に示すように、絶縁膜１２の開口部４３内の上層接続パッド４１の上面に、銅の無電解メッキにより、上下導通部４４を形成する。次に、必要に応じて、強誘電体膜３５および上下導通部４４を含む絶縁膜１２の上面側を適宜に研磨する。次に、図２０に示すように、上部電極３５および上下導通部４４を含む絶縁膜１２の上面に、ハードマスク（図示せず）を用いたスパッタ法によりチタンおよび銅を連続して成膜することにより、下地金属層３６、４５を形成する。次に、下地金属層３６、４５の上面に、銅の無電解メッキにより、上部電極３７および上部配線４６を形成する。
次に、図２１に示すように、上部電極３７および上部配線４６を含む絶縁膜１２の上面全体に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる上層絶縁膜４７を形成する。次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、下部配線３９および上部配線４６の各接続パッド部に対応する部分における上層絶縁膜４７に開口部４８、５０を形成する。
次に、上層絶縁膜４７の開口部４８、５０内の上部電極３７および上部配線４６の上面に、銅の無電解メッキにより、上下導通部４８、５１を形成する。次に、必要に応じて、上下導通部４８、５１を含む上層絶縁膜４７の上面側を適宜に研磨する。以下、図７〜図１２にそれぞれ示す工程、すなわち、下地金属層１４成膜工程、配線１５形成工程、柱状電極１６形成工程、下地金属層１４形成工程、封止膜１７形成工程、半田ボール１８形成工程およびダイシング工程を経ると、図１３に示す半導体装置が複数個得られる。本実施形態によれば、薄膜容量素子３１の面積を比較的大きくすることができ、しかも、誘電体として強誘電体膜３５を用いることができるため、薄膜容量素子３１の容量値を比較的大きくすることができる。これにより、この薄膜容量素子３１を２次電池として用いるようにしてもよい。
なお、上下導通部４８、５１を省略し、例えばＧＮＤ用の下地金属層１４を含む上層配線１５の一端部を上層絶縁膜４７および絶縁膜１２の開口部４８を介して下部配線３９の接続パッド部上面に接続させ、また、例えばＶＤＤ用の下地金属層１４を含む上層配線１５の一端部を上層絶縁膜４７の開口部５０を介して上部配線４６の接続パッド上面部に接続させるようにしてもよい。
（第３実施形態）
図２２はこの発明の第３実施形態としての半導体装置の断面図を示し、図２３は図２２のXXIII−XXIII線に沿う一部（絶縁膜１２）を省略した平面図を示す。この半導体装置において、図１３および図１４に示す半導体装置と異なる点は、薄膜容量素子３１、つまり、下地金属層３２、下部電極３３、下地金属層３４、強誘電体膜３５、下地金属層４５および上部電極４６を保護膜５上の接続パッド２配置領域の内側および外側に設けた点である。
この場合、保護膜５上の接続パッド２配置領域の外側に設けられた下地金属層３２を含む下部電極３３は下地金属層３８を含む下部配線３９に接続されている。また、保護膜５上の接続パッド２配置領域の外側に設けられた下地金属層３６を含む上部電極３７は下地金属層４５を含む上部配線４６に接続されている。本実施形態によれば、薄膜容量素子３１の面積を上記第２実施形態の場合より更に大きくすることができ、薄膜容量素子３１の容量値を更に大きくすることができる。
（第４実施形態）
図２４はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板６１を備えている。ベース板６１は、ガラス繊維、アラミド繊維などにエポキシ系樹脂、ポリイミド系樹脂などの熱硬化性樹脂を含浸させたもの、シリコン、ガラス、セラミックス、樹脂単体などの絶縁材料、あるいは、銅やアルミニウムなどの金属材料からなっている。
ベース板６１の上面には、下から順に、ポリイミド系樹脂などの熱硬化性樹脂からなる下地絶縁膜６２、下地金属層６４および銅からなる下部電極６５が設けられている。この場合、下地金属層６４は、下から順に、チタン層および銅層の２層構造となっている。下部電極６５の上面中央部には、下から順に、チタンからなる下地金属層６６、強誘電体膜６７、下地金属層６８および銅からなる上部電極６９が設けられている。
この場合も、強誘電体膜６７の材料としては、例えば、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3）などが挙げられる。下地金属層６８は、下から順に、チタン層および銅層の２層構造となっている。そして、下地金属層６４、下部電極６５、下地金属層６６、強誘電体膜６７、下地金属層６８および上部電極６９により、薄膜容量素子６３が構成されている。
上部電極６９を含む下部電極６５の上面にはポリイミド系樹脂などの熱硬化性樹脂からなる下層絶縁膜７０が設けられている。下部電極６５の上面周辺部の所定の箇所に対応する部分における下層絶縁膜７０には開口部７１が設けられている。開口部７１内には銅からなる上下導通部７２が下部電極６５に接続されて設けられている。上部電極６９の上面周辺部の所定の箇所に対応する部分における下層絶縁膜７０には開口部７３が設けられている。開口部７３内には銅からなる上下導通部７４が上部電極６９に接続されて設けられている。
上下導通部７２、７４を含む下層絶縁膜７０の上面にはポリイミド系樹脂などの熱硬化性樹脂からなる平坦化膜７５が設けられている。平坦化膜７５の上面中央部には、ベース板６１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体７６の下面がダイボンド材からなる接着層７７を介して接着されている。ここで、薄膜容量素子６３の平面的サイズは半導体構成体７６の平面的サイズよりもある程度大きくなっている。
半導体構成体７６は、一般的にはＣＳＰと呼ばれるものであり、平面方形状のシリコン基板（半導体基板）７８を備えている。シリコン基板７８の下面は接着層７７を介してベース板６１の上面に接着されている。シリコン基板７８の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属などからなる複数の接続パッド７９が集積回路に接続されて設けられている。
接続パッド７９の中央部を除くシリコン基板７８の上面には酸化シリコンなどからなる絶縁膜８０が設けられ、接続パッド７９の中央部は絶縁膜８０に設けられた開口部８１を介して露出されている。絶縁膜８０の上面にはポリイミド系樹脂などの熱硬化性樹脂からなる保護膜８２が設けられている。この場合、絶縁膜８０の開口部８１に対応する部分における保護膜８２には開口部８３が設けられている。
保護膜８２の上面には銅などからなる下地金属層８４が設けられている。下地金属層８４の上面全体には銅からなる配線８５が設けられている。下地金属層８４を含む配線８５の一端部は、絶縁膜８０および保護膜８２の開口部８１、８３を介して接続パッド７９に接続されている。配線８５の接続パッド部上面には銅からなる柱状電極８６が設けられている。配線８５を含む保護膜８２の上面にはエポキシ系樹脂などの熱硬化性樹脂からなる封止膜２２がその上面が柱状電極８６の上面と面一となるように設けられている。
半導体構成体７６の周囲における平坦化膜７５の上面には方形枠状の絶縁層８８がその上面が半導体構成体７６の上面とほぼ面一となるように設けられている。絶縁層８８は、例えば、ガラス繊維やアラミド繊維などにエポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を含浸させたもの、あるいは、エポキシ系樹脂などの熱硬化性樹脂のみからなっている。
半導体構成体７６および絶縁層８８の上面には、絶縁層８８と同一の材料からなる上層絶縁膜８９がその上面を平坦とされて設けられている。半導体構成体７６の柱状電極８６の上面中央部に対応する部分における上層絶縁膜８９には開口部９０が設けられている。上下導通部７２、７４の各上面中央部に対応する部分における上層絶縁膜８９、絶縁層８８および平坦化膜７５には開口部９１、９２が設けられている。
上層絶縁膜８９の上面には銅などからなる下地金属層９３が設けられている。下地金属層９３の上面全体には銅からなる上層配線９４が設けられている。下地金属層９３を含む上層配線９４は、開口部９１、９２、９３を介して上下導通部９１、９３、９５の上面に適宜に接続されている。
上層配線９４を含む上層絶縁膜８９の上面にはソルダーレジストなどからなるオーバーコート膜９５が設けられている。上層配線９４の接続パッド部に対応する部分におけるオーバーコート膜９５には開口部９６が設けられている。開口部９６内およびその上方には半田ボール９７が上層配線９４の接続パッド部に接続されて設けられている。複数の半田ボール９７は、オーバーコート膜９５上にマトリクス状に配置されている。
次に、この半導体装置の製造方法の一例について説明する。まず、図２５に示すように、図２４に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板６１を用意する。ベース板６１は、限定する意味ではないが、平面方形状である。ベース板６１は、例えば、ガラス繊維などにエポキシ系樹脂などの熱硬化性樹脂を含浸させ、熱硬化性樹脂を硬化させてシート状となしたものである。
次に、ベース板６１の上面に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる下地絶縁膜６２を形成する。次に、下地絶縁膜６２の上面に、スパッタ法によりチタンおよび銅を連続して成膜することにより、下地金属層６４を形成する。次に、下地金属層６４の上面に、下地金属層６４をメッキ電流路とした銅の電解メッキにより、下部電極６５を形成する。
次に、図２６に示すように、下部電極６５の上面にレジスト膜１０１をパターン形成する。この場合、薄膜容量素子形成領域に対応する部分におけるレジスト膜１０１には開口部１０２が形成されている。次に、レジスト膜１０１の開口部１０２内の下部電極６５の上面に、ハードマスク（図示せず）を用いたスパッタ法によりチタンを成膜することにより、下地金属層６６を形成する。
次に、レジスト膜１０１の開口部１０２内の下地金属層６６の上面に、上記水熱合成法により、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（ＢａＳｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（ＺｒＴｉ）Ｏ3）などからなる強誘電体膜６７を形成する。この場合も、強誘電体膜６７は、チタンからなる下地金属層６６との反応により形成されるため、レジスト膜１０１の開口部１０２内の下地金属層６６の上面のみに形成される。また、上記水熱合成法の処理温度は比較的低温であるため、ポリイミド系樹脂などの熱硬化性樹脂からなる下地絶縁膜６２が熱的ダメージを受けることはない。
次に、レジスト膜１０１の開口部１０２内の強誘電体膜６７の上面に、ハードマスク（図示せず）を用いたスパッタ法によりチタンおよび銅を連続して成膜することにより、下地金属層６８を形成する。次に、レジスト膜１０１の開口部１０２内の下地金属層６８の上面に、銅の無電解メッキにより、上部電極６９を形成する。次に、レジスト膜１０１を剥離する。なお、レジスト膜１０１を剥離するとき、下地金属層６８が剥離しなければ、上部電極６９を省略し、下地金属層６８を上部電極としてもよい。
次に、図２７に示すように、上部電極６９を含む下部電極６５の上面に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる下層絶縁膜７０を形成する。次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、下部電極６５および上部電極６９の各上面周辺部の所定の箇所に対応する部分における下層絶縁膜７０に開口部７１、７３を形成する。
次に、下層絶縁膜７０の開口部７１、７３内に上下導通部７２、７４を形成する。この場合、上下導通部７２は、下層絶縁膜７０の開口部７１内の下部電極６５の上面に、下地金属層６４をメッキ電流路とした銅の電解メッキにより形成する。上下導通部７４は、下層絶縁膜７０の開口部７３内の上部電極６９の上面に、銅の無電解メッキにより形成する。次に、必要に応じて、上下導通部７２、７４を含む下層絶縁膜７０の上面側を適宜に研磨する。
次に、図２８に示すように、上下導通部７２、７４を含む下層絶縁膜７０の上面に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる下層絶縁膜７０を形成する。
ここで、半導体構成体７６のシリコン基板７８の下面に接着層７７が設けられたものを用意する。接着層７７を有する半導体構成体７６は、例えば、ウエハ状態のシリコン基板７８上に配線８５、柱状電極８６、封止膜８７を形成した後、ウエハ状態のシリコン基板７８の下面に、ダイアタッチメントフィルムとして市販されているエポキシ系樹脂やポリイミド系樹脂などのダイボンド材からなる接着層７７を加熱加圧により半硬化させた状態で固着し、ダイシングにより個片化することにより得られる。
次に、平坦化膜７５の上面の所定の複数箇所にそれぞれ半導体構成体７６のシリコン基板７８の下面に接着された接着層７７を接着する。ここでの接着は、加熱加圧により、接着層７７を本硬化させる。
次に、図２９に示すように、半導体構成体７６の周囲における平坦化膜７５の上面に、スクリーン印刷法やスピンコート法などにより液状のエポキシ系樹脂などの熱硬化性樹脂を含む材料を塗布することにより、絶縁層形成用層８８ａを形成する。次に、絶縁層形成用層８８ａの上面に第２の絶縁膜形成用シート８９ａを配置する。この場合、第２の絶縁膜形成用シート８９ａは、ガラス繊維などにエポキシ系樹脂などの熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態としたものである。
次に、図３０に示すように、一対の加熱加圧板１０３、１０４を用いて上下から絶縁層形成用層８８ａおよび第２の絶縁膜形成用シート８９ａを加熱加圧すると、半導体構成体７６の周囲における第１の絶縁膜７５の上面に絶縁層８８が形成され、且つ、半導体構成体７６および絶縁層８８の上面に上層絶縁膜８９が形成される。この場合、上層絶縁膜８９の上面は、上側の加熱加圧板１０３の下面によって押さえ付けられるため、平坦面となる。
次に、図３１に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、半導体構成体７６の柱状電極８６の上面中央部に対応する部分における上層絶縁膜８９に開口部９０を形成し、且つ、上下導通部７２、７４の各上面中央部に対応する部分における上層絶縁膜８９、絶縁層８８および平坦化膜７５に開口部９１、９２を形成する。次に、必要に応じて、開口部９０、９１、９２内などに発生したエポキシスミアなどをデスミア処理により除去する。
次に、図３２に示すように、開口部９０、９１、９２を介して露出された柱状電極８６および上下導通部７２、７４の各上面を含む上層絶縁膜８９の上面全体に下地金属層９３を形成する。この場合、下地金属層９３は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタンなどの薄膜層上にスパッタ法により銅層を形成したものであってもよい。
次に、下地金属層９３の上面にメッキレジスト膜１０５をパターン形成する。この場合、上層配線９４形成領域に対応する部分におけるメッキレジスト膜１０５には開口部１０６が形成されている。次に、メッキレジスト膜１０５の開口部１０６内の下地金属層９３の上面に、下地金属層９３をメッキ電流路として銅の電解メッキを行なうことにより、上層配線９４を形成する。次に、メッキレジスト膜１０５を剥離し、次いで、上層配線９４をマスクとして下地金属層９３の不要な部分をエッチングして除去すると、図３３に示すように、上層配線９４下にのみ下地金属層９３が残存される。
次に、図３４に示すように、上層配線９４を含む上層絶縁膜８９の上面に、スクリーン印刷法やスピンコート法などにより、ソルダーレジストなどからなるオーバーコート膜９５を形成する。この場合、上層配線９４の接続パッド部に対応する部分におけるオーバーコート膜９５には開口部９６が形成されている。
次に、開口部９６内およびその上方に半田ボール９７を上層配線９４の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体７６間において、オーバーコート膜９５、上層絶縁膜８９、絶縁層８８、平坦化膜７５、下層絶縁膜７０、下部電極６５、下地金属層６４、下地絶縁膜６２およびベース板６１を切断すると、図２４に示す半導体装置が複数個得られる。本実施形態によれば、薄膜容量素子６３の面積を半導体構成体７６より大きくすることができ、且つ、誘電体として強誘電体膜６７を用いることができるため、薄膜容量素子６３の容量値を上記第１、第２実施形態の場合より更に大きくすることができる。
（第５実施形態）
例えば、上記第４実施形態では、図２４に示すように、ベース板１上に、下から順に、下地金属層６４、下部電極６５、下地金属層６６、強誘電体膜６７、下地金属層６８および上部電極６９からなる１層の薄膜容量素子６３を形成した場合について説明したが、これに限らず、２層以上としてもよく、例えば、図３５に示すこの発明の第５実施形態のように、２層としてもよい。
すなわち、下地絶縁膜６２の上面には、下から順に、下地金属層６４Ａ、下部電極６５Ａ、下地金属層６６Ａ、強誘電体膜６７Ａ、下地金属層６８Ａおよび上部電極６９Ａからなる第１の薄膜容量素子６３Ａが設けられている。この場合、下地金属層６４Ａを含む下部電極６５Ａの一部は下地金属層６６Ａを含む強誘電体膜６７Ａの外側に配置されている。上部電極６９Ａを含む下部電極６５Ａの上面には第１の下層絶縁膜７０Ａが設けられている。
第１の下層絶縁膜７０Ａの上面には、下から順に、下地金属層６４Ｂ、下部電極６５Ｂ、下地金属層６６Ｂ、強誘電体膜６７Ｂ、下地金属層６８Ｂおよび上部電極６９Ｂからなる第２の薄膜容量素子６３Ｂが設けられている。この場合、下地金属層６４Ｂを含む下部電極６５Ｂの一部は下地金属層６６Ｂを含む強誘電体膜６７Ｂの外側に配置されている。上部電極６９Ｂおよび下部電極６５Ｂを含む第１の下層絶縁膜７０Ａの上面には第２の下層絶縁膜７０Ｂが設けられている。
第２の下層絶縁膜７０Ｂの上面中央部には半導体構成体７６の下面が接着層７７を介して接着されている。下地金属層９３を含む上部電極９４は、上層絶縁膜８９、絶縁層８８、第２の下層絶縁膜７０Ｂおよび第１の下層絶縁膜７０Ａに設けられた開口部９１Ａおよび９２Ａを介して第１の薄膜容量素子６３Ａの下部電極６４Ａおよび上部電極６９Ａに接続され、また上層絶縁膜８９、絶縁層８８および第２の下層絶縁膜７０Ｂに設けられた開口部９１Ｂおよび９２Ｂを介して第２の薄膜容量素子６３Ｂの下部電極６４Ｂおよび上部電極６９Ｂに接続されている。本実施形態によれば、薄膜容量素子６３Ａ，６３Ｂを積層することにより、その容量値を上記第４実施形態の場合より更に大きくすることができる。
（第６実施形態）
例えば、上記第４実施形態では、図２４に示すように、半導体構成体７６および絶縁層８８上に上層絶縁膜８９および上層配線９４をそれぞれ１層ずつ形成した場合について説明したが、これに限らず、それぞれ２層以上としてもよく、例えば、図３６に示すこの発明の第６実施形態のように、それぞれ２層としてもよい。
すなわち、半導体構成体７６および絶縁層８８の上面には第１の上層絶縁膜８９Ａが設けられている。第１の上層絶縁膜８９Ａの上面には第１の下地金属層９３Ａを含む第１の上層配線９４Ａが設けられている。第１の下地金属層９３Ａを含む第１の上層配線９４Ａは、第１の上層絶縁膜８９Ａの開口部９０Ａを介して半導体構成体７６の柱状電極８６の上面に接続されている。
第１の上層配線９４Ａを含む第１の上層絶縁膜８９Ａの上面には第２の上層絶縁膜８９Ｂが設けられている。第２の上層絶縁膜８９Ｂの上面には第２の下地金属層９３Ｂを含む第２の上層配線９４Ｂが設けられている。第２の下地金属層９３Ｂを含む第２の上層配線９４Ｂは、第２の上層絶縁膜８９Ｂの開口部９０Ｂを介して第１の上層配線９４Ａの接続パッド部に接続されている。
第２の上層配線９４Ｂを含む第２の上層絶縁膜８９Ｂの上面にはオーバーコート膜９５が設けられている。第２の上層配線９４Ｂの接続パッド部に対応する部分におけるオーバーコート膜９５には開口部９６が設けられている。開口部９６内およびその上方には半田ボール９７が第２の上層配線９４Ｂの接続パッド部に接続されて設けられている。
（その他の実施形態）
例えば、図２４に示す半導体装置において、薄膜容量素子６３を複数に分割するようにしてもよい。また、例えば、図２４に示す半導体装置では、半導体構成体７６として、外部接続用電極としての柱状電極８６および封止膜８７を有する場合について説明したが、これに限らず、例えば、柱状電極８６および封止膜８７を有せず、外部接続用電極としての接続パッド部を有する配線８５を有するものとしてもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初の工程の断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 図１３のXIII−XIII線に沿う一部を省略した平面図。 図１３に示す半導体装置の製造方法の一例において、当初の工程の断面図 。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 図１９に続く工程の断面図。 図２０に続く工程の断面図。 この発明の第３実施形態としての半導体装置の断面図。 図２２のXXIII−XXIII線に沿う一部を省略した平図。 この発明の第４実施形態としての半導体装置の断面図。 図２４に示す半導体装置の製造方法の一例において、当初の工程の断面図 。 図２５に続く工程の断面図。 図２６に続く工程の断面図。 図２７に続く工程の断面図。 図２８に続く工程の断面図。 図２９に続く工程の断面図。 図３０に続く工程の断面図。 図３１に続く工程の断面図。 図３２に続く工程の断面図。 図３３に続く工程の断面図。 この発明の第５実施形態としての半導体装置の断面図。 この発明の第６実施形態としての半導体装置の断面図。
符号の説明
１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 薄膜容量素子
８ 下部電極
９ 強誘電体膜
１１ 上部電極
１２ 絶縁膜
１５ 配線
１６ 柱状電極
１７ 半田ボール
６１ ベース板
６２ 下地絶縁膜
６３ 薄膜容量素子
６５ 下部電極
６７ 強誘電体膜
６９ 上部電極
７０ 下層絶縁膜
７２、７４ 上下導通部
７５ 平坦化膜
７６ 半導体構成体
７７ 接着層
７８ シリコン基板
７９ 接続パッド
８０ 絶縁膜
８２ 保護膜
８５ 配線
８６ 柱状電極
８７ 封止膜
８９ 上層絶縁膜
９４ 上層配線
９５ オーバーコート膜
９７ 半田ボール

Claims (20)

  1. 上面に複数の接続パッドを有する半導体基板と、
    前記半導体基板上に前記接続パッドを除く部分を覆うように設けられた樹脂からなる絶縁膜と、
    前記絶縁膜上に前記接続パッドに接続されて設けられた下部電極、該下部電極上に水熱合成法により形成されて設けられた強誘電体膜、および該強誘電体膜上に設けられた上部電極を有する薄膜容量素子と、
    を具備することを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記薄膜容量素子は、その下部電極と接続された前記接続パッド上に設けられていることを特徴とする半導体装置。
  3. 請求項２に記載の発明において、前記薄膜容量素子の下部電極は、前記絶縁膜上に前記接続パッドに接続されて設けられたチタンを含む薄膜からなることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記接続パッドは前記半導体基板上の周辺部に設けられ、前記薄膜容量素子は前記絶縁膜上の前記接続パッド配置領域の内側に設けられていることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記接続パッドは前記半導体基板上の周辺部に設けられ、前記薄膜容量素子は前記絶縁膜上の前記接続パッド配置領域の内側および外側に設けられていることを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記薄膜容量素子を覆う別の絶縁膜を有し、前記別の絶縁膜上に配線が前記薄膜容量素子の上部電極に接続されて設けられていることを特徴とする半導体装置。
  7. 請求項６に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられ、前記柱状電極の周囲を覆う封止膜を有することを特徴とする半導体装置。
  8. 請求項７に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
  9. ベース板と、
    前記ベース板上に設けられた下部電極、該下部電極上に水熱合成法により形成されて設けられた強誘電体膜および該強誘電体膜上に設けられた上部電極を有する薄膜容量素子と、
    前記薄膜容量素子を覆うように設けられた下層絶縁膜と、前記下層絶縁膜上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた外部接続用電極を有する半導体構成体と、
    前記半導体構成体の周囲における前記下層絶縁膜上に設けられた絶縁層と、
    前記半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、
    前記上層絶縁膜上に前記半導体構成体の外部接続用電極、前記薄膜容量素子の下部電極および上部電極に電気的に接続されて設けられた上層配線と、
    を具備することを特徴とする半導体装置。
  10. 請求項９に記載の発明において、前記薄膜容量素子の平面的サイズは前記半導体構成体の平面的サイズよりも大きくなっていることを特徴とする半導体装置。
  11. 請求項９に記載の発明において、前記上層配線の接続パッド部を除く部分を覆うオーバーコート膜を有することを特徴とする半導体装置。
  12. 請求項１１に記載の発明において、前記上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
  13. 上面に複数の接続パッドを有する半導体基板と、前記半導体基板上に前記接続パッドを除く部分を覆うように設けられた樹脂からなる絶縁膜と、前記絶縁膜上に前記接続パッドに接続されて設けられた下部電極、該下部電極上に設けられた強誘電体膜および該強誘電体膜上に設けられた上部電極を有する薄膜容量素子とを具備する半導体装置の製造方法において、
    前記薄膜容量素子の強誘電体膜を水熱合成法により形成することを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の発明において、前記薄膜容量素子を覆う別の絶縁膜を形成し、前記別の絶縁膜上に配線を前記薄膜容量素子の上部電極に接続させて形成することを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の発明において、前記配線の接続パッド部上に柱状電極を形成し、前記柱状電極の周囲を覆う封止膜を形成することを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の発明において、前記柱状電極上に半田ボールを形成することを特徴とする半導体装置の製造方法。
  17. ベース板と、前記ベース板上に設けられた下部電極、該下部電極上に設けられた強誘電体膜および該強誘電体膜上に設けられた上部電極を有する薄膜容量素子と、前記薄膜容量素子を覆うように設けられた下層絶縁膜と、前記下層絶縁膜上に設けられ、且つ、複数の接続パッドを有する半導体基板および該半導体基板上に前記接続パッドに電気的に接続されて設けられた外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記下層絶縁膜上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記半導体構成体の外部接続用電極、前記薄膜容量素子の下部電極および上部電極に電気的に接続されて設けられた上層配線とを具備する半導体装置の製造方法において、
    前記薄膜容量素子の強誘電体膜を水熱合成法により形成することを特徴とする半導体装置の製造方法。
  18. 請求項１７に記載の発明において、前記ベース板上に熱硬化性樹脂からなる下地絶縁膜を形成し、該下地絶縁膜上に前記下部電極を形成することを特徴とする半導体装置の製造方法。
  19. 請求項１７に記載の発明において、前記上層配線の接続パッド部を除く部分を覆うオーバーコート膜を形成することを特徴とする半導体装置の製造方法。
  20. 請求項１９に記載の発明において、前記上層配線の接続パッド部上に半田ボールを形成することを特徴とする半導体装置の製造方法。
JP2005100738A 2005-03-31 2005-03-31 半導体装置およびその製造方法 Expired - Fee Related JP4784128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005100738A JP4784128B2 (ja) 2005-03-31 2005-03-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005100738A JP4784128B2 (ja) 2005-03-31 2005-03-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006286690A true JP2006286690A (ja) 2006-10-19
JP4784128B2 JP4784128B2 (ja) 2011-10-05

Family

ID=37408308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005100738A Expired - Fee Related JP4784128B2 (ja) 2005-03-31 2005-03-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4784128B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288481A (ja) * 2007-05-21 2008-11-27 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2015159222A (ja) * 2014-02-25 2015-09-03 株式会社日本マイクロニクス 二次電池搭載回路チップ及びその製造方法
JP2017034082A (ja) * 2015-07-31 2017-02-09 株式会社日本マイクロニクス 二次電池搭載チップの製造方法
CN108133931A (zh) * 2018-01-29 2018-06-08 安徽安努奇科技有限公司 一种模组结构及其制作方法
CN108231749A (zh) * 2018-02-28 2018-06-29 安徽安努奇科技有限公司 一种无源器件堆叠结构及其制作方法
WO2020195451A1 (ja) * 2019-03-28 2020-10-01 太陽誘電株式会社 モジュールおよびその製造方法
JP2021513215A (ja) * 2018-01-29 2021-05-20 安徽安努奇科技有限公司Ａｎｈｕｉ Ａｎｕｋｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． モジュール構造及びその製造方法
DE102019205869B4 (de) 2018-09-13 2022-11-03 Dialog Semiconductor (Uk) Limited Wafer-Level-Chip-Scale-Package-Struktur und Verfahren zur Herstellung derselben

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195552A (ja) * 1998-01-06 1999-07-21 Hokuriku Electric Ind Co Ltd 薄型コンデンサとその製造方法
JP2002057291A (ja) * 2000-08-11 2002-02-22 Iep Technologies:Kk 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195552A (ja) * 1998-01-06 1999-07-21 Hokuriku Electric Ind Co Ltd 薄型コンデンサとその製造方法
JP2002057291A (ja) * 2000-08-11 2002-02-22 Iep Technologies:Kk 半導体装置および半導体装置の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288481A (ja) * 2007-05-21 2008-11-27 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2015159222A (ja) * 2014-02-25 2015-09-03 株式会社日本マイクロニクス 二次電池搭載回路チップ及びその製造方法
WO2015129051A1 (ja) * 2014-02-25 2015-09-03 株式会社日本マイクロニクス 二次電池搭載回路チップ及びその製造方法
TWI642142B (zh) * 2015-07-31 2018-11-21 Kabushiki Kaisha Nihon Micronics 安裝次級電池之晶片的製造方法
US10686210B2 (en) 2015-07-31 2020-06-16 Kabushiki Kaisha Nihon Micronics Secondary battery mounted chip manufacturing method
KR20180033198A (ko) * 2015-07-31 2018-04-02 가부시키가이샤 니혼 마이크로닉스 이차전지 탑재 칩의 제조 방법
WO2017022347A1 (ja) * 2015-07-31 2017-02-09 株式会社日本マイクロニクス 二次電池搭載チップの製造方法
KR102123956B1 (ko) * 2015-07-31 2020-06-17 가부시키가이샤 니혼 마이크로닉스 이차전지 탑재 칩의 제조 방법
JP2017034082A (ja) * 2015-07-31 2017-02-09 株式会社日本マイクロニクス 二次電池搭載チップの製造方法
JP7062075B2 (ja) 2018-01-29 2022-05-02 安徽安努奇科技有限公司 モジュール構造及びその製造方法
JP2021513215A (ja) * 2018-01-29 2021-05-20 安徽安努奇科技有限公司Ａｎｈｕｉ Ａｎｕｋｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． モジュール構造及びその製造方法
CN108133931A (zh) * 2018-01-29 2018-06-08 安徽安努奇科技有限公司 一种模组结构及其制作方法
US11387182B2 (en) 2018-01-29 2022-07-12 Anhui Anuki Technologies Co., Ltd. Module structure and method for manufacturing the module structure
CN108133931B (zh) * 2018-01-29 2023-11-07 安徽安努奇科技有限公司 一种模组结构及其制作方法
CN108231749A (zh) * 2018-02-28 2018-06-29 安徽安努奇科技有限公司 一种无源器件堆叠结构及其制作方法
DE102019205869B4 (de) 2018-09-13 2022-11-03 Dialog Semiconductor (Uk) Limited Wafer-Level-Chip-Scale-Package-Struktur und Verfahren zur Herstellung derselben
WO2020195451A1 (ja) * 2019-03-28 2020-10-01 太陽誘電株式会社 モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP4784128B2 (ja) 2011-10-05

Similar Documents

Publication Publication Date Title
JP4997757B2 (ja) 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
TWI402017B (zh) 半導體裝置及其製造方法
JP5496445B2 (ja) 半導体装置の製造方法
US8389414B2 (en) Method of manufacturing a wiring board
US8536691B2 (en) Semiconductor device and method for manufacturing the same
CN1949952B (zh) 多层配线板、使用多层配线板的半导体器件及其制造方法
CN101286484A (zh) 半导体器件和制造方法
JP2007184438A (ja) 半導体装置
JP2007227874A (ja) 薄膜キャパシタ及びその製造方法
JP4921354B2 (ja) 半導体パッケージ及びその製造方法
JPWO2010134511A1 (ja) 半導体装置及び半導体装置の製造方法
JP4499731B2 (ja) 容量素子とその製造方法、及び半導体装置
WO2010101167A1 (ja) 半導体装置及びその製造方法
JP4784128B2 (ja) 半導体装置およびその製造方法
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP2012138595A (ja) 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP4447881B2 (ja) インターポーザの製造方法
JP5061895B2 (ja) キャパシタ及びそれを内蔵した配線基板
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP4434163B2 (ja) 半導体パッケージ基板の製造方法及び半導体装置の製造方法
JP2005203680A (ja) インターポーザキャパシタの製造方法
JP4864313B2 (ja) 薄膜キャパシタ基板、その製造方法、及び、半導体装置
JP4784142B2 (ja) 半導体装置およびその製造方法
JP4784141B2 (ja) 半導体装置の製造方法
TWI789781B (zh) 具有腔部之電路基板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080318

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees