CN108231749A - 一种无源器件堆叠结构及其制作方法 - Google Patents
一种无源器件堆叠结构及其制作方法 Download PDFInfo
- Publication number
- CN108231749A CN108231749A CN201810166083.XA CN201810166083A CN108231749A CN 108231749 A CN108231749 A CN 108231749A CN 201810166083 A CN201810166083 A CN 201810166083A CN 108231749 A CN108231749 A CN 108231749A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- passive device
- metal column
- stacked structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 303
- 229910052751 metal Inorganic materials 0.000 claims abstract description 303
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 5
- 230000003993 interaction Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2871—Pancake coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例提供了一种无源器件堆叠结构及其制作方法,该无源器件堆叠结构包括:基底;至少两层金属层,位于基底的一侧,金属层依次堆叠设置,金属层包括第一无源器件;金属柱层,位于任意相邻两层金属层之间,每层金属柱层包括至少一个金属柱,不同金属层通过至少一个金属柱电连接。本发明的技术方案,通过依次堆叠设置多层金属层,减少了无源器件的占用面积,提高了无源器件堆叠结构的空间利用率,利于无源器件的高集成化。在任意两层金属层之间设置金属柱层,金属柱层中的金属柱可以实现不同金属层之间的电连接,金属柱层的厚度可以根据需要进行设置,从而降低不同金属层之间的信号干扰,优化了无源器件堆叠结构的性能。
Description
技术领域
本发明实施例涉及集成器件技术,尤其涉及一种无源器件堆叠结构及其制作方法。
背景技术
随着电子产品的日益发展,各类元器件的研发都朝着高集成化、多功能的方向发展,因此,对集成器件中无源器件的高集成化的要求也在日益提高。
在集成器件中一般采用平铺的方式设置无源器件,而这种设置方式会使集成器件的占用面积较大,不利于无源器件的高集成化。
此外,在现有技术中,一般采用焊球连接各无源器件,但是焊球的寄生电阻会大幅降低电容和电感等无源器件的品质因数,影响无源器件的性能。
发明内容
本发明提供一种无源器件堆叠结构及其制作方法,以实现减小无源器件的占用面积,优化无源器件堆叠结构的性能的目的。
第一方面,本发明实施例提出了一种无源器件堆叠结构,包括:
基底;
至少两层金属层,位于所述基底的一侧,所述金属层依次堆叠设置,所述金属层包括第一无源器件;
金属柱层,位于任意相邻两层所述金属层之间,每层所述金属柱层包括至少一个金属柱,不同所述金属层通过至少一个所述金属柱电连接。
可选的,所述金属柱层的厚度至少是所述金属层的厚度的两倍。
可选的,同一层所述金属柱层中部分或全部所述金属柱之间电连接,和/或至少一个所述金属柱与所述第一无源器件电连接。
可选的,相邻两层所述金属柱层中部分所述金属柱之间电连接。
可选的,每层所述金属层中的所述第一无源器件包括至少一个第一子无源器件;
同一层所述金属层中的部分或全部所述第一子无源器件之间电连接,或同一层所述金属层中的全部所述第一子无源器件之间电绝缘。
可选的,每层所述金属层中的所述第一无源器件包括至少一个电感和/或至少一个电阻。
可选的,所述的无源器件堆叠结构,还包括:
第一绝缘层,位于任意相邻两层所述金属层之间,且填充于所述金属层中所述第一无源器件之间以及每层所述金属柱层中所述金属柱之间。
可选的,所述的无源器件堆叠结构,还包括:
第二无源器件以及覆盖或包裹所述第二无源器件的第二绝缘层;
所述第二无源器件以及所述第二绝缘层位于所述基底与最靠近所述基底的所述金属层之间,或所述第二无源器件以及所述第二绝缘层位于任一所述第一绝缘层与上层金属层之间,所述上层金属层为位于该任一所述第一绝缘层远离所述基底一侧的且最靠近该任一所述第一绝缘层的所述金属层。
可选的,所述第二无源器件包括电容。
可选的,所述的无源器件堆叠结构,还包括:
至少一个芯片,位于至少一个所述金属柱层中的所述金属柱之间。
第二方面,本发明实施例还提供了一种无源器件堆叠结构的制作方法,包括:
提供基底;
在所述基底一侧依次堆叠设置至少两层金属层,其中,所述金属层包括第一无源器件;
在任意相邻两个所述金属层之间形成金属柱层,其中,每层所述金属柱层包括至少一个金属柱,不同所述金属层通过至少一个所述金属柱电连接。
本发明实施例提供了一种无源器件堆叠结构及其制作方法,该无源器件堆叠结构包括:基底;至少两层金属层,位于基底的一侧,金属层依次堆叠设置,金属层包括第一无源器件;金属柱层,位于任意相邻两层金属层之间,每层金属柱层包括至少一个金属柱。通过依次堆叠设置包括第一无源器件的多层金属层,可以减少无源器件的占用面积,提高了无源器件堆叠结构的空间利用率,有利于无源器件的高集成化。在任意两层金属层之间设置金属柱层,金属柱层中的金属柱可以实现不同金属层(第一无源器件)之间的电连接,金属柱层的厚度可以根据需要进行设置,从而降低不同金属层之间的信号干扰,优化了无源器件堆叠结构的性能。
附图说明
图1是本发明实施例提供的一种无源器件堆叠结构的立体结构示意图;
图2是本发明实施例提供的一种无源器件堆叠结构的剖面结构示意图;
图3是本发明实施例提供的又一种无源器件堆叠结构的立体结构示意图;
图4是本发明实施例提供的又一种无源器件堆叠结构的剖面结构示意图;
图5是本发明实施例提供的又一种无源器件堆叠结构的剖面结构示意图;
图6是本发明实施例提供的又一种无源器件堆叠结构的立体结构示意图;
图7是本发明实施例提供的一种无源器件堆叠结构的制作方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种无源器件堆叠结构的立体结构示意图;图2是本发明实施例提供的一种无源器件堆叠结构的剖面结构示意图。参见图1和图2,本发明实施例提出的无源器件堆叠结构,包括:基底1;至少两层金属层2,位于基底1的一侧,金属层2依次堆叠设置,金属层2包括第一无源器件21;金属柱层3,位于相邻两层金属层2之间,每层金属柱层3包括至少一个金属柱31,不同金属层2通过至少一个金属柱31电连接。
其中,在图1中,金属层2的层数为三层仅是本申请中的一个具体示例,并非对本申请的限制。本申请中金属层2的层数可以是两层也可以是更多层,具体可根据无源器件平铺设置时的占用面积进行设置。金属层2依次堆叠设置,在任意相邻的两层金属层2之间设置金属柱层3,不同金属层2中的第一无源器件21可通过金属柱层3中的金属柱31电连接,以实现不同金属层2的电连接,且金属柱层的厚度可以根据需要进行设置,从而降低不同金属层之间的信号干扰。
多层金属层2中可以部分金属层2包括第一无源器件21,也可以所有金属层2均包括第一无源器件21,第一无源器件21可以是多个相同或者不同种类的无源器件。可选的,每层金属层2中的第一无源器件21包括至少一个电感和/或至少一个电阻。
第一无源器件21可以与金属层2通过同一制程形成,示例性地,第一无源器件21可以是在形成金属层2过程中,通过设置金属螺旋盘绕形成在金属层2中的平面电感。
本申请中,对金属层2中的第一无源器件21之间以及与金属柱层3中的金属柱31之间的连接关系并不做限制,具体可根据各元件的实际电连接关系进行设置,以此在金属层中形成对应的电路图案。
本发明实施例提供的无源器件堆叠结构,通过依次堆叠设置多层包括第一无源器件的金属层,以此减少无源器件的堆叠面积,提高无源器件的空间利用率,利于无源器件的高集成化。在任意两层金属层之间设置金属柱层,金属柱层的厚度可以根据需要进行设置,从而降低不同金属层之间的信号干扰,金属柱可以实现不同金属层中第一无源器件之间的电连接,避免了引入焊球,降低了寄生电阻,可以提高电容或电感等无源器件的品质因数,优化了无源器件堆叠结构的性能。
继续参见图1,可选的,金属柱层3的厚度至少是金属层2的厚度的两倍。
由于金属层2中存在第一无源器件21,示例性地,当相邻两层的金属层2中的第一无源器件21均为电感时,若金属柱层的厚度较薄且相邻两层的金属层2中的电感在垂直方向上具有交叠部分,则电感之间会存在较大的相互作用,该相互作用会干扰堆叠结构的正常工作。
考虑到金属层2之间的间距大于其厚度的两倍时,第一无源器件21之间的相互作用会大大降低,因此,可以设置金属柱层3的厚度至少是金属层2厚度的两倍。
图3是本发明实施例提供的又一种无源器件堆叠结构的立体结构示意图。图3中给出了金属层2为三层,金属柱层3为两层时的结构示意图。参见图3,金属层2中包括第一无源器件21,该第一无源器件21可以由一种或者多种无源器件构成。
可选的,每层金属层2中的第一无源器件21包括至少一个第一子无源器件;同一层金属层2中的部分或全部第一子无源器件之间电连接,或同一层金属层2中的全部第一子无源器件之间电绝缘。当同一层金属层2中的部分或全部第一子无源器件之间电连接时,可通过其中一个第一子无源器件通过金属柱31与其他金属层2电连接;同一层金属层2中的全部第一子无源器件之间电绝缘时,各第一子无源器件可分别通过金属柱31与其他金属层2电连接。
其中,第一子无源器件可以是电阻或电感等无源器件中的一种。当第一无源器件21包括多个第一子无源器件时,多个第一子无源器件可以是相同类型的无源器件,也可以是不同类型的无源器件。示例性地,参考图3,多个第一子无源器件可包括电感211和电阻212。
考虑到采用平铺的方式设置无源器件,当无源器件为平面螺旋电感时,由于平面螺旋电感的一连接端位于平面螺旋电感的中心(或内部),需要在平面螺旋电感的中心引出导线,但是为了避免导线将平面螺旋电感各螺旋部分短接,需要增设绝缘层并在绝缘层中打过孔,再增设金属层,以此实现平面螺旋电感与其他无源器件或芯片等的电连接。而这种连接方式会增加工艺制程和工艺难度。
因此,本发明实施例的堆叠结构中,在两层金属层2之间设置金属柱31即可以实现平面螺旋电感与其他无源器件或芯片等的电连接,可以避免增设膜层或打过孔等工艺制程,减少了工艺制程和工艺难度。另外,现有技术中一般采用焊球实现各个元件之间的电连接,但是在射频或高频条件下时,焊球中的寄生电阻会明显影响电容和电感等无源器件的品质因数,影响无源器件的性能。本实施例通过金属柱31实现金属层2之间的电连接,不仅可以降低工艺难度,还可以降低寄生电阻,提高了第一无源器件中的电容或电感的品质因数,优化第一无源器件的性能。
需要说明的是,可以根据实际电路需要,对同一层金属层2中的第一子无源器件进行连接。多个第一子无源器件211之间可以全部电连接,或者部分电连接部分电绝缘,也可以全部电绝缘。
可以理解的是,金属层2中除第一无源器件21之外,还可以包括金属导线,以实现无源器件堆叠结构中各结构之间的电连接。金属层2和金属柱层3之间可以存在多种连接关系,以实现相应预计的技术效果。示例性地,各层金属层2之间可以通过金属柱层3中的金属柱31实现电连接,同层或不同层的金属柱层3中的金属柱31之间可以通过金属层2实现电连接。
继续参见图3,可选的,同一层金属柱层3中部分或全部金属柱31之间电连接,和/或至少一个金属柱31与第一无源器件21电连接。
其中,同一层金属柱层3中的金属柱31可以通过相邻的金属层2中的金属导线实现电连接,可以将全部金属柱31电连接在一起,也可以将部分金属柱31电连接在一起,也可以是单独的金属柱31与金属层2电连接。示例性地,处于同一层金属柱层3中的部分金属柱31可以通过与之相邻的两层金属层2中的金属导线首尾电连接,形成螺旋结构或者环形的空间电感。
一个或多个金属柱31还可以通过金属导线与金属层2中的第一无源器件21电连接,或者直接与金属层2中的第一无源器件21电连接。
对于同一层金属柱层3中的金属柱31,可以仅实现各金属柱31之间的电连接,也可以仅实现金属柱31与第一无源器件21之间的电连接,也可以同时实现各金属柱31之间以及金属柱31与第一无源器件21之间的电连接。
可选的,相邻两层金属柱层3中部分金属柱31之间电连接。
相邻两层金属柱层3之间的金属柱31可以通过两金属柱层3之间的金属层2中的金属导线实现电连接,进而可实现间隔一层金属层2的上下两层金属层2中的第一无源器件21的电连接。
图4是本发明实施例提供的又一种无源器件堆叠结构的剖面结构示意图。参见图4,可选的,无源器件堆叠结构还包括:第一绝缘层4,位于任意相邻两个金属层2之间,且填充于金属层2中第一无源器件21之间以及每层金属柱层3中金属柱21之间。
在该无源器件堆叠结构中存在多种电连接关系,为了防止各无源器件之间发生漏电或者短路等情况发生,可以在相邻的金属层2之间填充第一绝缘层4。
需要说明的是,第一绝缘层4除绝缘作用外,还可以起到支撑金属层2的作用。具体的,当金属层2与基板1接触时,金属层2可以以基板1为支撑,直接形成在基板1上;当金属层2不与基板1接触时,即对于堆叠与上层的金属层2,金属层2可以以第一绝缘层4为支撑,形成于第一绝缘层4上。
图5是本发明实施例提供的又一种无源器件堆叠结构的剖面结构示意图。考虑到实际工艺中会设置其他无源器件,参见图5,可选的,无源器件堆叠结构还包括:第二无源器件51以及覆盖或包裹第二无源器件51的第二绝缘层5;第二无源器件51以及第二绝缘层5位于基底1与最靠近基底1的金属层2之间。
可以理解的是,第二无源器件51可以是电阻、电感或电容等中的任意一种或多种。通过设置第二绝缘层5包裹或覆盖第二无源器件51,以防止第二无源器件51与堆叠结构中的其他器件出现不必要的短路或漏电等情况发生。
可以通过金属层2中的金属导线,实现第二无源器件51与最邻近的金属层2中的第一无源器件21之间的电连接,或者与最邻近的金属柱层3中的金属柱31之间的电连接。
参见图5,考虑到第二无源器件51优选在平坦性好的区域形成,示例性地,可以直接在平坦性好的基底1上形成第二无源器件51和第二绝缘层5。
需要说明的是,在本发明实施例中,对第二无源器件51与相应的第二绝缘层5的具体位置不做限制。图5中将第二无源器件51和第二绝缘层5设置在基底1与最靠近基底1的金属层2之间,仅是本发明实施例中的具体事例,并非对本申请的限制。
可选的,第二无源器件51以及第二绝缘层5还可以位于任一第一绝缘层4与上层金属层2之间,所述上层金属层2为位于该任一第一绝缘层4远离4基底一侧的且最靠近该任一第一绝缘层4的金属层2。
可以理解的是,第一绝缘层4设置在任意相邻两层金属层2之间,可以设置第二无源器件51位于第一绝缘层4与上层金属层2之间,即可以在第一绝缘层4上形成第二无源器件51和第二绝缘层5,再在第二绝缘层5上形成金属层2。
第二无源器件51和第二绝缘层5还可以位于任一第一绝缘层4的上层金属层2和与该上层金属层2远离基底1一侧的相邻的金属柱层3之间。
考虑到实际工艺中,一般需要设置电容,可选的,第二无源器件包括电容。可以理解的是,第二无源器件还可以根据实际需要设置为其他无源器件。
图6是本发明实施例提供的又一种无源器件堆叠结构的立体结构示意图。参见图6,为了完善该无源器件堆叠结构的工艺性能,可选的,该无源器件堆叠结构还包括:至少一个芯片6,位于至少一个金属柱层中的金属柱之间。
当该堆叠结构包括多个芯片6时,多个芯片6可以是相同或不同功能的芯片,可以位于同一金属柱层中,也可以位于不同金属柱层中。通过将芯片6设置于金属柱之间,可减少芯片的占用面积,从而进一步减少整个集成器件的占用面积。
可以理解的是,为了形成一个完整的电路结构,芯片6与金属层接触时,可以通过与接触的金属层中的金属导线实现与该金属柱层中的部分金属柱的电连接;当芯片6与金属层不接触时,可以通过过孔实现与金属层的电连接。
图7是本发明实施例提供的一种无源器件堆叠结构的制作方法的流程图。参见图7,该无源器件堆叠结构的制作方法包括:
S10:提供基底。
S20:在基底一侧依次堆叠设置至少两层金属层,其中,金属层包括第一无源器件。
S30:在任意相邻两个金属层之间形成金属柱层,其中,每层金属柱层包括至少一个金属柱,不同金属层通过至少一个金属柱电连接。
示例性地,在提供的基底一侧设置一层金属层,为第一金属层,在第一金属层远离基底一侧,形成一层金属柱层,为第一金属柱层。可选的,可以在第一金属柱层中填充绝缘介质形成一层绝缘层,为第一绝缘层,在第一绝缘层远离基底一侧通过沉积、电镀等方式设置另一层金属层,为第二金属层,使第一金属柱层位于相邻的两层金属层之间。在第二金属层上可以再形成一层金属柱层,为第二金属柱层,在第二金属柱层中再形成一层第一绝缘层,在第一绝缘层上再设置一层金属层,为第三金属层,以此类推,可以在基底一侧依次堆叠设置至少两层金属层,并在任意相邻两个金属层之间形成金属柱层。
可以理解的是,金属层中可以形成第一无源器件,第一无源器件可以是电容、电阻或电感等中的一种或多种。当第一无源器件为多个时,即第一无源器件包括多个第一子无源器件时,各第一子无源器件可以是相同类型的无源器件,也可以是不同类型的无源器件。
金属层中除第一无源器件外,还可以包括金属导线,金属导线可以实现所在金属层中的第一无源器件之间的电连接,以及所在金属层相邻的金属柱层中的金属柱之间的电连接。
可以根据实际需要,设置金属柱层的部分金属柱通过与之相邻的金属层中的金属导线电连接,或者设置部分金属柱与相邻金属层中第一无源器件或金属导线电连接,以实现相邻金属层之间的电连接。
金属柱层的厚度可以根据需要进行设置,金属柱层中的金属柱可以将相邻两层金属层中的第一无源器件分开一定的距离,以降低不同金属层中第一无源器件之间的相互干扰。通过金属柱实现相邻两层金属层之间的电连接,可以避免引入焊球,降低堆叠结构中的寄生电阻,提高了电容或电感等无源器件在高频或射频工作环境下的品质因数,优化了堆叠结构的性能。
本发明实施例提供的无源器件堆叠结构的制作方法制作的无源器件堆叠结构,通过依次堆叠设置多层包括第一无源器件的金属层,以此减少无源器件的占用面积,提高无源器件的空间利用率。在任意两层金属层之间设置金属柱层,金属柱层的厚度可以根据需要进行设置,从而降低不同金属层之间的信号干扰,采用金属柱连接相邻两层金属层,可以提高电容或电感等无源器件的品质因数,优化无源器件堆叠结构的性能。
无源器件堆叠结构的制作方法可以还包括,设置第二无源器件以及覆盖或包裹所述第二无源器件的第二绝缘层。
设置第二无源器件以及第二绝缘层位于基底与最靠近基底的金属层之间,或设置第二无源器件以及第二绝缘层位于任一第一绝缘层与上层金属层之间,其中,所述上层金属层为位于该任一第一绝缘层远离基底一侧的且最靠近该任一第一绝缘层的金属层。
示例性地,第二无源器件包括电容。
可以理解的是,为了完善该堆叠结构的工艺性能,无源器件堆叠结构的制作方法可以还包括:设置至少一个芯片,位于至少一个金属柱层中的金属柱之间。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (11)
1.一种无源器件堆叠结构,其特征在于,包括:
基底;
至少两层金属层,位于所述基底的一侧,所述金属层依次堆叠设置,所述金属层包括第一无源器件;
金属柱层,位于任意相邻两层所述金属层之间,每层所述金属柱层包括至少一个金属柱,不同所述金属层通过至少一个所述金属柱电连接。
2.根据权利要求1所述的无源器件堆叠结构,其特征在于,所述金属柱层的厚度至少是所述金属层的厚度的两倍。
3.根据权利要求1所述的无源器件堆叠结构,其特征在于,同一层所述金属柱层中部分或全部所述金属柱之间电连接,和/或至少一个所述金属柱与所述第一无源器件电连接。
4.根据权利要求3所述的无源器件堆叠结构,其特征在于,相邻两层所述金属柱层中部分所述金属柱之间电连接。
5.根据权利要求1所述的无源器件堆叠结构,其特征在于,每层所述金属层中的所述第一无源器件包括至少一个第一子无源器件;
同一层所述金属层中的部分或全部所述第一子无源器件之间电连接,或同一层所述金属层中的全部所述第一子无源器件之间电绝缘。
6.根据权利要求1所述的无源器件堆叠结构,其特征在于,每层所述金属层中的所述第一无源器件包括至少一个电感和/或至少一个电阻。
7.根据权利要求1所述的无源器件堆叠结构,其特征在于,还包括:
第一绝缘层,位于任意相邻两层所述金属层之间,且填充于所述金属层中所述第一无源器件之间以及每层所述金属柱层中所述金属柱之间。
8.根据权利要求7所述的无源器件堆叠结构,其特征在于,还包括:
第二无源器件以及覆盖或包裹所述第二无源器件的第二绝缘层;
所述第二无源器件以及所述第二绝缘层位于所述基底与最靠近所述基底的所述金属层之间,或所述第二无源器件以及所述第二绝缘层位于任一所述第一绝缘层与上层金属层之间,所述上层金属层为位于该任一所述第一绝缘层远离所述基底一侧的且最靠近该任一所述第一绝缘层的所述金属层。
9.根据权利要求8所述的无源器件堆叠结构,其特征在于,所述第二无源器件包括电容。
10.根据权利要求7所述的无源器件堆叠结构,其特征在于,还包括:
至少一个芯片,位于至少一个所述金属柱层中的所述金属柱之间。
11.一种无源器件堆叠结构的制作方法,其特征在于,包括:
提供基底;
在所述基底一侧依次堆叠设置至少两层金属层,其中,所述金属层包括第一无源器件;
在任意相邻两个所述金属层之间形成金属柱层,其中,每层所述金属柱层包括至少一个金属柱,不同所述金属层通过至少一个所述金属柱电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810166083.XA CN108231749B (zh) | 2018-02-28 | 2018-02-28 | 一种无源器件堆叠结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810166083.XA CN108231749B (zh) | 2018-02-28 | 2018-02-28 | 一种无源器件堆叠结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108231749A true CN108231749A (zh) | 2018-06-29 |
CN108231749B CN108231749B (zh) | 2024-07-02 |
Family
ID=62662356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810166083.XA Active CN108231749B (zh) | 2018-02-28 | 2018-02-28 | 一种无源器件堆叠结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108231749B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1478294A (zh) * | 2000-08-21 | 2004-02-25 | 摩托罗拉公司 | 具有无源元件的半导体器件及其制备方法 |
JP2004363425A (ja) * | 2003-06-06 | 2004-12-24 | Hitachi Ltd | 受動素子内蔵基板 |
JP2006186038A (ja) * | 2004-12-27 | 2006-07-13 | Oki Electric Ind Co Ltd | 抵抗体チップ及びその実装方法 |
JP2006216768A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 半導体装置およびその製造方法 |
JP2006286690A (ja) * | 2005-03-31 | 2006-10-19 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US20100213602A1 (en) * | 2009-02-20 | 2010-08-26 | National Semiconductor Corporation | Integrated circuit micro-module |
JP2012134432A (ja) * | 2010-12-24 | 2012-07-12 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
CN207818570U (zh) * | 2018-02-28 | 2018-09-04 | 安徽安努奇科技有限公司 | 一种无源器件堆叠结构 |
-
2018
- 2018-02-28 CN CN201810166083.XA patent/CN108231749B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1478294A (zh) * | 2000-08-21 | 2004-02-25 | 摩托罗拉公司 | 具有无源元件的半导体器件及其制备方法 |
JP2004363425A (ja) * | 2003-06-06 | 2004-12-24 | Hitachi Ltd | 受動素子内蔵基板 |
JP2006186038A (ja) * | 2004-12-27 | 2006-07-13 | Oki Electric Ind Co Ltd | 抵抗体チップ及びその実装方法 |
JP2006216768A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 半導体装置およびその製造方法 |
JP2006286690A (ja) * | 2005-03-31 | 2006-10-19 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US20100213602A1 (en) * | 2009-02-20 | 2010-08-26 | National Semiconductor Corporation | Integrated circuit micro-module |
JP2012134432A (ja) * | 2010-12-24 | 2012-07-12 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
CN207818570U (zh) * | 2018-02-28 | 2018-09-04 | 安徽安努奇科技有限公司 | 一种无源器件堆叠结构 |
Also Published As
Publication number | Publication date |
---|---|
CN108231749B (zh) | 2024-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9881990B2 (en) | Integrated inductor for integrated circuit devices | |
JP5730841B2 (ja) | コイル部品及びその製造方法 | |
CN108807200A (zh) | 具有引线键合的多管芯堆叠的集成电路封装 | |
US9947644B2 (en) | Semiconductor package | |
TWI522026B (zh) | 具有電子元件內嵌於其中的基板及其製造方法 | |
JP6280244B2 (ja) | 構成可能/制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ | |
US20160035708A1 (en) | Stack packages and methods of manufacturing the same | |
CN108074912A (zh) | 包括互连器的半导体封装 | |
CN103887264B (zh) | 预空间变换器、空间变换器、以及半导体装置检查设备 | |
TWI292676B (en) | Method of providing multiple voltages, method for forming thin film capacitor, semiconductor apparatus, communication system and computer system | |
US7149071B2 (en) | Controlled resistance capacitors | |
CN104465567B (zh) | 芯片封装结构及其制备方法 | |
US20170338205A1 (en) | Semiconductor packages including through mold ball connectors and methods of manufacturing the same | |
CN207818570U (zh) | 一种无源器件堆叠结构 | |
CN106340495B (zh) | 基底结构 | |
CN108231749A (zh) | 一种无源器件堆叠结构及其制作方法 | |
CN109155617A (zh) | 双侧电路 | |
TW201709364A (zh) | 具有嵌入式電路圖案之封裝基板、製造其之方法及包含其之半導體封裝 | |
US20150364532A1 (en) | Inductor formed on a semiconductor substrate | |
CN105009279B (zh) | 半导体器件及制造半导体器件的方法 | |
CN108133931A (zh) | 一种模组结构及其制作方法 | |
JP2012221973A (ja) | 半導体装置およびその製造方法 | |
CN205376474U (zh) | 具有高接合强度的多层结构的转接介面板 | |
JPH03215995A (ja) | 多層配線モジュール | |
US10141353B2 (en) | Passive components implemented on a plurality of stacked insulators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |