CN1478294A - 具有无源元件的半导体器件及其制备方法 - Google Patents
具有无源元件的半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN1478294A CN1478294A CNA018144950A CN01814495A CN1478294A CN 1478294 A CN1478294 A CN 1478294A CN A018144950 A CNA018144950 A CN A018144950A CN 01814495 A CN01814495 A CN 01814495A CN 1478294 A CN1478294 A CN 1478294A
- Authority
- CN
- China
- Prior art keywords
- layer
- resistor
- dielectric layer
- capacitor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 35
- 239000002184 metal Substances 0.000 claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000003990 capacitor Substances 0.000 claims abstract description 47
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims abstract description 24
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 229910019974 CrSi Inorganic materials 0.000 claims description 4
- 229910004491 TaAlN Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910004129 HfSiO Inorganic materials 0.000 claims description 3
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910000906 Bronze Inorganic materials 0.000 claims 2
- 239000010974 bronze Substances 0.000 claims 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims 2
- 238000005498 polishing Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 92
- 238000005530 etching Methods 0.000 description 14
- 238000009413 insulation Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
半导体器件及制备半导体器件的方法。在绝缘介电层(12)中形成镶嵌金属层(16)，绝缘介电层直接与基底(10)电连接。诸如第一电容电极层(20)的无源元件层沉积在金属层(16)上，相对于金属层(16)，第一电容电极层最好偏置，使其通过通孔(36)与金属层(16)直接进行电互连。在一个实施例中，电容和电阻作为器件上的无源元件。在另一个实施例中，无源元件至少包括一个电阻(28)和可选的第二电阻(32)。然而，在另一个实施例中，金属层(16)是镶嵌铜层。
Description
技术领域
本发明涉及半导体器件和制备半导体器件的方法。尤其涉及适用于无线通信系统、包含至少一个无源元件的半导体器件。
背景技术
鉴于半导体器件制备技术的状况，许多电子器件通常受到设计缺陷的影响而导致其性能的限制。例如，无线通信系统一般含有相对较少的半导体芯片，但却包含数百个无源元件。由于不断努力改进形状因素和减少功耗，并且改善109Hz或更高阶频率上半导体器件的性能和功能，期望将无源元件集成到独立的芯片或模块内，并且期望将无源元件集成在有源基底(例如含硅基底)上。
目前已有各种各样的片上电容器和电阻器的制备技术。例如包括双多晶硅(double-poly)、栅极氧化物或结型电容或掺杂硅电阻或多晶硅电阻的制备技术。许多应用因这些技术带来的性能特性的改进而受益。例如，寻求减少寄生电容面积，改善电压线性度，降低电极串联电阻或减少1/f噪声。同样期望将得到的器件集成到有源基底(例如硅芯片)的后端(backend)，迄今为止利用现有的技术还不能达到这些目的。
附图说明
图1图解了依据本发明制备的一个优选半导体器件；
图2图解了依据本发明制备的电容器和电阻器。
具体实施方式
参照图1，其中示出了诸如金属-绝缘体-金属电容或薄膜电阻的半导体无源元件的组合的例子。在图1所例举的优选实施例中，本发明试图将金属-绝缘体-金属电容和至少一个薄膜电阻的组合并入器件中。图1也举例说明了将两个薄膜电阻并入器件的实施例。在另一个实施例中，可以省略金属-绝缘体-金属电容(或另一无源元件)，或在单独的器件中使用，这个电容能够与依据本发明的方法制备的一或多个电阻元件电连接。
一般地，本发明的器件的特征在于内含金属层，该金属层被沉积在介电层(即绝缘层)中形成的沟道内，之后被加以处理以清除多余材料，使得因此暴露出来的金属层表面与介电层的第一面基本共面。金属层最好是银、金、铜、铝或其混合物，其中铜是优选金属。更具体地，该器件的特征在于内含至少一个在材料层中形成的铜镶嵌金属层。在优选实施例中，从单个镶嵌铜层形成电容的电极，以作为一或多个电容、电阻或其组合的端子。然而，本领域技术人员会认识到，可以在多个镶嵌层上形成单独无源元件，可以在单独镶嵌层上形成单独无源元件，或可以在多个镶嵌层上形成一或多个无源元件。
为了更进一步举例说明，图1描述了含有一个适当的半导体基底10的器件。与基底相连的是第一绝缘介电层12，内设沟道15。在限定沟道15基部的表面上，通孔14含有导电连接基底10和填充沟道15的金属层16(最好是镶嵌金属层，镶嵌铜层则更好)的材料。如图1所示，在金属层16上形成一可选的屏蔽介电层18，这个可选的屏蔽介电层18在某些金属层16或全部的金属层16上可以省略。例如，图1举例说明了屏蔽介电层18上的窗式开口，以便露出金属层16的一部分，因此可以使金属层16和第一或底部电容电极层20之间直接接触。图中金属层16是连续的，但可被分成多个部分。应当注意，多个电容都可以建在单独一个金属层16上。
电容器电极层20至少有一段长度夹在金属层16和电容器介电层22之间。第二或顶部电容器电极层24至少与电容器介电层22的一部分相连。可选地，第二层电容器电极层24可以在其至少一部分表面上含有一个可选的阻蚀层26。电容器电极层20，电容器介电层22，电容器电极层24和可选的阻蚀层26的组合通常限定本发明的电容器元件的结构。
最好是薄膜电阻的第一电阻28由适当材料组成，该材料最好(在使用金属-绝缘体-金属电容的实施例中)与第一电容器介电层20的材料相同。因此，电阻28和第一电容器电极层20由同样的材料构成。通过可选屏蔽介电层18，第一电阻28与第一绝缘介电层12直接连接邻接，或者在其至少一部分表面上与第一绝缘介电层12分离。能够从上面经通孔40和金属层44与电阻28接触，或可选地，通过金属层16和通孔14与电阻28接触。应当注意，当金属层16连续时，仅需要通孔14。可选地，一或多个介电层沉积在第一电阻28上面。例如，在图1中给出第一中间介电层30，它作为垫层沉积在电容的金属层20和24上，并且在使用时，还沉积在可选阻蚀层26上。
图1示出了与中间介电层30的表面直接接触的可选第二电阻32。第二电阻可以用在器件的任何地方，并且可以与其它层接触。例如，它可以通过直接接触方式被布在与第一电阻直接接触的相同金属层上。如图1所示，另一个中间介电层34被布在中间介电层30之上，覆盖了可选第二电阻32。如前所述，如果是单一介电层，可以省略中间介电层30或者中间介电层34。电阻28和电阻32可以由不同的材料构成，因此，这些电阻的电阻系数可以不同。
多个通孔提供了被第二中间介电层34和其它层(如果存在的话)隔离的金属层间的接触路径。例如，通孔36包含导电连接金属层44与金属层16的材料。一或多数通孔38包含导电连接金属层44与电容器电极层24的材料。多个通孔40被填充导电连接金属层44与第一电阻28的材料。同样地，多个通孔42包含导电连接金属层44与第二电阻32的材料。可选地，例如象46层这样的一或多个附加层可以被布在金属层44之上。图1举例说明的实施例描述了通孔38、40和42，这些通孔与最靠近金属层44的表面的无源元件接触。应当理解，通孔36、38和40穿过中间介电层30和34，而通孔42仅穿过中间介电层34。
虽然本领域技术人员知道各种适于制备这些无源元件的材料，然而用于电容器介电层的优选介电材料可从诸如Ta2O5、SrTiO3、ZrO2、ZrSiO4、HfO2、HfSiO4、TiO2、Si3N4这样的氧化物或氮化物或其混合物，或者这些材料的化学剂量发生变化的材料中挑选。用于电阻和电容电极层的优选材料包括，例如象TaN、TaAlN、TiN、CrNi、WN、CrSi这样的金属间化合物，或它们的混合物。也可以使用这些材料的化学剂量发生变化的材料。
对于半导体器件中形成的至少一个无源元件，可能期望金属层16伸出元件端部或相对元件端部横向偏移。例如，金属层16横向延伸出第一电容器电极层20、第一电容器介电层22和第二电容器电极层24的端部之外。以这种方式，器件的第一电容器介电层20可直接与金属层44通过通孔36和金属层16建立电连接。可选地，对于电阻28和32，可以直接通过通孔40和42与电阻的第一平面进行层间接触。
参照图1所例举的器件，将描述半导体基底10上的无源元件的制备过程。光刻和蚀刻沉积在基底10上的第一绝缘介电层12以形成接纳无源器件的金属层16的沟道15和通孔14。低阻抗系数或高导材料被沉积在沟道15和通孔14中。当在沟道15中沉积材料之后，清除多余的材料，使得金属层16的露出表面相对于第一绝缘介电层12的露出表面是连续的，最好彼此基本共面。可以使用任何适宜的技术清除材料，例如化学机械抛光技术。
可选地，对于图1所述的电容器，如果使用了屏蔽介电层18，它被沉积在绝缘介电层12和金属层16之上，然后蚀刻出一个穿过屏蔽介电层18的开口，以便露出至少一部分金属层16。通过在屏蔽介电层18上(如果使用的话，或另外在第一绝缘介电层12和金属层16上)沉积材料，并接着对其进行光刻和蚀刻，在金属层上构造无源元件。参照图1，光刻和蚀刻步骤或化学机械抛光工序确定了电容器电极20和电阻28。
根据需要，使用一次或多次附加的沉积、光刻和蚀刻步骤以确定无源元件的附加部件或层，包括(例如象图1中所描述的实施例那样，其中形成电容)形成电容器介电层22和金属层24。本领域技术人员知道可用于形成附加层的各种不同的技术。可以使用垫层沉积技术，之后使用一个或多个光刻和蚀刻步骤。在一个实施例中，在进行蚀刻之前，可选的第二屏蔽层或阻蚀层26被沉积在金属层24之上。
为了制备图1所例举的电容器结构，可以使用至少一个掩模步骤(伴随着蚀刻步骤)。应当注意，如果使用了可选的屏蔽层18，则可选的掩模步骤确定出露出金属层16的窗口。第一掩模步骤确定使用第二电极材料的第二电容器电极层24和可选的第二电阻。当使用电阻和电容的组合时，第二掩模步骤确定第一电容器电极层20和第一电阻28。本领域技术人员应当理解，可以使用上述蚀刻工序在无源元件上至少留下一层薄的介电材料，以便帮助控制无源元件上蚀刻剂的侵蚀(尤其在蚀刻步骤进行期间)。可选地，如果期望直接穿蚀到无源元件，可以避免拥有这样薄的介电层。
在制成一个或多个无源元件后，根据需要可以在每个无源元件上形成附加的材料层。例如，可以沉积出第一中间介电层30和第二中间介电层34(例如沉积出的垫层)。如果制成了第二电阻32，则它是在第二中间介电层34沉积之前形成的。接着使用适当的掩模和蚀刻工序确定第二电阻32。
使用任何适当的技术就可以生成通孔(蚀刻是优选的材料清除技术)，跟着进行导电材料的沉积。互连金属层可以以适当的方法形成，这样的方法包含象形成金属层16制备过程的技术。应当理解，金属层44不必以镶嵌的方式形成，但可以以任何其它适当的方式形成。附加层或元件(如层46层所示)可以在介电层34和金属层44上形成，其中根据需要定义适当的电连通路径(没有示出)。
上述方法通常包括多个步骤，这些步骤提供一或多种材料并对材料进行光刻，以便形成最终器件的功能部件层。光刻可以使用任意数量的常规步骤，包括材料沉积或形成步骤，和材料清除步骤。
这些步骤通常涉及将光致抗蚀剂涂到工作层的暴露表面上，跟着进行使光致抗蚀剂显影的平板照相步骤，其中有选择地清除光致抗蚀剂以便在工作层的暴露表面上形成预定图案。然后在工作层的暴露表面上按期望的那样进行蚀刻，以便清除暴露表面上下的材料。光致抗蚀剂作为保护层有选择性地保留在工作片段上，即作为防止用于清除材料的药剂(例如蚀刻剂)接触到工作片段下面的材料的保护层。
图2也举例说明了诸如金属-绝缘体-金属型电容和薄膜电阻的半导体无源元件的组合。应当注意，在图中使用相同的参考数字表示相同的元件。在半导体基底10上形成绝缘介电层12，并且蚀刻一部分介电层以在其中形成沟道15。从沟道15的底面蚀刻通孔14穿过绝缘介电层12至半导体基底10。金属层16使用导电材料填充沟道15和通孔14，这种材料在基底10和金属层16间提供电接触。
在至少一部分金属层16上形成底部电容电极层20。电阻28由形成底部电容电极层20的相同材料制成。在绝缘介电层12上形成电阻28，并且可以从金属层16接触电阻28。介电层22沉积在底部电容电极层20和电阻28上，并且也用作为电容的介电层。顶部电容器电极层24与至少一部分电容器介电层22连接。可选地，顶部电容器电极层24在其至少一部分表面上包含阻蚀层26。电容电极层20、电容介电层22和电容介电层24，以及可选的阻蚀层26(如果使用的话)的组合确定了这个实施例所示的电容元件的结构。
介电层34覆盖了这个电容和电阻28及23。通过在介电层34中形成各个通孔40、42并且使用金属层44填充通孔，可以从上面接触到电阻28和23的端子。可选地，通过金属层16与注有金属的通孔14可以从下面接触到电阻28。应当注意，在这个实施例中，可以使用不同电阻值的材料制作电阻28和23。还应当注意，在形成电阻23的相同处理步骤中沉积用于形成电容电极层24的材料。
可选地，可以不要电容电极层20，并且可用金属层16形成电容的电极。在这个实施例中(没有示出)，金属层16、电容介电层22、电容电极层24的组合确定了电容元件的结构。当不使用电容电极层20时，可用包含电阻23的电阻元件。
至此应当理解，根据本发明制备的器件可以在任何一种固定或便携系统中找到实际应用，例如(没有限制)在无线系统、具有模拟电路或混合信号应用的系统中。例如，诸如使用本发明的器件的无线通信设备系统(例如，寻呼机、电话、因特网接入设备、计算机系统、网络系统，电视或无线广播系统、定位系统、单向或双向通信或其它无线通信系统)的系统均在本发明的范围内。这种系统因使用本发明的器件和方法提高性能而受益，尤其是考虑到将一个或多个无源元件集成到独立的芯片或模块或有源基底上的能力方面更是如此。
Claims (25)
1、制备半导体器件的方法，包括下列步骤：
提供半导体基底；
在半导体基底上形成绝缘层；
在绝缘层中形成与半导体基底电连接的第一镶嵌金属层；
在第一镶嵌金属层上形成电容器，电容器具有第一电容电极和第二电容电极；
在第一镶嵌金属层上形成至少一个电阻器，其中通过用于形成第一电容电极的相同材料层形成至少一个电阻器；
形成与电容器电连接的第二金属层。
2、根据权利要求1的方法，其中从铜、金、银或其混合物中选择第一镶嵌金属层的金属。
3、根据权利要求1的方法，其中形成第一镶嵌金属层的步骤包含在绝缘层中的沟道内沉积铜，并且对铜进行化学抛光，从而确定出与绝缘层上的表面基本共面的表面。
4、根据权利要求1的方法，其中至少部分地在覆盖第一镶嵌金属层的介电层上形成至少一个电阻器。
5、根据权利要求1的方法，其中第二金属层还提供与至少一个电阻的电连接。
6、根据权利要求1的方法，还包括由第三金属层形成附加电阻的步骤，第三金属层不同于用来形成第一和第二电容电极中的任一个的层。
7、根据权利要求1的方法，还包括形成附加电阻的步骤，其中通过用于形成第二电容电极的相同材料层形成附加电阻。
8、制备半导体器件的方法，包括步骤：
在绝缘层的平坦表面中所确定的沟道内沉积铜层；
在铜层上形成表面，该表面与绝缘层的平坦表面共面；
在铜层上形成电阻器，其中电阻器直接在铜层上形成，并且在其至少一部分表面上与铜层相接。
9、根据权利要求8的方法，其中形成的表面是镶嵌的。
10、根据权利要求8的方法，还包括在铜层上形成电容器，电容器具有第一电容电极和第二电容电极，其中第一电容电极和电阻器在相同材料层形成。
11、根据权利要求10的方法，还包括在电阻器上形成介电层的步骤，其中介电层形成电容器的电容介电层。
12、根据权利要求11的方法，还包括在介电层中形成接触以允许和电阻器电连接的步骤。
13、根据权利要求8的方法，还包括覆盖铜层的至少一部分表面的介电层，其中至少部分地在介电层上形成电阻器。
14、制备半导体器件的方法，包括步骤：
将第一铜层沉积到绝缘层的平坦表面中确定的沟道内；
在铜层上形成表面，该表面与绝缘层的平坦表面共面；
形成覆盖铜层的电阻器；
形成覆盖电阻器的第二铜层以便和电阻器电连接。
15、制备半导体器件的方法，包括步骤：
形成镶嵌铜层；
在镶嵌铜层上形成介电层；
在介电层中光刻开口以暴露一部分镶嵌铜层；
形成无源元件，无源元件至少部分地覆盖在介电层上，并且通过介电层的开口至少部分地与镶嵌铜层直接接触。
16、根据权利要求15的方法，其中无源元件是电容器，电容器的底部电极与镶嵌铜层直接接触。
17、根据权利要求16的方法，还包括使用与电容器的底部电极的材料层相同的材料层形成电阻器。
18、根据权利要求15的方法，其中无源元件包含从Ta2O5、SrTiO3、ZrO2、ZrSiO4、HfO2、HfSiO4、TiO2、Si3N4或其混合物，及其化学剂量发生变化的材料中挑选的材料层。
19、根据权利要求15的方法，其中无源元件包含从TaN、TaAlN、TiN、CrNi、WN、CrSi或其混合物，及其化学剂量发生变化的材料中挑选的材料层。
20、制备半导体器件的方法，包括步骤：
提供基底；
在基底上形成绝缘层；
在绝缘层中形成镶嵌金属层以便与半导体基底电连接；
在镶嵌金属层上沉积第一材料；
光刻第一材料以形成第一电容电极和第一电阻器；
在第一电容电极和第一电阻器上沉积介电层；
在介电层和第一电容电极上沉积第二材料；
光刻第二材料以便在第一电容电极上形成第二电容电极。
21、根据权利要求20的方法，其中光刻第二材料的步骤包括光刻第二材料以形成第二电阻器。
22、根据权利要求20的方法，其中介电层包含从Ta2O5、SrTiO3、ZrO2、ZrSiO4、HfO2、HfSiO4、TiO2、Si3N4或其混合物，及其化学剂量发生变化的材料中挑选的材料层。
23、根据权利要求20的方法，其中镶嵌金属层是包括铜的金属层。
24、根据权利要求20的方法，其中从TaN、TaAlN、TiN、CrNi、WN、CrSi或其混合物，及其化学剂量发生变化的材料中挑选第一材料。
25、根据权利要求20的方法，其中从TaN、TaAlN、TiN、CrNi、WN、CrSi或其混合物，及其化学剂量发生变化的材料中挑选第一和第二材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/642,680 | 2000-08-21 | ||
| US09/642,680 US6500724B1 (en) | 2000-08-21 | 2000-08-21 | Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1478294A true CN1478294A (zh) | 2004-02-25 |
| CN1211833C CN1211833C (zh) | 2005-07-20 |
Family
ID=24577572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018144950A Expired - Fee Related CN1211833C (zh) | 2000-08-21 | 2001-08-17 | 具有无源元件的半导体器件及其制备方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6500724B1 (zh) |
| EP (1) | EP1314190A2 (zh) |
| JP (1) | JP4937489B2 (zh) |
| KR (1) | KR100794155B1 (zh) |
| CN (1) | CN1211833C (zh) |
| AU (1) | AU2001283445A1 (zh) |
| TW (1) | TW503575B (zh) |
| WO (1) | WO2002017367A2 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7436683B2 (en) | 2006-03-17 | 2008-10-14 | Industrial Technology Research Institute | Wafer level packaging structure with inductors and manufacture method thereof |
| CN100487896C (zh) * | 2004-03-10 | 2009-05-13 | 飞思卡尔半导体公司 | 半导体器件的制作方法及其制作的半导体器件 |
| CN106997880A (zh) * | 2017-04-05 | 2017-08-01 | 矽力杰半导体技术(杭州)有限公司 | 一种半导体结构及其制备方法 |
| CN108231749A (zh) * | 2018-02-28 | 2018-06-29 | 安徽安努奇科技有限公司 | 一种无源器件堆叠结构及其制作方法 |
| CN109786356A (zh) * | 2017-11-13 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 包括mim电容器和电阻器的器件 |
| CN108231749B (zh) * | 2018-02-28 | 2024-07-02 | 安徽安努奇科技有限公司 | 一种无源器件堆叠结构及其制作方法 |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8178435B2 (en) | 1998-12-21 | 2012-05-15 | Megica Corporation | High performance system-on-chip inductor using post passivation process |
| US7531417B2 (en) * | 1998-12-21 | 2009-05-12 | Megica Corporation | High performance system-on-chip passive device using post passivation process |
| US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| US8421158B2 (en) | 1998-12-21 | 2013-04-16 | Megica Corporation | Chip structure with a passive device and method for forming the same |
| US20010013660A1 (en) * | 1999-01-04 | 2001-08-16 | Peter Richard Duncombe | Beol decoupling capacitor |
| DE19956904C2 (de) * | 1999-11-26 | 2003-08-07 | United Monolithic Semiconduct | Integrierter Amplitudenbegrenzer bzw. Limiter und Verfahren zur Herstellung eines integrierten Limiters |
| KR100350675B1 (ko) * | 2000-01-26 | 2002-08-28 | 삼성전자 주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| US6548389B2 (en) * | 2000-04-03 | 2003-04-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6500724B1 (en) * | 2000-08-21 | 2002-12-31 | Motorola, Inc. | Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material |
| US6596579B1 (en) * | 2001-04-27 | 2003-07-22 | Lsi Logic Corporation | Method of forming analog capacitor dual damascene process |
| US6759275B1 (en) | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
| US20040012043A1 (en) * | 2002-07-17 | 2004-01-22 | Gealy F. Daniel | Novel dielectric stack and method of making same |
| KR100478480B1 (ko) * | 2002-07-30 | 2005-03-28 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| US6730573B1 (en) * | 2002-11-01 | 2004-05-04 | Chartered Semiconductor Manufacturing Ltd. | MIM and metal resistor formation at CU beol using only one extra mask |
| US6709918B1 (en) * | 2002-12-02 | 2004-03-23 | Chartered Semiconductor Manufacturing Ltd. | Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology |
| US7022246B2 (en) * | 2003-01-06 | 2006-04-04 | International Business Machines Corporation | Method of fabrication of MIMCAP and resistor at same level |
| KR100539198B1 (ko) * | 2003-03-10 | 2005-12-27 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조 방법 |
| US6734076B1 (en) * | 2003-03-17 | 2004-05-11 | Texas Instruments Incorporated | Method for thin film resistor integration in dual damascene structure |
| JP2004303908A (ja) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100487563B1 (ko) * | 2003-04-30 | 2005-05-03 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| KR100524963B1 (ko) * | 2003-05-14 | 2005-10-31 | 삼성전자주식회사 | 금속 배선 및 금속 저항을 포함하는 반도체 소자 및 그제조 방법 |
| KR100604816B1 (ko) * | 2003-05-19 | 2006-07-28 | 삼성전자주식회사 | 집적 회로 소자 리세스 트랜지스터의 제조 방법 및 이에의해 제조된 집적회로 소자 리세스 트랜지스터 |
| US6838332B1 (en) | 2003-08-15 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having electrical contact from opposite sides |
| US6964908B2 (en) * | 2003-08-19 | 2005-11-15 | International Business Machines Corporation | Metal-insulator-metal capacitor and method of fabricating same |
| DE10344389A1 (de) | 2003-09-25 | 2005-05-19 | Infineon Technologies Ag | Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat |
| JP3987847B2 (ja) * | 2003-10-17 | 2007-10-10 | Ｎｅｃエレクトロニクス株式会社 | Ｍｉｍ構造抵抗体を搭載した半導体装置 |
| US7080896B2 (en) * | 2004-01-20 | 2006-07-25 | Lexmark International, Inc. | Micro-fluid ejection device having high resistance heater film |
| US7535079B2 (en) * | 2005-06-09 | 2009-05-19 | Freescale Semiconductor, Inc. | Semiconductor device comprising passive components |
| JP4308691B2 (ja) * | 2004-03-19 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 半導体基板および半導体基板の製造方法 |
| US7582901B2 (en) * | 2004-03-26 | 2009-09-01 | Hitachi, Ltd. | Semiconductor device comprising metal insulator metal (MIM) capacitor |
| US7239006B2 (en) * | 2004-04-14 | 2007-07-03 | International Business Machines Corporation | Resistor tuning |
| US20050255664A1 (en) * | 2004-05-12 | 2005-11-17 | Ching-Hung Kao | Method of forming a metal-insulator-metal capacitor |
| US7397087B2 (en) * | 2004-08-06 | 2008-07-08 | International Business Machines Corporation | FEOL/MEOL metal resistor for high end CMOS |
| US8008775B2 (en) | 2004-09-09 | 2011-08-30 | Megica Corporation | Post passivation interconnection structures |
| US7355282B2 (en) | 2004-09-09 | 2008-04-08 | Megica Corporation | Post passivation interconnection process and structures |
| EP1703781B1 (de) * | 2005-03-16 | 2008-09-24 | Dyconex AG | Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement |
| US8384189B2 (en) | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| US7345573B2 (en) * | 2005-05-24 | 2008-03-18 | Texas Instruments Incorporated | Integration of thin film resistors having different TCRs into single die |
| KR100717813B1 (ko) * | 2005-06-30 | 2007-05-11 | 주식회사 하이닉스반도체 | 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법 |
| TWI320219B (en) | 2005-07-22 | 2010-02-01 | Method for forming a double embossing structure | |
| US7381981B2 (en) * | 2005-07-29 | 2008-06-03 | International Business Machines Corporation | Phase-change TaN resistor based triple-state/multi-state read only memory |
| CN100413094C (zh) * | 2005-08-09 | 2008-08-20 | 中国科学院物理研究所 | 一种基于碘化铝的电解质及其应用 |
| US7485540B2 (en) * | 2005-08-18 | 2009-02-03 | International Business Machines Corporation | Integrated BEOL thin film resistor |
| US20070057305A1 (en) | 2005-09-13 | 2007-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitor integrated into the damascene structure and method of making thereof |
| US7768055B2 (en) * | 2005-11-30 | 2010-08-03 | International Business Machines Corporation | Passive components in the back end of integrated circuits |
| US7310282B2 (en) * | 2005-12-30 | 2007-12-18 | Lexmark International, Inc. | Distributed programmed memory cell overwrite protection |
| US7964470B2 (en) * | 2006-03-01 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible processing method for metal-insulator-metal capacitor formation |
| US7422954B2 (en) * | 2006-03-14 | 2008-09-09 | United Microelectronics Corp. | Method for fabricating a capacitor structure |
| US20070235880A1 (en) * | 2006-03-30 | 2007-10-11 | Chin-Sheng Yang | Semiconductor device and method of fabricating the same |
| US20070232014A1 (en) * | 2006-04-03 | 2007-10-04 | Honeywell International Inc. | Method of fabricating a planar MIM capacitor |
| JP5027441B2 (ja) | 2006-05-11 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI326908B (en) * | 2006-09-11 | 2010-07-01 | Ind Tech Res Inst | Packaging structure and fabricating method thereof |
| US8124490B2 (en) * | 2006-12-21 | 2012-02-28 | Stats Chippac, Ltd. | Semiconductor device and method of forming passive devices |
| JP5059784B2 (ja) | 2006-12-27 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
| US7605458B1 (en) | 2007-02-01 | 2009-10-20 | Xilinx, Inc. | Method and apparatus for integrating capacitors in stacked integrated circuits |
| US7488630B2 (en) * | 2007-03-06 | 2009-02-10 | International Business Machines Corporation | Method for preparing 2-dimensional semiconductor devices for integration in a third dimension |
| WO2008114609A1 (ja) * | 2007-03-19 | 2008-09-25 | Nec Corporation | 半導体装置及びその製造方法 |
| US20080233704A1 (en) * | 2007-03-23 | 2008-09-25 | Honeywell International Inc. | Integrated Resistor Capacitor Structure |
| US8013394B2 (en) * | 2007-03-28 | 2011-09-06 | International Business Machines Corporation | Integrated circuit having resistor between BEOL interconnect and FEOL structure and related method |
| US7816762B2 (en) * | 2007-08-07 | 2010-10-19 | International Business Machines Corporation | On-chip decoupling capacitor structures |
| US7968929B2 (en) * | 2007-08-07 | 2011-06-28 | International Business Machines Corporation | On-chip decoupling capacitor structures |
| JPWO2009122496A1 (ja) * | 2008-03-31 | 2011-07-28 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US20100224960A1 (en) * | 2009-03-04 | 2010-09-09 | Kevin John Fischer | Embedded capacitor device and methods of fabrication |
| US7951663B2 (en) * | 2009-05-26 | 2011-05-31 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD structure using smooth conductive layer and bottom-side conductive layer |
| US8426745B2 (en) * | 2009-11-30 | 2013-04-23 | Intersil Americas Inc. | Thin film resistor |
| JPWO2014156071A1 (ja) * | 2013-03-25 | 2017-02-16 | 旭化成エレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2015195337A (ja) * | 2014-03-28 | 2015-11-05 | ローム株式会社 | ディスクリートキャパシタおよびその製造方法 |
| US20150294970A1 (en) * | 2014-04-14 | 2015-10-15 | Qualcomm Incorporated | Capacitor, resistor and resistor-capacitor components |
| CN105226044B (zh) * | 2014-05-29 | 2018-12-18 | 联华电子股份有限公司 | 集成电路及形成集成电路的方法 |
| JP6451601B2 (ja) * | 2015-11-11 | 2019-01-16 | 三菱電機株式会社 | 半導体装置 |
| US10090378B1 (en) * | 2017-03-17 | 2018-10-02 | International Business Machines Corporation | Efficient metal-insulator-metal capacitor |
| US10340330B2 (en) | 2017-10-13 | 2019-07-02 | International Business Machines Corporation | Precision BEOL resistors |
| CN115360164A (zh) | 2017-11-13 | 2022-11-18 | 台湾积体电路制造股份有限公司 | 包括mim电容器和电阻器的器件 |
| US10410966B2 (en) | 2017-12-19 | 2019-09-10 | International Business Machines Corporation | BEOL embedded high density vertical resistor structure |
| US20190206786A1 (en) * | 2017-12-28 | 2019-07-04 | Intel Corporation | Thin film passive devices integrated in a package substrate |
| US10867903B2 (en) * | 2018-07-27 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package and method of forming the same |
| KR20200091192A (ko) | 2019-01-22 | 2020-07-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US11587865B2 (en) * | 2020-06-15 | 2023-02-21 | Semiconductor Device Including Capacitor And Resistor | Semiconductor device including capacitor and resistor |
| US11270938B2 (en) * | 2020-06-24 | 2022-03-08 | Globalfoundries Singapore Pte. Ltd. | Semiconductor devices and methods of forming semiconductor devices |
| US11637100B2 (en) * | 2021-08-11 | 2023-04-25 | Globalfoundries Singapore Pte. Ltd. | Semiconductor device having capacitor and resistor and a method of forming the same |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0415751B1 (en) | 1989-08-30 | 1995-03-15 | Nec Corporation | Thin film capacitor and manufacturing method thereof |
| JP2705476B2 (ja) * | 1992-08-07 | 1998-01-28 | ヤマハ株式会社 | 半導体装置の製造方法 |
| US5440174A (en) | 1992-10-20 | 1995-08-08 | Matsushita Electric Industrial Co., Ltd. | Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged |
| US5479316A (en) | 1993-08-24 | 1995-12-26 | Analog Devices, Inc. | Integrated circuit metal-oxide-metal capacitor and method of making same |
| US5801065A (en) | 1994-02-03 | 1998-09-01 | Universal Semiconductor, Inc. | Structure and fabrication of semiconductor device having merged resistive/capacitive plate and/or surface layer that provides ESD protection |
| US5576240A (en) | 1994-12-09 | 1996-11-19 | Lucent Technologies Inc. | Method for making a metal to metal capacitor |
| US5708559A (en) * | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
| US5912044A (en) | 1997-01-10 | 1999-06-15 | International Business Machines Corporation | Method for forming thin film capacitors |
| JPH10303372A (ja) * | 1997-01-31 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体集積回路およびその製造方法 |
| JP3180768B2 (ja) * | 1998-07-14 | 2001-06-25 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| US5985731A (en) | 1998-08-17 | 1999-11-16 | Motorola, Inc. | Method for forming a semiconductor device having a capacitor structure |
| TW389993B (en) * | 1998-11-18 | 2000-05-11 | United Microelectronics Corp | Method for producing thin film resistance of dual damascene interconnect |
| US6346454B1 (en) | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
| US6180976B1 (en) | 1999-02-02 | 2001-01-30 | Conexant Systems, Inc. | Thin-film capacitors and methods for forming the same |
| US6259128B1 (en) * | 1999-04-23 | 2001-07-10 | International Business Machines Corporation | Metal-insulator-metal capacitor for copper damascene process and method of forming the same |
| US6117747A (en) | 1999-11-22 | 2000-09-12 | Chartered Semiconductor Manufacturing Ltd. | Integration of MOM capacitor into dual damascene process |
| JP3967544B2 (ja) * | 1999-12-14 | 2007-08-29 | 株式会社東芝 | Ｍｉｍキャパシタ |
| WO2001056086A1 (en) | 2000-01-28 | 2001-08-02 | The Board Of Trustees Of The University Of Arkansas | Rc terminator and production method therefor |
| US6500724B1 (en) * | 2000-08-21 | 2002-12-31 | Motorola, Inc. | Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material |
-
2000
- 2000-08-21 US US09/642,680 patent/US6500724B1/en not_active Expired - Lifetime
-
2001
- 2001-08-17 EP EP01962250A patent/EP1314190A2/en not_active Withdrawn
- 2001-08-17 CN CNB018144950A patent/CN1211833C/zh not_active Expired - Fee Related
- 2001-08-17 AU AU2001283445A patent/AU2001283445A1/en not_active Abandoned
- 2001-08-17 WO PCT/US2001/025875 patent/WO2002017367A2/en not_active Application Discontinuation
- 2001-08-17 JP JP2002521340A patent/JP4937489B2/ja not_active Expired - Fee Related
- 2001-08-17 KR KR1020037002545A patent/KR100794155B1/ko not_active IP Right Cessation
- 2001-08-20 TW TW090120390A patent/TW503575B/zh not_active IP Right Cessation
-
2002
- 2002-09-13 US US10/243,587 patent/US6825092B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100487896C (zh) * | 2004-03-10 | 2009-05-13 | 飞思卡尔半导体公司 | 半导体器件的制作方法及其制作的半导体器件 |
| US7436683B2 (en) | 2006-03-17 | 2008-10-14 | Industrial Technology Research Institute | Wafer level packaging structure with inductors and manufacture method thereof |
| CN106997880A (zh) * | 2017-04-05 | 2017-08-01 | 矽力杰半导体技术(杭州)有限公司 | 一种半导体结构及其制备方法 |
| CN109786356A (zh) * | 2017-11-13 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 包括mim电容器和电阻器的器件 |
| CN108231749A (zh) * | 2018-02-28 | 2018-06-29 | 安徽安努奇科技有限公司 | 一种无源器件堆叠结构及其制作方法 |
| CN108231749B (zh) * | 2018-02-28 | 2024-07-02 | 安徽安努奇科技有限公司 | 一种无源器件堆叠结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4937489B2 (ja) | 2012-05-23 |
| WO2002017367A2 (en) | 2002-02-28 |
| AU2001283445A1 (en) | 2002-03-04 |
| KR100794155B1 (ko) | 2008-01-14 |
| US20030017699A1 (en) | 2003-01-23 |
| EP1314190A2 (en) | 2003-05-28 |
| JP2004507105A (ja) | 2004-03-04 |
| KR20040000397A (ko) | 2004-01-03 |
| US6500724B1 (en) | 2002-12-31 |
| TW503575B (en) | 2002-09-21 |
| CN1211833C (zh) | 2005-07-20 |
| US6825092B2 (en) | 2004-11-30 |
| WO2002017367A3 (en) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1211833C (zh) | 具有无源元件的半导体器件及其制备方法 | |
| US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
| JP4386680B2 (ja) | 半導体素子のためのキャパシタおよびその製造方法 | |
| US7479424B2 (en) | Method for fabricating an integrated circuit comprising a three-dimensional capacitor | |
| CN102201391B (zh) | 半导体器件及其制造方法 | |
| KR20020077923A (ko) | 금속-절연체-금속 커패시터를 포함하는 집적 소자 | |
| US7238584B2 (en) | Methods of fabricating integrated circuit devices having resistors with different resistivities therein | |
| US6495877B1 (en) | Metal capacitors with damascene structures and method for forming the same | |
| KR100685616B1 (ko) | 반도체 장치의 제조방법 | |
| CN1941367A (zh) | 降低半导体电容的漏电流的方法与相关的装置 | |
| CN1149930A (zh) | 含有带无源元件的薄膜结构的电子元件 | |
| US20070075348A1 (en) | High density, high Q capacitor on top of a protective layer | |
| US7501291B2 (en) | Process for fabricating an integrated circuit including a capacitor with a copper electrode | |
| KR20040086120A (ko) | 배선과 커패시터를 구비한 반도체장치 및 그 제조방법 | |
| KR101044612B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100613282B1 (ko) | 반도체 장치의 캐패시터 및 그의 제조 방법 | |
| KR100662504B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR101044386B1 (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR101190848B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 제조방법 | |
| KR100450244B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN113823621A (zh) | 半导体结构及其形成方法 | |
| KR20050034316A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR20040061969A (ko) | 반도체소자의 제조방법 | |
| KR20050069589A (ko) | 반도체 소자의 금속-절연체-금속 커패시터 및 그 제조 방법 | |
| KR20000041322A (ko) | 반도체 장치의 비아콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: FREEDOM SEMICONDUCTORS CO. Free format text: FORMER OWNER: MOTOROLA, INC. Effective date: 20040813 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20040813 Address after: Texas in the United States Applicant after: FreeScale Semiconductor Address before: Illinois Instrunment Applicant before: Motorola, Inc. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: FISICAL SEMICONDUCTOR INC. Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: FREESCALE SEMICONDUCTOR, Inc. Address before: Texas in the United States Patentee before: FreeScale Semiconductor |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP USA, Inc. Address before: Texas in the United States Patentee before: FREESCALE SEMICONDUCTOR, Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050720 Termination date: 20190817 |