JPWO2014156071A1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2014156071A1
JPWO2014156071A1 JP2015508042A JP2015508042A JPWO2014156071A1 JP WO2014156071 A1 JPWO2014156071 A1 JP WO2014156071A1 JP 2015508042 A JP2015508042 A JP 2015508042A JP 2015508042 A JP2015508042 A JP 2015508042A JP WO2014156071 A1 JPWO2014156071 A1 JP WO2014156071A1
Authority
JP
Japan
Prior art keywords
film
metal
resistance
metal film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015508042A
Other languages
English (en)
Inventor
浩太郎 長倉
浩太郎 長倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Publication of JPWO2014156071A1 publication Critical patent/JPWO2014156071A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

基板に複数の種類の抵抗体を備えた半導体装置の製造工程数を従来よりも低減できる半導体装置及びその製造方法を提供する。半導体装置（１）は、基板（１０）上に形成した第１の金属配線層（１１）と、第１の金属配線層（１１）上に形成した層間絶縁膜（１２）と、層間絶縁膜（１２）上に形成した第２の金属配線層（２３）と、第１の金属配線層（１１）と第２の金属配線層（２３）の間に形成した第１の抵抗金属膜（１４ａ）、第１の抵抗金属膜（１４ａ）上に形成した第１の絶縁膜（１５ａ）及び第１の絶縁膜（１５ａ）上に形成した第２の抵抗金属膜（１６ａ）を有する第１の抵抗体と、第１の金属配線層（１１）と第２の金属配線層（２３）の間に形成した第１の抵抗金属膜（１４ｂ）、第１の抵抗金属膜（１４ｂ）上に形成した第１の絶縁膜（１５ｂ）及び第１の絶縁膜（１５ｂ）上に形成した第２の抵抗金属膜（１６ｂ）を有する第２の抵抗体と、を備えている。

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特に同一基板に複数の種類の抵抗体を備えた半導体装置及びその製造方法に関する。
抵抗値の周波数依存性と抵抗温度係数とが小さく、実装・使用時の熱に対しても安定な抵抗体として、窒化タンタル（ＴａＮ）からなる抵抗体（以下、「ＴａＮ抵抗体」ともいう。）が知られている。そして、このＴａＮ抵抗体を備えた半導体装置には、例えば特許文献１に記載されたものがある。また、この特許文献１には、上記半導体装置の製造方法も記載されている。
特開２００９−３０２０８２号公報
しかしながら、従来、異なる２種類の抵抗体を形成するときは、別の層にそれぞれの抵抗体を形成するため、製造工程が複雑であった。例えば、基板上に第１配線層、第１層間絶縁層、第２配線層、第２層間絶縁層、第３配線層が形成され、第１層間絶縁層に第２配線層と接続される第１抵抗体を形成し、第２層間絶縁層に第３配線層と接続される第２抵抗体を形成する構成であり、第１抵抗体から第２抵抗体へ変更する場合には、マスクを全て入れ替える必要があった。
また、同一基板に複数の種類の抵抗体を備えた半導体装置を、特許文献１に記載された製造方法（従来技術）で製造する場合には、抵抗体の種類別にマスクを形成し、その都度エッチングを実施する必要がある。例えば、２種類の金属薄膜抵抗体を備えた半導体装置を従来技術で製造する場合には、金属薄膜抵抗体の種類別に２種類のマスクを形成する必要がある。そして、その都度エッチングを実施して、目的とする半導体装置を製造する必要がある。このように、従来技術には、同一基板に複数の種類の抵抗体を備えた半導体装置を製造する場合に製造工程の数が多くなるといった課題がある。
本発明は、このような事情に鑑みてなされたものであって、同一基板に複数の種類の抵抗体を備えた半導体装置の製造工程の数を、従来技術と比べて低減することができる半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様は、半導体基板上に形成された第１の金属配線層と、前記第１の金属配線層上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された第２の金属配線層と、前記第１の金属配線層と前記第２の金属配線層との間に形成された第１抵抗金属膜、前記第１抵抗金属膜上に形成された第１の絶縁膜、及び、前記第１の絶縁膜上に形成され、前記第１抵抗金属膜とシート抵抗が異なる第２抵抗金属膜を有する第１の抵抗体と、前記第１の金属配線層と前記第２の金属配線層との間に形成された第３抵抗金属膜、前記第３抵抗金属膜上に形成された第２の絶縁膜、及び、前記第２の絶縁膜上に形成され、前記第３抵抗金属膜とシート抵抗が異なる第４抵抗金属膜を有する第２の抵抗体と、を備え、前記第１抵抗金属膜と前記第３抵抗金属膜とは、同じ材料で形成された膜であり、前記第２抵抗金属膜と前記第４抵抗金属膜とは、同じ材料で形成された膜である半導体装置である。
また、上記の半導体装置において、前記第１の抵抗体は、前記第２抵抗金属膜と前記第２の金属配線層とは接続されず、前記第１抵抗金属膜と前記第１の金属配線層とが接続されることを特徴としてもよい。
また、上記の半導体装置において、前記第２の抵抗体は、前記第３抵抗金属膜と前記第１の金属配線層とは接続されず、前記第４抵抗金属膜と前記第２の金属配線層とが接続されることによって構成されることを特徴としてもよい。
また、上記の半導体装置において、前記第１抵抗金属膜と前記第３抵抗金属膜とが同層に形成され、前記第１の絶縁膜と前記第２の絶縁膜とか同層に形成され、前記第２抵抗金属膜と前記第４抵抗金属膜とが同層に形成されることを特徴としてもよい。
また、上記の半導体装置において、前記層間絶縁膜は、第１の層間絶縁膜と、前記第１の層間絶縁膜の上層に形成された第２の層間絶縁膜とを有し、前記第１抵抗金属膜及び前記第３抵抗金属膜は、前記第１の層間絶縁膜上に形成されることを特徴としてもよい。
また、上記の半導体装置において、前記第２抵抗金属膜及び前記第４抵抗金属膜上に、第３の絶縁膜が形成されることを特徴としてもよい。
また、上記の半導体装置において、前記第１の抵抗体は、前記第１抵抗金属膜と前記第１の金属配線層とが下部金属プラグで接続されることによって構成され、前記第２の抵抗体は、前記第４抵抗金属膜と前記第２の金属配線層とが上部金属プラグで接続されることによって構成されることを特徴としてもよい。
また、上記の半導体装置において、前記第１抵抗金属膜及び前記第３抵抗金属膜が、窒化チタン又は窒化タンタルを含む金属膜もしくは金属窒化膜もしくは金属シリサイド膜の何れかであり、前記第２抵抗金属膜及び前記第４抵抗金属膜が、前記第１抵抗金属膜及び前記第２抵抗金属膜とはシート抵抗が異なる窒化チタン又は窒化タンタルを含む金属膜もしくは金属窒化膜もしくは金属シリサイド膜の何れかであることを特徴としてもよい。
また、上記の半導体装置において、前記第１の金属配線層と前記第２の金属配線層との間に形成された下部金属膜、前記下部金属膜上に形成された容量絶縁膜、及び、前記容量絶縁膜上に形成され、前記下部金属膜とシート抵抗が異なる上部金属膜を有する容量素子をさらに備え、前記容量素子は、前記下部金属膜と前記第１の金属配線層とが接続され、前記上部金属膜と前記第２の金属配線層とが接続されることによって構成されることを特徴としてもよい。
また、本発明の別の態様は、半導体基板上に形成された下部配線層と上部配線層との間に形成された、第１抵抗金属膜、前記第１抵抗金属膜上に形成された第１の絶縁膜、及び、前記第１の絶縁膜上に形成され、前記第１抵抗金属膜とシート抵抗が異なる第２抵抗金属膜を有する第１の抵抗体と、半導体基板上に形成された下部配線層と上部配線層との間に形成された、第３抵抗金属膜、前記第３抵抗金属膜上に形成された第２の絶縁膜、及び、前記第２の絶縁膜上に形成され、前記第３抵抗金属膜とシート抵抗が異なる第４抵抗金属膜を有する第２の抵抗体と、を備え、前記第１の抵抗体は、前記第２抵抗金属膜と前記上部配線層とは上部金属プラグで接続されず、前記第１抵抗金属膜と前記下部配線層とが下部金属プラグで接続され、前記第２の抵抗体は、前記第３抵抗金属膜と前記下部配線層とは下部金属プラグで接続されず、前記第４抵抗金属膜と前記上部配線層とが上部金属プラグで接続される半導体装置である。
また、本発明の別の態様は、第１の領域に形成された第１の抵抗体と、第２の領域に形成された第２の抵抗体と、を同一基板に備える半導体装置の製造方法であって、基板上に、第１の金属配線層を形成する工程と、前記基板上に、前記第１の金属配線層を覆う第１の層間絶縁膜を形成する工程と、前記第１の領域に、前記第１の層間絶縁膜を貫通して前記第１の金属配線層に接続する第１の金属プラグを形成する工程と、前記第１の層間絶縁膜上に、第１の抵抗金属膜を形成する工程と、前記第１の抵抗金属膜上に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、前記第１の抵抗金属膜とシート抵抗が異なる第２の抵抗金属膜を形成する工程と、前記第２の抵抗金属膜上に、第２の絶縁膜を形成する工程と、前記第１の領域と前記第２の領域以外の領域に形成された、前記第１の抵抗金属膜と前記第１の絶縁膜と前記第２の抵抗金属膜と前記第２の絶縁膜とをエッチングして、前記第１の領域に、前記第１の抵抗金属膜、前記第１の絶縁膜、前記第２の抵抗金属膜、及び、前記第２の絶縁膜が積層された第１の抵抗体を、前記第２の領域に、前記第１の抵抗金属膜、前記第１の絶縁膜、前記第２の抵抗金属膜、及び、前記第２の絶縁膜が積層された第２の抵抗体を、同時に形成する工程と、前記第１の層間絶縁膜上に、前記第１の抵抗体と前記第２の抵抗体を覆う第２の層間絶縁膜を形成する工程と、前記第２の領域に、前記第２の層間絶縁膜の表面に露出し、かつ、前記第２の抵抗金属膜に接続する第２の金属プラグを形成する工程と、前記第２の層間絶縁膜上に、前記第２の金属プラグに接続する第２の金属配線層を形成する工程と、を有する半導体装置の製造方法である。
また、上記の半導体装置の製造方法において、前記第１の抵抗体は、前記第２の抵抗金属膜と前記第２の金属配線層とは接続されず、前記第１の抵抗金属膜と前記第１の金属配線層とが前記第１の金属プラグで接続されることによって構成され、前記第２の抵抗体は、前記第１の抵抗金属膜と前記第１の金属配線層とは接続されず、前記第２の抵抗金属膜と前記第２の金属配線層とが前記第２の金属プラグで接続されることによって構成されることを特徴としてもよい。
また、上記の半導体装置の製造方法において、前記第２の絶縁膜を形成する工程の後であって前記第１の抵抗体と前記第２の抵抗体とを同時に形成する工程の前に、前記第２の絶縁膜上の前記第１の領域と前記第２の領域とに、ハードマスクをそれぞれ形成する工程をさらに備え、前記ハードマスクを用いて、前記エッチングを行うことを特徴としてもよい。
また、本発明の別の態様は、第１の領域に形成された第１の抵抗体と、第２の領域に形成された第２の抵抗体と、第３の領域に形成された容量素子と、を同一基板に備える半導体装置の製造方法であって、基板上に第１の金属配線層を形成する工程と、前記基板上に、前記第１の金属配線層を覆う第１の層間絶縁膜を形成する工程と、前記第１の領域と前記第３の領域とに、前記第１の層間絶縁膜を貫通して前記第１の金属配線層に接続する第１の金属プラグをそれぞれ形成する工程と、前記第１の層間絶縁膜上に、第１の抵抗金属膜を形成する工程と、前記第１の抵抗金属膜上に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、前記第１の抵抗金属膜とシート抵抗が異なる第２の抵抗金属膜を形成する工程と、前記第２の抵抗金属膜上に、第２の絶縁膜を形成する工程と、前記第１の領域、前記第２の領域、及び、前記第３の領域以外の領域に形成された、前記第１の抵抗金属膜と前記第１の絶縁膜と前記第２の抵抗金属膜と前記第２の絶縁膜とをエッチングして、前記第１の領域に、前記第１の抵抗金属膜、前記第１の絶縁膜、前記第２の抵抗金属膜、及び、前記第２の絶縁膜が積層された第１の抵抗体を、前記第２の領域に、前記第１の抵抗金属膜、前記第１の絶縁膜、前記第２の抵抗金属膜、及び、前記第２の絶縁膜が積層された第２の抵抗体を、前記第３の領域に、前記第１の抵抗金属膜、前記第１の絶縁膜、前記第２の抵抗金属膜、及び、前記第２の絶縁膜が積層された容量素子を、同時に形成する工程と、前記第１の層間絶縁膜上に、前記第１の抵抗体と前記第２の抵抗体と前記容量素子とを覆う第２の層間絶縁膜を形成する工程と、前記第２の領域と前記第３の領域とに、前記第２の層間絶縁膜の表面に露出し前記第２の抵抗金属膜に接続する第２の金属プラグをそれぞれ形成する工程と、前記第２の層間絶縁膜上に前記第２の金属プラグに接続する第２の金属配線層を形成する工程と、を有する半導体装置の製造方法である。
前記第２の絶縁膜を形成する工程の後であって前記第１の抵抗体と前記第２の抵抗体と前記容量素子とを同時に形成する工程の前に、前記第２の絶縁膜上の前記第１の領域と前記第２の領域と前記第３の領域とに、ハードマスクをそれぞれ形成する工程をさらに備え、前記ハードマスクを用いて、前記エッチングを行うことを特徴としてもよい。
また、上記の半導体装置の製造方法において、前記エッチングに用いるエッチングガスをハロゲン系ガスとしたことを特徴としてもよい。
また、上記の半導体装置の製造方法において、前記第１の抵抗金属膜が、窒化チタン又は窒化タンタルを含む金属膜もしくは金属窒化膜もしくは金属シリサイド膜の何れかであり、前記第２の抵抗金属膜が、前記第１の抵抗金属膜とはシート抵抗が異なる窒化チタン又は窒化タンタルを含む金属膜もしくは金属窒化膜もしくは金属シリサイド膜の何れかであることを特徴としてもよい。
本発明によれば、下部金属プラグと上部金属プラグの位置を変更することで、第１の抵抗体の抵抗値を取り出すか、第２の抵抗体の抵抗値を取り出すかを容易に変更することが可能である。
また、第１の層間絶縁膜上に、第１の抵抗金属膜と第１の絶縁膜と第２の抵抗金属膜と第２の絶縁膜とを順に積層し、この積層した構造体上の第１の領域と第２の領域とに１種類のマスクを形成している。そして、このマスクを用いて上記構造体を１回のエッチングで、第１の領域に第１の抵抗体を形成するとともに第２の領域に第２の抵抗体を形成している。
このため、従来技術のように、第１の抵抗体と第２の抵抗体の２種類の抵抗体を同一基板に形成する際に、抵抗体の種類別にマスクを形成し、その都度エッチングを実施する必要がない。よって、本発明であれば、同一基板に複数の種類の抵抗体を備えた半導体装置を製造する場合であっても、その半導体装置の製造工程の数を従来技術と比べて低減することができる。
本発明の実施形態に係る半導体装置の構造を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である（その１）。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である（その２）。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である（その３）。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である（その４）。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である（その５）。 本発明の実施形態に係る半導体装置の製造方法のフローを示す図である。
以下、本発明の実施形態に係る半導体装置及びその製造方法について、図１〜７を参照しつつ説明する。
（半導体装置）
図１は、本発明の実施形態に係る半導体装置の構造を示す断面図である。本実施形態に係る半導体装置１には、第１の抵抗体形成部Ａと第２の抵抗体形成部Ｂと容量素子形成部Ｃの３つの形成部が仮想的に設けられている。これらの形成部は、図１において破線で示されている。以下、第１の抵抗体形成部Ａには第１の抵抗素子Ｒ１が形成されており、第２の抵抗体形成部Ｂには第２の抵抗素子Ｒ２が形成されており、容量素子形成部Ｃには容量素子Ｃ１が形成されている半導体装置１の構造について説明する。
半導体装置１は、基板１０と、下部配線層１１ａ、１１ｃ、１１ｄと、第１の層間絶縁膜１２と、下部金属プラグ１３ａ、１３ｃと、第１の抵抗金属膜１４ａ〜１４ｃと、第１の絶縁膜１５ａ〜１５ｃと、第２の抵抗金属膜１６ａ〜１６ｃと、第２の絶縁膜１７ａ〜１７ｃと、ハードマスク１８ａ〜１８ｃと、第２の層間絶縁膜２０と、上部金属プラグ２１ｂ、２１ｃと、金属プラグ２２と、上部配線層２３ｂ〜２３ｄと、を備えた半導体装置である。以下、この半導体装置１の構造の詳細について説明する。なお、上述の第１の抵抗金属膜１４ａ〜１４ｃは、本願の「第１抵抗金属膜」、「第３抵抗金属膜」に相当するものであり、第２の抵抗金属膜１６ａ〜１６ｃは、本願の「第２抵抗金属膜」、「第４抵抗金属膜」に相当するものである。また、「第１抵抗金属膜」に相当する抵抗金属膜と、「第３抵抗金属膜」に相当する抵抗金属膜とは同じ材料で形成された膜である。また、「第２抵抗金属膜」に相当する抵抗金属膜と、「第４抵抗金属膜」に相当する抵抗金属膜とは同じ材料で形成された膜である。
（基板）
基板１０は、絶縁性を備えた基板である。基板１０は絶縁性を備えていればよく、その材質は特に限定されるものではない。例えば、基板１０として酸化ケイ素（ＳｉＯ）基板を用いることができる。
（下部配線層）
基板１０上には下部配線層１１ａ、１１ｃ、１１ｄが形成されている。下部配線層１１ａは第１の抵抗体形成部Ａに形成された一対の下部配線層であり、下部配線層１１ｃは容量素子形成部Ｃに形成された一対の下部配線層であり、下部配線層１１ｄは図面左側に単独で形成された下部配線層である。下部配線層１１ａ、１１ｃは後述する第１の抵抗金属膜１４ａ、１４ｃに電流を流すために用いられる配線層であり、下部配線層１１ｄは上下層間での導通を確保するために用いられる配線層である。
下部配線層１１ａ、１１ｃ、１１ｄは、図１の図面手前側から図面奥側に向かって延びる配線層であり、その形状は例えば平板形状である。また、下部配線層１１ａ、１１ｃ、１１ｄのそれぞれのサイズは略同じである。下部配線層１１ａ、１１ｃ、１１ｄは導電性を備えていればよく、その材質は特に限定されるものではない。例えば、下部配線層１１ａ、１１ｃ、１１ｄとしてアルミニウム（Ａｌ）配線層を用いることができる。
（第１の層間絶縁膜及び第２の層間絶縁膜）
下部配線層１１ａ、１１ｃ、１１ｄが形成された基板１０上には、下部配線層１１ａ、１１ｃ、１１ｄを覆う第１の層間絶縁膜１２が形成されている。また、第１の層間絶縁膜１２上には、後述する第１の抵抗金属膜１４ａ〜１４ｃと、第１の絶縁膜１５ａ〜１５ｃと、第２の抵抗金属膜１６ａ〜１６ｃと、第２の絶縁膜１７ａ〜１７ｃと、ハードマスク１８ａ〜１８ｃとを覆う第２の層間絶縁膜２０が形成されている。この第１の層間絶縁膜１２と第２の層間絶縁膜２０とは、半導体装置１内の導通部分同士を電気的に絶縁するための絶縁膜である。
第１の層間絶縁膜１２と第２の層間絶縁膜２０とはそれぞれ絶縁性を備えていればよく、その材質は特に限定されるものではない。例えば、第１の層間絶縁膜１２と第２の層間絶縁膜２０の両方をＳｉＯで形成してもよい。
（第１の抵抗金属膜及び第２の抵抗金属膜）
半導体装置１は、第１の抵抗金属膜１４ａ〜１４ｃと、第２の抵抗金属膜１６ａ〜１６ｃとを備えている。第１の抵抗金属膜１４ａ〜１４ｃは、第１の抵抗体形成部Ａと第２の抵抗体形成部Ｂと容量素子形成部Ｃの各形成部の第１の層間絶縁膜１２上に形成された抵抗金属膜である。
この第１の抵抗金属膜１４ａ〜１４ｃ上には後述する第１の絶縁膜１５ａ〜１５ｃが形成されており、第２の抵抗金属膜１６ａ〜１６ｃは、この第１の絶縁膜１５ａ〜１５ｃ上に形成されている。また、第１の抵抗体及び第２の抵抗体において、第１の抵抗金属膜１４ａ〜１４ｃと第２の抵抗金属膜１６ａ〜１６ｃとは、電流を流した場合にそれぞれ抵抗素子として機能し得るものである。また、容量素子において、第１の抵抗金属膜１４ａ〜１４ｃと第２の抵抗金属膜１６ａ〜１６ｃとは、それぞれ下部電極と上部電極として機能し得るものである。
第１の抵抗金属膜１４ａ〜１４ｃと第２の抵抗金属膜１６ａ〜１６ｃは、図１の図面手前側から図面奥側に向かって延びており、その形状は例えば薄膜形状である。また、第１の抵抗体形成部Ａと第２の抵抗体形成部Ｂと容量素子形成部Ｃの各形成部において、第１の抵抗金属膜１４ａ〜１４ｃの膜厚は略均一となっている。また、第２の抵抗金属膜１６ａ〜１６ｃの膜厚も略均一となっている。また、第１の抵抗金属膜１４ａ〜１４ｃの膜厚は、第２の抵抗金属膜１６ａ〜１６ｃの膜厚と同じであってもよいし、異なっていてもよい。
第１の抵抗金属膜１４ａ〜１４ｃと第２の抵抗金属膜１６ａ〜１６ｃとは、シート抵抗が異なる抵抗金属からなる。その材質は、特に限定されるものではない。また、第１の抵抗金属膜１４ａ〜１４ｃを構成する膜の種類（膜種）は、第２の抵抗金属膜１６ａ〜１６ｃの膜種と同じであってもよいし、異なっていてもよい。例えば、第１の抵抗金属膜１４ａ〜１４ｃの一態様は窒化チタン（以下、「ＴｉＮ」ともいう。）からなる抵抗金属膜（以下、「ＴｉＮ抵抗金属膜」ともいう。）であり、第２の抵抗金属膜１６ａ〜１６ｃの一態様はＴａＮ抵抗金属膜である。より具体的には、第１の抵抗金属膜１４ａ〜１４ｃと第２の抵抗金属膜１６ａ〜１６ｃとは、例えば、ＴｉＮ又はＴａＮを含む金属膜もしくは金属窒化膜もしくは金属シリサイド膜の何れかで形成された膜である。
（第１の絶縁膜及び第２の絶縁膜）
半導体装置１は、第１の絶縁膜１５ａ〜１５ｃと、第２の絶縁膜１７ａ〜１７ｃとを備えている。第１の絶縁膜１５ａ〜１５ｃは、第１の抵抗金属膜１４ａ〜１４ｃの上面を覆うようにして形成された絶縁膜である。また、第２の絶縁膜１７ａ〜１７ｃは、第２の抵抗金属膜１６ａ〜１６ｃの上面を覆うようにして形成された絶縁膜である。第１の絶縁膜１５ａ〜１５ｃと第２の絶縁膜１７ａ〜１７ｃは、上述の第１の抵抗金属膜１４ａ〜１４ｃと第２の抵抗金属膜１６ａ〜１６ｃの表面を保護するとともに抵抗体形成時のマスクとなる絶縁膜である。
第１の絶縁膜は、第１の抵抗体及び第２の抵抗体において、第１の抵抗金属膜と第２の抵抗金属膜とを電気的に絶縁する。また、容量素子において、容量絶縁膜として機能する。
第１の絶縁膜１５ａ〜１５ｃと第２の絶縁膜１７ａ〜１７ｃとは、図１の図面手前側から図面奥側に向かって延びる膜であり、その形状は例えば平板形状である。また、第１の抵抗体形成部Ａと第２の抵抗体形成部Ｂと容量素子形成部Ｃの各形成部において、第１の絶縁膜１５ａ〜１５ｃの膜厚は略均一となっている。また、第２の絶縁膜１７ａ〜１７ｃの膜厚も略均一となっている。また、第１の絶縁膜１５ａ〜１５ｃの膜厚は、第２の絶縁膜１７ａ〜１７ｃの膜厚と同じであってもよいし、異なっていてもよい。
例えば、第１の抵抗金属膜１４ａ〜１４ｃとしてＴｉＮ抵抗金属膜を形成し、第２の抵抗金属膜１６ａ〜１６ｃとしてＴａＮ抵抗金属膜を形成した場合には、第１の絶縁膜１５ａ〜１５ｃと第２の絶縁膜１７ａ〜１７ｃとを窒化ケイ素（以下、「ＳｉＮ」ともいう。）からなる絶縁膜で形成してもよい。なお、第１の絶縁膜１５ａ〜１５ｃの膜種は、第２の絶縁膜１７ａ〜１７ｃの膜種と同じであってもよいし、異なっていてもよい。
（ハードマスク）
ハードマスク１８ａ〜１８ｃは、第２の絶縁膜１７ａ〜１７ｃの上面を覆うようにして形成されたマスクである。このハードマスク１８ａ〜１８ｃは、上述の第１の抵抗金属膜１４ａ〜１４ｃと、第２の抵抗金属膜１６ａ〜１６ｃと、第１の絶縁膜１５ａ〜１５ｃと、第２の絶縁膜１７ａ〜１７ｃとを形成する際のマスクである。
ハードマスク１８ａ〜１８ｃは、図１の図面手前側から図面奥側に向かって延びるマスクであり、その形状は例えば直方体である。ハードマスク１８ａ〜１８ｃは絶縁膜１７ａ〜１７ｃよりもエッチングレートが速ければよく、その材質は特に限定されるものではない。例えば、ハードマスク１８ａ〜１８ｃとしてＳｉＯからなるマスクを用いることができる。
（金属プラグ）
半導体装置１は、下部金属プラグ１３ａ、１３ｃと、上部金属プラグ２１ｂ、２１ｃと、金属プラグ２２と、を備えている。下部金属プラグ１３ａは下部配線層１１ａと第１の抵抗金属膜１４ａとを接続する一対の金属プラグであり、下部金属プラグ１３ｃは下部配線層１１ｃと第１の抵抗金属膜１４ｃとを接続する一対の金属プラグである。
また、上部金属プラグ２１ｂは、後述する上部配線層２３ｂと第２の抵抗金属膜１６ｂとを接続する一対の金属プラグである。また、上部金属プラグ２１ｃは、後述する上部配線層２３ｃと第２の抵抗金属膜１６ｃとを接続する一対の金属プラグである。また、金属プラグ２２は、後述する上部配線層２３ｄと下部配線層１１ｄとを接続する金属プラグである。
上述のように、下部金属プラグ１３ａ、１３ｃは、第１の層間絶縁膜１２を図面上下方向に貫通し、第１の抵抗金属膜１４ａ、１４ｃに電流を流すために用いられる金属プラグである。また、上部金属プラグ２１ｂ、２１ｃは、第２の層間絶縁膜２０とハードマスク１８ｂ、１８ｃと第２の絶縁膜１７ｂ、１７ｃとを図面上下方向に貫通し、第２の抵抗金属膜１６ｂ、１６ｃに電流を流すために用いられる金属プラグである。また、金属プラグ２２は、第１の層間絶縁膜１２と第２の層間絶縁膜２０とを図面上下方向に貫通し、上下層間での導通を確保するために用いられる金属プラグである。
下部金属プラグ１３ａ、１３ｃと上部金属プラグ２１ｂ、２１ｃは例えば直方体をした金属プラグであり、下部金属プラグ１３ａ、１３ｃと上部金属プラグ２１ｂ、２１ｃのそれぞれのサイズは略同じである。
下部金属プラグ１３ａ、１３ｃと上部金属プラグ２１ｂ、２１ｃとは、それぞれ導電性を備えた物質で形成されていれば、同じ物質で形成されていてもよいし、異なる物質で形成されていてもよい。例えば、下部金属プラグ１３ａ、１３ｃと上部金属プラグ２１ｂ、２１ｃの両方をタングステン（Ｗ）で形成してもよい。なお、「金属プラグ」とは、「ビア」とも呼ばれる部材である。
（上部配線層）
第２の層間絶縁膜２０上には上部配線層２３ｂ、２３ｃ、２３ｄが形成されている。この上部配線層２３ｂは、上部金属プラグ２１ｂに接続する一対の上部配線層である。また、上部配線層２３ｃは、上部金属プラグ２１ｃに接続する一対の上部配線層である。また、上部配線層２３ｄは、金属プラグ２２に接続する上部配線層である。上部配線層２３ｂ、２３ｃは、第２の抵抗金属膜１６ｂ、１６ｃに電流を流すために用いられる配線層である。上部配線層２３ｄは、上下層間での導通を確保するために用いられる配線層である。
上部配線層２３ｂ〜２３ｄは導電性を備えていればよく、その材質等は特に限定されるものではない。例えば、上部配線層２３ｂ〜２３ｄとしてＡｌ配線層を用いることができる。
（第１の抵抗体）
上述のように、第１の抵抗体形成部Ａに形成された第１の抵抗金属膜１４ａは、下部金属プラグ１３ａを介して下部配線層１１ａに接続されているため、半導体装置１において第１の抵抗体として機能するものである。一方、第１の抵抗体形成部Ａに形成された第２の抵抗金属膜１６ａは、電気的に絶縁された状態にあるため、半導体装置１において抵抗体として機能しない、いわゆるダミー抵抗体である。このように、第１の抵抗体形成部Ａには第１の抵抗金属膜１４ａを備えた抵抗素子Ｒ１が形成されている。換言すると、第１の抵抗体形成部Ａには、半導体装置１の下部から電流を導入するタイプの抵抗素子Ｒ１が形成されている。
（第２の抵抗体）
また、第２の抵抗体形成部Ｂに形成された第２の抵抗金属膜１６ｂは、上部金属プラグ２１ｂを介して上部配線層２３ｂに接続されているため、半導体装置１において第２の抵抗体として機能するものである。一方、第２の抵抗体形成部Ｂに形成された第１の抵抗金属膜１４ｂは、電気的に絶縁された状態にあるため、半導体装置１において抵抗体として機能しない、いわゆるダミー抵抗体である。このように、第２の抵抗体形成部Ｂには第２の抵抗金属膜１６ｂを備えた抵抗素子Ｒ２が形成されている。換言すると、第２の抵抗体形成部Ｂには、半導体装置１の上部から電流を導入するタイプの抵抗素子Ｒ２が形成されている。
（容量素子）
また、容量素子形成部Ｃに形成された第１の絶縁膜１５ｃは、下部金属プラグ１３ｃを介して下部配線層１１ｃに接続された第１の抵抗金属膜１４ｃと、上部金属プラグ２１ｃを介して上部配線層２３ｃに接続された第２の抵抗金属膜１６ｃと、で挟まれており、容量膜として機能するものである。このため、容量素子形成部Ｃには、第１の抵抗金属膜（下部電極）１４ｃと第１の絶縁膜（容量膜）１５ｃと第２の抵抗金属膜（上部電極）１６ｃとで構成された容量素子Ｃ１が形成されている。換言すると、この容量素子Ｃ１は、抵抗素子Ｒ１の構造と抵抗素子Ｒ２の構造とを組み合わせてなる容量素子である。
本実施形態の半導体装置１では、上述のように、上部金属プラグ又は下部金属プラグの位置を変更することで、第１の抵抗金属膜の抵抗値を取り出すか、第２の抵抗金属膜の抵抗値を取り出すかを容易に変更することが可能である。
（半導体装置の製造方法）
図２〜図６は、本発明の実施形態に係る半導体装置の製造方法の各工程を模式的に示す断面図である。また、図７は、本発明の実施形態に係る半導体装置の製造方法のフローを示す図である。
以下、本発明の実施形態に係る半導体装置１の製造方法の各工程について説明する。
まず、図２（ａ）に示すように、基板１０上の第１の抵抗体形成部Ａと容量素子形成部Ｃの各形成部に下部配線層１１ａ、１１ｃを形成するとともに、下部配線層１１ｄを形成するする（Ｓ１）。下部配線層１１ａ、１１ｃ、１１ｄは、基板１０上に金属膜（図示せず）を形成した後、その金属膜をパターニングすることで形成する。このパターニングは、公知の技術を用いることができる。例えば、下部配線層１１ａ、１１ｃ、１１ｄとしてＡｌ配線層を形成する場合には、基板１０上にＡｌ層を形成した後、そのＡｌ層をフォトリソグラフィー法とドライエッチング法を用いてパターニングして形成する。なお、上述の下部配線層は、本願の「第１の金属配線層」に相当する。
次に、図２（ｂ）に示すように、下部配線層１１ａ、１１ｃ、１１ｄを形成した基板１０上に第１の層間絶縁膜１２を形成する（Ｓ２）。第１の層間絶縁膜１２の形成には、公知の技術を用いることができる。例えば、第１の層間絶縁膜１２としてＳｉＯ膜を形成する場合には、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成する。なお、図２（ｂ）は、第１の層間絶縁膜１２の形成後に、その表面を平坦化した状態を示している。
次に、第１の抵抗体形成部Ａと容量素子形成部Ｃの各形成部に、第１の層間絶縁膜１２を貫通して下部配線層１１ａ、１１ｃに到達する第１のビアホールを１回のエッチング工程で形成する（図示せず）。この第１のビアホールの形成には、公知の技術を用いることができる。例えば、第１の層間絶縁膜１２上であって第１のビアホールを形成する領域以外の領域にマスク（図示せず）を形成した後にエッチングを実施して、第１のビアホールを形成してもよい。
次に、上述のようにして形成した第１のビアホールに導電材料を充填して、図２（ｃ）に示すように、下部金属プラグ１３ａ、１３ｃを形成する（Ｓ３）。なお、図２（ｃ）は、下部金属プラグ１３ａ、１３ｃの形成後に、その表面を平坦化した状態を示している。また、上述の下部金属プラグは、本願の「第１の金属プラグ」に相当する。
次に、図３（ａ）に示すように、下部金属プラグ１３ａ、１３ｃを形成した第１の層間絶縁膜１２上に、第１の抵抗金属膜１４ａ〜１４ｃ用又は容量素子の下部電極用の第１の抵抗金属膜１４ｆを形成する（Ｓ４）。第１の抵抗金属膜１４ｆの形成には、公知の技術を用いることができる。例えば、第１の抵抗金属膜１４ａ〜１４ｃとしてＴｉＮ抵抗金属膜を形成する場合には、第１の抵抗金属膜１４ｆとしてＴｉＮ膜を形成する。このＴｉＮ膜の形成には、例えばＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＣＶＤ法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いる。
次に、第１の抵抗金属膜１４ｆ上に第１の絶縁膜１５ａ〜１５ｃ用の第１の絶縁膜１５ｆを形成する（Ｓ５）。第１の絶縁膜１５ｆの形成には、公知の技術を用いることができる。例えば、第１の絶縁膜１５ｆとしてＳｉＮ膜を形成する場合には、ＣＶＤ法を用いて形成する。
次に、第１の絶縁膜１５ｆ上に第２の抵抗金属膜１６ａ〜１６ｃ用又は容量素子の上部電極用の第２の抵抗金属膜１６ｆを形成する（Ｓ６）。第２の抵抗金属膜１６ｆの形成には、公知の技術を用いることができる。
例えば、第２の抵抗金属膜１６ａ〜１６ｃとしてＴａＮ抵抗金属膜を形成する場合には、第２の抵抗金属膜１６ｆとしてＴａＮ膜を形成する。このＴａＮ膜の形成には、例えばＰＶＤ法やＣＶＤ法やＡＬＤ法を用いる。
次に、第２の抵抗金属膜１６ｆ上に第２の絶縁膜１７ａ〜１７ｃ用の第２の絶縁膜１７ｆを形成する（Ｓ７）。第２の絶縁膜１７ｆの形成には、公知の技術を用いることができる。例えば、第２の絶縁膜１７ｆとしてＳｉＮ膜を形成する場合には、ＣＶＤ法を用いて形成する。
次に、第２の絶縁膜１７ｆ上にハードマスク１８ａ〜１８ｃ用の酸化膜（ハードマスク層）１８ｆを形成する（Ｓ８）。酸化膜１８ｆの形成には、公知の技術を用いることができる。例えば、酸化膜１８ｆとしてＳｉＯ膜を形成する場合には、ＣＶＤ法を用いて形成する。
次に、図３（ｂ）に示すように、第１の抵抗体形成部Ａと第２の抵抗体形成部Ｂと容量素子形成部Ｃの各形成部にレジストマスク１９ａ〜１９ｃを形成する（Ｓ９）。レジストマスク１９ａ〜１９ｃの形成には、公知の技術を用いることができる。例えば、レジストマスク１９ａ〜１９ｃをフォトリソグラフィー法を用いて形成することができる。
次に、図４（ａ）に示すように、このレジストマスク１９ａ〜１９ｃを用いて酸化膜１８ｆを１回の工程でエッチングする。このエッチングには、公知の技術を用いることができる。例えば、酸化膜１８ｆを、例えばフロン系ガスを用いてドライエッチングする。こうして、第１の抵抗体形成部Ａと第２の抵抗体形成部Ｂと容量素子形成部Ｃの各形成部の第２の絶縁膜１７ｆ上にハードマスク１８ａ〜１８ｃを１回のエッチング工程で形成する（Ｓ１０）。換言すると、ハードマスク１８ａ〜１８ｃを、１種類のレジストマスク１９ａ〜１９ｃを用いて１回のエッチング工程で形成する。
次に、図４（ｂ）に示すように、レジストマスク１９ａ〜１９ｃを除去する（Ｓ１１）。レジストマスク１９ａ〜１９ｃの除去には、公知の技術を用いることができる。例えば、レジストマスク１９ａ〜１９ｃが有機系ポリマーを主成分とするマスクである場合には、酸素プラズマを用いて除去する。
次に、ハードマスク１８ａ〜１８ｃを用いて、第２の絶縁膜１７ｆと、第２の抵抗金属膜１６ｆと、第１の絶縁膜１５ｆと、第１の抵抗金属膜１４ｆとを連続的に順次エッチングする。このエッチングには、公知の技術を用いることができる。例えば、上記の積層した膜を、例えばハロゲン系ガスを用いて１回の工程でエッチングする。つまり、１回のエッチング工程で、図５（ａ）に示すように、第１の抵抗体形成部Ａと第２の抵抗体形成部Ｂと容量素子形成部Ｃの各形成部に、第１の抵抗金属膜１４ａ〜１４ｃと、第１の絶縁膜１５ａ〜１５ｃと、第２の抵抗金属膜１６ａ〜１６ｃと、第２の絶縁膜１７ａ〜１７ｃとを同時に形成する（Ｓ１２）。
次に、図５（ｂ）に示すように、第１の抵抗金属膜１４ａ〜１４ｃと、第１の絶縁膜１５ａ〜１５ｃと、第２の抵抗金属膜１６ａ〜１６ｃと、第２の絶縁膜１７ａ〜１７ｃと、ハードマスク１８ａ〜１８ｃとが積層形成された第１の層間絶縁膜１２上に第２の層間絶縁膜２０を形成する（Ｓ１３）。この第２の層間絶縁膜２０の形成には、公知の技術を用いることができる。例えば、第２の層間絶縁膜２０としてＳｉＯ膜を形成する場合には、ＣＶＤ法を用いて形成する。
次に、第２の抵抗体形成部Ｂと容量素子形成部Ｃの各形成部に、第２の層間絶縁膜２０とハードマスク１８ｂ、１８ｃと、第２の絶縁膜１７ｂ、１７ｃとを貫通して第２の抵抗金属膜１６ｂ、１６ｃに到達する第２のビアホールを１回のエッチング工程で形成する（図示せず）。この第２のビアホールの形成には、公知の技術を用いることができる。例えば、第２の層間絶縁膜２０上であって第２のビアホールを形成する領域以外の領域にマスクを形成した後にエッチングを実施して、第２のビアホールを形成してもよい。
次に、こうして形成した第２のビアホールに導電材料を充填して、図６（ａ）に示すように、上部金属プラグ２１ｂ、２１ｃを形成する（Ｓ１４）。なお、図６（ａ）は、上部金属プラグ２１ｂ、２１ｃの形成後に、その表面を平坦化した状態を示している。また、上述の上部金属プラグは、本願の「第２の金属プラグ」に相当する。
本実施形態では、第２のビアホールの形成と同時に、第１の層間絶縁膜１２と第２の層間絶縁膜２０とを貫通して下部配線層１１ｄに到達する第３のビアホール（図示せず）を形成する。そして、第２のビアホールに導電材料の充填するのと同時に、第３のビアホールに導電材料を充填する。こうして、金属プラグ２２を形成する。
本実施形態では、第１の層間絶縁膜１２及び第２の層間絶縁膜２０の材質と、第２の絶縁膜１７ａ〜１７ｃの材質とは異なっている。このため、第１の層間絶縁膜１２及び第２の層間絶縁膜２０のエッチングレートと、第２の絶縁膜１７ａ〜１７ｃのエッチングレートとは異なるものである。より詳しくは、第１の層間絶縁膜１２及び第２の層間絶縁膜２０のエッチングレートは、第２の絶縁膜１７ａ〜１７ｃのエッチングレートよりも大きい。このため、第２の絶縁膜１７ａ〜１７ｃの膜厚（つまり、第２の絶縁膜１７ｆの膜厚）を予め調整することで、第２のビアホールの形成に要する時間と、第３のビアホールの形成に要する時間とを一致させることができる。こうして、一回のエッチング工程で、第２のビアホールと第３のビアホールとを同時に形成することができる。
最後に、図６（ｂ）に示すように、上部金属プラグ２１ｂ、２１ｃと金属プラグ２２とが形成された第２の層間絶縁膜２０上に、上部配線層２３ｂ〜２３ｄを形成する（Ｓ１５）。上部配線層２３ｂ〜２３ｄは、第２の層間絶縁膜２０上に金属膜（図示せず）を形成した後、その金属膜をパターニングすることで形成する。このパターニングは、公知の技術を用いることができる。例えば、上部配線層２３ｂ〜２３ｄとしてＡｌ配線層を形成する場合には、第２の層間絶縁膜２０上にＡｌ層を形成した後、そのＡｌ層をフォトリソグラフィー法とドライエッチング法を用いてパターニングして形成する。なお、上述の上部配線層は、本願の「第２の金属配線層」に相当する。
以上の工程を経ることで、図１に示した半導体装置１を製造することができる。
ここで、上述の容量素子形成部Ｃに形成された容量素子Ｃ１を製造工程に着目する。本実施形態に係る容量素子Ｃ１は、第１の抵抗素子Ｒ１の製造工程と、第２の抵抗素子Ｒ２の製造工程と、を実施することで製造された容量素子である。換言すると、第１の抵抗素子Ｒ１を製造した後に、その第１の抵抗素子Ｒ１に上部金属プラグ、上部配線層を形成することで容量素子Ｃ１を製造することができる。
（効果）
（１）本実施形態に係る半導体装置１の製造方法では、第１の層間絶縁膜１２上に、第１の抵抗金属膜１４ｆと第１の絶縁膜１５ｆと第２の抵抗金属膜１６ｆと第２の絶縁膜１７ｆとを順に積層し、この積層した構造体上の第１の抵抗体形成部Ａと第２の抵抗体形成部Ｂと容量素子形成部Ｃに１種類のハードマスク１８ａ〜１８ｃを形成している。そして、このハードマスク１８ａ〜１８ｃを用いて上記構造体をパターニングしている。
このため、１回のエッチング工程で（１種類のハードマスクを用いて）同時に、第１の抵抗体形成部Ａに第１の抵抗金属膜１４ａを形成し、第２の抵抗体形成部Ｂに第２の抵抗金属膜１６ｂを形成することができる。したがって、従来技術のように、第１の抵抗金属膜１４ａと第２の抵抗金属膜１６ｂの２種類の抵抗金属膜を同一基板に形成する際に、抵抗金属膜の種類別にマスクを形成し、その都度エッチングを実施する必要がない。
よって、本実施形態に係る半導体装置１の製造方法であれば、同一基板に２種類の抵抗体を備えた半導体装置を製造した場合であっても、その半導体装置の製造工程の数を従来技術と比べて低減することができる。その結果、従来技術と比べて半導体装置の製造コストを低減することができる。
（２）本実施形態に係る半導体装置１の製造方法では、容量素子形成部Ｃにおいて、抵抗素子Ｒ１と抵抗素子Ｒ２との製造工程をそれぞれ実施している。
このため、容量素子形成部Ｃに第１の抵抗金属膜１４ｃと第２の抵抗金属膜１６ｃとで第１の絶縁膜（容量膜）１５ｃを挟んだ容量素子Ｃ１を形成することができる。よって、同一基板に容量素子Ｃ１と第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２の３種類の素子を備えた半導体装置１を製造することができる。
（３）本実施形態に係る半導体装置１の製造方法では、第１の抵抗金属膜１４ａ〜１４ｃとしてＴｉＮ抵抗金属膜を形成し、第２の抵抗金属膜１６ａ〜１６ｃとしてＴａＮ抵抗金属膜を形成し、第１の絶縁膜１５ａ〜１５ｃと第２の絶縁膜１７ａ〜１７ｃとをＳｉＮ膜で形成している。
このため、同一基板にＴｉＮ抵抗金属膜とＴａＮ抵抗金属膜のシート抵抗値の異なる２種類の抵抗体を備えた半導体装置１を製造することができる。
（４）本実施形態に係る半導体装置１の製造方法では、第１の抵抗金属膜１４ｆと第１の絶縁膜１５ｆと第２の抵抗金属膜１６ｆと第２の絶縁膜１７ｆとをエッチングする際に用いるエッチングガスをハロゲン系ガスとしている。
このため、第１の抵抗金属膜１４ｆと第１の絶縁膜１５ｆと第２の抵抗金属膜１６ｆと第２の絶縁膜１７ｆとを連続して順次エッチングすることができ、効率よく第１の抵抗金属膜１４ａ〜１４ｃと、第１の絶縁膜１５ａ〜１５ｃと、第２の抵抗金属膜１６ａ〜１６ｃと、第２の絶縁膜１７ａ〜１７ｃとを形成することができる。
（変形例）
上述の実施形態では、同一基板に第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２と容量素子Ｃ１の３種類の素子を形成した場合について説明したが、これに限定されるものではない。例えば、基板の第１の領域に第１の抵抗素子Ｒ２を形成し、第２の領域に第２の抵抗素子Ｒ１を形成することで、同一基板に２種類の素子を形成してもよい。また、基板の第１の領域に容量素子Ｃ１を形成し、第２の領域に第１の抵抗素子Ｒ１を形成することで、同一基板に２種類の素子を形成してもよい。あるいは、同一基板の第１の領域に第１の抵抗素子Ｒ１を形成し、第２の領域に容量素子Ｃ１を形成することで、同一基板に２種類の素子を形成してもよい。
また、上述の実施形態では、容量素子Ｃ１が一対の下部金属プラグ１３ｃと一対の上部金属プラグ２１ｃとを備えた場合について説明したが、これに限定されるものでない。例えば、容量素子Ｃ１は、１本の下部金属プラグ１３ｃと１本の上部金属プラグ２１ｃとを備えていればよい。
また、上述の実施形態では、第１の抵抗金属膜１４ａ〜１４ｃとしてＴｉＮ抵抗金属膜を形成し、第２の抵抗金属膜１６ａ〜１６ｃとしてＴａＮ抵抗金属膜を形成した場合について説明したが、これに限定されるものではない。例えば、第１の抵抗金属膜１４ａ〜１４ｃとしてＴａＮ抵抗金属膜を形成し、第２の抵抗金属膜１６ａ〜１６ｃとしてＴｉＮ抵抗金属膜を形成してもよい。また、第１の抵抗金属膜１４ａ〜１４ｃ、第２の抵抗金属膜１６ａ〜１６ｃは、ＴａＮ、ＴｉＮに限定されるものではなく、他の金属系の材料であってもよい。第１の抵抗金属膜１４ａ〜１４ｃ、第２の抵抗金属膜１６ａ〜１６ｃは、例えば、ＴａＮ又はＴｉＮを含む金属膜もしくは金属窒化膜もしくは金属シリサイド膜の何れかで形成された膜であってもよい。
１ 半導体装置
１０ 基板
１１ 下部配線層
１２ 第１の層間絶縁膜
１３ 下部金属プラグ
１４ 第１の抵抗金属膜
１５ 第１の絶縁膜
１６ 第２の抵抗金属膜
１７ 第２の絶縁膜
１８ ハードマスク
１９ レジストマスク
２０ 第２の層間絶縁膜
２１ 上部金属プラグ
２２ 金属プラグ
２３ 上部配線層
Ａ 第１の抵抗体形成部
Ｂ 第２の抵抗体形成部
Ｃ 容量素子形成部
Ｒ１ 第１の抵抗素子
Ｒ２ 第２の抵抗素子
Ｃ１ 容量素子

Claims (17)

  1. 半導体基板上に形成された第１の金属配線層と、
    前記第１の金属配線層上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成された第２の金属配線層と、
    前記第１の金属配線層と前記第２の金属配線層との間に形成された第１抵抗金属膜、前記第１抵抗金属膜上に形成された第１の絶縁膜、及び、前記第１の絶縁膜上に形成され、前記第１抵抗金属膜とシート抵抗が異なる第２抵抗金属膜を有する第１の抵抗体と、
    前記第１の金属配線層と前記第２の金属配線層との間に形成された第３抵抗金属膜、前記第３抵抗金属膜上に形成された第２の絶縁膜、及び、前記第２の絶縁膜上に形成され、前記第３抵抗金属膜とシート抵抗が異なる第４抵抗金属膜を有する第２の抵抗体と、を備え、
    前記第１抵抗金属膜と前記第３抵抗金属膜とは、同じ材料で形成された膜であり、
    前記第２抵抗金属膜と前記第４抵抗金属膜とは、同じ材料で形成された膜である半導体装置。
  2. 前記第１の抵抗体は、前記第２抵抗金属膜と前記第２の金属配線層とは接続されず、前記第１抵抗金属膜と前記第１の金属配線層とが接続されることによって構成される請求項１に記載の半導体装置。
  3. 前記第２の抵抗体は、前記第３抵抗金属膜と前記第１の金属配線層とは接続されず、前記第４抵抗金属膜と前記第２の金属配線層とが接続されることによって構成される請求項１又は請求項２に記載の半導体装置。
  4. 前記第１抵抗金属膜と前記第３抵抗金属膜とが同層に形成され、
    前記第１の絶縁膜と前記第２の絶縁膜とか同層に形成され、
    前記第２抵抗金属膜と前記第４抵抗金属膜とが同層に形成される請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記層間絶縁膜は、第１の層間絶縁膜と、前記第１の層間絶縁膜の上層に形成された第２の層間絶縁膜とを有し、
    前記第１抵抗金属膜及び前記第３抵抗金属膜は、前記第１の層間絶縁膜上に形成される請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 前記第２抵抗金属膜及び前記第４抵抗金属膜上に、第３の絶縁膜が形成される請求項１から請求項５のいずれか一項に記載の半導体装置。
  7. 前記第１の抵抗体は、前記第１抵抗金属膜と前記第１の金属配線層とが下部金属プラグで接続されることによって構成され、
    前記第２の抵抗体は、前記第４抵抗金属膜と前記第２の金属配線層とが上部金属プラグで接続されることによって構成される請求項１から請求項６のいずれか一項に記載の半導体装置。
  8. 前記第１抵抗金属膜及び前記第３抵抗金属膜が、窒化チタン又は窒化タンタルを含む金属膜もしくは金属窒化膜もしくは金属シリサイド膜の何れかであり、
    前記第２抵抗金属膜及び前記第４抵抗金属膜が、前記第１抵抗金属膜及び前記第３抵抗金属膜とはシート抵抗が異なる窒化チタン又は窒化タンタルを含む金属膜もしくは金属窒化膜もしくは金属シリサイド膜の何れかである請求項１から請求項７のいずれか一項に記載の半導体装置。
  9. 前記第１の金属配線層と前記第２の金属配線層との間に形成された下部金属膜、前記下部金属膜上に形成された容量絶縁膜、及び、前記容量絶縁膜上に形成され、前記下部金属膜とシート抵抗が異なる上部金属膜を有する容量素子をさらに備え、
    前記容量素子は、前記下部金属膜と前記第１の金属配線層とが接続され、前記上部金属膜と前記第２の金属配線層とが接続されることによって構成される請求項１から請求項８のいずれか一項に記載の半導体装置。
  10. 半導体基板上に形成された下部配線層と上部配線層との間に形成された、第１抵抗金属膜、前記第１抵抗金属膜上に形成された第１の絶縁膜、及び、前記第１の絶縁膜上に形成され、前記第１抵抗金属膜とシート抵抗が異なる第２抵抗金属膜を有する第１の抵抗体と、
    半導体基板上に形成された下部配線層と上部配線層との間に形成された、第３抵抗金属膜、前記第３抵抗金属膜上に形成された第２の絶縁膜、及び、前記第２の絶縁膜上に形成され、前記第３抵抗金属膜とシート抵抗が異なる第４抵抗金属膜を有する第２の抵抗体と、を備え、
    前記第１の抵抗体は、前記第２抵抗金属膜と前記上部配線層とは上部金属プラグで接続されず、前記第１抵抗金属膜と前記下部配線層とが下部金属プラグで接続され、
    前記第２の抵抗体は、前記第３抵抗金属膜と前記下部配線層とは下部金属プラグで接続されず、前記第４抵抗金属膜と前記上部配線層とが上部金属プラグで接続される半導体装置。
  11. 第１の領域に形成された第１の抵抗体と、第２の領域に形成された第２の抵抗体と、を同一基板に備える半導体装置の製造方法であって、
    基板上に、第１の金属配線層を形成する工程と、
    前記基板上に、前記第１の金属配線層を覆う第１の層間絶縁膜を形成する工程と、
    前記第１の領域に、前記第１の層間絶縁膜を貫通して前記第１の金属配線層に接続する第１の金属プラグを形成する工程と、
    前記第１の層間絶縁膜上に、第１の抵抗金属膜を形成する工程と、
    前記第１の抵抗金属膜上に、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に、前記第１の抵抗金属膜とシート抵抗が異なる第２の抵抗金属膜を形成する工程と、
    前記第２の抵抗金属膜上に、第２の絶縁膜を形成する工程と、
    前記第１の領域と前記第２の領域以外の領域に形成された、前記第１の抵抗金属膜と前記第１の絶縁膜と前記第２の抵抗金属膜と前記第２の絶縁膜とをエッチングして、前記第１の領域に、前記第１の抵抗金属膜、前記第１の絶縁膜、前記第２の抵抗金属膜、及び、前記第２の絶縁膜が積層された第１の抵抗体を、前記第２の領域に、前記第１の抵抗金属膜、前記第１の絶縁膜、前記第２の抵抗金属膜、及び、前記第２の絶縁膜が積層された第２の抵抗体を、同時に形成する工程と、
    前記第１の層間絶縁膜上に、前記第１の抵抗体と前記第２の抵抗体を覆う第２の層間絶縁膜を形成する工程と、
    前記第２の領域に、前記第２の層間絶縁膜の表面に露出し、かつ、前記第２の抵抗金属膜に接続する第２の金属プラグを形成する工程と、
    前記第２の層間絶縁膜上に、前記第２の金属プラグに接続する第２の金属配線層を形成する工程と、を有する半導体装置の製造方法。
  12. 前記第１の抵抗体は、前記第２の抵抗金属膜と前記第２の金属配線層とは接続されず、前記第１の抵抗金属膜と前記第１の金属配線層とが前記第１の金属プラグで接続されることによって構成され、
    前記第２の抵抗体は、前記第１の抵抗金属膜と前記第１の金属配線層とは接続されず、前記第２の抵抗金属膜と前記第２の金属配線層とが前記第２の金属プラグで接続されることによって構成される請求項１１に記載の半導体装置の製造方法。
  13. 前記第２の絶縁膜を形成する工程の後であって前記第１の抵抗体と前記第２の抵抗体とを同時に形成する工程の前に、前記第２の絶縁膜上の前記第１の領域と前記第２の領域とに、ハードマスクをそれぞれ形成する工程をさらに備え、
    前記ハードマスクを用いて、前記エッチングを行う請求項１１又は請求項１２に記載の半導体装置の製造方法。
  14. 第１の領域に形成された第１の抵抗体と、第２の領域に形成された第２の抵抗体と、第３の領域に形成された容量素子と、を同一基板に備える半導体装置の製造方法であって、
    基板上に第１の金属配線層を形成する工程と、
    前記基板上に、前記第１の金属配線層を覆う第１の層間絶縁膜を形成する工程と、
    前記第１の領域と前記第３の領域とに、前記第１の層間絶縁膜を貫通して前記第１の金属配線層に接続する第１の金属プラグをそれぞれ形成する工程と、
    前記第１の層間絶縁膜上に、第１の抵抗金属膜を形成する工程と、
    前記第１の抵抗金属膜上に、第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に、前記第１の抵抗金属膜とシート抵抗が異なる第２の抵抗金属膜を形成する工程と、
    前記第２の抵抗金属膜上に、第２の絶縁膜を形成する工程と、
    前記第１の領域、前記第２の領域、及び、前記第３の領域以外の領域に形成された、前記第１の抵抗金属膜と前記第１の絶縁膜と前記第２の抵抗金属膜と前記第２の絶縁膜とをエッチングして、前記第１の領域に、前記第１の抵抗金属膜、前記第１の絶縁膜、前記第２の抵抗金属膜、及び、前記第２の絶縁膜が積層された第１の抵抗体を、前記第２の領域に、前記第１の抵抗金属膜、前記第１の絶縁膜、前記第２の抵抗金属膜、及び、前記第２の絶縁膜が積層された第２の抵抗体を、前記第３の領域に、前記第１の抵抗金属膜、前記第１の絶縁膜、前記第２の抵抗金属膜、及び、前記第２の絶縁膜が積層された容量素子を、同時に形成する工程と、
    前記第１の層間絶縁膜上に、前記第１の抵抗体と前記第２の抵抗体と前記容量素子とを覆う第２の層間絶縁膜を形成する工程と、
    前記第２の領域と前記第３の領域とに、前記第２の層間絶縁膜の表面に露出し前記第２の抵抗金属膜に接続する第２の金属プラグをそれぞれ形成する工程と、
    前記第２の層間絶縁膜上に前記第２の金属プラグに接続する第２の金属配線層を形成する工程と、を有する半導体装置の製造方法。
  15. 前記第２の絶縁膜を形成する工程の後であって前記第１の抵抗体と前記第２の抵抗体と前記容量素子とを同時に形成する工程の前に、前記第２の絶縁膜上の前記第１の領域と前記第２の領域と前記第３の領域とに、ハードマスクをそれぞれ形成する工程をさらに備え、
    前記ハードマスクを用いて、前記エッチングを行う請求項１４に記載の半導体装置の製造方法。
  16. 前記エッチングに用いるエッチングガスをハロゲン系ガスとした請求項１１から請求項１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記第１の抵抗金属膜が、窒化チタン又は窒化タンタルを含む金属膜もしくは金属窒化膜もしくは金属シリサイド膜の何れかであり、
    前記第２の抵抗金属膜が、前記第１の抵抗金属膜とはシート抵抗が異なる窒化チタン又は窒化タンタルを含む金属膜もしくは金属窒化膜もしくは金属シリサイド膜の何れかである請求項１１から請求項１６のいずれか１項に記載の半導体装置の製造方法。
JP2015508042A 2013-03-25 2014-03-19 半導体装置及び半導体装置の製造方法 Pending JPWO2014156071A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013062291 2013-03-25
JP2013062291 2013-03-25
PCT/JP2014/001577 WO2014156071A1 (ja) 2013-03-25 2014-03-19 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2014156071A1 true JPWO2014156071A1 (ja) 2017-02-16

Family

ID=51623086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015508042A Pending JPWO2014156071A1 (ja) 2013-03-25 2014-03-19 半導体装置及び半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9601427B2 (ja)
JP (1) JPWO2014156071A1 (ja)
KR (1) KR101669382B1 (ja)
CN (1) CN105190865B (ja)
TW (1) TWI523170B (ja)
WO (1) WO2014156071A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991329B2 (en) * 2016-07-13 2018-06-05 Texas Instruments Incorporated Method and structure for dual sheet resistance trimmable thin film resistors at same level
JP6692258B2 (ja) * 2016-08-29 2020-05-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9905633B1 (en) * 2016-11-28 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10211278B2 (en) * 2017-07-11 2019-02-19 Texas Instruments Incorporated Device and method for a thin film resistor using a via retardation layer
US10763324B2 (en) * 2017-07-25 2020-09-01 Microchip Technology Incorporated Systems and methods for forming a thin film resistor integrated in an integrated circuit device
JP7340948B2 (ja) * 2018-09-05 2023-09-08 ローム株式会社 電子部品
JP2021048204A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及びその製造方法
US11282790B1 (en) * 2020-09-09 2022-03-22 Nanya Technology Corporation Semiconductor device with composite landing pad for metal plug
US11552011B2 (en) * 2021-03-16 2023-01-10 Microchip Technology Incorporated Metal-insulator-metal (MIM) capacitor and thin-film resistor (TFR) formed in an integrated circuit structure
WO2022197324A1 (en) * 2021-03-16 2022-09-22 Microchip Technology Incorporated Metal-insulator-metal (mim) capacitor and thin-film resistor (tfr) formed in an integrated circuit structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320016A (ja) * 2000-05-11 2001-11-16 Nec Corp 半導体装置およびその製造方法
JP2004507105A (ja) * 2000-08-21 2004-03-04 モトローラ・インコーポレイテッド 受動素子を有する半導体デバイスおよびそれを作製する方法
JP2004343125A (ja) * 2003-05-14 2004-12-02 Samsung Electronics Co Ltd 金属配線及び金属抵抗を含む半導体素子並びにその製造方法
JP2005012050A (ja) * 2003-06-20 2005-01-13 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2005175491A (ja) * 2003-12-10 2005-06-30 Samsung Electronics Co Ltd 金属−絶縁体−金属キャパシタを含む半導体素子及びその製造方法
JP2007305792A (ja) * 2006-05-11 2007-11-22 Nec Electronics Corp 半導体装置
JP2010027874A (ja) * 2008-07-18 2010-02-04 Sony Corp 半導体装置とその製造方法
JP2012074481A (ja) * 2010-09-28 2012-04-12 Renesas Electronics Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10008573A1 (de) * 2000-02-24 2001-09-13 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren
US6759729B1 (en) * 2002-10-16 2004-07-06 Newport Fab, Llc Temperature insensitive resistor in an IC chip
US6709918B1 (en) * 2002-12-02 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology
JP2004303908A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4707330B2 (ja) * 2004-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7310036B2 (en) * 2005-01-10 2007-12-18 International Business Machines Corporation Heat sink for integrated circuit devices
US7763923B2 (en) * 2005-12-29 2010-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor structure having low voltage dependence
US20070176295A1 (en) * 2006-02-01 2007-08-02 International Business Machines Corporation Contact via scheme with staggered vias
JP5291991B2 (ja) 2008-06-10 2013-09-18 株式会社日立製作所 半導体装置およびその製造方法
JP5601566B2 (ja) * 2010-01-28 2014-10-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320016A (ja) * 2000-05-11 2001-11-16 Nec Corp 半導体装置およびその製造方法
JP2004507105A (ja) * 2000-08-21 2004-03-04 モトローラ・インコーポレイテッド 受動素子を有する半導体デバイスおよびそれを作製する方法
JP2004343125A (ja) * 2003-05-14 2004-12-02 Samsung Electronics Co Ltd 金属配線及び金属抵抗を含む半導体素子並びにその製造方法
JP2005012050A (ja) * 2003-06-20 2005-01-13 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2005175491A (ja) * 2003-12-10 2005-06-30 Samsung Electronics Co Ltd 金属−絶縁体−金属キャパシタを含む半導体素子及びその製造方法
JP2007305792A (ja) * 2006-05-11 2007-11-22 Nec Electronics Corp 半導体装置
JP2010027874A (ja) * 2008-07-18 2010-02-04 Sony Corp 半導体装置とその製造方法
JP2012074481A (ja) * 2010-09-28 2012-04-12 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
TWI523170B (zh) 2016-02-21
US9601427B2 (en) 2017-03-21
WO2014156071A1 (ja) 2014-10-02
CN105190865B (zh) 2017-12-19
KR20150067765A (ko) 2015-06-18
CN105190865A (zh) 2015-12-23
US20150348908A1 (en) 2015-12-03
KR101669382B1 (ko) 2016-10-25
TW201448147A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
WO2014156071A1 (ja) 半導体装置及び半導体装置の製造方法
TWI293799B (en) Method of fabrication of thin film resistor with 0 tcr
US9502284B2 (en) Metal thin film resistor and process
JP6075114B2 (ja) 半導体装置および半導体装置の製造方法
KR20160070045A (ko) 집적 회로 및 집적 회로의 제조 방법
US8531003B2 (en) Semiconductor device and manufacturing method of the same
US20130093056A1 (en) Semiconductor Device and Method of Manufacturing the Same
JP2005311299A5 (ja)
TW201919147A (zh) 形成整合於積體電路裝置中之薄膜電阻器之系統及方法
JP2008526045A (ja) 薄膜抵抗及びタングステンプラグコネクタを利用した半導体構造並びにその作成方法
JP6519417B2 (ja) 半導体装置およびその製造方法
JP2010027874A (ja) 半導体装置とその製造方法
JP2009099755A (ja) 薄膜抵抗体及びその製造方法
JP2011061005A (ja) 電子デバイス
US7960835B2 (en) Fabrication of metal film stacks having improved bottom critical dimension
JP2014183116A (ja) 半導体装置の製造方法及び半導体装置
TW201543637A (zh) 半導體裝置與其製造方法
JP2008277546A (ja) 半導体装置
JP2008171886A (ja) 半導体装置およびその製造方法
JP2011187527A (ja) 薄膜抵抗を備えた半導体装置の製造方法
JP2023160005A (ja) 半導体装置
JP2019005935A5 (ja)
JP2006210952A (ja) 半導体装置及びその製造方法
JP2014216428A (ja) 半導体装置及び半導体装置の製造方法
JP2014239107A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160112