JP2005012050A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2005012050A JP2005012050A JP2003176053A JP2003176053A JP2005012050A JP 2005012050 A JP2005012050 A JP 2005012050A JP 2003176053 A JP2003176053 A JP 2003176053A JP 2003176053 A JP2003176053 A JP 2003176053A JP 2005012050 A JP2005012050 A JP 2005012050A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- metal wiring
- hard mask
- capacitor electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 109
- 239000002184 metal Substances 0.000 claims abstract description 104
- 239000010410 layer Substances 0.000 claims description 89
- 230000001681 protective effect Effects 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 16
- 229910018182 Al—Cu Inorganic materials 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】多層配線内において効率よく安定した配線接続が達成されるＭＩＭキャパシタを有する半導体装置の製造方法及び半導体装置を提供する。
【解決手段】メタル配線層１２は、ハードマスク部材ＨＭ２を伴ってパターニングされ、下部キャパシタ電極を構成している。メタル配線層１２上にキャパシタ絶縁膜１３を介して設けられたメタル配線層１４は、保護膜１５を伴い、ハードマスク部材ＨＭ２下に残留しているハードマスク部材ＨＭ１を伴ってパターニングされている。メタル配線層１４は、複数の上部キャパシタ電極を構成している。層間の絶縁膜１６上において、メタル配線層１２またはメタル配線層１４へ接続される次層のメタル配線層１８がパターニングされている。メタル配線層１８は、接続孔Ｈ１またはＨ２それぞれを埋め込むプラグ配線部材１７との接続を有する。
【選択図】 図１
【解決手段】メタル配線層１２は、ハードマスク部材ＨＭ２を伴ってパターニングされ、下部キャパシタ電極を構成している。メタル配線層１２上にキャパシタ絶縁膜１３を介して設けられたメタル配線層１４は、保護膜１５を伴い、ハードマスク部材ＨＭ２下に残留しているハードマスク部材ＨＭ１を伴ってパターニングされている。メタル配線層１４は、複数の上部キャパシタ電極を構成している。層間の絶縁膜１６上において、メタル配線層１２またはメタル配線層１４へ接続される次層のメタル配線層１８がパターニングされている。メタル配線層１８は、接続孔Ｈ１またはＨ２それぞれを埋め込むプラグ配線部材１７との接続を有する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路を構成するメタル多層配線内において、特にキャパシタがＭＩＭ（メタル−絶縁膜−メタル）の形で設けられる半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】
メタル多層配線技術を適用したＭＩＭキャパシタは、ＭＯＳ構造やポリシリコンを電極に持つキャパシタに比べて寄生抵抗及び寄生容量が小さく、高性能化に有用である。ＭＩＭキャパシタの一例を説明する。図示しないが、半導体集積回路における層間絶縁膜上において、あるメタル配線層Ａの所定領域を第１キャパシタ電極とし、キャパシタ絶縁膜を挟んで積層した専用のメタルパターンを第２キャパシタ電極とする。この場合、次の層間絶縁膜を介し、上層のメタル配線層Ｂによって、他の配線回路と共にキャパシタの引き出し電極がそれぞれ、例えばプラグ配線による各ビアを介して導出され構成される。
【０００３】
【発明が解決しようとする課題】
上記構成において、第１キャパシタ電極としてのメタル配線層Ａと第２キャパシタ電極としての専用メタルパターンそれぞれへのビア開孔を同時に形成する場合に問題がある。ビア開孔は、メタル配線層Ａよりも上層の第２キャパシタ電極としての専用メタルパターンが先に露出する。これにより、メタル配線層Ａにビア開孔が到達するまでに、専用メタルパターンはオーバーエッチングされる懸念がある。このオーバーエッチングを防止するために第２キャパシタ電極としての専用メタルパターン上にエッチングストッパとしての窒化膜を形成することが対策として考えられている。しかし、この専用メタルパターンのエッチング加工時にレジストと窒化膜が直接触れることで側壁ポリマーが発生する。側壁ポリマーは洗浄でも取れ難く、次工程での汚染の原因になる。
【０００４】
本発明は上記のような事情を考慮してなされたものであり、多層配線内において効率よく安定した配線接続が達成されるＭＩＭキャパシタを有する半導体装置の製造方法及び半導体装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体集積回路形成途中の所定層上において少なくとも第１キャパシタ電極を含む第１のメタル配線層を形成する工程と、前記第１キャパシタ電極上にキャパシタ絶縁膜を被覆する工程と、前記キャパシタ絶縁膜上に第２キャパシタ電極となる第２のメタル配線層を形成する工程と、前記第２のメタル配線層上に保護膜を形成する工程と、前記保護膜上に第１のハードマスク部材を形成する工程と、前記第１のハードマスク部材上に前記第２キャパシタ電極のマスクパターンを形成する工程と、前記第２キャパシタ電極のマスクパターンに従って、前記第１のハードマスク部材、前記保護膜、及び第２のメタル配線層を選択的に除去する工程と、少なくとも前記第１のハードマスク部材上を覆うよう全面に第２のハードマスク部材を形成する工程と、前記第２のハードマスク部材を覆う前記第１キャパシタ電極のマスクパターンを形成する工程と、前記第１キャパシタ電極のマスクパターンに従って、少なくとも前記第２のハードマスク部材、前記キャパシタ絶縁膜、及び第１のメタル配線層を選択的に除去する工程と、少なくとも前記第２のハードマスク部材上を覆うよう全面に層間の絶縁膜を形成する工程と、前記絶縁膜上において、少なくとも前記第１または第２のメタル配線層に到達する複数の接続孔を形成する工程と、を具備したことを特徴とする。
【０００６】
本発明に係る半導体装置の製造方法によれば、第２キャパシタ電極上には保護膜に加えて第１のハードマスク部材、第２のハードマスク部材が形成される。これにより、第２キャパシタ電極上の絶縁膜の膜減り防止に寄与する。また、第２キャパシタ電極のマスクパターンは、第１のハードマスク部材上に形成される。
これにより、第２キャパシタ電極の加工制御性を向上させると共に、マスクパターンと保護膜が直接触れることがなく、側壁ポリマー発生を抑制することができる。第２キャパシタ電極上の保護膜の形成により、深さの異なる接続孔の同時加工を安定して利用できる。
【０００７】
上記本発明に係る半導体装置の製造方法において、前記接続孔それぞれを埋め込むプラグ配線部材を形成する工程と、前記プラグ配線部材それぞれに接続されるように次層メタル配線層をパターニングする工程と、をさらに含むことを特徴とする。深い接続孔の配線に有効である。
【０００８】
また、上記本発明に係る半導体装置の製造方法において、次のような特徴を少なくとも一つ有し、効率的な接続孔の形成に寄与する。
少なくとも前記層間の絶縁膜は、平坦化処理がなされることを特徴とする。
前記保護膜は、少なくとも前記接続部形成途中のエッチングストッパとして機能することを特徴とする。
前記第１、第２のハードマスク部材は共に同じ絶縁性の物質で形成されることを特徴とする。
【０００９】
本発明に係る半導体装置は、半導体集積回路形成途中の所定層上における第１のメタル配線層で構成される第１キャパシタ電極と、前記第１キャパシタ電極上のキャパシタ絶縁膜と、前記キャパシタ絶縁膜上の第２のメタル配線層で構成される複数の第２キャパシタ電極と、前記第２キャパシタ電極上の保護膜と、前記第１のメタル配線層及び第２のメタル配線層上方を覆う所定厚さの層間の絶縁膜と、前記絶縁膜上に設けられ前記第１または第２のメタル配線層へ接続される所定の配線パターンと、を具備し、前記層間の絶縁膜は、前記第２キャパシタ電極上に設けられた前記第２キャパシタ電極形成用の第１ハードマスク部材パターンと、前記第１ハードマスク部材パターン上及び前記第１キャパシタ電極上に設けられた前記第１キャパシタ電極形成用の第２ハードマスク部材パターンを含むことを特徴とする。
【００１０】
上記本発明に係る半導体装置によれば、第２キャパシタ電極上の保護膜及び第１、第２ハードマスク部材パターンにより、第２キャパシタ電極上の膜減り防止の形態が実現される。また、第２キャパシタ電極上の保護膜により、同時加工でも深さの異なる接続孔が安定して供給される。
【００１１】
また、上記本発明に係る半導体装置において、次のような特徴を少なくとも一つ有する。
前記第１または第２のメタル配線層への接続孔それぞれを埋め込むプラグ配線部材を含み、前記配線パターンは、前記プラグ配線部材それぞれに接続された次層メタル配線層であることを特徴とする。深い接続孔の配線構造に有用である。前記第１、第２ハードマスク部材パターンは共に同じ絶縁性の物質であることを特徴とする。接続孔及びその接続部の信頼性に寄与する。
【００１２】
【発明の実施の形態】
図１は、それぞれ本発明の第１実施形態に係る半導体装置に関し、半導体集積回路に含まれるＭＩＭキャパシタの要部構成を示す断面図である。半導体基板上においてメタル多層配線技術を適用した集積回路が構成されている。集積回路の一部構造において、所定層の絶縁膜１１上に、メタル配線層１２が形成されている。このメタル配線層１２は例えばＴｉＮ／Ａｌ−Ｃｕ合金／Ｔｉ／ＴｉＮの積層で構成されている。メタル配線層１２は、ハードマスク部材ＨＭ２を伴ってパターニングされている。ここではハードマスク部材ＨＭ２の材質がＳｉＯ系で構成され、これが残留している。ここでのメタル配線層１２は下部キャパシタ電極のプレートを構成している。メタル配線層１２は、他の領域では通常の配線パターン、ダミーパターン等を構成している。
【００１３】
メタル配線層１２上にキャパシタ絶縁膜１３を介してメタル配線層１４が設けられている。メタル配線層１４上には保護膜１５が設けられている。キャパシタ絶縁膜１３は、例えばＳｉＮ膜で構成されている。メタル配線層１４は、例えばＴｉＮ／Ａｌ−Ｃｕ合金／ＴｉＮの積層で構成されている。保護膜１５は、例えばＳｉＮ膜で構成されている。メタル配線層１４は、保護膜１５を伴い、ハードマスク部材ＨＭ２下に残留しているハードマスク部材ＨＭ１を伴ってパターニングされている。ここではハードマスク部材ＨＭ１の材質がＳｉＯ系で構成されている。メタル配線層１４は、複数の上部キャパシタ電極のプレートを構成している。
【００１４】
絶縁膜１６は、メタル配線層１２及びメタル配線層１４上方を覆う所定厚さの層間の絶縁膜である。絶縁膜１６上において、メタル配線層１２またはメタル配線層１４へ接続される次層のメタル配線層１８がパターニングされている。メタル配線層１８は、下層のメタル配線層１２と同様の積層金属で構成される。メタル配線層１８は、メタル配線層１２またはメタル配線層１４への接続孔Ｈ１またはＨ２それぞれを埋め込むプラグ配線部材１７との接続を有する配線パターンを含む。プラグ配線部材１７は、接続孔Ｈ１またはＨ２に例えばＴｉＮ膜やＴａＮ膜等のバリアメタルを被覆したＷプラグで構成される。
【００１５】
上記実施形態の構成におけるメタル配線層１２，１４，１８は、上記金属の積層に別段限定されない。キャパシタ絶縁膜１３もＳｉＮ膜とは別の絶縁膜を形成してもよい。保護膜１５もＳｉＮ膜とは別の絶縁膜を形成してもよい。しかし、接続孔Ｈ１、Ｈ２の同時形成の観点から、保護膜１５は少なくとも絶縁膜１６とのエッチング選択比が大きくエッチングストッパ膜として機能する膜である必要がある。プラグ配線部材１７の構成も別段限定されない。プラグ配線部材１７はポリシリコンで形成することもできる。メタル配線層１８の埋め込み性、段差被覆性が優れていれば、プラグ配線部材１７を省略することもできる。ハードマスク部材ＨＭ１，ＨＭ２は異なった物質を用いてもよい。形成工程、接続孔Ｈ１，Ｈ２の形成、及びその接続部の信頼性を考慮すると、ハードマスク部材ＨＭ１，ＨＭ２は同じ物質を用いた方が有利な面もある。
【００１６】
上記実施形態の構成によれば、メタル配線層１４、すなわち上部キャパシタ電極上の保護膜１５及びハードマスク部材ＨＭ１，ＨＭ２により、上部キャパシタ電極上の膜減り防止の形態が実現される。また、上部キャパシタ電極上の保護膜１５により、同時加工でも深さの異なる接続孔Ｈ１，Ｈ２が安定して供給される。また、ハードマスク部材ＨＭ１を設けることにより、上部キャパシタ電極（メタル配線層１４）の加工の際、制御性を向上させると共に、側壁ポリマー発生を抑制することができる。これらを踏まえて、以下、キャパシタの製造方法により説明する。
【００１７】
図２〜図６は、それぞれ本発明の第２実施形態に係る半導体装置の製造方法であり、半導体集積回路に含まれるＭＩＭキャパシタの要部の製造方法を工程順に示す断面図である。第１実施形態と同様の箇所には同一の符号を付して説明する。
図２に示すように、集積回路の一部構造において、所定層の絶縁膜１１上に、メタル配線層１２を形成する。メタル配線層１２は、例えばスパッタ法によりＴｉＮ／Ａｌ−Ｃｕ合金／Ｔｉ／ＴｉＮ積層を形成する。ＴｉＮ／Ａｌ−Ｃｕ合金／Ｔｉ／ＴｉＮの各厚さは、それぞれ３０ｎｍ／５００ｎｍ／２０ｎｍ／６０ｎｍ程度とした。メタル配線層１２上にキャパシタ絶縁膜１３を形成する。キャパシタ絶縁膜１３は６０ｎｍ前後のＳｉＮ膜で，プラズマ励起雰囲気によるＣＶＤ（化学気相成長）成膜である（以下、ＰＥＳｉＮ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＳｉＮ）膜と称する）。
【００１８】
次に、キャパシタ絶縁膜１３上にメタル配線層１４を形成する。メタル配線層１４は、例えばスパッタ法によりＴｉＮ／Ａｌ−Ｃｕ合金／ＴｉＮ積層を形成する。ＴｉＮ／Ａｌ−Ｃｕ合金／ＴｉＮの各厚さは、それぞれ３０ｎｍ／２００ｎｍ／６０ｎｍ程度とした。次に、メタル配線層１４上に保護膜１５を形成する。
保護膜１５は、メタル配線層１４のエッチングストッパとして設けられる。保護膜１５は６０ｎｍ前後のＰＥＳｉＮ膜をＣＶＤ成膜する。次に、保護膜１５上にハードマスク部材ＨＭ１を形成する。ハードマスク部材ＨＭ１は、例えばＳｉＯ系、具体的にはＳｉＯ２膜であり、１００ｎｍ程度ＣＶＤ成膜する。次に、フォトリソグラフィ工程を経て、上部キャパシタ電極ＣＰ２のレジストパターン（マスクパターン）２１を形成する。
【００１９】
次に、図３に示すように、レジストパターン２１をマスクに異方性エッチングし、不要なハードマスク部材ＨＭ１、保護膜１５、メタル配線層１４を順次除去する。キャパシタ絶縁膜１３のレベルがエッチングストッパとなり、エッチングを停止する。これにより、上部キャパシタ電極ＣＰ２が構成される。樹脂系のレジストパターン２１と窒化膜系の保護膜１５との間にハードマスク部材ＨＭ１が配されているため、メタル配線層１４の側壁ポリマーが極めて発生し難くなる。
【００２０】
次に、図４に示すように、ハードマスク部材ＨＭ１上を覆うように全面にハードマスク部材ＨＭ２を形成する。ハードマスク部材ＨＭ２もＨＭ１と同様に、例えばＳｉＯ系、具体的にはＳｉＯ２膜であり、１００ｎｍ程度ＣＶＤ成膜する。次に、フォトリソグラフィ工程を経て、少なくとも、ハードマスク部材ＨＭ２上を覆う下部キャパシタ電極ＣＰ１のレジストパターン（マスクパターン）２２を形成する。レジストパターン２２は、他の領域では通常の配線パターン、ダミーパターン等を形成するためのパターンを構成している。
【００２１】
次に、図５に示すように、レジストパターン２２をマスクに異方性エッチングし、不要なハードマスク部材ＨＭ２、キャパシタ絶縁膜１３、メタル配線層１２を順次除去する。その後、レジストパターン２２を除去し、下部キャパシタ電極ＣＰ１、キャパシタ絶縁膜１３、上部キャパシタ電極ＣＰ２で構成されるＭＩＭキャパシタの構成が現出される。
【００２２】
次に、図６に示すように、ハードマスク部材ＨＭ１上であって、メタル配線層１２及びメタル配線層１４上方を覆う所定厚さの層間の絶縁膜１６を全面に形成する。次に、絶縁膜１６上において、フォトリソグラフィ工程、異方性エッチング工程を経て、メタル配線層１２またはメタル配線層１４へ到達する接続孔Ｈ１，Ｈ２を形成する。深さの異なる接続孔Ｈ１，Ｈ２は同時に形成される。浅い接続孔Ｈ２は先に保護膜１５に到達するが、保護膜１５がエッチングストッパとして機能する。すなわち、深い接続孔Ｈ１がキャパシタ絶縁膜１３に到達するまでメタル配線層１２を保護する。その後、各接続孔Ｈ１，Ｈ２底部のキャパシタ絶縁膜１３と保護膜１５を同時にエッチングして深さの異なる接続孔Ｈ１，Ｈ２を同時形成する。
【００２３】
次に、各接続孔Ｈ１、Ｈ２内部にＴｉＮ膜やＴａＮ膜等のバリアメタルをスパッタ被覆後、ＣＶＤ（化学気相成長）技術を用いてＷを成膜する。ＣＭＰ（化学的機械的研磨）工程を経て平坦化することにより、プラグ配線部材１７を形成する。その後、スパッタ法によりＴｉＮ／Ａｌ−Ｃｕ合金／Ｔｉ／ＴｉＮ積層を形成し、フォトリソグラフィ工程、異方性エッチング工程を経て、次層のメタル配線層１８をパターニングする。メタル配線層１８は、メタル配線層１２またはメタル配線層１４への接続孔Ｈ１またはＨ２それぞれを埋め込むプラグ配線部材１７との接続を有する配線パターンを含む。
【００２４】
上記実施形態の方法によれば、上部キャパシタ電極ＣＰ２上には保護膜１５に加えてハードマスク部材ＨＭ１，ＨＭ２が形成される。これにより、ＣＭＰの平坦化工程を経ても上部キャパシタ電極ＣＰ２上の絶縁膜の膜減り防止に寄与する。また、上部キャパシタ電極となるメタル配線層１４のレジストパターン２１は、ハードマスク部材ＨＭ１上に形成される。これにより、上部キャパシタ電極ＣＰ２の加工制御性を向上させると共に、樹脂系のレジストパターン２１と窒化膜系の保護膜１５が直接触れることがなく、側壁ポリマー発生を抑制することができる。また、保護膜１５及びキャパシタ絶縁膜１３のエッチングストッパ機能により、深さの異なる接続孔の同時加工を安定して利用することができる。
【００２５】
なお、実施形態の方法において、メタル配線層１２，１４，１８は、上記金属の積層に別段限定されない。それぞれの厚さも一例であり、適宜変更可能である。ハードマスク部材ＨＭ１，ＨＭ２もＳｉＯＣ系に変更する等考えられる。物質キャパシタ絶縁膜１３、保護膜１５もエッチングストッパ膜として機能する膜なら、適宜変更可能である。プラグ配線部材１７の構成も別段限定されない。
【００２６】
以上、各実施形態及び方法によれば、エッチング深さの異なる接続孔を同時形成するエッチングの際、エッチングストッパ機能を利用する。これにより、オーバーエッチングの負担を大幅に軽減し、上部キャパシタ電極のメタルパターンやキャパシタ絶縁膜の突き抜けを防止する。また、エッチングストッパ機能を有する膜とレジストパターンを接触させないようハードマスクを介在させる。これにより、エッチング側壁にポリマーが発生し難くなり、製造ラインの汚染防止や素子の特性劣化防止に寄与する。かつ、各キャパシタ電極の加工の際、上部キャパシタ電極上の絶縁膜減りが防止される傾向になる。この結果、多層配線内において効率よく安定した配線接続が達成されるＭＩＭキャパシタを有する半導体装置の製造方法及び半導体装置を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係るＭＩＭキャパシタの要部構成を示す断面図。
【図２】第２実施形態に係るＭＩＭキャパシタ製造工程の第１断面図。
【図３】図２に続く第２断面図。
【図４】図３に続く第３断面図。
【図５】図４に続く第４断面図。
【図６】図５に続く第５断面図。
【符号の説明】
１１，１６…絶縁膜、１２，１４…メタル配線層、１３…キャパシタ絶縁膜、１５…保護膜、１７…プラグ配線部材、２１，２２…レジストパターン（マスクパターン）、ＣＰ１…下部キャパシタ電極、ＣＰ２…上部キャパシタ電極、ＨＭ１，ＨＭ２…ハードマスク部材、Ｈ１，Ｈ２…接続孔。
【発明の属する技術分野】
本発明は、集積回路を構成するメタル多層配線内において、特にキャパシタがＭＩＭ（メタル−絶縁膜−メタル）の形で設けられる半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】
メタル多層配線技術を適用したＭＩＭキャパシタは、ＭＯＳ構造やポリシリコンを電極に持つキャパシタに比べて寄生抵抗及び寄生容量が小さく、高性能化に有用である。ＭＩＭキャパシタの一例を説明する。図示しないが、半導体集積回路における層間絶縁膜上において、あるメタル配線層Ａの所定領域を第１キャパシタ電極とし、キャパシタ絶縁膜を挟んで積層した専用のメタルパターンを第２キャパシタ電極とする。この場合、次の層間絶縁膜を介し、上層のメタル配線層Ｂによって、他の配線回路と共にキャパシタの引き出し電極がそれぞれ、例えばプラグ配線による各ビアを介して導出され構成される。
【０００３】
【発明が解決しようとする課題】
上記構成において、第１キャパシタ電極としてのメタル配線層Ａと第２キャパシタ電極としての専用メタルパターンそれぞれへのビア開孔を同時に形成する場合に問題がある。ビア開孔は、メタル配線層Ａよりも上層の第２キャパシタ電極としての専用メタルパターンが先に露出する。これにより、メタル配線層Ａにビア開孔が到達するまでに、専用メタルパターンはオーバーエッチングされる懸念がある。このオーバーエッチングを防止するために第２キャパシタ電極としての専用メタルパターン上にエッチングストッパとしての窒化膜を形成することが対策として考えられている。しかし、この専用メタルパターンのエッチング加工時にレジストと窒化膜が直接触れることで側壁ポリマーが発生する。側壁ポリマーは洗浄でも取れ難く、次工程での汚染の原因になる。
【０００４】
本発明は上記のような事情を考慮してなされたものであり、多層配線内において効率よく安定した配線接続が達成されるＭＩＭキャパシタを有する半導体装置の製造方法及び半導体装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体集積回路形成途中の所定層上において少なくとも第１キャパシタ電極を含む第１のメタル配線層を形成する工程と、前記第１キャパシタ電極上にキャパシタ絶縁膜を被覆する工程と、前記キャパシタ絶縁膜上に第２キャパシタ電極となる第２のメタル配線層を形成する工程と、前記第２のメタル配線層上に保護膜を形成する工程と、前記保護膜上に第１のハードマスク部材を形成する工程と、前記第１のハードマスク部材上に前記第２キャパシタ電極のマスクパターンを形成する工程と、前記第２キャパシタ電極のマスクパターンに従って、前記第１のハードマスク部材、前記保護膜、及び第２のメタル配線層を選択的に除去する工程と、少なくとも前記第１のハードマスク部材上を覆うよう全面に第２のハードマスク部材を形成する工程と、前記第２のハードマスク部材を覆う前記第１キャパシタ電極のマスクパターンを形成する工程と、前記第１キャパシタ電極のマスクパターンに従って、少なくとも前記第２のハードマスク部材、前記キャパシタ絶縁膜、及び第１のメタル配線層を選択的に除去する工程と、少なくとも前記第２のハードマスク部材上を覆うよう全面に層間の絶縁膜を形成する工程と、前記絶縁膜上において、少なくとも前記第１または第２のメタル配線層に到達する複数の接続孔を形成する工程と、を具備したことを特徴とする。
【０００６】
本発明に係る半導体装置の製造方法によれば、第２キャパシタ電極上には保護膜に加えて第１のハードマスク部材、第２のハードマスク部材が形成される。これにより、第２キャパシタ電極上の絶縁膜の膜減り防止に寄与する。また、第２キャパシタ電極のマスクパターンは、第１のハードマスク部材上に形成される。
これにより、第２キャパシタ電極の加工制御性を向上させると共に、マスクパターンと保護膜が直接触れることがなく、側壁ポリマー発生を抑制することができる。第２キャパシタ電極上の保護膜の形成により、深さの異なる接続孔の同時加工を安定して利用できる。
【０００７】
上記本発明に係る半導体装置の製造方法において、前記接続孔それぞれを埋め込むプラグ配線部材を形成する工程と、前記プラグ配線部材それぞれに接続されるように次層メタル配線層をパターニングする工程と、をさらに含むことを特徴とする。深い接続孔の配線に有効である。
【０００８】
また、上記本発明に係る半導体装置の製造方法において、次のような特徴を少なくとも一つ有し、効率的な接続孔の形成に寄与する。
少なくとも前記層間の絶縁膜は、平坦化処理がなされることを特徴とする。
前記保護膜は、少なくとも前記接続部形成途中のエッチングストッパとして機能することを特徴とする。
前記第１、第２のハードマスク部材は共に同じ絶縁性の物質で形成されることを特徴とする。
【０００９】
本発明に係る半導体装置は、半導体集積回路形成途中の所定層上における第１のメタル配線層で構成される第１キャパシタ電極と、前記第１キャパシタ電極上のキャパシタ絶縁膜と、前記キャパシタ絶縁膜上の第２のメタル配線層で構成される複数の第２キャパシタ電極と、前記第２キャパシタ電極上の保護膜と、前記第１のメタル配線層及び第２のメタル配線層上方を覆う所定厚さの層間の絶縁膜と、前記絶縁膜上に設けられ前記第１または第２のメタル配線層へ接続される所定の配線パターンと、を具備し、前記層間の絶縁膜は、前記第２キャパシタ電極上に設けられた前記第２キャパシタ電極形成用の第１ハードマスク部材パターンと、前記第１ハードマスク部材パターン上及び前記第１キャパシタ電極上に設けられた前記第１キャパシタ電極形成用の第２ハードマスク部材パターンを含むことを特徴とする。
【００１０】
上記本発明に係る半導体装置によれば、第２キャパシタ電極上の保護膜及び第１、第２ハードマスク部材パターンにより、第２キャパシタ電極上の膜減り防止の形態が実現される。また、第２キャパシタ電極上の保護膜により、同時加工でも深さの異なる接続孔が安定して供給される。
【００１１】
また、上記本発明に係る半導体装置において、次のような特徴を少なくとも一つ有する。
前記第１または第２のメタル配線層への接続孔それぞれを埋め込むプラグ配線部材を含み、前記配線パターンは、前記プラグ配線部材それぞれに接続された次層メタル配線層であることを特徴とする。深い接続孔の配線構造に有用である。前記第１、第２ハードマスク部材パターンは共に同じ絶縁性の物質であることを特徴とする。接続孔及びその接続部の信頼性に寄与する。
【００１２】
【発明の実施の形態】
図１は、それぞれ本発明の第１実施形態に係る半導体装置に関し、半導体集積回路に含まれるＭＩＭキャパシタの要部構成を示す断面図である。半導体基板上においてメタル多層配線技術を適用した集積回路が構成されている。集積回路の一部構造において、所定層の絶縁膜１１上に、メタル配線層１２が形成されている。このメタル配線層１２は例えばＴｉＮ／Ａｌ−Ｃｕ合金／Ｔｉ／ＴｉＮの積層で構成されている。メタル配線層１２は、ハードマスク部材ＨＭ２を伴ってパターニングされている。ここではハードマスク部材ＨＭ２の材質がＳｉＯ系で構成され、これが残留している。ここでのメタル配線層１２は下部キャパシタ電極のプレートを構成している。メタル配線層１２は、他の領域では通常の配線パターン、ダミーパターン等を構成している。
【００１３】
メタル配線層１２上にキャパシタ絶縁膜１３を介してメタル配線層１４が設けられている。メタル配線層１４上には保護膜１５が設けられている。キャパシタ絶縁膜１３は、例えばＳｉＮ膜で構成されている。メタル配線層１４は、例えばＴｉＮ／Ａｌ−Ｃｕ合金／ＴｉＮの積層で構成されている。保護膜１５は、例えばＳｉＮ膜で構成されている。メタル配線層１４は、保護膜１５を伴い、ハードマスク部材ＨＭ２下に残留しているハードマスク部材ＨＭ１を伴ってパターニングされている。ここではハードマスク部材ＨＭ１の材質がＳｉＯ系で構成されている。メタル配線層１４は、複数の上部キャパシタ電極のプレートを構成している。
【００１４】
絶縁膜１６は、メタル配線層１２及びメタル配線層１４上方を覆う所定厚さの層間の絶縁膜である。絶縁膜１６上において、メタル配線層１２またはメタル配線層１４へ接続される次層のメタル配線層１８がパターニングされている。メタル配線層１８は、下層のメタル配線層１２と同様の積層金属で構成される。メタル配線層１８は、メタル配線層１２またはメタル配線層１４への接続孔Ｈ１またはＨ２それぞれを埋め込むプラグ配線部材１７との接続を有する配線パターンを含む。プラグ配線部材１７は、接続孔Ｈ１またはＨ２に例えばＴｉＮ膜やＴａＮ膜等のバリアメタルを被覆したＷプラグで構成される。
【００１５】
上記実施形態の構成におけるメタル配線層１２，１４，１８は、上記金属の積層に別段限定されない。キャパシタ絶縁膜１３もＳｉＮ膜とは別の絶縁膜を形成してもよい。保護膜１５もＳｉＮ膜とは別の絶縁膜を形成してもよい。しかし、接続孔Ｈ１、Ｈ２の同時形成の観点から、保護膜１５は少なくとも絶縁膜１６とのエッチング選択比が大きくエッチングストッパ膜として機能する膜である必要がある。プラグ配線部材１７の構成も別段限定されない。プラグ配線部材１７はポリシリコンで形成することもできる。メタル配線層１８の埋め込み性、段差被覆性が優れていれば、プラグ配線部材１７を省略することもできる。ハードマスク部材ＨＭ１，ＨＭ２は異なった物質を用いてもよい。形成工程、接続孔Ｈ１，Ｈ２の形成、及びその接続部の信頼性を考慮すると、ハードマスク部材ＨＭ１，ＨＭ２は同じ物質を用いた方が有利な面もある。
【００１６】
上記実施形態の構成によれば、メタル配線層１４、すなわち上部キャパシタ電極上の保護膜１５及びハードマスク部材ＨＭ１，ＨＭ２により、上部キャパシタ電極上の膜減り防止の形態が実現される。また、上部キャパシタ電極上の保護膜１５により、同時加工でも深さの異なる接続孔Ｈ１，Ｈ２が安定して供給される。また、ハードマスク部材ＨＭ１を設けることにより、上部キャパシタ電極（メタル配線層１４）の加工の際、制御性を向上させると共に、側壁ポリマー発生を抑制することができる。これらを踏まえて、以下、キャパシタの製造方法により説明する。
【００１７】
図２〜図６は、それぞれ本発明の第２実施形態に係る半導体装置の製造方法であり、半導体集積回路に含まれるＭＩＭキャパシタの要部の製造方法を工程順に示す断面図である。第１実施形態と同様の箇所には同一の符号を付して説明する。
図２に示すように、集積回路の一部構造において、所定層の絶縁膜１１上に、メタル配線層１２を形成する。メタル配線層１２は、例えばスパッタ法によりＴｉＮ／Ａｌ−Ｃｕ合金／Ｔｉ／ＴｉＮ積層を形成する。ＴｉＮ／Ａｌ−Ｃｕ合金／Ｔｉ／ＴｉＮの各厚さは、それぞれ３０ｎｍ／５００ｎｍ／２０ｎｍ／６０ｎｍ程度とした。メタル配線層１２上にキャパシタ絶縁膜１３を形成する。キャパシタ絶縁膜１３は６０ｎｍ前後のＳｉＮ膜で，プラズマ励起雰囲気によるＣＶＤ（化学気相成長）成膜である（以下、ＰＥＳｉＮ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＳｉＮ）膜と称する）。
【００１８】
次に、キャパシタ絶縁膜１３上にメタル配線層１４を形成する。メタル配線層１４は、例えばスパッタ法によりＴｉＮ／Ａｌ−Ｃｕ合金／ＴｉＮ積層を形成する。ＴｉＮ／Ａｌ−Ｃｕ合金／ＴｉＮの各厚さは、それぞれ３０ｎｍ／２００ｎｍ／６０ｎｍ程度とした。次に、メタル配線層１４上に保護膜１５を形成する。
保護膜１５は、メタル配線層１４のエッチングストッパとして設けられる。保護膜１５は６０ｎｍ前後のＰＥＳｉＮ膜をＣＶＤ成膜する。次に、保護膜１５上にハードマスク部材ＨＭ１を形成する。ハードマスク部材ＨＭ１は、例えばＳｉＯ系、具体的にはＳｉＯ２膜であり、１００ｎｍ程度ＣＶＤ成膜する。次に、フォトリソグラフィ工程を経て、上部キャパシタ電極ＣＰ２のレジストパターン（マスクパターン）２１を形成する。
【００１９】
次に、図３に示すように、レジストパターン２１をマスクに異方性エッチングし、不要なハードマスク部材ＨＭ１、保護膜１５、メタル配線層１４を順次除去する。キャパシタ絶縁膜１３のレベルがエッチングストッパとなり、エッチングを停止する。これにより、上部キャパシタ電極ＣＰ２が構成される。樹脂系のレジストパターン２１と窒化膜系の保護膜１５との間にハードマスク部材ＨＭ１が配されているため、メタル配線層１４の側壁ポリマーが極めて発生し難くなる。
【００２０】
次に、図４に示すように、ハードマスク部材ＨＭ１上を覆うように全面にハードマスク部材ＨＭ２を形成する。ハードマスク部材ＨＭ２もＨＭ１と同様に、例えばＳｉＯ系、具体的にはＳｉＯ２膜であり、１００ｎｍ程度ＣＶＤ成膜する。次に、フォトリソグラフィ工程を経て、少なくとも、ハードマスク部材ＨＭ２上を覆う下部キャパシタ電極ＣＰ１のレジストパターン（マスクパターン）２２を形成する。レジストパターン２２は、他の領域では通常の配線パターン、ダミーパターン等を形成するためのパターンを構成している。
【００２１】
次に、図５に示すように、レジストパターン２２をマスクに異方性エッチングし、不要なハードマスク部材ＨＭ２、キャパシタ絶縁膜１３、メタル配線層１２を順次除去する。その後、レジストパターン２２を除去し、下部キャパシタ電極ＣＰ１、キャパシタ絶縁膜１３、上部キャパシタ電極ＣＰ２で構成されるＭＩＭキャパシタの構成が現出される。
【００２２】
次に、図６に示すように、ハードマスク部材ＨＭ１上であって、メタル配線層１２及びメタル配線層１４上方を覆う所定厚さの層間の絶縁膜１６を全面に形成する。次に、絶縁膜１６上において、フォトリソグラフィ工程、異方性エッチング工程を経て、メタル配線層１２またはメタル配線層１４へ到達する接続孔Ｈ１，Ｈ２を形成する。深さの異なる接続孔Ｈ１，Ｈ２は同時に形成される。浅い接続孔Ｈ２は先に保護膜１５に到達するが、保護膜１５がエッチングストッパとして機能する。すなわち、深い接続孔Ｈ１がキャパシタ絶縁膜１３に到達するまでメタル配線層１２を保護する。その後、各接続孔Ｈ１，Ｈ２底部のキャパシタ絶縁膜１３と保護膜１５を同時にエッチングして深さの異なる接続孔Ｈ１，Ｈ２を同時形成する。
【００２３】
次に、各接続孔Ｈ１、Ｈ２内部にＴｉＮ膜やＴａＮ膜等のバリアメタルをスパッタ被覆後、ＣＶＤ（化学気相成長）技術を用いてＷを成膜する。ＣＭＰ（化学的機械的研磨）工程を経て平坦化することにより、プラグ配線部材１７を形成する。その後、スパッタ法によりＴｉＮ／Ａｌ−Ｃｕ合金／Ｔｉ／ＴｉＮ積層を形成し、フォトリソグラフィ工程、異方性エッチング工程を経て、次層のメタル配線層１８をパターニングする。メタル配線層１８は、メタル配線層１２またはメタル配線層１４への接続孔Ｈ１またはＨ２それぞれを埋め込むプラグ配線部材１７との接続を有する配線パターンを含む。
【００２４】
上記実施形態の方法によれば、上部キャパシタ電極ＣＰ２上には保護膜１５に加えてハードマスク部材ＨＭ１，ＨＭ２が形成される。これにより、ＣＭＰの平坦化工程を経ても上部キャパシタ電極ＣＰ２上の絶縁膜の膜減り防止に寄与する。また、上部キャパシタ電極となるメタル配線層１４のレジストパターン２１は、ハードマスク部材ＨＭ１上に形成される。これにより、上部キャパシタ電極ＣＰ２の加工制御性を向上させると共に、樹脂系のレジストパターン２１と窒化膜系の保護膜１５が直接触れることがなく、側壁ポリマー発生を抑制することができる。また、保護膜１５及びキャパシタ絶縁膜１３のエッチングストッパ機能により、深さの異なる接続孔の同時加工を安定して利用することができる。
【００２５】
なお、実施形態の方法において、メタル配線層１２，１４，１８は、上記金属の積層に別段限定されない。それぞれの厚さも一例であり、適宜変更可能である。ハードマスク部材ＨＭ１，ＨＭ２もＳｉＯＣ系に変更する等考えられる。物質キャパシタ絶縁膜１３、保護膜１５もエッチングストッパ膜として機能する膜なら、適宜変更可能である。プラグ配線部材１７の構成も別段限定されない。
【００２６】
以上、各実施形態及び方法によれば、エッチング深さの異なる接続孔を同時形成するエッチングの際、エッチングストッパ機能を利用する。これにより、オーバーエッチングの負担を大幅に軽減し、上部キャパシタ電極のメタルパターンやキャパシタ絶縁膜の突き抜けを防止する。また、エッチングストッパ機能を有する膜とレジストパターンを接触させないようハードマスクを介在させる。これにより、エッチング側壁にポリマーが発生し難くなり、製造ラインの汚染防止や素子の特性劣化防止に寄与する。かつ、各キャパシタ電極の加工の際、上部キャパシタ電極上の絶縁膜減りが防止される傾向になる。この結果、多層配線内において効率よく安定した配線接続が達成されるＭＩＭキャパシタを有する半導体装置の製造方法及び半導体装置を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係るＭＩＭキャパシタの要部構成を示す断面図。
【図２】第２実施形態に係るＭＩＭキャパシタ製造工程の第１断面図。
【図３】図２に続く第２断面図。
【図４】図３に続く第３断面図。
【図５】図４に続く第４断面図。
【図６】図５に続く第５断面図。
【符号の説明】
１１，１６…絶縁膜、１２，１４…メタル配線層、１３…キャパシタ絶縁膜、１５…保護膜、１７…プラグ配線部材、２１，２２…レジストパターン（マスクパターン）、ＣＰ１…下部キャパシタ電極、ＣＰ２…上部キャパシタ電極、ＨＭ１，ＨＭ２…ハードマスク部材、Ｈ１，Ｈ２…接続孔。
Claims (8)
- 半導体集積回路形成途中の所定層上において少なくとも第１キャパシタ電極を含む第１のメタル配線層を形成する工程と、
前記第１キャパシタ電極上にキャパシタ絶縁膜を被覆する工程と、
前記キャパシタ絶縁膜上に第２キャパシタ電極となる第２のメタル配線層を形成する工程と、
前記第２のメタル配線層上に保護膜を形成する工程と、
前記保護膜上に第１のハードマスク部材を形成する工程と、
前記第１のハードマスク部材上に前記第２キャパシタ電極のマスクパターンを形成する工程と、
前記第２キャパシタ電極のマスクパターンに従って、前記第１のハードマスク部材、前記保護膜、及び第２のメタル配線層を選択的に除去する工程と、
少なくとも前記第１のハードマスク部材上を覆うよう全面に第２のハードマスク部材を形成する工程と、
前記第２のハードマスク部材を覆う前記第１キャパシタ電極のマスクパターンを形成する工程と、
前記第１キャパシタ電極のマスクパターンに従って、少なくとも前記第２のハードマスク部材、前記キャパシタ絶縁膜、及び第１のメタル配線層を選択的に除去する工程と、
少なくとも前記第２のハードマスク部材上を覆うよう全面に層間の絶縁膜を形成する工程と、
前記絶縁膜上において、少なくとも前記第１または第２のメタル配線層に到達する複数の接続孔を形成する工程と、を具備したことを特徴とする半導体装置の製造方法。 - 前記接続孔それぞれを埋め込むプラグ配線部材を形成する工程と、
前記プラグ配線部材それぞれに接続されるように次層メタル配線層をパターニングする工程と、をさらに含むことを特徴とする請求項１記載の半導体装置の製造方法。 - 少なくとも前記層間の絶縁膜は、平坦化処理がなされることを特徴とする請求項１または２記載の半導体装置の製造方法。
- 前記保護膜は、少なくとも前記接続部形成途中のエッチングストッパとして機能することを特徴とする請求項１〜３いずれか一つに記載の半導体装置の製造方法。
- 前記第１、第２のハードマスク部材は共に同じ絶縁性の物質で形成されることを特徴とする請求項１〜４いずれか一つに記載の半導体装置の製造方法。
- 半導体集積回路形成途中の所定層上における第１のメタル配線層で構成される第１キャパシタ電極と、
前記第１キャパシタ電極上のキャパシタ絶縁膜と、
前記キャパシタ絶縁膜上の第２のメタル配線層で構成される複数の第２キャパシタ電極と、
前記第２キャパシタ電極上の保護膜と、
前記第１のメタル配線層及び第２のメタル配線層上方を覆う所定厚さの層間の絶縁膜と、
前記絶縁膜上に設けられ前記第１または第２のメタル配線層へ接続される所定の配線パターンと、を具備し、
前記層間の絶縁膜は、前記第２キャパシタ電極上に設けられた前記第２キャパシタ電極形成用の第１ハードマスク部材パターンと、前記第１ハードマスク部材パターン上及び前記第１キャパシタ電極上に設けられた前記第１キャパシタ電極形成用の第２ハードマスク部材パターンを含むことを特徴とする半導体装置。 - 前記第１または第２のメタル配線層への接続孔それぞれを埋め込むプラグ配線部材を含み、前記配線パターンは、前記プラグ配線部材それぞれに接続された次層メタル配線層であることを特徴とする請求項６記載の半導体装置の製造方法。
- 前記第１、第２ハードマスク部材パターンは共に同じ絶縁性の物質であることを特徴とする請求項６または７記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003176053A JP3765309B2 (ja) | 2003-06-20 | 2003-06-20 | 半導体装置の製造方法 |
| US10/872,192 US7005343B2 (en) | 2003-06-20 | 2004-06-18 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003176053A JP3765309B2 (ja) | 2003-06-20 | 2003-06-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005012050A true JP2005012050A (ja) | 2005-01-13 |
| JP3765309B2 JP3765309B2 (ja) | 2006-04-12 |
Family
ID=34074266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003176053A Expired - Fee Related JP3765309B2 (ja) | 2003-06-20 | 2003-06-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7005343B2 (ja) |
| JP (1) | JP3765309B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008171886A (ja) * | 2007-01-09 | 2008-07-24 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2009536451A (ja) * | 2006-05-10 | 2009-10-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 金属・絶縁体・金属キャパシタ及びその製造方法 |
| WO2014156071A1 (ja) * | 2013-03-25 | 2014-10-02 | 旭化成エレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192967A (ja) * | 2007-02-07 | 2008-08-21 | Elpida Memory Inc | 半導体装置及びその配線切り替えオプション |
| CN108123039B (zh) * | 2017-12-15 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | Mim电容器及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104086A (ja) | 1997-03-10 | 1998-01-06 | Nec Corp | ドライエッチング方法 |
| JP3055523B2 (ja) | 1998-04-02 | 2000-06-26 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2002280528A (ja) | 1999-05-14 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001024157A (ja) | 1999-07-09 | 2001-01-26 | Sony Corp | 半導体装置とその製造方法 |
| JP2002026020A (ja) | 2000-07-03 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US20030011043A1 (en) * | 2001-07-14 | 2003-01-16 | Roberts Douglas R. | MIM capacitor structure and process for making the same |
| JP2003158190A (ja) | 2001-11-22 | 2003-05-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-06-20 JP JP2003176053A patent/JP3765309B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-18 US US10/872,192 patent/US7005343B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009536451A (ja) * | 2006-05-10 | 2009-10-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 金属・絶縁体・金属キャパシタ及びその製造方法 |
| JP2008171886A (ja) * | 2007-01-09 | 2008-07-24 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| WO2014156071A1 (ja) * | 2013-03-25 | 2014-10-02 | 旭化成エレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JPWO2014156071A1 (ja) * | 2013-03-25 | 2017-02-16 | 旭化成エレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9601427B2 (en) | 2013-03-25 | 2017-03-21 | Asahi Kasei Microdevices Corporation | Semiconductor device including plural types of resistors and manufacturing method of the semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050020025A1 (en) | 2005-01-27 |
| US7005343B2 (en) | 2006-02-28 |
| JP3765309B2 (ja) | 2006-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300643B2 (ja) | 半導体装置の製造方法 | |
| JP5220361B2 (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| JP2002313910A (ja) | 半導体装置とその製造方法 | |
| JP2006339584A (ja) | 半導体装置およびその製造方法 | |
| JP2002319625A (ja) | 半導体装置及びその製造方法 | |
| JP4231055B2 (ja) | 半導体装置及びその製造方法 | |
| KR101491150B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2006005234A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3765309B2 (ja) | 半導体装置の製造方法 | |
| JP2014078579A (ja) | 半導体装置の製造方法 | |
| JP2006216964A (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JP2004128050A (ja) | 半導体装置およびその製造方法 | |
| KR101153225B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3606272B2 (ja) | 配線構造の形成方法 | |
| JP2004247337A (ja) | 半導体装置及びその製造方法 | |
| JP2004335721A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2007081284A (ja) | 半導体装置およびその製造方法 | |
| JP2004311477A (ja) | 半導体装置の製造方法 | |
| KR100467815B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JP2004172337A (ja) | 半導体装置およびその製造方法 | |
| JP2008171886A (ja) | 半導体装置およびその製造方法 | |
| JP2008277546A (ja) | 半導体装置 | |
| JP2007027234A (ja) | 半導体装置及びその製造方法 | |
| KR100383084B1 (ko) | 반도체 소자의 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |