JP5291991B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5291991B2 JP5291991B2 JP2008151225A JP2008151225A JP5291991B2 JP 5291991 B2 JP5291991 B2 JP 5291991B2 JP 2008151225 A JP2008151225 A JP 2008151225A JP 2008151225 A JP2008151225 A JP 2008151225A JP 5291991 B2 JP5291991 B2 JP 5291991B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- oxidation
- surface anti
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 64
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 229910052751 metal Inorganic materials 0.000 claims description 133
- 239000002184 metal Substances 0.000 claims description 133
- 239000010410 layer Substances 0.000 claims description 103
- 230000003064 anti-oxidating effect Effects 0.000 claims description 99
- 238000000034 method Methods 0.000 claims description 63
- 238000005530 etching Methods 0.000 claims description 44
- 239000011229 interlayer Substances 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 14
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 239000000779 smoke Substances 0.000 claims 1
- 239000003963 antioxidant agent Substances 0.000 description 36
- 230000003078 antioxidant effect Effects 0.000 description 36
- 238000010586 diagram Methods 0.000 description 32
- 238000001312 dry etching Methods 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 18
- 230000003647 oxidation Effects 0.000 description 18
- 238000007254 oxidation reaction Methods 0.000 description 18
- 229910052760 oxygen Inorganic materials 0.000 description 18
- 239000001301 oxygen Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000001459 lithography Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 230000002265 prevention Effects 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000010183 spectrum analysis Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、高精度かつ高性能な抵抗素子を搭載した半導体装置およびその製造方法に関する。
ＲＦアナログＬＳＩにおいては、高性能な容量素子と抵抗素子とインダクタ素子等を含む回路を構成することが重要な要素となる。特に、ＬＳＩにおける抵抗素子に関しては、従来ポリシリコン抵抗素子が用いられてきたが、パッケージ実装工程で加わる温度や通電時の自己発熱による温度上昇によって抵抗値が変動し、高精度アナログ回路を構成する上で問題となっていた。
特許文献１には、ポリシリコン層にイオン打込みした不純物の活性化アニール時にポリシリコン層が酸化されてポリシリコン抵抗素子の抵抗値が変動することを防止する為に、ポリシリコン層の上面及び側面を覆うナイトライド膜を形成した後にポリシリコン層中の不純物の活性化アニールを行う技術が開示されている。
また、上記の問題を解決するために、従来、単体抵抗素子で広く用いられてきた、抵抗値の周波数依存性と抵抗温度係数が小さく、実装・使用時の熱に対しても安定な窒化タンタル（ＴａＮ）系材料などのメタル抵抗素子を微細ＬＳＩプロセスに取り込むことが重要な課題となっている。
特許文献２に記載のメタル抵抗素子を図２に示す。特許文献２のメタル抵抗素子では、基板２上に有機膜８を形成し２００〜４００℃のキュアリングを行ない、その後、無機材料からなる酸化防止層１５を形成することで、有機膜８からの酸化成分拡散を抑制してＴａＮに代表される抵抗体３の酸化による抵抗変動を防止している。また、抵抗体３は、酸化防止層１５と真空中で一貫成膜を行ない、さらに、抵抗体３自体の構造を基板側低抵抗層３ｂと表面側高抵抗層３aとの２層構造として表面側の酸化の影響を表面側高抵抗層３a部分に留めることで、実際に抵抗体として機能する基板側低抵抗層３ｂ部分への上下からの酸化による影響を防止している。
しかし、特許文献２のメタル抵抗素子は単体での抵抗素子のため大きさが数十μmと大きく、このまま微細ＬＳＩプロセスに取り込んだ場合、抵抗素子部分の面積が増大してしまう。微細ＬＳＩプロセスへの取り込みのためには、抵抗素子線幅を微細化し抵抗素子面積低減することが必須となる。しかし、抵抗素子線幅を微細化した場合には必然的に抵抗体の断面面積に占める側面部分の比率が増加するため、側面部分の酸化による影響が無視できなくなる。
さらに、従来例ではレジスト５で保護された部分以外に、導通部６と電極７を形成後、パッケージに実装して完成となるが、ＬＳＩプロセスの場合、抵抗体形成をＬＳＩチップ中に取り込むには、抵抗体形成後も≧４００℃以上の熱負荷が加わる工程を複数回通過させる必要があり、多層配線絶縁膜を形成するＣＶＤ膜からの酸素・水分等が拡散することで抵抗素子が酸化されて、抵抗値のバラツキが増大してしまう。
本発明者らがＬＳＩ多層配線構造中にＴａＮ抵抗素子を取り込んで形成した場合に発生した抵抗値変動の結果を説明する。図３と図４に今回評価を行った構造の断面模式図を示す。ＴａＮ抵抗素子３０１に対して酸化防止層の目的でＳｉＮ膜１０２，１０３にて上下はさみ込んだ構造を形成し、その上層のメタル配線パターン５０１ａの有無での抵抗値変動を比較した。
図５は、多層配線中に図３の上層メタル配線パターン有り構造と図４の上層メタル配線パターン無し構造において、ＴａＮ抵抗素子の形成初期の抵抗値が４００℃の熱負荷が加わることでどのように変動したかを示したものである。なお、ＴａＮ抵抗素子は、膜厚が２０ｎｍで抵抗幅が５００ｎｍで形成している。本構造においては、ＴａＮ抵抗素子の側面がプラズマＣＶＤ膜で形成された酸化珪素膜１０６を介して上下の酸化珪素膜１０１，１０７とつながった構造となっている。プラズマＣＶＤ膜で形成された酸化珪素膜１０１，１０６，１０７は、４００℃の熱負荷が加わった場合に図６の昇温脱離スペクトル分析結果に示すように膜中よりＨ２Ｏが脱離する。そのためＴａＮ抵抗素子の側壁部分が酸化されて実効的な抵抗幅が減少して抵抗値が上昇してしまう。この時、上層のメタル配線パターンの有無で酸化源のＨ２Ｏを発生させる酸化珪素膜の量が異なり、その結果、周囲の酸化珪素膜の量が多い図４の構造の方がＴａＮ抵抗素子の酸化が進み、より抵抗値が上昇する結果となった。また、上層の配線パターンレイアウトによって抵抗変動率に差が生じることで、形成時には同じ形状のメタル抵抗素子でも、熱処理が加わることによって抵抗値が異なる結果となった。このように、ＴａＮに代表される金属抵抗体を用いたメタル抵抗素子をＬＳＩ多層配線構造中に作り込んだ場合には、微細化と熱負荷に起因して、抵抗値の上下配線パターンレイアウト依存性や精度劣化等の問題が発生することが判明した。
また、特許文献１では、ポリシリコン抵抗素子の抵抗値変動を防止する為に、ポリシリコン層の側面をナイトライド膜で覆っているが、このナイトライド膜はポリシリコン層の側面のみならず上面も覆う為にウェハ全面に堆積して形成している。この為、特許文献１の従来技術を図４，図５のＬＳＩ多層配線構造中のメタル抵抗素子に適用した場合には、メタル抵抗素子を形成した後のプラグ２０４用の接続孔の加工プロセスにおいて、エッチング条件の切り替えを行わなければならず、加工プロセスが複雑になるといった問題が生じてしまう。更には、ナイトライド層によってメタル抵抗素子の下の配線層５００と上の配線層５０１間の寄生容量が増大してしまうといった問題も生じてしまう。
本発明は、ＴａＮに代表される金属抵抗体を用いたメタル抵抗素子をＬＳＩ多層配線構造中に作り込む場合に発生する、上下配線パターンレイアウト依存性や精度劣化の問題を解決すると同時に、ＬＳＩ多層配線構造に対するプロセス付加の問題や寄生容量増大の問題を解決することを目的としている。
上記課題を達成する為の本発明に係わる半導体装置は、メタル抵抗素子の下面に形成された下面酸化防止絶縁膜と、上面に形成された上面酸化防止絶縁膜と、下面酸化防止絶縁膜及び上面酸化防止絶縁膜とは別工程で、ウェハ全面に堆積した後に異方性エッチングを施しメタル抵抗素子の側面近傍にのみ形成された側面酸化防止絶縁膜とを有することを特徴する。
本発明によれば、メタル抵抗素子が酸化されて抵抗値が上昇するのを防止することができると同時に、加工プロセスを複雑にすることなく金属配線層間の寄生容量の増大を防止することができる。
以下、図面を用いて本発明の実施例を詳細に説明する。
図１は、本発明の実施例１に基づく半導体装置の断面模式図である。また、図７Ａ〜図７Ｍは、本発明の実施例１に基づく半導体装置の製造方法を示す断面模式図である。以下、製造方法から順を追って説明する。
図７Ａは、メタル抵抗素子の下地に形成されている多層配線構造である。まず、半導体素子基板９９上に窒化珪素膜及び酸化珪素膜等で１０００ｎｍ程度の第一層間絶縁膜１００を形成した後に、チタン膜３０ｎｍ程度の上に窒化チタン膜１００ｎｍ程度を堆積した構造からなるバリア膜とタングステンからなる第一導電性接続孔プラグ２００を形成する。次に、スパッタ法を用いて、５００ｎｍ程度の第一アルミニウム合金膜２０２ａと、その上下層にチタン膜が１０〜３０ｎｍ程度でその上に窒化チタン膜２０〜１００ｎｍから成る第一下層バリア膜２０１aと第一上層バリア膜２０１ｂを形成し、リソグラフィー法とドライエッチ法を用いて第一金属配線層５００を形成する。その上にＣＶＤ法を用いて、２００〜４００℃程度の温度にて酸化珪素膜を堆積し、これを化学的機械研磨法にて平坦化を実施することで第二層間絶縁膜１０１を形成する。
図７Ｂは、図７Ａの構造の上に、メタル抵抗素子の下面酸化防止層として、ＣＶＤ法を用いて成膜の過程及び膜中に酸素が含まれない窒化珪素（ＳｉＮ）膜，炭化珪素（ＳｉＣ）膜又は窒化炭化珪素（ＳｉＣＮ）膜等の絶縁膜１０２を５０ｎｍ程度堆積した状態である。
図７Ｃは、第一金属配線層５００とメタル抵抗素子を電気的に結線するために、リソグラフィー法とドライエッチ法を用いて接続孔を形成した後に、チタン膜１０ｎｍ程度の上に窒化チタン膜５０ｎｍ程度を堆積した構造からなるバリア膜とタングステンからなる第二導電性接続孔プラグ２０３を形成した状態である。
次に、図７Ｄに示すように、メタル抵抗素子となる金属膜，金属窒化膜又は金属シリサイド膜からなる抵抗体３０１を１０〜５０ｎｍ程度堆積した上に、上面酸化防止層としてＣＶＤ法を用いて成膜の過程及び膜中に酸素が含まれない窒化珪素（ＳｉＮ）膜，炭化珪素（ＳｉＣ）膜又は窒化炭化珪素（ＳｉＣＮ）膜等の絶縁膜１０３を５０ｎｍ程度堆積する。さらに、上面酸化防止層１０３と異なる材料からなり上面酸化防止層１０３とのエッチング選択比のとれる絶縁膜１０４を堆積する。この絶縁膜１０４は、本発明における１つの特徴点であり、上面酸化防止層１０３，抵抗体３０１，下面酸化防止層１０２のどれよりも厚く形成することが好ましく、特に好ましくは、上面酸化防止層１０３，抵抗体３０１，下面酸化防止層１０２の３層の厚さよりも厚く形成する。本実施例では、絶縁膜１０４として酸化珪素膜１０４をＣＶＤ法にて１００〜２００ｎｍ程度堆積した。
次に、図７Ｅに示すように、絶縁膜１０４をリソグラフィー法とドライエッチ法を用いて、形成するメタル抵抗素子の平面形状と同一形状に加工した後にその加工マスクとして用いたレジスト膜を酸素プラズマ雰囲気で除去する。絶縁膜１０４は上面酸化防止層（ＳｉＮ，ＳｉＣ，ＳｉＣＮ）１０３とのエッチング選択比のとれる材料（ＳｉＯ）で形成している為、絶縁膜１０４のエッチングの際に、上面酸化防止層１０３がエッチングストッパー層として機能する。その後、図７Ｆに示すように、加工された絶縁膜１０４をマスクとして用いて上面酸化防止層１０３と抵抗体３０１と下面酸化防止層１０２とを酸素を含まないドライエッチ法を用いて加工し、メタル抵抗素子３０１とその上下の上面酸化防止絶縁膜１０３と下面酸化防止絶縁膜１０２を形成する。
本発明の１つの特徴点は、上面酸化防止層１０３上にメタル抵抗素子３０１と同一平面形状の絶縁膜１０４を形成し、これをマスクとして用いて上面酸化防止層１０３をエッチングする点である。絶縁膜１０４を形成せずに、上面酸化防止層１０３をレジスト膜をマスクとして用いてエッチング除去した場合には、酸素プラズマ雰囲気によるレジスト膜の除去（アッシング処理）の際に抵抗体３０１の露出面から酸化が進行し、形成されるメタル抵抗素子３０１の抵抗上昇が生じてしまう。本発明では、アッシング処理時に抵抗体３０１が上面酸化防止層１０３で覆われていて露出していないので、形成されるメタル抵抗素子３０１の抵抗上昇を招くことがない。
次に、図７Ｇに示すように、側面酸化防止絶縁膜を形成するため、絶縁膜１０４を除去することなくＣＶＤ法を用い成膜の過程及び膜中に酸素が含まれない窒化珪素（ＳｉＮ）膜，炭化珪素（ＳｉＣ）膜又は窒化炭化珪素（ＳｉＣＮ）膜等の絶縁膜１０５ａを１００ｎｍ程度堆積する。
その後、図７Ｈに示すように、記絶縁膜１０５aを絶縁膜１０４と上面酸化防止絶縁膜１０３とメタル抵抗素子３０１と下面酸化防止絶縁膜１０２の４層の積層膜の側面以外の部分に関してドライエッチ法により除去し、側面酸化防止絶縁膜１０５を形成する。この時のドライエッチは、異方性（平坦部分エッチング速度＞側面部分エッチング速度）で、絶縁膜１０４とのエッチング選択比がとれた絶縁膜１０５ａのエッチング速度が酸化珪素膜１０４よりも速い条件で、上面酸化防止絶縁膜１０３上の絶縁膜１０４がエッチング終了時に残存する条件で行う。上記異方性エッチングにより形成された側面酸化防止絶縁膜の水平方向の膜厚は上方に向かうにつれて徐々に薄くなるようになっている。
本発明の１つの特徴点は、図７Ｆにおいてマスクとして用いた絶縁膜１０４を除去せずに、これを上面酸化防止絶縁膜１０３の保護膜として、及び、側面酸化防止絶縁膜の膜厚を確保する為の機能膜として用いる点である。
絶縁膜１０４を除去した後に側面酸化防止絶縁膜１０５を形成した場合には、絶縁膜１０５ａに上面酸化防止絶縁膜１０３と同一材料を用いると異方性エッチングで上面酸化防止絶縁膜１０３の上面もエッチングされて上面酸化防止絶縁膜１０３が薄くなってしまうといった問題が生じてしまう。本発明では、絶縁膜１０４が上面酸化防止絶縁膜１０３の保護膜として機能し、上面酸化防止絶縁膜１０３の削れを防止することができる。なお、絶縁膜１０５ａを、酸化防止機能を有し、かつ、上面酸化防止絶縁膜１０３とのエッチング選択比が取れる上面酸化防止絶縁膜１０３と異なる材料とすれば、上面酸化防止絶縁膜１０３の削れの問題は多少抑えられるが、酸化防止絶縁膜として複数種類の材料膜を使用しなければならず、製造プロセスが複雑かつコスト高なものとなってしまう。
さらに、絶縁膜１０４を除去した後に側面酸化防止絶縁膜１０５を形成した場合には、側面酸化防止絶縁膜１０５が形成される側面が上面酸化防止絶縁膜１０３，メタル抵抗素子３０１，下面酸化防止防止膜１０２の３層の積層膜の側面となっているので更に絶縁膜１０４が積まれた４層の積層膜に比べて高さが低く、メタル抵抗素子３０１の高さ部分での側面酸化防止絶縁膜１０５の水平方向厚さが十分に確保できなくなるといった問題が生じてしまう。本発明では、絶縁膜１０４によって、側面酸化防止絶縁膜１０５が形成される側面の高さが高くすることができ、メタル抵抗素子３０１の高さ部分での側面酸化防止絶縁膜１０５の水平方向厚さを十分に確保することができる。この側面酸化防止絶縁膜１０５の十分な膜厚確保の為に、上述したように、絶縁膜１０４の膜厚は、上面酸化防止絶縁膜１０３，メタル抵抗素子３０１，下面酸化防止絶縁膜１０２のどれよりも厚くすることが好ましく、更には、上面酸化防止絶縁膜１０３，メタル抵抗素子３０１，下面酸化防止絶縁膜１０２の３層の積層膜の厚さよりも厚くすることが特に好ましい。
図７Ｉは、ＣＶＤ法を用いて、２００〜４００℃程度の温度にて酸化珪素膜を堆積し、これを化学的機械研磨法にて平坦化を実施することで第三層間絶縁膜１０６を形成した状態である。
図７Ｊは、第一金属配線層５００と上層配線を電気的に結線するために、リソグラフィー法とドライエッチ法を用いて接続孔を形成した部分に、チタン膜１０ｎｍ程度の上に窒化チタン膜５０ｎｍ程度を堆積した構造からなるバリア膜とタングステンからなる第三導電性接続孔プラグ２０４を形成した状態である。
図７Ｋは、メタル抵抗素子３０１と上層配線を電気的に結線するために、リソグラフィー法とドライエッチ法を用いて接続孔２０５aを形成した後にレジスト膜を除去した状態である。接続孔２０５aのドライエッチ条件に関しては、第三層間絶縁膜１０６及び絶縁膜１０４のエッチング速度よりも上面酸化防止絶縁膜１０３のエッチング速度の方が遅く、上面酸化防止絶縁膜１０３が第三層間絶縁膜１０６及び絶縁膜１０４のエッチング終了時に残存する条件で行う。これにより、エッチング後にレジスト膜を酸素プラズマ雰囲気で除去する際に、上面酸化防止絶縁膜１０３がメタル抵抗素子３０１を保護しているために、メタル抵抗素子３０１の酸化による抵抗上昇を防止することができる。その後、接続孔２０５aのパターンをマスクにレジスト膜を用いることなく、酸素を用いない異方性ドライエッチ（平坦部分エッチング速度＞側面部分エッチング速度）でメタル抵抗素子３０１の上面酸化防止絶縁膜１０３の除去を行う。これにより、メタル抵抗素子３０１と上層配線が電気的に結線可能となると同時に、レジスト膜を用いない加工のため酸素プラズマ雰囲気によるレジスト膜除去の必要が無く、露出したメタル抵抗素子３０１が酸化されて抵抗上昇することがない。
図７Ｌは、メタル抵抗素子３０１と上層配線を電気的に結線するために、チタン膜１０ｎｍ程度の上に窒化チタン膜５０ｎｍ程度を堆積した構造からなるバリア膜とタングステンからなる第四導電性接続孔プラグ２０５を形成した状態である。
図７Ｍは、は、スパッタ法を用いて、５００ｎｍ程度の第二アルミニウム合金膜２０７ａと、その上下層にチタン膜が１０〜３０ｎｍ程度でその上に窒化チタン膜２０〜１００ｎｍから成る第二下層バリア膜２０６aと第二上層バリア膜２０６ｂを形成し、リソグラフィー法とドライエッチ法を用いて第二金属配線層５０１形成した状態である。
続いて、ＣＶＤ法を用いて、２００〜４００℃程度の温度にて酸化珪素膜を堆積し、これを化学的機械研磨法にて平坦化を実施することで第四層間絶縁膜１０７を形成して、図１に示す本発明の実施例１に基づく半導体装置が完成する。
本発明の実施例１に基づく半導体装置によれば、メタル抵抗素子３０１の側面を側面酸化防止絶縁膜１０５で覆っているため、メタル抵抗素子３０１が酸化されて抵抗値が上昇するのを防止することができる。本実施例１の構造でメタル抵抗阻止の酸化を防止して、上下配線パターンレイアウト依存性を解消した結果を図８に示す。従来、図４の上層メタル配線パターン無しの場合は、図５に示したようにメタル抵抗素子３０１の抵抗値が酸化により上昇し、多層配線工程内で４００℃相当の熱処理が８０分追加されると、図８の左側に示すように抵抗値変動率が１６％にも達していた。これに対して、本発明によれば、図２のように上層メタル配線パターン無しの場合であっても、図８の右側に示すようにＴａＮでメタル抵抗素子３０１形成後に、多層配線工程内で４００℃相当の熱処理を８０分追加しても抵抗変動率が１％以下と極めて安定な結果を得ることができている。
また、本発明における側面酸化防止絶縁膜１０５は、酸化バリア機能を有する絶縁膜１０５ａを全面に堆積した後に、特別なマスクを用いることなく異方性エッチングによってメタル抵抗素子３０１側面近傍以外のメタル抵抗素子３０１の上方及び下地の第二層間絶縁膜１０１上の絶縁膜１０５ａを除去して形成される膜である。このため、加工プロセスを複雑にすることなく金属配線層間の寄生容量の増大を防止することができる。
なお、本発明による抵抗値上昇の防止，寄生容量増大の防止等の効果は、上面酸化防止絶縁膜１０３上に絶縁膜１０４を形成しなくとも得られるものである。
本実施例１では、第一金属配線層５００と第二金属配線層５０１にはドライエッチ法で加工したアルミニウム合金膜を主とした配線層を用い、更にそれを接続する導電性接続孔プラグ２０４にはタングステンを主とした金属膜を用いているが、これらに関してダマシン法を用いたアルミニウム配線層や銅配線層を用いることも可能であり、以下、実施例２において詳細に説明する。
図９は、本発明の実施例２に基づく半導体装置の断面模式図である。また、図１０Ａ〜図１０Ｌは、本発明の実施例２に基づく半導体装置の製造方法を示す断面模式図である。以下、製造方法から順を追って説明する。
図１０Ａは、メタル抵抗素子の下地に形成されている多層配線構造である。まず、半導体素子基板９９上に窒化珪素膜及び酸化珪素膜等で１０００ｎｍ程度の第一層間絶縁膜１００を形成した後に、チタン膜１０ｎｍ程度の上に窒化チタン膜２０ｎｍ程度を堆積した構造からなるバリア膜とタングステンからなる第一導電性接続孔プラグ２００を形成する。次に、酸化珪素及びフッ素又は炭素を含む酸化珪素層からなる第一ダマシン層間絶縁膜１０１ａをＣＶＤ法によって堆積し、リソグラフィー法とドライエッチ法を用いて第一金属配線層５００を形成する部分の第一ダマシン層間絶縁膜１０１ａを除去する。その後、スパッタ法を用いて、１０ｎｍ程度のタンタルとその上に１０ｎｍ程度の窒化タンタルを堆積した第一下層バリア膜２０１aを成膜後に、スパッタ法とメッキ法を用いて第一銅配線膜２０２ｂを形成し、化学的機械研磨法にて第一ダマシン層間絶縁膜１０１ａの上面に存在する第一銅配線膜２０２ｂ及び第一下層バリア膜２０１aを取り除くことで第一金属配線層５００を形成する。その上に、ＣＶＤ法を用いて、ＳｉＣＮ膜を第一銅拡散防止絶縁膜１０１ｂとして堆積する。
図１０Ｂは図１０Ａの構造の上に、メタル抵抗素子の下面酸化防止層として、ＣＶＤ法を用いて成膜の過程及び膜中に酸素が含まれない窒化珪素（ＳｉＮ）膜，炭化珪素（ＳｉＣ）膜又は窒化炭化珪素（ＳｉＣＮ）膜等の絶縁膜１０２を５０ｎｍ程度堆積した状態である。
図１０Ｃは、第一金属配線層５００とメタル抵抗素子を電気的に結線するために、リソグラフィー法とドライエッチ法を用いて接続孔２０３aを形成した状態である。
次に、図１０Ｄに示すように、メタル抵抗素子となる金属膜，金属窒化膜又は金属シリサイド膜からなる抵抗体３０１を１０〜５０ｎｍ程度堆積した上に、上面酸化防止層としてＣＶＤ法を用いて成膜の過程及び膜中に酸素が含まれない窒化珪素（ＳｉＮ）膜，炭化珪素（ＳｉＣ）膜または窒化炭化珪素（ＳｉＣＮ）膜等の絶縁膜１０３を５０ｎｍ程度堆積する。さらに、上面酸化防止層１０３と異なる材料からなり上面酸化防止層１０３とのエッチング選択比のとれる絶縁膜１０４を堆積する。この絶縁膜１０４は、本発明における１つの特徴点であり、上面酸化防止層１０３，抵抗体３０１，下面酸化防止層１０２のどれよりも厚く形成することが好ましく、特に好ましくは、上面酸化防止層１０３，抵抗体３０１，下面酸化防止層１０２の３層の厚さよりも厚く形成する。本実施例では、絶縁膜１０４として酸化珪素膜１０４をＣＶＤ法にて１００〜２００ｎｍ程度堆積する。
次に、図１０Ｅに示すように、絶縁膜１０４をリソグラフィー法とドライエッチ法を用いて、メタル抵抗素子の平面形状と同一形状に加工した後にその加工マスクとして用いたレジスト膜を酸素プラズマ雰囲気で除去する。絶縁膜１０４は上面酸化防止層（ＳｉＮ，ＳｉＣ，ＳｉＣＮ）１０３とのエッチング選択比のとれる材料（ＳｉＯ）で形成している為、絶縁膜１０４のエッチングの際に、上面酸化防止層１０３がエッチングストッパー層として機能する。その後、図１０Ｆに示すように、加工された絶縁膜１０４をマスクとして用いて上面酸化防止層１０３と抵抗体３０１と下面酸化防止層１０２とを酸素を含まないドライエッチ法を用いて加工し、メタル抵抗素子３０１とその上下の上面酸化防止絶縁膜１０３と下面酸化防止絶縁膜１０２を形成する。
本発明の１つの特徴点は、上面酸化防止層１０３上にメタル抵抗素子３０１と同一平面形状の絶縁膜１０４を形成し、これをマスクとして用いて上面酸化防止層１０３をエッチングする点である。絶縁膜１０４を形成せずに、上面酸化防止層１０３をレジスト膜をマスクとして用いてエッチング除去した場合には、酸素プラズマ雰囲気によるレジスト膜の除去（アッシング処理）の際に抵抗体３０１の露出面から酸化が進行し、形成されるメタル抵抗素子３０１の抵抗上昇が生じてしまう。本発明では、アッシング処理時に抵抗体３０１が上面酸化防止層１０３で覆われていて露出していないので、形成されるメタル抵抗素子３０１の抵抗上昇を招くことがない。
次に、図１０Ｇに示すように、側面酸化防止絶縁膜を形成するため、絶縁膜１０４を除去することなく、ＣＶＤ法を用い成膜の過程及び膜中に酸素が含まれない窒化珪素（ＳｉＮ）膜，炭化珪素（ＳｉＣ）膜又は窒化炭化珪素（ＳｉＣＮ）膜等の絶縁膜１０５ａを１００ｎｍ程度堆積する。
その後、図１０Ｈに示すように、絶縁膜１０５aを絶縁膜１０４と上面酸化防止絶縁膜１０３とメタル抵抗素子３０１と下面酸化防止絶縁膜１０２の４層の積層膜の側面以外の部分に関してドライエッチ法により除去し、側面酸化防止絶縁膜１０５を形成する。この時のドライエッチは、異方性（平坦部分エッチング速度＞側面部分エッチング速度）で、絶縁膜１０４とのエッチング選択比がとれた絶縁膜１０５ａのエッチング速度が酸化珪素膜１０４よりも速い条件で、上面酸化防止絶縁膜１０３上の絶縁膜１０４がエッチング終了時に残存する条件で行う。上記異方性エッチングにより形成された側面酸化防止絶縁膜の水平方向の膜厚は上方に向かうにつれて徐々に薄くなるようになっている。
本発明の１つの特徴点は、図１０Ｆにおいてマスクとして用いた絶縁膜１０４を除去せずに、これを上面酸化防止絶縁膜１０３の保護膜として、及び、側面酸化防止絶縁膜の膜厚を確保する為の機能膜として用いる点である。
絶縁膜１０４を除去した後に側面酸化防止絶縁膜１０５を形成した場合には、絶縁膜１０５ａに上面酸化防止絶縁膜１０３と同一材料を用いると異方性エッチングで上面酸化防止絶縁膜１０３の上面もエッチングされて上面酸化防止絶縁膜１０３が薄くなってしまうといった問題が生じてしまう。本発明では、絶縁膜１０４が上面酸化防止絶縁膜１０３の保護膜として機能し、上面酸化防止絶縁膜１０３の削れを防止することができる。なお、絶縁膜１０５ａを、酸化防止機能を有し、かつ、上面酸化防止絶縁膜１０３とのエッチング選択比が取れる上面酸化防止絶縁膜１０３と異なる材料とすれば、上面酸化防止絶縁膜１０３の削れの問題は多少抑えられるが、酸化防止絶縁膜として複数種類の材料膜を使用しなければならず、製造プロセスが複雑かつコスト高なものとなってしまう。
さらに、絶縁膜１０４を除去した後に側面酸化防止絶縁膜１０５を形成した場合には、側面酸化防止絶縁膜１０５が形成される側面が上面酸化防止絶縁膜１０３，メタル抵抗素子３０１，下面酸化防止防止膜１０２の３層の積層膜の側面となっているので更に絶縁膜１０４が積まれた４層の積層膜に比べて高さが低く、メタル抵抗素子３０１の高さ部分での側面酸化防止絶縁膜１０５の水平方向厚さが十分に確保できなくなるといった問題が生じてしまう。本発明では、絶縁膜１０４によって、側面酸化防止絶縁膜１０５が形成される側面の高さが高くすることができ、メタル抵抗素子３０１の高さ部分での側面酸化防止絶縁膜１０５の水平方向厚さを十分に確保することができる。この側面酸化防止絶縁膜１０５の十分な膜厚確保の為に、上述したように、絶縁膜１０４の膜厚は、上面酸化防止絶縁膜１０３，メタル抵抗素子３０１，下面酸化防止絶縁膜１０２のどれよりも厚くすることが好ましく、更には、上面酸化防止絶縁膜１０３，メタル抵抗素子３０１，下面酸化防止絶縁膜１０２の３層の積層膜の厚さよりも厚くすることが特に好ましい。
図１０Ｉは、ＣＶＤ法を用いて、酸化珪素及びフッ素又は炭素を含む酸化珪素層を堆積し、これを化学的機械研磨法にて平坦化を実施することで第三層間絶縁膜１０６を形成した状態である。
図１０Ｊは、第一金属配線層５００及びメタル抵抗素子３０１と上層配線を電気的に結線するために、リソグラフィー法とドライエッチ法を用いて接続孔２０４ａ，２０５ａを形成した後にレジスト膜を除去した状態である。接続孔２０４a，２０５aのドライエッチ条件は、第三層間絶縁膜１０６及び絶縁膜１０４のエッチング速度が、第一銅拡散防止絶縁膜１０１ｂ及び上面酸化防止絶縁膜１０３よりも速く、第一銅拡散防止絶縁膜１０１ｂ及び上面酸化防止絶縁膜１０３がエッチング終了時に残存する条件で行う。これにより、エッチング後にレジスト膜を酸素プラズマ雰囲気で除去する際、上面酸化防止絶縁膜１０３がメタル抵抗素子３０１を保護しているために、メタル抵抗素子３０１の酸化による抵抗上昇を防止することができる。その後、接続孔２０４a，２０５aのパターンをマスクにレジスト膜を用いることなく、酸素を用いない異方性ドライエッチ（平坦部分エッチング速度＞側面部分エッチング速度）でメタル抵抗素子３０１上の酸化防止絶縁膜１０３の除去と第一金属配線層５００上の第一銅拡散防止絶縁膜１０１ｂの除去を行う。これにより、第一金属配線層５００及びメタル抵抗素子３０１と上層配線が電気的に結線可能となる。さらに、レジスト膜を用いない加工のため酸素プラズマ雰囲気によるレジスト膜除去の必要が無く、露出したメタル抵抗素子３０１が酸化されて抵抗上昇することがない。
図１０Ｋは、第一金属配線層５００及びメタル抵抗素子３０１と上層配線を電気的に結線するために形成された接続孔２０４ａ，２０５ａ部分に、タンタル膜１０ｎｍ程度の上に窒化タンタル膜１０ｎｍ程度を堆積した構造からなるバリア膜と銅からなる第三導電性接続孔プラグ２０４と第四導電性接続孔プラグ２０５を形成した状態である。
図１０Ｌは、酸化珪素及びフッ素又は炭素を含む酸化珪素からなる第二ダマシン層間絶縁膜１０７ａをＣＶＤ法によって堆積し、リソグラフィー法とドライエッチ法を用いて第二金属配線層５０１を形成する部分の第二ダマシン層間絶縁膜１０７ａを除去した後に、スパッタ法を用いて１０ｎｍ程度のタンタルとその上に１０ｎｍ程度の窒化タンタルを堆積した第二下層バリア膜２０６aを成膜し、更に、スパッタ法とメッキ法を用いて第二銅配線膜２０７ｂを形成してから化学的機械研磨法にて前記第二ダマシン層間絶縁膜１０７ａの上面に存在する第二銅配線膜２０７ｂ及び第二下層バリア膜２０６aを取り除くことで第二金属配線層５０１を形成した状態である。
続いて、第二銅拡散防止絶縁膜１０７ｂとして、ＣＶＤ法を用いてＳｉＣＮ膜１０７ｂを堆積し、図９に示す本発明の実施例２に基づく半導体装置が完成する。
本発明の実施例２に基づく半導体装置によれば、実施例１と同様にメタル抵抗素子３０１の側面を側面酸化防止絶縁膜１０５で覆っているため、メタル抵抗素子３０１が酸化されて抵抗値が上昇するのを防止することができると同時に、加工プロセスを複雑にすることなく金属配線層間の寄生容量の増大を防止することができる。
９９…半導体素子基板
１００…第一層間絶縁膜
１０１…第二層間絶縁膜
１０１ａ…第一ダマシン層間絶縁膜
１０１ｂ…第一銅拡散防止絶縁膜
１０２…下面酸化防止絶縁膜
１０３…上面酸化防止絶縁膜
１０４…絶縁膜
１０５…側面酸化防止絶縁膜
１０６…第三層間絶縁膜
１０７…第四層間絶縁膜
１０７ａ…第二ダマシン層間絶縁膜
１０７ｂ…第二銅拡散防止絶縁膜
２００…第一導電性接続孔プラグ
２０１ａ…第一下層バリア膜
２０１ｂ…第一上層バリア膜
２０２ａ…第一アルミニウム合金膜
２０２ｂ…第一銅配線膜
２０３…第二導電性接続孔プラグ
２０３ａ…第二導電性接続孔
２０４…第三導電性接続孔プラグ
２０４ａ…第三導電性接続孔
２０５…第四導電性接続孔プラグ
２０５ａ…第四導電性接続孔
２０６ａ…第二下層バリア膜
２０６ｂ…第二上層バリア膜
２０７ａ…第二アルミニウム合金膜
２０７ｂ…第二銅配線膜
３０１…メタル抵抗素子
５００…第一金属配線層
５０１…第二金属配線層
１００…第一層間絶縁膜
１０１…第二層間絶縁膜
１０１ａ…第一ダマシン層間絶縁膜
１０１ｂ…第一銅拡散防止絶縁膜
１０２…下面酸化防止絶縁膜
１０３…上面酸化防止絶縁膜
１０４…絶縁膜
１０５…側面酸化防止絶縁膜
１０６…第三層間絶縁膜
１０７…第四層間絶縁膜
１０７ａ…第二ダマシン層間絶縁膜
１０７ｂ…第二銅拡散防止絶縁膜
２００…第一導電性接続孔プラグ
２０１ａ…第一下層バリア膜
２０１ｂ…第一上層バリア膜
２０２ａ…第一アルミニウム合金膜
２０２ｂ…第一銅配線膜
２０３…第二導電性接続孔プラグ
２０３ａ…第二導電性接続孔
２０４…第三導電性接続孔プラグ
２０４ａ…第三導電性接続孔
２０５…第四導電性接続孔プラグ
２０５ａ…第四導電性接続孔
２０６ａ…第二下層バリア膜
２０６ｂ…第二上層バリア膜
２０７ａ…第二アルミニウム合金膜
２０７ｂ…第二銅配線膜
３０１…メタル抵抗素子
５００…第一金属配線層
５０１…第二金属配線層
Claims (12)
- 半導体基板の上方に形成された第１金属配線層と、
前記第１金属配線層上に形成された第一層間絶縁膜と、
前記第１層間絶縁膜上に形成された下面酸化防止絶縁膜と、
前記下面酸化防止絶縁膜上に形成されたメタル抵抗素子膜と、
前記メタル抵抗素子膜上に形成された上面酸化防止絶縁膜と、
前記上面酸化防止膜上に形成された前記上面酸化防止絶縁膜とは異なる材料からなる絶縁膜と、
前記下面酸化防止絶縁膜，前記メタル抵抗素子膜，前記上面酸化防止絶縁膜及び前記絶縁膜の各側面を覆い、その水平方向の膜厚が上方に向かうにつれて薄くなる側面酸化防止絶縁膜と、
前記下面酸化防止絶縁膜，前記メタル抵抗素子膜，前記上面酸化防止絶縁膜，前記説煙幕及び前記側面酸化防止絶縁膜からなる構造体を覆い、前記第１層間絶縁膜上に形成された第２層間絶縁膜と、
前記第２層間絶縁膜上に形成された第２金属配線層とを有することを特徴とする半導体装置。 - 前記下面酸化防止絶縁膜，前記上面酸化防止絶縁膜及び前記側面酸化防止絶縁膜が、窒化珪素膜，炭化珪素膜又は窒化炭化珪素膜の何れかであり、前記絶縁膜が酸化珪素膜であることを特徴とする請求項１に記載の半導体装置。
- 前記第２層間絶縁膜が、プラズマＣＶＤ法で形成された酸化珪素膜であることを特徴とする請求項１に記載の半導体装置。
- 前記メタル抵抗素子膜が、金属膜，金属窒化膜又は金属シリサイド膜の何れかであることを特徴とする請求項１に記載の半導体装置。
- 前記絶縁膜の膜厚が、前記下面酸化防止絶縁膜，前記メタル抵抗素子膜又は前記上面酸化防止絶縁膜の何れの膜厚よりも厚いことを特徴とする請求項１に記載の半導体装置。
- 前記絶縁膜の膜厚が、前記下面酸化防止絶縁膜，前記メタル抵抗素子膜及び前記上面酸化防止絶縁膜からなる３層の積層膜の膜厚よりも厚いことを特徴とする請求項５に記載の半導体装置。
- 第１金属配線層を形成する工程と、
前記第１金属配線層上に第一層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上に下面酸化防止絶縁膜を形成する工程と、
前記下面酸化防止絶縁膜上にメタル抵抗素子膜を形成する工程と、
前記メタル抵抗素子膜上に上面酸化防止絶縁膜を形成する工程と、
前記上面酸化防止絶縁膜上に、前記上面酸化防止絶縁膜と材料が異なりエッチング選択比のとれる絶縁膜を形成する工程と、
レジスト膜のマスクを用いてエッチングを行い、上記絶縁膜を所望のメタル抵抗素子の平面形状と同一形状に加工する工程と、
前記レジスト膜のマスクを除去する工程と、
前記絶縁膜のマスクを用いてエッチングを行い、前記下面酸化防止絶縁膜，前記メタル抵抗素子膜及び前記上面酸化防止絶縁膜からなる３層の積層膜を所望のメタル抵抗素子の平面形状に加工する工程と、
前記絶縁膜と材料が異なりエッチング選択比のとれる側面酸化防止絶縁膜を全面に堆積した後に異方性エッチングを行い、前記下面酸化防止絶縁膜，前記メタル抵抗素子膜，前記上面酸化防止絶縁膜及び前記絶縁膜からなる４層の積層膜の側面に残す工程と、
前記第１層間絶縁膜上，前記側面酸化防止絶縁膜上及び前記絶縁膜上に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜上に第２金属配線層工程とを有することを特徴とする半導体装置の製造方法。 - 前記下面酸化防止絶縁膜，前記上面酸化防止絶縁膜及び前記側面酸化防止絶縁膜が、窒化珪素膜，炭化珪素膜又は窒化炭化珪素膜の何れかであり、前記絶縁膜が酸化珪素膜であることを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記第２層間絶縁膜が、プラズマＣＶＤ法で形成された酸化珪素膜であることを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記メタル抵抗素子膜が、金属膜，金属窒化膜又は金属シリサイド膜の何れかであることを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記絶縁膜の膜厚が、前記下面酸化防止絶縁膜，前記メタル抵抗素子膜又は前記上面酸化防止絶縁膜の何れの膜厚よりも厚いことを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記絶縁膜の膜厚が、前記下面酸化防止絶縁膜，前記メタル抵抗素子膜及び前記上面酸化防止絶縁膜からなる３層の積層膜の膜厚よりも厚いことを特徴とする請求項１１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008151225A JP5291991B2 (ja) | 2008-06-10 | 2008-06-10 | 半導体装置およびその製造方法 |
| US12/481,384 US8040214B2 (en) | 2008-06-10 | 2009-06-09 | Semiconductor device and manufacturing method of the same |
| US13/238,056 US8212649B2 (en) | 2008-06-10 | 2011-09-21 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008151225A JP5291991B2 (ja) | 2008-06-10 | 2008-06-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009302082A JP2009302082A (ja) | 2009-12-24 |
| JP5291991B2 true JP5291991B2 (ja) | 2013-09-18 |
Family
ID=41399785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008151225A Expired - Fee Related JP5291991B2 (ja) | 2008-06-10 | 2008-06-10 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8040214B2 (ja) |
| JP (1) | JP5291991B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5291991B2 (ja) | 2008-06-10 | 2013-09-18 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP2011009581A (ja) * | 2009-06-26 | 2011-01-13 | Renesas Electronics Corp | 半導体装置の製造方法及びその半導体装置 |
| JP5601566B2 (ja) * | 2010-01-28 | 2014-10-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| WO2013001621A1 (ja) * | 2011-06-29 | 2013-01-03 | ヤマハ株式会社 | オーディオＬＳＩ用のＴａＮ抵抗体及びその製造方法 |
| WO2014156071A1 (ja) | 2013-03-25 | 2014-10-02 | 旭化成エレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2014216428A (ja) * | 2013-04-24 | 2014-11-17 | 旭化成エレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9385087B2 (en) | 2013-10-18 | 2016-07-05 | Globalfoundries Inc. | Polysilicon resistor structure having modified oxide layer |
| US9502284B2 (en) * | 2013-12-31 | 2016-11-22 | Texas Instruments Incorporated | Metal thin film resistor and process |
| JP2016039226A (ja) * | 2014-08-07 | 2016-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2016056212A1 (ja) * | 2014-10-07 | 2016-04-14 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP6519417B2 (ja) * | 2014-10-07 | 2019-05-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US20160218062A1 (en) * | 2015-01-23 | 2016-07-28 | Texas Instruments Incorporated | Thin film resistor integration in copper damascene metallization |
| JP6551842B2 (ja) * | 2015-10-20 | 2019-07-31 | 新日本無線株式会社 | 半導体装置 |
| US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| JP6572143B2 (ja) * | 2016-01-27 | 2019-09-04 | Koa株式会社 | チップ抵抗器およびその製造方法 |
| KR102426051B1 (ko) * | 2016-05-31 | 2022-07-26 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US9905633B1 (en) * | 2016-11-28 | 2018-02-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device structure |
| US10763324B2 (en) | 2017-07-25 | 2020-09-01 | Microchip Technology Incorporated | Systems and methods for forming a thin film resistor integrated in an integrated circuit device |
| US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
| KR102460719B1 (ko) | 2018-07-20 | 2022-10-31 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| KR20210009493A (ko) * | 2019-07-17 | 2021-01-27 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US11495657B2 (en) * | 2020-03-02 | 2022-11-08 | Microchip Technology Incorporated | Thin film resistor (TFR) formed in an integrated circuit device using an oxide cap layer as a TFR etch hardmask |
| WO2021177071A1 (ja) * | 2020-03-03 | 2021-09-10 | ローム株式会社 | 電子部品 |
| US20210305155A1 (en) * | 2020-03-30 | 2021-09-30 | Qualcomm Incorporated | Via zero interconnect layer metal resistor integration |
| US11270938B2 (en) | 2020-06-24 | 2022-03-08 | Globalfoundries Singapore Pte. Ltd. | Semiconductor devices and methods of forming semiconductor devices |
| KR20230028260A (ko) * | 2020-06-29 | 2023-02-28 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275619A (ja) | 1992-03-24 | 1993-10-22 | Sony Corp | 半導体装置の製造方法 |
| JP2000040679A (ja) * | 1998-07-24 | 2000-02-08 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP4112907B2 (ja) | 2002-06-06 | 2008-07-02 | アルプス電気株式会社 | 抵抗素子およびその製造方法 |
| JP3833189B2 (ja) * | 2003-05-27 | 2006-10-11 | 株式会社リコー | 半導体装置及びその製造方法 |
| US7582901B2 (en) * | 2004-03-26 | 2009-09-01 | Hitachi, Ltd. | Semiconductor device comprising metal insulator metal (MIM) capacitor |
| US20060152330A1 (en) * | 2005-01-12 | 2006-07-13 | Jong-Sung Kang | PTC current limiting device having molding part made of insulating material |
| DE102006060784A1 (de) * | 2005-12-28 | 2007-07-05 | Tdk Corp. | PTC Element |
| JP2007200983A (ja) * | 2006-01-24 | 2007-08-09 | Sony Corp | 抵抗素子、及び、同抵抗素子を備えた半導体装置、及び同半導体装置の製造方法 |
| JP5135827B2 (ja) * | 2007-02-27 | 2013-02-06 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JP5210559B2 (ja) * | 2007-07-13 | 2013-06-12 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP5291991B2 (ja) * | 2008-06-10 | 2013-09-18 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP2011181627A (ja) * | 2010-02-26 | 2011-09-15 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2008
- 2008-06-10 JP JP2008151225A patent/JP5291991B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-09 US US12/481,384 patent/US8040214B2/en not_active Expired - Fee Related
-
2011
- 2011-09-21 US US13/238,056 patent/US8212649B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8212649B2 (en) | 2012-07-03 |
| US8040214B2 (en) | 2011-10-18 |
| US20090302993A1 (en) | 2009-12-10 |
| JP2009302082A (ja) | 2009-12-24 |
| US20120009756A1 (en) | 2012-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5291991B2 (ja) | 半導体装置およびその製造方法 | |
| US7838415B2 (en) | Method of fabricating dual damascene structure | |
| US8237208B2 (en) | Semiconductor device including hydrogen barrier film for covering metal-insulator-meal capacitor and method of manufacturing the same | |
| JP2005340808A (ja) | 半導体装置のバリア構造 | |
| WO2006001349A1 (ja) | 容量素子が搭載された半導体装置 | |
| US9318545B2 (en) | Resistor structure and method for forming the same | |
| US7592220B2 (en) | Capacitance process using passivation film scheme | |
| KR101286239B1 (ko) | 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법 | |
| JP2001102446A (ja) | 半導体装置の製造方法 | |
| JP2005311299A5 (ja) | ||
| JP2008300675A (ja) | 半導体装置 | |
| KR20110111868A (ko) | 배선 구조물의 형성 방법 | |
| JP2009164175A (ja) | 半導体装置の製造方法 | |
| KR100750550B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3765309B2 (ja) | 半導体装置の製造方法 | |
| JP2008300385A (ja) | 配線構造およびその製造方法 | |
| KR100613282B1 (ko) | 반도체 장치의 캐패시터 및 그의 제조 방법 | |
| JP2004146814A (ja) | 半導体装置およびその製造方法 | |
| JP4165202B2 (ja) | 半導体装置およびその製造方法 | |
| KR101231234B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 및 그 제조방법 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| KR100802285B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100458588B1 (ko) | 반도체 소자 제조 방법 | |
| JP2004014761A (ja) | 半導体装置 | |
| JP2004179386A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5291991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |