WO2016056212A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2016056212A1
WO2016056212A1 PCT/JP2015/005036 JP2015005036W WO2016056212A1 WO 2016056212 A1 WO2016056212 A1 WO 2016056212A1 JP 2015005036 W JP2015005036 W JP 2015005036W WO 2016056212 A1 WO2016056212 A1 WO 2016056212A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film
wiring layer
resistor
substrate
Prior art date
Application number
PCT/JP2015/005036
Other languages
English (en)
French (fr)
Inventor
伸 瀧澤
中野　敬志
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015176741A external-priority patent/JP6519417B2/ja
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to US15/502,244 priority Critical patent/US10854543B2/en
Publication of WO2016056212A1 publication Critical patent/WO2016056212A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

　半導体装置は、基板（１０）と、前記基板の上方に形成された第１配線層（４０）と、前記第１配線層を覆う第一絶縁膜（５０）と、前記第一絶縁膜上に形成された下方酸化防止膜（６１、１２１～１２８）と、前記下方酸化防止膜上に形成された少なくとも一つの薄膜抵抗体（６２、１１１～１１８）と、前記薄膜抵抗体上に形成された上方酸化防止膜（６３、１３１～１３８）と、前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う第二絶縁膜（７０）と、第二絶縁膜上に形成された第２配線層（８０）と、前記第２配線層を覆う第三絶縁膜（１００）とを備える。前記基板の一面に対する法線方向から視たとき、前記第１配線層は、前記薄膜抵抗体の端部と重複する。

Description

半導体装置およびその製造方法 関連出願の相互参照
　本出願は、２０１４年１０月７日に出願された日本特許出願番号２０１４－２０６４２５号および２０１５年９月８日に出願された日本特許出願番号２０１５―１７６７４１号に基づくもので、ここにその記載内容を援用する。
　本開示は、基板の一面上に薄膜抵抗体を有する半導体装置およびその製造方法に関するものである。
　従来より、基板の一面上に、Ａｌ等で構成される配線層やＴＥＯＳ（Tetra Ethyl Ortho Silicate）等で構成される絶縁膜等を積層して多層配線層を構成し、当該多層配線層内にＣｒＳｉ等で構成され、基板の面方向に沿って薄膜抵抗体を形成した半導体装置が知られている。このような半導体装置では、ＴＥＯＳ等で構成される絶縁膜内に水分が存在するため、半導体装置を製造する際の熱処理や半導体装置を使用する環境等によって当該水分が移動する。そして、この水分が薄膜抵抗体に達することで薄膜抵抗体が酸化し、薄膜抵抗体の抵抗値が変動するという問題がある。
　このため、上記のような半導体装置では、薄膜抵抗体の下方に下方酸化防止膜を配置すると共に上方に上方酸化防止膜を配置するようにしている。つまり、薄膜抵抗体を下方酸化防止膜および上方酸化防止膜によって挟みこむようにしている。これにより、薄膜抵抗体に絶縁膜中の水分が到達することを抑制できる。
　しかしながら、このような半導体装置では、薄膜抵抗体は、下方酸化防止膜および上方酸化防止膜から露出する側面に水分が到達すると、この部分から酸化をする可能がある。この問題を解決するため、例えば、特許文献１には、薄膜抵抗体の側面に側面酸化防止膜を形成することが提案されている。
　このような半導体装置は、以下のように製造される。すなわち、基板上に、下方酸化防止膜、薄膜抵抗体、上方酸化防止膜を構成するそれぞれの膜を順に成膜した後、これらの膜をフォトリソグラフィー等によってパターニングすることで下方酸化防止膜、薄膜抵抗体、上方酸化防止膜を形成する。なお、適宜、多層配線層内の配線層や絶縁膜も形成する。その後、下方酸化防止膜、薄膜抵抗体、上方酸化防止膜を覆うように酸化防止膜を形成し、薄膜抵抗体のうちの下方酸化防止膜および上方酸化防止膜から露出する部分が覆われるように当該酸化防止膜をパターニングして側面酸化防止膜を形成する。以上のようにして、側面酸化防止膜を有する半導体装置が製造される。
　しかしながら、上記半導体装置の製造方法では、側面酸化防止膜を形成するためだけの工程を追加する必要があり、製造工程が増加すると共に複雑になるという問題がある。
特開２００９－３０２０８２号公報
　本開示は、薄膜抵抗体が酸化することを抑制しつつ、製造工程が増加したり複雑化したりすることも抑制できる半導体装置およびその製造方法を提供することを目的とする。
　本開示の第一の態様において、半導体装置は、一面を有する基板と、前記基板の一面の上方に形成された第１配線層と、前記第１配線層を覆う第一絶縁膜と、前記第一絶縁膜上に形成された下方酸化防止膜と、前記下方酸化防止膜上に形成された少なくとも一つの薄膜抵抗体と、前記薄膜抵抗体上に形成された上方酸化防止膜と、前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う第二絶縁膜と、前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う前記第二絶縁膜上に形成された第２配線層と、前記第２配線層を覆う第三絶縁膜とを備える。前記基板の一面に対する法線方向から視たとき、前記第１配線層は、前記薄膜抵抗体の端部と重複する。
　上記の半導体装置によれば、第１配線層を覆う第一絶縁膜のうちの薄膜抵抗体の側面に近い部分に第１配線層が配置されている。このため、当該部分に第１配線層が配置されていない場合と比較して、半導体装置の使用時等において、その部分からの水分の移動が無くなり、薄膜抵抗体の側面に水分が到達することを抑制できる。したがって、薄膜抵抗体の側面が酸化することを抑制でき、薄膜抵抗体の抵抗値が変動することを抑制できる。
　本開示の第二の態様において、一面を有する基板と、前記基板の一面の上方に形成された第１配線層と、前記第１配線層を覆う第一絶縁膜と、前記第一絶縁膜上に形成された下方酸化防止膜と、前記下方酸化防止膜上に形成された薄膜抵抗体と、前記薄膜抵抗体上に形成された上方酸化防止膜と、前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う第二絶縁膜と、前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う前記第二絶縁膜上に形成された第２配線層と、前記第２配線層を覆う第三絶縁膜と、を備え、前記基板の一面に対する法線方向から視たとき、前記第１配線層は、前記薄膜抵抗体の端部と重複する半導体装置の製造方法は、前記基板を用意し、前記基板上に前記第１配線層を構成する金属膜を成膜し、前記金属膜をパターニングして前記第１配線層を形成し、前記第１配線層を覆う前記第一絶縁膜を形成し、前記第１配線を覆う前記第一絶縁膜上に前記下方酸化防止膜を構成する第１酸化防止膜を成膜し、前記第１酸化防止膜上に前記薄膜抵抗体を構成する金属膜を成膜し、前記金属膜上に前記上方酸化防止膜を構成する第２酸化防止膜を成膜し、前記第１酸化防止膜、前記金属膜、前記第２酸化防止膜をパターニングすることにより、前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を形成し、前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う前記第二絶縁膜を成膜し、前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う前記第二絶縁膜上に前記第２配線層を構成する金属膜を成膜し、前記金属膜をパターニングして前記第２配線層を形成することを備える。前記第１配線層の形成、および前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜の形成では、前記基板の一面に対する法線方向から視たとき、前記第１配線層を前記薄膜抵抗体の端部と重複するように形成する。
　上記の半導体装置の製造方法によれば、第１配線層を形成する工程、および下方酸化防止膜、薄膜抵抗体、上方酸化防止膜を形成する工程では、基板の一面に対する法線方向から視たとき、第１配線層を薄膜抵抗体の端部と重複する部分を有するように形成している。このため、当該部分に第１配線層を形成しない場合と比較して、半導体装置を製造する際にその部分からの水分の移動が無くなり、薄膜抵抗体の側面に水分が到達することを抑制できる。したがって、薄膜抵抗体の側面が酸化することを抑制でき、抵抗値が変動することを抑制できる。
　また、この製造方法では、各工程において、パターニングする際のマスクの形状を変更するのみでよい。このため、製造工程を増加したり複雑化したりすることなく、薄膜抵抗体が酸化することを抑制できる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図１は、本開示の第１実施形態における半導体装置の断面図であり、 図２は、基板の一面に対する法線方向から視たときの薄膜抵抗体と第１配線層との位置関係を示す図であり、 図３は、基板の一面に対する法線方向から視たときの薄膜抵抗体と第２配線層との位置関係を示す図であり、 図４（ａ）から図４（ｄ）は、図１に示す半導体装置の製造工程を示す断面図であり、 図５（ａ）から図５（ｄ）は、図４（ｄ）に続く半導体装置の製造工程を示す断面図であり、 図６（ａ）から図６（ｃ）は、図５（ｄ）に続く半導体装置の製造工程を示す断面図であり、 図７（ａ）から図７（ｃ）は、図６（ｃ）に続く半導体装置の製造工程を示す断面図であり、 図８（ａ）から図８（ｂ）は、図７（ｃ）に続く半導体装置の製造工程を示す断面図であり、 図９（ａ）は、基板の一面に対する法線方向から視たときの薄膜抵抗体と第１配線層との位置関係を示す図であり、図９（ｂ）は、基板の一面に対する法線方向から視たときの薄膜抵抗体と第１配線層との位置関係を示す図であり、図９（ｃ）は、基板の一面に対する法線方向から視たときの薄膜抵抗体と第１配線層との位置関係を示す図であり、 図１０は、各種サンプルと抵抗値のばらつきとの関係を示す図であり、 図１１は、本開示の第２実施形態における半導体装置を基板の一面に対する法線方向から視たときの平面図であり、 図１２は、図１１中のXII－XII線に沿った断面図であり、 図１３は、図１１中のXIII－XIII線に沿った断面図であり、 図１４は、図１１中のXIV－XIV線に沿った断面図であり、 図１５（ａ）は、第１分圧抵抗を示す回路図であり、図１５（ｂ）は、第２分圧抵抗を示す回路図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　（第１実施形態）
　本開示の第１実施形態について図面を参照しつつ説明する。図１に示されるように、半導体装置は、シリコン基板等で構成される基板１０を有し、当該基板１０には図示しないダイオードやトランジスタ等の半導体素子が形成されている。そして、基板１０の一面１０ａ上には、酸化膜２０を介して内部に薄膜抵抗体６２を有する多層配線層３０が配置されている。
　具体的には、酸化膜２０上には、Ａｌ、Ａl－Ｃｕ合金、Ｃｕ、Ｗ、Ｔｉ、Ａｕ、Ｐｔ、等で構成される第１配線層４０が適宜パターニングされて配置されている。そして、この第１配線層４０を覆うように、ＴＥＯＳ等で構成された第１絶縁膜５０が配置されている。
　第１絶縁膜５０上には、所定領域に、下方酸化防止膜６１、薄膜抵抗体６２、上方酸化防止膜６３、第２絶縁膜６４が順に積層されている。つまり、薄膜抵抗体６２は、下方酸化防止膜６１と上方酸化防止膜６３とによって挟まれた状態で配置されている。本実施形態では、これら下方酸化防止膜６１、薄膜抵抗体６２、上方酸化防止膜６３、第２絶縁膜６４は、後述するように、順に成膜された後に一括してパターニングされるため、同じ平面形状とされている。
　なお、下方酸化防止膜６１および上方酸化防止膜６３は、水分の透過性が低い窒化膜で構成され、薄膜抵抗体６２はＣｒＳｉ等で構成され、第２絶縁膜６４は、ＴＥＯＳ等で構成されている。つまり、薄膜抵抗体６２は、下方（基板１０側）および上方（基板１０側と反対側）から水分が浸入することが防止されるように配置されている。
　そして、本実施形態では、図１および図２に示されるように、薄膜抵抗体６２は、基板１０の一面１０ａに対する法線方向から視たとき、端部が第１配線層４０と重複（交差）するように形成されている。言い換えると、第１配線層４０は、基板１０の一面１０ａに対する法線方向から視たとき、一部が薄膜抵抗体６２の端部と重複（交差）するように形成されている。
　本実施形態では、薄膜抵抗体６２は基板１０の一面１０ａの面方向における一方向（図２中紙面上下方向）に沿って形成されており、第１配線層４０は、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２における端部との重複部分が薄膜抵抗体６２の延設方向に沿った方向となるように形成されている。
　なお、本実施形態では、第１配線層４０は、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２の内縁部（例えば、中央部）とは重複しないように形成されている。また、図２は、断面図ではないが、理解をし易くするために、第１配線層４０にハッチングを施してある。
　そして、図１に示されるように、第１絶縁膜５０上には、下方酸化防止膜６１、薄膜抵抗体６２、上方酸化防止膜６３、第２絶縁膜６４を覆うように、ＴＥＯＳ等で構成された第３絶縁膜７０が配置されている。
　第３絶縁膜７０上には、Ａｌ等で構成される第２配線層８０が適宜パターニングされて配置されている。本実施形態では、第２配線層８０は、図１および図３に示されるように、基板１０の一面１０ａに対する法線方向から視たとき、第１配線層４０と同様に、一部が薄膜抵抗体６２の端部と重複（交差）するように形成されている。本実施形態では、第２配線層８０は、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２との重複部分が薄膜抵抗体６２の延設方向に沿った方向となるように形成されている。
　また、図１に示されるように、第１、第３絶縁膜５０、７０には、第１配線層４０の一部を露出させるビアホール９１ａが薄膜抵抗体６２を貫通しないように形成されている。そして、このビアホール９１ａには、第１配線層４０と第２配線層８０とを電気的に接続する接続ビア９１ｂが埋め込まれている。なお、第１配線層４０のうちの薄膜抵抗体６２の端部と重複する部分は、第２配線層８０と電気的に接続される部分と電気的に接続されていてもよいし、電気的に接続されていなくてもよい。
　さらに、上方酸化防止膜６３、第２絶縁膜６４、第３絶縁膜７０には、これらを貫通して薄膜抵抗体６２の上面（薄膜抵抗体６２のうちの基板１０側と反対側の面）を露出させるビアホール９２ａが形成されている。そして、このビアホール９２ａには、薄膜抵抗体６２と第２配線層８０とを電気的に接続する接続ビア９２ｂが埋め込まれている。
　また、第３絶縁膜７０上には、第２配線層８０を覆う酸化膜等で構成される保護膜１００が配置されている。なお、本実施形態では、保護膜１００が本開示の第２配線層を覆う絶縁膜に相当している。
　以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について説明する。
　まず、図４（ａ）に示されるように、ダイオードやトランジスタ等の半導体素子が形成された基板１０を用意し、基板１０の一面１０ａ上に酸化膜２０を形成する。そして、酸化膜２０上にＣＶＤ（Chemical Vapor Deposition)法やＰＶＤ（Physical Vapor Deposition）法等によって金属膜４０ａを成膜する。続いて、図４（ｂ）に示されるように、当該金属膜４０ａを所定のマスクを用いたフォトリソグラフィー等によってパターニングすることにより、上記第１配線層４０を形成する。
　次に、図４（ｃ）に示されるように、第１配線層４０が覆われるようにＴＥＯＳ等を成膜した後、熱処理を行って緻密化した第１絶縁膜５０を形成する。続いて、図４（ｄ）に示されるように、第１絶縁膜５０上に下方酸化防止膜６１を構成する窒化膜６１ａを成膜する。
　そして、図５（ａ）に示されるように、窒化膜６１ａ上に薄膜抵抗体６２を構成する金属膜６２ａを成膜した後、図５（ｂ）に示されるように、上方酸化防止膜６３を構成する窒化膜６３ａを成膜する。なお、本実施形態では、窒化膜６１ａが本開示の第１酸化防止膜に相当し、窒化膜６３ａが本開示の第２酸化防止膜に相当している。次に、図５（ｃ）に示されるように、窒化膜６３ａ上にＴＥＯＳ等を成膜した後、熱処理を行って緻密化した絶縁膜６４ａを形成する。
　続いて、図５（ｄ）に示されるように、窒化膜６１ａ、金属膜６２ａ、窒化膜６３ａ、絶縁膜６４ａを所定のマスクを用いたフォトリソグラフィー等によって一括してパターニングすることにより、上記下方酸化防止膜６１、薄膜抵抗体６２、上方酸化防止膜６３、第２絶縁膜６４を形成する。つまり、上記のように、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２の端部が第１配線層４０の一部と重複するように、薄膜抵抗体６２を形成する。すなわち、図４（ｂ）の工程および図５（ｄ）の工程を行う際には、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２の端部が第１配線層４０の一部と重複するように、第１配線層４０および薄膜抵抗体６２を形成する。
　次に、図６（ａ）に示されるように、下方酸化防止膜６１、薄膜抵抗体６２、上方酸化防止膜６３、第２絶縁膜６４が覆われるようにＴＥＯＳ等を成膜した後、熱処理を行って緻密化した第３絶縁膜７０を形成する。
　このとき、薄膜抵抗体６２は、側面が下方酸化防止膜６１および上方酸化防止膜６３から露出しており、第１絶縁膜５０中に含まれる水分が移動することによって酸化する可能性がある。しかしながら、本実施形態では、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２の端部と第１配線層４０とが重複している。つまり、第１絶縁膜５０のうちの薄膜抵抗体６２の側面に近い部分に第１配線層４０が配置されている。このため、当該部分に第１配線層４０が配置されていない場合と比較して、その部分からの水分の移動が無くなり、薄膜抵抗体６２の側面に水分が到達することを抑制でき、薄膜抵抗体６２の側面が酸化することを抑制できる。
　次に、図６（ｂ）に示されるように、第１、第３絶縁膜５０、７０を貫通して第１配線層４０の一部を露出させるビアホール９１ａを形成する。
　続いて、図６（ｃ）に示されるように、ビアホール９１ａが埋め込まれるように金属膜９０ａを成膜して接続ビア９１ｂを形成する。なお、図６（ｃ）の工程は、高温環境下で行われるため、図６（ａ）の工程と同様に、第１絶縁膜５０内の水分が移動する可能性があるが、上記のように第１配線層４０によって薄膜抵抗体６２が酸化することが抑制される。
　次に、図７（ａ）に示されるように、エッチバック等によって第３絶縁膜７０上の金属膜９０ａを除去する。続いて、図７（ｂ）に示されるように、上方酸化防止膜６３および第２、第３絶縁膜６４、７０を貫通して薄膜抵抗体６２の上面を露出させるビアホール９２ａを形成する。
　そして、図７（ｃ）に示されるように、ビアホール９２ａが埋め込まれるように金属膜９０ｂを成膜して接続ビア９２ｂを形成する。なお、図７（ｃ）の工程は、高温環境下で行われるため、図６（ａ）の工程と同様に、第１絶縁膜５０内の水分が移動する可能性があるが、上記のように第１配線層４０によって薄膜抵抗体６２が酸化することが抑制される。
　続いて、図８（ａ）に示されるように、第３絶縁膜７０上の金属膜９０ｂを所定のマスクを用いたフォトリソグラフィー等によってパターニングして上記形状の第２配線層８０を形成する。つまり、図５（ｄ）の工程および図８（ａ）の工程では、薄膜抵抗体６２の端部が第２配線層８０の一部と重複するように、薄膜抵抗体６２および第２配線層８０を形成する。その後、図８（ｂ）に示されるように、第２配線層８０が覆われるように、ＨＤＰ（High Density Plasma）法等で保護膜１００を形成する。
　このとき、薄膜抵抗体６２は、図６（ａ）の工程と同様に、保護膜１００中に含まれる水分が移動することによって酸化する可能性がある。しかしながら、本実施形態では、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２の端部と第２配線層８０とが重複している。つまり、保護膜１００のうちの薄膜抵抗体６２の側面に近い部分に第２配線層８０が配置されている。このため、当該部分に第２配線層８０が配置されていない場合と比較して、その部分からの水分の移動が無くなり、薄膜抵抗体６２の側面に水分が到達することを抑制でき、薄膜抵抗体６２の側面が酸化することを抑制できる。以上のようにして図１に示す半導体装置が製造される。なお、この工程では、第１絶縁膜５０内の水分も移動する可能性があるが、上記のように当該水分に対しては、第１配線層４０によって薄膜抵抗体６２の酸化が抑制されている。
　以上説明したように、本実施形態では、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２の端部と第１配線層４０の一部とが重複（交差）している。つまり、第１絶縁膜５０のうちの薄膜抵抗体６２の側面に近い部分に第１配線層４０が配置されている。このため、当該部分に第１配線層４０が配置されていない場合と比較して、第３絶縁膜７０を形成する際、金属膜９０ａ、９０ｂを形成する際、保護膜１００を形成する際、半導体装置の使用時等において、その部分からの水分の移動が無くなり、薄膜抵抗体６２の側面に水分が到達することを抑制でき、薄膜抵抗体６２の側面が酸化することを抑制できる。したがって、薄膜抵抗体６２の抵抗値が変動することを抑制できる。
　ここで、本発明者らが行った実験結果について図９（ａ）から図９（ｃ）および図１０を参照して説明する。図１０は、６．７ｋΩの抵抗値を有するように薄膜抵抗体６２を形成した際の抵抗値のばらつき（３σ）を示す図である。
　なお、図１０中のサンプルＡの抵抗値のばらつきとは、図９（ａ）のように薄膜抵抗体６２と第１配線層４０とを形成した際のばらつきを示している。つまり、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２が矩形状とされている共に、当該薄膜抵抗体６２の長手方向（図９中紙面上下方向）の両端部が第１配線層４０から露出する形状とされている半導体装置における薄膜抵抗体６２の抵抗値のばらつきを示している。
　また、図１０中のサンプルＢの抵抗値のばらつきは、図９（ｂ）のように薄膜抵抗体６２と第１配線層４０とを形成した際のばらつきを示している。つまり、基板の一面１０ａに対する法線方向から視たとき、図９（ａ）のものに対し、薄膜抵抗体６２の延設方向において第１配線層４０を複数に分断した半導体装置における薄膜抵抗体６２の抵抗値のばらつきを示している。
　図１０中のサンプルＣは、図９（ｃ）のように薄膜抵抗体６２と第１配線層４０とを形成した際のばらつきを示している。つまり、基板の一面１０ａに対する法線方向から視たとき、図９（ｂ）のものに対し、薄膜抵抗体６２の内縁部と対向する部分を除去した半導体装置における薄膜抵抗体６２の抵抗値のばらつきを示している。すなわち、基板１０の一面１０ａに対する法線方向から視たとき、図２に示すものに対し、第１配線層４０を薄膜抵抗体６２の延設方向において第１配線層４０を複数に分断した半導体装置における薄膜抵抗体６２の抵抗値のばらつきを示している。
　つまり、図１０におけるサンプルＡ～Ｃでは、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２の端部と第１配線層４０との重複率は、サンプルＡが最も大きく、サンプルＢおよびサンプルＣは等しくされている。なお、図９（ａ）から図９（ｃ）は、断面図ではないが、理解をし易くするために第１配線層４０にハッチングを施してある。
　また、図１０中のサンプルＤは、薄膜抵抗体６２の端部と重複するように第１配線層４０を形成しなかった際の抵抗値のばらつきを示している。
　図１０に示されるように、サンプルＡ～Ｃでは、サンプルＤよりも抵抗値のばらつきが小さくなっていることが確認される。つまり、薄膜抵抗体６２の端部と重複するように第１配線層４０を形成することにより、薄膜抵抗体６２の側面が酸化し難く、抵抗値のばらつきが小さくなっていることが確認される。
　さらに、サンプルＡ～Ｃでは、抵抗値のばらつきは、薄膜抵抗体６２の端部と第１配線層４０との重複率が最も高いサンプルＡが最も小さく、薄膜抵抗体６２の端部と第１配線層４０との重複率が互いに等しくされているサンプルＢおよびサンプルＣは等しくなることが確認される。つまり、サンプルＡ～Ｃに基づき、抵抗値のばらつきは、薄膜抵抗体６２の端部と第１配線層４０との重複率が高いほど小さくなることが確認される。また、サンプルＢおよびＣより、薄膜抵抗体６２の端部と第１配線層４０との重複率が等しければ、第１配線層４０の形状を変更したとしても抵抗値のばらつきが等しくなることが確認される。
　また、本実施形態では、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２の端部と第２配線層８０の一部とが重複している。つまり、保護膜１００のうちの薄膜抵抗体６２の側面に近い部分に第２配線層８０が配置されている。このため、当該部分に第２配線層８０が配置されていない場合と比較して、保護膜１００を形成する際、半導体装置の使用時等において、その部分からの水分の移動が無くなり、薄膜抵抗体６２の側面に水分が到達することを抑制でき、薄膜抵抗体６２の側面が酸化することを抑制できる。つまり、薄膜抵抗体６２の抵抗値が変動することをさらに抑制できる。
　そして、上記半導体装置は、第１配線層４０、薄膜抵抗体６２、第２配線層８０をパターニングする際のマスクの形状を変更するのみで製造できる。つまり、製造工程を増加したり複雑化したりすることなく、薄膜抵抗体６２が酸化することを抑制できる。
　さらに、本実施形態では、基板１０の一面１０ａに対する法線方向から視たとき、薄膜抵抗体６２の中央部は第１配線層４０および第２配線層８０と重複しないようにしている。このため、薄膜抵抗体６２の中央部と対向する部分に別の配線層を形成することもでき、レイアウトの自由度を向上させることができる。また、薄膜抵抗体６２の中央部が第１配線層４０および第２配線層８０と重複していないため、例えば、基板１０の一面１０ａ側からレーザを照射するレーザトリミングをすることによって薄膜抵抗体６２の抵抗値調整を容易に行うことができる。そして、薄膜抵抗体６２の中央部が第１配線層４０および第２配線層８０と重複していないため、薄膜抵抗体６２、第１配線層４０、第２配線層８０の電位干渉が相互に発生することを抑制できる。また、薄膜抵抗体６２と第１配線層４０との間、および薄膜抵抗体６２と第２配線層８０との間に寄生容量が発生することも抑制できる。
　（第２実施形態）
　本開示の第２実施形態について説明する。本実施形態は、第１実施形態に対して複数の薄膜抵抗体６２を形成すると共に、複数の薄膜抵抗体６２を用いてペア抵抗を構成したものである。本実施形態のその他の部分に関しては第１実施形態と同様であるため、ここでは説明を省略する。
　図１１は、本実施形態における半導体装置の平面図であり、第１、第２配線層４０、８０と薄膜抵抗体１１１～１１８との位置関係を示している。なお、図１１は断面図ではないが、理解をし易くするために、第１、第２配線層４０、８０にハッチングを施してあり、保護膜１００等は省略して示してある。
　本実施形態では、図１１に示されるように、基板１０の面方向に対する第１方向（図１１中紙面左右方向）に沿って第１～第８薄膜抵抗体１１１～１１８が順に形成されている。これら第１～第８薄膜抵抗体１１１～１１８は、第１方向と直交する第２方向（図１０中紙面上下方向）に沿って長手方向を有する矩形状であって、互いに同じ形状（大きさ）とされている。
　また、図１２および図１３に示されるように、第１～第８薄膜抵抗体１１１～１１８の下方には、それぞれ第１～第８下方酸化防止膜１２１～１２８が配置されている。第１～第８薄膜抵抗体１１１～１１８の上方には、それぞれ第１～第８上方酸化防止膜１３１～１３８、絶縁膜１４１～１４８が順に配置されている。
　そして、図１３に示されるように、第７薄膜抵抗体１１７は、第２方向における両端部において、接続ビア９２ｂを介して第２配線層８０と電気的に接続されている。なお、特に図示しないが、第１～第６、第８薄膜抵抗体１１１～１１６、１１８も、それぞれ第２方向における両端部において、接続ビア９２ｂを介して第２配線層８０と電気的に接続されている。
　ここで、本実施形態では、図１１、図１５（ａ）および図１５（ｂ）に示されるように、第１～第８薄膜抵抗体１１１～１１８のうちの第２～第７薄膜抵抗体１１２～１１７は、５：１の抵抗値比率となる第１、第２分圧抵抗Ｒ１、Ｒ２を構成するペア抵抗として用いられる。また、第１、第８薄膜抵抗体１１１、１１８は、通常の配線抵抗として用いられる。なお、ここでのペア抵抗とは、オペアンプ等に接続されて用いられ、所定電圧を分圧（分割）する一組の分圧抵抗のことである。
　本実施形態のペア抵抗について具体的に説明すると、第１分圧抵抗Ｒ１は、第２薄膜抵抗体１１２が第２配線層８０のうちの引き出し配線層８１と接続されて構成されている。また、第２分圧抵抗Ｒ２は、第３～第７薄膜抵抗体１１３～１１７が第２配線層８０のうちの引き出し配線層８２と並列に接続されて構成されている。これにより、本実施形態では、５：１の抵抗値比率となる第１、第２分圧抵抗Ｒ１、Ｒ２が構成されている。なお、第１、第８薄膜抵抗体１１１、１１８は、第２配線層８０のうちの引き出し配線層８３と接続されて通常の配線抵抗を構成している。
　さらに、本実施形態では、図１１および図１２に示されるように、基板１０の一面１０ａに対する法線方向から視たとき、第１配線層４０は、第１～第８薄膜抵抗体１１１～１１８の端部とそれぞれ重複するように形成されている。具体的には、基板１０の一面１０ａに対する法線方向から視たとき、第１配線層４０は、第２～第７薄膜抵抗体１１２～１１７の端部との重複率（交差率）が互いに等しくなるように形成されている。つまり、第１配線層４０は、ペア抵抗を構成する薄膜抵抗体１１２～１１７との重複率（交差率）が互いに等しくなるように形成されている。
　同様に、基板１０の一面１０ａに対する法線方向から視たとき、第２配線層８０は、ペア抵抗を構成する薄膜抵抗体１１２～１１７との重複率（交差率）が互いに等しくなるように形成されている。
　なお、上記第１実施形態と同様に、第１配線層４０の一部は、図１４に示されるように、接続ビア９１ｂを介して第２配線層８０と電気的に接続されている。
　以上説明したように、本実施形態では、第２～第７薄膜抵抗体１１１～１１７を用いてペア抵抗が構成されている。そして、第２～第７薄膜抵抗体１１２～１１７の端部と第１配線層４０との重複率は、互いに等しくされている。また、第２～第７薄膜抵抗体１１１～１１７の端部と第２配線層８０との重複率は、互いに等しくされている。このため、第２～第７薄膜抵抗体１１２～１１７が酸化する場合には、それぞれ同じように酸化して抵抗値が変動する。したがって、ペア抵抗の抵抗値比率が変動することを抑制できる。
　また、第１～第８薄膜抵抗体１１１～１１８が基板１０の第１方向に沿って順に配置されており、第１方向における両端部に位置する第１、第８薄膜抵抗体１１１、１１８の内側の第２～第７薄膜抵抗体１１２～１１７を用いてペア抵抗が構成されている。このため、ペア抵抗の抵抗値比率が所望の値から変動することを抑制できる。すなわち、第１～第８薄膜抵抗体１１１～１１８は、上記のようにフォトリソグラフィー等によってパターニングされることで形成されるが、フォトリソグラフィーではハレーション効果によって配線密度が疎な部分と密な部分とで薄膜抵抗体の線幅出来映えが変わり、エッチングではマイクロローディング効果によって配線密度が疎な部分と密な部分とでエッチング速度が異なる。このため、配線密度が疎な部分と密な部分とで加工精度が異なる可能性がある。つまり、第１、第８薄膜抵抗体１１１、１１８と、第２～第７薄膜抵抗体１１２～１１７とでは、同じ抵抗値となるように形成したとしても抵抗値が異なる可能性がある。したがって、第２～第７薄膜抵抗体１１２～１１７にてペア抵抗を構成することにより、高精度なペア抵抗を構成することができる。
　なお、このような半導体装置は、上記第１実施形態と同様の製造方法で製造され、各パターニング工程等の形状を適宜変更することによって製造される。
　（他の実施形態）
　例えば、上記各実施形態では、多層配線層３０内に第１、第２配線層４０、８０が配置されている例を説明したが、多層配線層３０内にさらに複数の配線層が配置されていてもよい。
　また、上記各実施形態において、基板１０の一面１０ａに対する法線方向から視たとき、第２配線層８０は薄膜抵抗体６２の端部と重複する部分を有していなくてもよい。
　さらに、上記各実施形態において、第１絶縁膜５０上において、薄膜抵抗体６２の側面の近傍に配線層を配置するようにしてもよい。これによれば、第３絶縁膜７０を形成する際、金属膜９０ａ、９０ｂを形成する際、保護膜１００を形成する際、半導体装置の使用時等において、配線層が配置されている部分からの水分の移動が無くなり、薄膜抵抗体６２の側面が酸化することをさらに抑制できる。
　また、上記各実施形態において、薄膜抵抗体６２は、矩形状でなく、円形状や楕円形状であってもよい。
　さらに、上記各実施形態において、基板１０の一面１０ａに対する法線方向から視たとき、第１配線層４０と薄膜抵抗体６２との重複部分は、薄膜抵抗体６２の中心を通って延設方向に延びる中心線に対して、対称でなくてもよい。同様に、特に図示しないが、第２配線層８０の形状も適宜変更可能である。
　また、上記第２実施形態では、基板１０の一面１０ａに対する法線方向から視たとき、第２～第７薄膜抵抗体１１２～１１７の端部と第１配線層４０との重複率（交差率）が互いに等しくなるように形成されていれば、第１配線層４０の形状は適宜変更である。つまり、図１１では、基板１０の一面１０ａに対する法線方向から視たときの薄膜抵抗体６２と重複する第１配線層４０の形状を等しくしているが、薄膜抵抗体６２の端部と第１配線層４０との重複率が等しければ、第１配線層４０の設計は自由に変更可能である（図９（ａ）から図９（ｃ）、図１０参照）。
　そして、上記各実施形態において、基板１０の一面１０ａに対する法線方向から視たとき、第１配線層４０は、薄膜抵抗体６２の端部の全体と重複（交差）するように枠状に形成されていてもよい。これによれば、さらに薄膜抵抗体６２が酸化することを抑制でき、さらに薄膜抵抗体６２の抵抗値が変動することを抑制できる。同様に、基板１０の一面１０ａに対する法線方向から視たとき、第２配線層８０は、薄膜抵抗体６２の端部の全体と重複（交差）するように枠状に形成されていてもよい。
　また、上記第２実施形態において、第３～第７薄膜抵抗体１１３～１１７を直列に接続し、第２薄膜抵抗体１１２と、第３～第７薄膜抵抗体１１７によってペア抵抗を構成するようにしてもよい。
　さらに、上記第２実施形態において、第１、第８薄膜抵抗体１１１、１１８を含むようにペア抵抗を構成してもよい。
　また、上記第２実施形態において、ペア抵抗を構成する第２～第８薄膜抵抗体１１２～１１７と第１配線層４０との重複率が互いに異なっていてもよいし、第２～第７薄膜抵抗体１１２～１１７と第２配線層８０との重複率が互いに異なっていてもよい。このような半導体装置としても、上記第１実施形態と同様に、基板１０の一面１０ａに対する法線方向から視たとき、第２～第７薄膜抵抗体１１２～１１７の端部と第１配線層４０とが重複しているため、抵抗値が変動することを抑制でき、ペア抵抗の抵抗値比率が変動することを抑制できる。
　そして、上記第２実施形態において、ペア抵抗は、２つの分圧抵抗で構成されるものではなく、３つ以上の分圧抵抗で構成されるものであってもよい。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (6)

  1. 　一面（１０ａ）を有する基板（１０）と、
    　前記基板の一面の上方に形成された第１配線層（４０）と、
    　前記第１配線層を覆う第一絶縁膜（５０）と、
    　前記第一絶縁膜上に形成された下方酸化防止膜（６１、１２１～１２８）と、
    　前記下方酸化防止膜上に形成された少なくとも一つの薄膜抵抗体（６２、１１１～１１８）と、
    　前記薄膜抵抗体上に形成された上方酸化防止膜（６３、１３１～１３８）と、
    　前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う第二絶縁膜（７０）と、
    　前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う前記第二絶縁膜上に形成された第２配線層（８０）と、
    　前記第２配線層を覆う第三絶縁膜（１００）と、を備え、
    　前記基板の一面に対する法線方向から視たとき、前記第１配線層は、前記薄膜抵抗体の端部と重複する半導体装置。
  2. 　前記基板の一面に対する法線方向から視たとき、前記第２配線層は、前記薄膜抵抗体の端部と重複する請求項１に記載の半導体装置。
  3. 　前記少なくとも一つの薄膜抵抗体（１１１～１１８）は、複数の薄膜抵抗体（１１１～１１８）を有しており、所定電圧を分圧するペア抵抗を構成している請求項１または２に記載の半導体装置。
  4. 　前記基板の一面に対する法線方向から視たとき、前記ペア抵抗を構成する前記薄膜抵抗体と前記第１配線層との重複率が互いに等しくされている請求項３に記載の半導体装置。
  5. 　複数の前記薄膜抵抗体は、前記基板の面方向における一方向に沿って順に配置されており、
    　前記ペア抵抗は、複数の前記薄膜抵抗体のうちの前記一方向における両端部に位置する前記薄膜抵抗体の内側に位置する前記薄膜抵抗体を用いて構成されている請求項３または４に記載の半導体装置。
  6. 　一面（１０ａ）を有する基板（１０）と、
    　前記基板の一面の上方に形成された第１配線層（４０）と、
    　前記第１配線層を覆う第一絶縁膜（５０）と、
    　前記第一絶縁膜上に形成された下方酸化防止膜（６１、１２１～１２８）と、
    　前記下方酸化防止膜上に形成された薄膜抵抗体（６２、１１１～１１８）と、
    　前記薄膜抵抗体上に形成された上方酸化防止膜（６３、１３１～１３８）と、
    　前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う第二絶縁膜（７０）と、
    　前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う前記第二絶縁膜上に形成された第２配線層（８０）と、
    　前記第２配線層を覆う第三絶縁膜（１００）と、を備え、
    　前記基板の一面に対する法線方向から視たとき、前記第１配線層は、前記薄膜抵抗体の端部と重複する半導体装置の製造方法において、
    　前記基板を用意し、
    　前記基板上に前記第１配線層を構成する金属膜（４０ａ）を成膜し、
    　前記金属膜をパターニングして前記第１配線層を形成し、
    　前記第１配線層を覆う前記第一絶縁膜を形成し、
    　前記第１配線を覆う前記第一絶縁膜上に前記下方酸化防止膜を構成する第１酸化防止膜（６１ａ）を成膜し、
    　前記第１酸化防止膜上に前記薄膜抵抗体を構成する金属膜（６２ａ）を成膜し、
    　前記金属膜上に前記上方酸化防止膜を構成する第２酸化防止膜（６３ａ）を成膜し、
    　前記第１酸化防止膜、前記金属膜、前記第２酸化防止膜をパターニングすることにより、前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を形成し、
    　前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う前記第二絶縁膜を成膜し、
    　前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜を覆う前記第二絶縁膜上に前記第２配線層を構成する金属膜（８０ａ）を成膜し、
    　前記金属膜をパターニングして前記第２配線層を形成することを備え、
    　前記第１配線層の形成、および前記下方酸化防止膜、前記薄膜抵抗体、前記上方酸化防止膜の形成では、前記基板の一面に対する法線方向から視たとき、前記第１配線層を前記薄膜抵抗体の端部と重複するように形成する半導体装置の製造方法。
     
     
PCT/JP2015/005036 2014-10-07 2015-10-02 半導体装置およびその製造方法 WO2016056212A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/502,244 US10854543B2 (en) 2014-10-07 2015-10-02 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014206425 2014-10-07
JP2014-206425 2014-10-07
JP2015176741A JP6519417B2 (ja) 2014-10-07 2015-09-08 半導体装置およびその製造方法
JP2015-176741 2015-09-08

Publications (1)

Publication Number Publication Date
WO2016056212A1 true WO2016056212A1 (ja) 2016-04-14

Family

ID=55652848

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/005036 WO2016056212A1 (ja) 2014-10-07 2015-10-02 半導体装置およびその製造方法

Country Status (1)

Country Link
WO (1) WO2016056212A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316164A (ja) * 1988-11-22 1991-01-24 Seiko Epson Corp 半導体装置
JPH11145388A (ja) * 1997-11-11 1999-05-28 Nec Corp 半導体装置とその抵抗配置方法
JP2003243522A (ja) * 2002-02-20 2003-08-29 Mitsubishi Electric Corp 抵抗素子を使用した半導体装置
JP2009302082A (ja) * 2008-06-10 2009-12-24 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316164A (ja) * 1988-11-22 1991-01-24 Seiko Epson Corp 半導体装置
JPH11145388A (ja) * 1997-11-11 1999-05-28 Nec Corp 半導体装置とその抵抗配置方法
JP2003243522A (ja) * 2002-02-20 2003-08-29 Mitsubishi Electric Corp 抵抗素子を使用した半導体装置
JP2009302082A (ja) * 2008-06-10 2009-12-24 Hitachi Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP5345521B2 (ja) 二層パッシベーションを有するトランジスタ及び方法
TWI566362B (zh) 半導體裝置及半導體裝置之製造方法
US9240439B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR101669382B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
TW200849479A (en) Semiconductor device and method of manufacturing the same
TWI235478B (en) Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same
JP6519417B2 (ja) 半導体装置およびその製造方法
TW201919147A (zh) 形成整合於積體電路裝置中之薄膜電阻器之系統及方法
JP6724768B2 (ja) 半導体装置およびその製造方法
JP6378115B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2010283310A (ja) 半導体装置およびその製造方法
JP2010027874A (ja) 半導体装置とその製造方法
WO2016056212A1 (ja) 半導体装置およびその製造方法
JP2011040497A (ja) 電子デバイスおよびその製造方法
JP6267987B2 (ja) 半導体装置
US20220123100A1 (en) Semiconductor device and method of manufacturing the same
US20180261664A1 (en) Method and structure for dual sheet resistance trimmable thin film resistors
US9299657B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2009054841A (ja) 半導体装置およびその製造方法
JP2011061005A (ja) 電子デバイス
JP2008198749A (ja) 半導体装置
JP6101162B2 (ja) 半導体装置
TW201836030A (zh) 半導體裝置
JP2008235749A (ja) 半導体装置
JP2005303051A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15848851

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15502244

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15848851

Country of ref document: EP

Kind code of ref document: A1