KR101286239B1 - 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법 - Google Patents

산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법 Download PDF

Info

Publication number
KR101286239B1
KR101286239B1 KR1020070085455A KR20070085455A KR101286239B1 KR 101286239 B1 KR101286239 B1 KR 101286239B1 KR 1020070085455 A KR1020070085455 A KR 1020070085455A KR 20070085455 A KR20070085455 A KR 20070085455A KR 101286239 B1 KR101286239 B1 KR 101286239B1
Authority
KR
South Korea
Prior art keywords
pattern
film
metal
oxygen
capture
Prior art date
Application number
KR1020070085455A
Other languages
English (en)
Other versions
KR20090020846A (ko
Inventor
마영태
박인선
강동조
임현석
김도형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070085455A priority Critical patent/KR101286239B1/ko
Priority to US12/195,315 priority patent/US8232638B2/en
Publication of KR20090020846A publication Critical patent/KR20090020846A/ko
Application granted granted Critical
Publication of KR101286239B1 publication Critical patent/KR101286239B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Abstract

산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그 제조 방법이 제공된다. 상기 반도체 소자의 배선 구조는 반도체 기판 상에 형성된 하부 층간절연막을 구비한다. 상기 하부 층간절연막 상에 차례로 적층되는 배치되는 금속막 패턴과 캐핑막 패턴이 제공된다. 상기 캐핑막 패턴 상에 배치되며, 도전성 산소 포획(trap) 패턴을 구비하는 산소 포획 패턴이 제공된다. 아울러, 상기 반도체 소자의 배선 구조의 제조 방법도 제공된다.
금속 배선, 산소 포획, 콘택 저항

Description

산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그 제조 방법{Structure of interconnection having a oxygen trap pattern in semiconductor device and method of fabricating the same}
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 소자는 트랜지스터들, 저항체들 및 커패시터들과 같은 개별소자들(descrete devices)로 구성되는 집적회로를 포함한다. 상기 개별소자들은 층간절연막 내에 제공되는 배선들(interconnection)을 통하여 서로 전기적으로 연결될 수 있다. 상기 반도체 소자가 고집적화됨에 따라 상기 배선들의 사이즈 또한 축소되어지고 있는 추세이다. 이러한 경향에 따라 상기 배선들에 대하여 여러 가지 특성이 요구되어지고 있다. 이러한 특성들 중 하나로서 상기 배선들은 높은 전도성을 갖고 있어야 한다. 이는 상기 배선들이 높은 저항을 가짐으로 인하여 신호 지연을 야기시키는 것을 방지하기 위함이다. 이에 따라, 최근 상기 배선들의 재료로서 금속막, 예를 들어, 알루미늄막 또는 텅스텐막이 사용되고 있다.
도 1a 내지 도 1c는 종래의 배선 구조를 형성하는 방법을 설명하기 위한 공 정 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상에 하부 층간절연막(12)을 형성할 수 있다. 상기 하부 층간절연막(12) 상에 하부 금속막 및 캐핑막을 차례로 적층할 수 있다. 상기 하부 금속막은 알루미늄막 또는 알루미늄 합금막으로 형성될 수 있다. 아울러, 상기 캐핑막은 타이타늄 질화막으로 형성될 수 있다. 이어서, 상기 캐핑막 및 상기 하부 금속막을 연속적으로 패터닝하여 하부 금속막 패턴(22) 및 캐핑막 패턴(24)을 형성할 수 있다. 그 결과, 차례로 적층된 상기 하부 금속막 패턴(22) 및 상기 캐핑막 패턴(24)을 구비하는 하부 금속 배선(20)이 형성될 수 있다.
다음으로, 상기 하부 금속 배선(20)을 갖는 반도체 기판(10)의 전면 상에 상부 층간절연막(26)을 형성할 수 있다. 상기 상부 층간절연막(26)의 소정 영역을 노출시키는 개구부를 갖는 포토레지스트 패턴(28)을 형성할 수 있다. 상기 포토레지스트 패턴(28)을 식각 마스크로 사용하여 상기 상부 층간절연막(26)을 식각하여 상기 캐핑막 패턴(24)을 노출시키는 비아 콘택홀(30)을 형성할 수 있다.
도 1b를 참조하면, 상기 포토레지스트 패턴(28)을 제거한다. 상기 포토레지스트 패턴(28)은 애슁(ashing) 공정을 사용하여 제거될 수 있다. 상기 애슁 공정은 플라즈마를 사용함과 아울러서 상기 포토레지스트 패턴(28)을 제거하기 위해 산소 가스(32) 또는 오존 가스를 제공하여 수행될 수 있다. 이 경우에, 상기 산소 가스(32)가 노출된 캐핑막 패턴(24)으로 침투된다. 한편, 상기 캐핑막 패턴(24)이 타이타늄 질화막으로 형성된 경우에 상기 타이타늄 질화막(24)은 종형 결정립(grain)으로 구성될 수 있다. 이에 따라, 상기 침투된 산소는 상기 타이타늄 질화막(24)의 결정립 경계를 따라 상기 타이타늄 질화막(24)과 상기 하부 금속막 패턴(22) 사이의 계면으로 침투될 수 있다. 상기 산소(32)는 상기 계면의 양측에 형성된 막들로 확산되어 상기 계면에서 알루미늄 타이타늄 산질화막(AlTiON)과 같은 계면 산화막(34)이 형성된다. 상기 계면 산화막(34)은 4원계 산화막으로서 통상적으로 높은 비저항을 갖는 것으로 알려져 있다.
도 1c를 참조하면, 상기 비아 콘택홀(30)을 갖는 반도체 기판(10) 상에 상부 금속막을 형성할 수 있다. 이 경우에, 상기 상부 금속막은 상기 비아 콘택홀(30)을 채워 상기 하부 금속 배선(20)과 전기적으로 접속되는 콘택 플러그(36)가 형성될 수 있다. 이어서, 상기 상부 층간절연막(26) 상의 상부 금속막을 패터닝하여 상부 금속 배선(38)을 형성할 수 있다.
종래 기술에 따르면, 상기 계면 산화막(34)으로 인하여 상기 콘택 플러그(36)와 상기 하부 금속 배선(20) 사이의 콘택 저항이 증가된다. 이에 따라, 상기 상부 금속 배선(38)에서 상기 하부 금속 배선(20)으로 흐르는 전류는 상기 계면 산화막(34)으로 인하여 방해받는다. 더욱이, 후속 열처리 공정에서 상기 타이타늄 질화막(24) 내에 잔류된 산소가 상기 계면으로 확산되어 상기 계면 산화막(34)은 더 두껍게 형성될 수 있다. 이 경우에, 상기 계면 산화막(34)이 높은 저항을 가짐으로 인하여 상기 상, 하부 금속 배선들(38, 20) 사이에 전류가 차단되거나 상기 하부 금속 배선(20) 자체의 저항 역시 증가될 수 있다. 결론적으로, 상기 반도체 소자의 신뢰성을 현격히 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는 콘택 저항을 감소시켜 반도체 소자의 신뢰성을 향상시키는데 기여하는 반도체 소자의 배선 구조를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 콘택 저항을 감소시켜 반도체 소자의 신뢰성을 향상시키는데 기여하는 반도체 소자의 배선 구조의 제조 방법을 제공함에 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일 양태에 따르면, 반도체 소자의 배선 구조가 제공된다. 상기 반도체 소자의 배선 구조는 반도체 기판 상에 형성된 하부 층간절연막을 구비한다. 상기 하부 층간절연막 상에 차례로 적층되는 배치되는 금속막 패턴과 캐핑막 패턴이 제공된다. 상기 캐핑막 패턴 상에 배치되며, 도전성 산소 포획(trap) 패턴을 구비하는 산소 포획 패턴이 제공된다.
본 발명의 몇몇 실시예에서, 상기 도전성 산소 포획 패턴은 산소와 반응하여 산소를 포획 가능한 금속막을 포함할 수 있다. 상기 도전성 산화 포획 패턴은 타이타늄막, 바나듐막, 크롬막, 코발트막, 니켈막, 하프늄막, 텅스텐막, 이리듐막, 플래티늄막, 탄탈륨막 및 주석막으로 이루어진 일군 중에서 선택된 하나를 포함할 수 있다. 상기 산소 포획 패턴은 상기 도전성 산소 포획 패턴 상에 배치되는 포획 질화막 패턴을 포함할 수 있다. 이 경우에, 상기 도전성 산소 포획 패턴 및 상기 포획 질화막 패턴은 적어도 1회 이상 번갈아가면서 반복적으로(alternatively and repeatedly) 적층되고, 상기 포획 질화막 패턴은 상기 도전성 산소 포획 패턴에 함유된 금속과 동일한 금속을 함유할 수 있다.
다른 실시예들에서, 상기 캐핑막 패턴은 캐핑 질화막 패턴을 포함하되, 상기 캐핑 질화막 패턴은 타이타늄 질화막, 탄탈륨 질화막, 텅스텐 질화막 및 타이타늄 실리콘 질화막으로 이루어진 일군 중에서 선택된 하나일 수 있다. 상기 캐핑막 패턴은 상기 금속막 패턴과 캐핑 질화막 패턴 사이에 개재되는 버퍼 금속 패턴을 더 포함할 수 있다. 상기 버퍼 금속 패턴은 상기 캐핑 질화막 패턴에 함유된 금속과 실질적으로 동일한 금속을 함유할 수 있다.
또 다른 실시예들에서, 상기 금속막 패턴은 알루미늄막, 알루미늄 합금막, 텅스텐막 또는 텅스텐 합금막일 수 있다.
또 다른 실시예들에서, 상기 하부 층간절연막 및 상기 산소 포획 패턴을 갖는 반도체 기판 상에 배치되는 상부 층간절연막이 제공될 수 있다. 상기 상부 층간절연막을 관통하는 비아 콘택홀을 통하여 상기 금속막 패턴과 전기적으로 연결되는 콘택 플러그가 제공될 수 있다. 상기 도전성 산소 포획 패턴은 상기 비아 콘택홀을 형성하는 동안에 금속 산화막으로 변환될 수 있다. 상기 비아 콘택홀은 상기 산소 포획 패턴의 상부면을 노출시킬 수 있다. 또는, 상기 비아 콘택홀은 상기 캐핑막 패턴의 상부면을 노출시킬 수 있다. 아울러, 상기 비아 콘택홀의 측벽들 및 하부면을 따라 제공되는 장벽 금속막 패턴이 제공될 수 있다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 양태에 따르면, 반도체 소자의 배선 구조의 제조 방법이 제공된다. 상기 반도체 소자의 배선 구조의 제조 방 법은 반도체 기판 상에 하부 층간절연막을 형성하는 것을 구비한다. 상기 하부 층간절연막 상에 차례로 적층되는 금속막 패턴, 캐핑막 패턴 및 산소 포획 패턴을 형성한다. 이 경우에, 상기 산소 포획 패턴은 도전성 산소 포획 패턴을 구비하도록 형성된다.
본 발명의 몇몇 실시예에서, 상기 하부 층간절연막 및 상기 산소 포획 패턴을 갖는 반도체 기판 상에 상부 층간절연막을 형성할 수 있다. 상기 상부 층간절연막 상에 소정 영역을 노출시키는 개구부를 갖는 포토레지스트 패턴을 형성할 수 있다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 상부 층간절연막을 식각하여 상기 상부 층간절연막을 관통하는 제1 비아 콘택홀을 형성할 수 있다. 상기 포토레지스트 패턴을 애슁(ashing) 공정을 이용하여 제거할 수 있다. 상기 비아 콘택홀을 통하여 상기 금속막 패턴과 전기적으로 연결되는 콘택 플러그를 형성할 수 있다. 상기 애슁 공정을 진행하는 동안에 상기 전도성 산소 포획 패턴은 금속 산화막으로 변환될 수 있다. 상기 제1 비아 콘택홀은 상기 산소 포획 패턴의 상부면을 노출시키도록 형성될 수 있다. 상기 콘택 플러그를 형성하기 전에, 상기 제1 비아 콘택홀을 통하여 노출된 산소 포획 패턴을 식각하여 상기 캐핑막 패턴의 상부면을 노출시키는 제2 비아 콘택홀을 형성할 수 있다.
본 발명에 따르면, 금속막 패턴을 갖는 배선은 상기 금속막 패턴 상에 형성되는 산소 포획 패턴을 포함한다. 상기 산소 포획 패턴은 도전성 산소 포획 패턴을 구비하도록 형성되며, 상기 도전성 산소 포획 패턴은 산소와 반응 가능한 금속막을 갖도록 형성된다. 이에 따라, 상기 배선의 소정 영역 상에 콘택 플러그를 형성하기 위한 비아 콘택홀의 형성 과정에서 상기 도전성 산소 포획 패턴이 산소를 포획함으로써 상기 산소가 상기 금속막 패턴까지 확산되는 것을 방지할 수 있다. 따라서, 상기 콘택 플러그와 상기 배선 사이의 콘택 저항이 감소됨과 아울러서 반도체 소자의 신뢰성을 확보할 수 있다.
이에 더하여, 상기 비아 콘택홀이 상기 산소 포획 패턴과 상기 금속막 패턴 사이에 개재된 캐핑막 패턴의 상부면을 노출시킴으로써 상기 콘택 플러그는 상기 캐핑막 패턴과 접촉될 수 있다. 이로 인하여, 상기 콘택 플러그와 상기 금속막 패턴 사이의 콘택 저항은 더 감소될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 소자(element) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한 다.
도 2a 내지 도 2c를 참조하여, 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조의 제조 방법에 대하여 설명하기로 한다. 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조의 제조 방법을 설명하기 위한 공정 단면도들이다. 본 발명에 따른 배선 구조의 제조 방법은 배선 구조를 갖는 모든 반도체 소자들 예를 들면, 디램 소자, 플래쉬 메모리 소자 또는 상전이 메모리 소자(PRAM)에 적용될 수 있다.
도 2a를 참조하면, 상기 반도체 기판(100)은 벌크(bulk) 기판이거나 SOI(Silicon On Insulator) 기판으로 형성될 수 있다. 상기 반도체 기판(100) 상에는 트랜지스터와 같은 구조물들이 형성될 수 있으나, 설명의 간략화를 위하여 생략하기로 한다. 상기 반도체 기판(100) 상에 하부 층간절연막(102)을 형성한다. 상기 하부 층간절연막(102)은 실리콘 산화막 또는 저유전율을 갖는 절연막으로 형성될 수 있다.
상기 하부 층간절연막(102) 상에 하부 금속막, 버퍼 금속막, 캐핑 질화막, 도전성 산소 포획막, 및 포획 질화막을 차례로 적층한다. 상기 하부 금속막은 알루미늄막, 알루미늄 합금막, 텅스텐막 및 텅스텐 합금막으로 이루어진 일군 중에서 선택된 하나로 형성될 수 있다. 상기 하부 금속막이 알루미늄 합금막으로 형성되는 경우에 상기 알루미늄의 합금막으로 사용되는 합금 물질은 구리(Cu), 타이타늄(Ti), 팔라듐(Pd) 또는 실리콘(Si)일 수 있다. 상기 알루미늄에 상술한 물질들을 합금함으로써 상기 하부 금속막은 그 내부에 힐록(hillock)을 갖는 것을 방지하여 일렉트로마이그레이션(electromigration) 특성이 향상될 수 있다. 이에 더하여, 상기 일렉트로마이그레이션 특성을 개선시키기 위해, 상기 알루미늄막 내에 타이타늄막, 크롬막 또는 탄탈륨막이 개재되도록 형성될 수 있다. 상기 하부 금속막이 상술한 금속으로 형성되는 경우에 상기 하부 금속막은 스퍼터링(sputtering) 또는 화학적기상증착법(chemical vapor deposition; CVD)에 의하여 형성될 수 있다.
상기 캐핑 질화막은 타이타늄 질화막, 탄탈륨 질화막, 텅스텐 질화막 및 타이타늄 실리콘 질화막으로 이루어진 일군 중에서 선택된 하나로 형성될 수 있다. 이 경우에, 상기 캐핑 질화막이 상기 하부 금속막과 상대적으로 다른 열적 스트레스를 가지고 있어, 이를 완화하고자 상기 버퍼 금속막은 상기 하부 금속막과 상기 캐핑 질화막 사이에 개재되도록 형성될 수 있다. 상기 버퍼 금속막은 상기 캐핑 질화막에 함유된 금속과 실질적으로 동일한 금속을 함유하도록 형성될 수 있다. 상기 캐핑 질화막 및 상기 버퍼 금속막이 상술한 물질로 형성되는 경우에 스퍼터링에 의하여 형성될 수 있다.
한편, 상기 도전성 산화 포획막은 산소와 높은 반응성을 가져 산소를 포획 가능한 포획 금속막으로서 타이타늄막(Ti), 바나듐막(Va), 크롬막(Cr), 코발트막(Co), 니켈막(Ni), 하프늄막(Hf), 텅스텐막(W), 이리듐막(Ir), 플래티늄막(Pt), 탄탈륨막(Ta) 및 주석막(Sn)으로 이루어진 일군 중에서 선택된 하나로 형성될 수 있다. 아울러, 상기 포획 질화막은 상기 도전성 산소 포획막에 함유된 금속과 동일한 금속을 함유하는 금속 질화막으로 형성될 수 있다. 상기 도전성 산소 포획막 및 포획 질화막이 상술한 물질들로 형성되는 경우에 스퍼터링에 의하여 형성될 수 있 다. 이에 더하여, 상기 도전성 산소 포획막과 상기 포획 질화막은 적어도 1회 이상 번갈아가면서 반복적으로(alternatively and repeatedly) 적층될 수 있다. 한편, 상기 하부 금속막 상부에 형성되는 막들은 인시튜(in-situ) 공정으로 형성될 수 있다.
이어서, 상기 포획 질화막, 상기 도전성 산소 포획막, 상기 캐핑 질화막, 상기 버퍼 금속막, 및 상기 하부 금속막을 연속적으로 패터닝하여 차례로 적층되는 하부 금속막 패턴(110), 버퍼 금속 패턴(112), 캐핑 질화막 패턴(114), 도전성 산소 포획 패턴(118) 및 포획 질화막 패턴(120)을 형성할 수 있다. 그 결과, 상기 버퍼 금속 패턴(112) 및 상기 캐핑 질화막 패턴(114)으로 구성되는 캐핑막 패턴(116)이 형성되고, 상기 도전성 산소 포획 패턴(118) 및 상기 포획 질화막 패턴(120)으로 구성되는 산소 포획 패턴(122)이 형성된다. 아울러, 상기 차례로 적층되는 하부 금속막 패턴(110), 캐핑막 패턴(116) 및 산소 포획 패턴(122)을 구비하는 하부 금속 배선(124)이 형성된다.
다음으로, 상기 하부 금속 배선(124)을 갖는 반도체 기판(100) 상에 상부 층간절연막(126)을 형성할 수 있다. 상기 상부 층간절연막(126)은 상기 하부 층간절연막(102)과 실질적으로 동일한 절연막으로 형성될 수 있다. 계속해서, 상기 상부 층간절연막(126)의 소정 영역을 노출시키는 개구부를 갖는 포토레지스트 패턴(128)을 형성할 수 있다. 이 경우에, 상기 포획 질화막 패턴(120)은 반사 방지막(Anti-reflection coating layer)으로 사용될 수 있다.이어서, 상기 포토레지스트 패턴(128)을 식각 마스크로 사용하여 상기 상부 층간절연막(126)을 건식 식각할 수 있다. 이 경우에, 상기 포획 질화막 패턴(120)은 식각 저지막으로 사용될 수 있다. 그 결과, 상기 포획 질화막 패턴(120)의 상부면을 노출시키는 비아 콘택홀(130)이 형성될 수 있다. 상기 비아 콘택홀(130)을 통해 노출된 상기 포획 질화막 패턴(120)은 상기 도전성 산소 포획 패턴(118)의 직접적인 노출을 차단함으로써 상기 도전성 산소 포획 패턴(118)이 과도하게 산화되는 것을 억제할 수 있다.
도 2b를 참조하면, 상기 포토레지스트 패턴(128)을 애슁(ashing) 공정을 사용하여 제거할 수 있다. 상기 애슁 공정은 플라즈마와 함께 산소 가스(132) 또는 오존 가스 등을 사용하여 진행될 수 있다. 이 경우에, 상기 산소 가스(132)가 상기 포획 질화막 패턴(120)에 잔류될 수 있으나, 상기 포획 질화막 패턴(120)이 타이타늄 질화막으로 형성되는 경우에 상기 산소 가스(132)가 상기 타이타늄 질화막의 종형 결정립(grain)의 경계(boundary)를 따라 상기 도전성 산소 포획 패턴(118)으로 침투될 수 있다. 상기 침투된 산소(132)는 상기 도전성 산소 포획 패턴(118)을 구성하는 금속과 반응한다. 그 결과, 상기 도전성 산소 포획 패턴(118)은 상기 산소(132)를 포획하면서 금속 산화막으로 변환되어 산화될 수 있다. 비록 상기 산화된 도전성 산소 포획 패턴(118a) 내에 상기 금속 산화막이 형성될지라도 상기 산화된 도전성 산소 포획 패턴(118a)은 전도성을 상실하지 않는다. 한편, 상기 산화된 도전성 산소 포획 패턴(118a)은 그의 상, 하부에 각각 배치된 상기 포획 질화막 패턴(120) 및 상기 캐핑 질화막 패턴(114)에 비해 상대적으로 높은 산소 반응성을 가지므로 상기 산소(132)가 인접한 막들로 확산되지 않을 수 있다. 아울러, 상기 산화된 도전성 산소 포획 패턴(118a)이 후속 열처리 공정에서도 상기 산소(132)를 계 속 포획할 수 있어 인접한 막들로 상기 산소(132)의 확산을 방지할 수 있다. 이에 따라, 상기 하부 금속막 패턴(110)과 상기 캐핑막 패턴(116) 사이의 계면에서 산화막의 형성을 방지할 수 있다. 또한, 상기 캐핑 질화막 패턴(114)은 상기 산화된 도전성 산소 포획 패턴(118a) 내에서 포획되지 않은 산소(132)가 상기 하부 금속막 패턴(110)으로 확산되는 것을 억제하는데 기여할 수 있다.
도 2c를 참조하면, 상기 비아 콘택홀(130)을 갖는 반도체 기판(100) 전면 상에 장벽 금속막, 상부 금속막, 버퍼 금속막, 캐핑 질화막, 도전성 산소 포획막, 포획 질화막을 차례로 적층할 수 있다. 상기 장벽 금속막은 타이타늄 질화막, 탄탈륨 질화막, 텅스텐 질화막 및 타이타늄 실리콘 질화막으로 이루어진 일군 중에서 선택된 하나로 형성될 수 있다. 상기 장벽 금속막을 제외한 다른 막들은 도 2a에서 설명된 막들과 동일한 물질들로 형성될 수 있으므로, 이에 대한 설명은 생략하기로 한다. 적층된 결과, 상기 상부 금속막은 상기 비아 콘택홀(130)을 채움으로써 산화된 산소 포획 패턴(122a)과 전기적으로 접속되는 콘택 플러그(136)가 형성될 수 있다. 한편, 상기 막들의 증착 과정에서 발생되는 부산물들이 상기 하부 금속막 패턴(110)으로 확산되지 않도록 상기 캐핑막 패턴(116)은 상기 부산물들의 침투를 억제할 수 있다.
이어서, 상기 적층된 막들을 순차적으로 패터닝하여 차례로 적층되는 장벽 금속막 패턴(134), 상부 금속막 패턴(138), 버퍼 금속 패턴(140), 캐핑 질화막 패턴(142), 도전성 산소 포획 패턴(146) 및 포획 질화막 패턴(148)을 형성할 수 있다. 그 결과, 상기 버퍼 금속 패턴(140) 및 상기 캐핑 질화막 패턴(142)을 구비하 는 상부 캐핑막 패턴(144)이 형성될 수 있다. 아울러, 상기 도전성 산소 포획 패턴(146) 및 상기 포획 질화막 패턴(148)을 구비하는 상부 산소 포획 패턴(150)이 형성될 수 있다. 이에 따라, 차례로 적층되는 상기 상부 금속막 패턴(138), 상기 상부 캐핑막 패턴(144) 및 상기 산소 포획 패턴(150)으로 구성되는 상부 금속 배선(152)이 형성될 수 있다.
본 실시예에 따르면, 상기 도전성 산소 포획 패턴(118)은 상기 애슁 공정 또는 후속 열처리 공정에서 발생되는 산소를 포획시켜, 상기 하부 금속막 패턴(110)으로 상기 산소의 확산을 억제시킨다. 또한, 산화된 도전성 산소 포획 패턴(118a) 내의 금속 산화막은 종래에 상기 계면에서 생성된 산화막에 비해 상대적으로 작은 저항을 갖는다. 예를 들어, 상기 하부 금속막 패턴(110), 상기 버퍼 금속 패턴(112) 및 상기 캐핑 질화막 패턴(114)이 각각 알루미늄막, 타이타늄막 및 타이타늄 질화막일 경우에, 종래에 의하면, 상기 하부 금속막 패턴(110)과 상기 버퍼 금속 패턴(112) 사이의 계면에서 알루미늄 타이타늄 질화막이 생성될 수 있다. 이에 반하여, 본 실시예에서 상기 도전성 산소 포획 패턴(118)이 타이타늄막으로 형성되는 경우에 상기 산화된 도전성 산소 포획 패턴(118a) 내에 타이타늄 산화막이 생성될 수 있다. 이 경우에, 상기 타이타늄 산화막이 상기 알루미늄 타이타늄 산화막에 비해 작은 저항을 가지므로, 상기 비아 콘택홀(130) 내에 형성되는 콘택과 상기 하부 금속 배선(124)과의 콘택 저항은 감소될 수 있다.
이하, 도 2c를 참조하여, 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조에 대하여 설명하기로 한다.
반도체 기판(100) 상에 하부 층간절연막(102)이 배치된다. 상기 반도체 기판(100) 상에는 트랜지스터와 같은 소자 구조물들이 형성될 수 있다. 상기 하부 층간절연막(102) 상에는 하부 금속 배선(124)이 형성될 수 있다. 상기 하부 금속 배선(124)은 차례로 적층되는 하부 금속막 패턴(110), 캐핑막 패턴(116) 및 산화된 산소 포획 패턴(122a)을 포함한다. 상기 하부 금속막 패턴(110)은 도 2a를 참조하여 설명된 금속막으로 형성될 수 있으며, 이에 대한 설명은 생략하기로 한다. 상기 캐핑막 패턴(116)은 차례로 적층되는 버퍼 금속 패턴(112) 및 캐핑 질화막 패턴(114)을 구비할 수 있다. 이들을 구성하는 물질막은 도 2a를 참조하여 설명된 물질막들과 동일할 수 있다. 상기 산화된 산소 포획 패턴(122a)은 차례로 적층되는 산화된 도전성 산소 포획 패턴(118a) 및 포획 질화막 패턴(120)을 구비할 수 있다. 상기 산화된 도전성 산소 포획 패턴(118a)은 산소와 반응하여 산소를 포획 가능한 금속막으로 형성될 수 있다. 상기 산화된 도전성 산소 포획 패턴(118a)은 상술한 바와 같이, 제조 과정에서 생성된 금속 산화막을 그 내부에 포함할 수 있다. 상기 산화된 도전성 산소 포획 패턴(118a) 및 상기 포획 질화막 패턴(120)을 구성하는 물질막은 도 2a를 참조하여 설명된 물질막과 동일할 수 있다. 아울러, 상기 산화된 도전성 산소 포획 패턴(118a) 및 상기 포획 질화막 패턴(120)은 적어도 1회 이상 번갈아가면서 반복적으로(alternatively and repeatedly) 적층될 수 있다.
상기 하부 금속 배선(124)을 갖는 반도체 기판(100) 상에 비아 콘택홀(130)을 갖는 상부 층간절연막(126)이 형성될 수 있다. 이 경우에, 상기 비아 콘택홀(130)은 상기 포획 질화막 패턴(120)의 상부면을 노출시킬 수 있다.
상기 비아 콘택홀(130)을 채우면서 차례로 적층되는 장벽 금속막 패턴(134) 및 콘택 플러그(136)가 제공된다. 상기 콘택 플러그(136) 상에는 상부 금속 배선(152)이 위치된다. 상기 상부 금속 배선(152)은 차례로 적층되는 상부 금속막 패턴(138), 상부 캐핑막 패턴(144) 및 상부 산소 포획 패턴(150)을 포함한다. 상기 상부 금속막 패턴(138)은 도 2c의 제조 방법을 참조하여 설명된 금속막으로 형성될 수 있으며, 이에 대한 설명은 생략하기로 한다. 상기 상부 캐핑막 패턴(144)은 차례로 적층되는 버퍼 금속 패턴(140) 및 캐핑 질화막 패턴(142)을 구비할 수 있다. 이들을 구성하는 물질막은 도 2a의 제조 방법을 참조하여 설명된 물질막들과 동일할 수 있다. 상기 상부 산소 포획 패턴(150)은 차례로 적층되는 도전성 산소 포획 패턴(146) 및 포획 질화막 패턴(148)을 구비할 수 있다.
본 실시예에 따르면, 상기 산화된 도전성 산소 포획 패턴(118a) 내에 산소를 포획시켜 상기 하부 금속막 패턴(110)으로 확산을 방지함으로써 상기 콘택 플러그(136)와 상기 하부 금속막 패턴(110) 사이의 콘택 저항을 감소시킬 수 있다. 또한, 도 2c에 관한 제조 방법을 참조하여 설명된 바와 같이, 상기 산화된 도전성 산소 포획 패턴(118a) 내의 금속 산화막은 종래에 상기 계면에서 생성된 산화막에 비해 상대적으로 작은 저항을 갖는다. 이에 더하여, 상기 하부 금속막 패턴(110) 내에 산화막의 형성을 방지하여 상기 하부 금속 배선(124)의 저항의 증가를 억제할 수 있다. 이에 따라, 상기 반도체 소자의 신뢰성을 확보할 수 있다.
이하, 도 3a 내지 도 3d를 참조하여 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조의 제조 방법에 대하여 설명하기로 한다. 도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조의 제조 방법을 설명하기 위한 공정 단면도들이다. 본 실시예에서는 도 2a 내지 도 2c를 참조하여 설명된 제조 방법과의 차이점을 중심으로 설명하기로 한다.
도 3a를 참조하면, 반도체 기판(100) 상에 하부 층간절연막(102)을 형성한다. 상기 하부 층간절연막(102) 상에 하부 금속 배선(124)을 형성한다. 상기 하부 금속 배선(124)은 차례로 적층되는 하부 금속막 패턴(110), 캐핑막 패턴(116) 및 산소 포획 패턴(122)을 구비하도록 형성한다. 상기 하부 금속막 패턴(110)은 도 2a를 참조하여 설명된 금속막으로 형성될 수 있으며, 이에 대한 설명은 생략하기로 한다. 상기 캐핑막 패턴(116)은 차례로 적층되는 버퍼 금속 패턴(112) 및 캐핑 질화막 패턴(114)을 구비할 수 있다. 이들을 구성하는 물질막은 도 2a를 참조하여 설명된 물질막들과 동일할 수 있다. 상기 산소 포획 패턴(122)은 차례로 적층되는 도전성 산소 포획 패턴(118) 및 포획 질화막 패턴(120)을 구비할 수 있다. 상기 도전성 산소 포획 패턴(118)은 산소와 반응하여 산소를 포획 가능한 금속막으로 형성될 수 있다. 상기 도전성 산소 포획 패턴(118) 및 상기 포획 질화막 패턴(120)을 구성하는 물질막은 도 2a를 참조하여 설명된 물질막과 동일할 수 있다. 또한, 상기 도전성 산소 포획 패턴(118) 및 상기 포획 질화막 패턴(120)은 번갈아가면서 반복적으로 적층되도록 형성될 수 있다. 상기 하부 금속 배선(124)에 대한 구체적인 제조 과정은 도 2a를 참조하여 설명된 방법과 동일하게 진행될 수 있다.
이어서, 상기 하부 금속 배선(124)을 갖는 반도체 기판(100) 상에 상부 층간절연막(126)을 형성할 수 있다. 이 경우에, 상기 상부 층간절연막(126) 내에 식각 저지막(125)이 개재되도록 형성될 수 있으며, 상기 식각 저지막(125)은 상기 상부 층간절연막(126)과 식각 선택비를 갖는 절연막, 예를 들어, 실리콘 질화막으로 형성될 수 있다. 다음으로, 상기 상부 층간절연막(126) 상에 이의 소정 영역을 노출시키는 개구부를 갖는 제1 포토레지스트 패턴(127)을 형성할 수 있다. 이 경우에, 상기 포획 질화막 패턴(120)이 식각 저지막으로 사용될 수 있다. 그 결과, 상기 제1 포토레지스트 패턴(127)을 식각 마스크로 사용하여 상기 상부 층간절연막(126) 및 상기 식각 저지막(125)을 식각할 수 있다. 그 결과, 상기 포획 질화막 패턴(120)의 상부면을 노출시키는 예비 비아 콘택홀(131)이 형성될 수 있다. 여기서, 상기 예비 비아 콘택홀(131)을 통해 노출된 상기 포획 질화막 패턴(120)은 상기 도전성 산소 포획 패턴(118)의 직접적인 노출을 차단함으로써 상기 도전성 산소 포획 패턴(118)이 과도하게 산화되는 것을 억제할 수 있다.
계속해서, 상기 제1 포토레지스트 패턴(127)을 애슁 공정을 이용하여 제거할 수 있다. 이 경우에, 도 2b를 참조하여 설명한 바와 같이, 상기 애슁 공정에 사용되는 산소 가스(132)가 상기 도전성 산소 포획 패턴(118)으로 침투될 수 있다. 그 결과, 상기 도전성 산소 포획 패턴(118)은 상기 산소(132)를 포획하면서 금속 산화막으로 변환되어 산화될 수 있다. 비록 산화된 도전성 산소 포획 패턴(118a) 내에 상기 금속 산화막이 형성될지라도 상기 산화된 도전성 산소 포획 패턴(118a)은 전도성을 상실하지 않는다. 또한, 상기 산화된 도전성 산소 포획 패턴(118a)은 이에 인접한 막들로 산소를 확산시키지 않아 애슁 공정 또는 후속 열처리 공정 동안에 상기 캐핑막 패턴(116)과 상기 하부 금속막 패턴(110) 사이의 계면에서 산화막의 생성을 억제할 수 있다.
도 3b를 참조하면, 상기 상부 층간절연막(126) 상에 라인 형상의 개구부를 갖는 제2 포토레지스트 패턴(129)을 형성할 수 있다. 상기 제2 포토레지스트 패턴(129)을 식각 마스크로 사용하여 상기 상부 층간절연막(126)을 식각할 수 있다. 이 경우에, 상기 상부 층간절연막(126)의 식각은 상기 식각 저지막(125)에 의해 정지될 수 있다. 이어서, 상기 식각 저지막(125)을 추가로 식각할 수 있다. 그 결과, 라인 형상의 트렌치(133) 및 그 하부에 제1 비아 콘택홀(131a)이 형성될 수 있다. 한편, 상기 제1 비아 콘택홀(131a) 및 상기 트렌치(133)를 형성하는 과정에서 발생된 부산물들은 상기 캐핑막 패턴(116)에 의해 상기 하부 금속막 패턴(110)으로 확산되지 않을 수 있다.
도 3c를 참조하면, 상기 제2 포토레지스트 패턴(129)을 애슁 공정을 사용하여 제거할 수 있다. 이 경우에, 도 3a를 참조하여 설명한 바와 같이, 상기 산화된 도전성 산소 포획 패턴(118a)은 상기 애슁 공정에 사용되는 산소를 포획할 수 있다.
이어서, 상기 제1 비아 콘택홀(130)을 통하여 노출된 상기 포획 질화막 패턴(120), 상기 산화된 도전성 산소 포획 패턴(118a) 및 상기 캐핑 질화막 패턴(114)을 순차적으로 식각할 수 있다. 그 결과, 상기 버퍼 금속 패턴(112)의 상부면이 노출되는 제2 비아 콘택홀(135)이 형성될 수 있다. 결론적으로, 상기 제1 및 제2 비아 콘택홀들(131a, 135)을 구비하는 비아 콘택홀(130a)이 완성될 수 있다.
도 3d를 참조하면, 상기 트렌치(133) 및 상기 비아 콘택홀(130a)을 갖는 반 도체 기판(100) 상 전면에 장벽 금속막 및 상부 금속막을 증착시킬 수 있다. 상기 장벽 금속막은 타이타늄 질화막, 탄탈륨 질화막, 텅스텐 질화막 및 타이타늄 실리콘 질화막으로 이루어진 일군 중에서 선택된 하나로 형성될 수 있고, 상기 상부 금속막은 구리막 또는 텅스텐막으로 형성될 수 있다. 이어서, 상기 상부 층간절연막(126)의 상부면을 정지막으로 채택하여 상기 상부 금속막 및 상기 장벽 금속막에 대하여 평탄화 공정을 진행할 수 있다. 상기 평탄화 공정은 통상적으로 알려진 화학적기계적연마 공정(chemical mechanical polishing technique; CMP)을 사용하여 수행될 수 있다. 그 결과, 상기 비아 콘택홀(130a) 내에 콘택 플러그(137)가 형성되고, 상기 트렌치(133) 내에 상부 금속막 패턴(139)이 형성될 수 있다. 이 경우에, 상기 상부 금속막 패턴(139)은 상부 금속 배선으로 채용될 수 있다. 아울러, 상기 콘택 플러그(137)와 상기 상부 층간절연막(126) 사이와 상기 상부 금속막 패턴(139) 및 상기 상부 층간절연막(126) 사이에 개재되는 장벽 금속막 패턴(134)이 형성될 수 있다.
본 실시예에서도 상기 도전성 산소 포획 패턴(118)이 제조 과정 중에 침투되는 산소를 포획함으로써 상기 하부 금속막 패턴(110)과 상기 하부 금속막 패턴(110)의 콘택 저항이 감소된다. 즉, 종래에 상기 하부 금속막 패턴(110)과 상기 캐핑막 패턴(116) 사이에 생성되는 계면 산화막에 비해 상기 산화된 도전성 산소 포획 패턴(118a)은 낮은 저항을 갖는다. 아울러, 상기 콘택 플러그(137)는 상기 버퍼 금속 패턴(112)과 전기적으로 접속되어 도 2c를 참조하여 설명된 실시예보다 상대적으로 낮은 콘택 저항을 갖는다.
이하, 도 3d를 참조하여 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조에 대하여 설명하기로 한다. 본 실시예에서는 도 2a 내지 도 2c를 참조하여 설명된 제조 방법과의 차이점을 중심으로 설명하기로 한다.
반도체 기판(100) 상에 하부 층간절연막(102)이 배치된다. 상기 하부 층간절연막(102) 상에는 하부 금속 배선(124)이 형성될 수 있다. 상기 하부 금속 배선(124)은 차례로 적층되는 하부 금속막 패턴(110), 캐핑막 패턴(116) 및 산화된 산소 포획 패턴(122a)을 포함한다. 상기 캐핑막 패턴(116)은 차례로 적층되는 버퍼 금속 패턴(112) 및 캐핑 질화막 패턴(114)을 구비할 수 있다. 상기 산화된 산소 포획 패턴(122a)은 차례로 적층되는 산화된 도전성 산소 포획 패턴(118a) 및 포획 질화막 패턴(120)을 구비할 수 있다. 상기 산화된 도전성 산소 포획 패턴(118a)은 산소와 반응하여 산소를 포획 가능한 금속막으로 형성될 수 있다.
상기 하부 금속 배선(124)을 갖는 반도체 기판(100) 상에 비아 콘택홀(130a) 및 그 상부에 라인 형상의 트렌치(133)를 갖는 상부 층간절연막(126)이 형성될 수 있다. 이 경우에, 상기 비아 콘택홀(130a)은 상기 버퍼 금속 패턴(112)의 상부면을 노출시킬 수 있다.
상기 비아 콘택홀(130a) 및 상기 트렌치(133)를 채우면서 각각 차례로 적층되는 콘택 플러그(137) 및 상부 금속막 패턴(139)이 제공된다. 이 경우에, 상기 상부 금속막 패턴(139)은 상부 금속 배선으로 채용될 수 있다.
도 1a 내지 도 1c는 종래의 배선 구조를 형성하는 방법을 설명하기 위한 공정 단면도들이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 소자의 배선 구조의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 반도체 소자의 배선 구조의 제조 방법을 설명하기 위한 공정 단면도들이다.

Claims (22)

  1. 기판;
    상기 기판 상에 형성된 하부 금속막 패턴;
    상기 하부 금속막 패턴의 상면 상에 직접적으로 형성된 금속 질화막을 포함하는 도전성 캐핑막 패턴;
    상기 캐핑막의 상면 상에 형성되고, 금속 산화물을 포함하는 도전성 산소 포획 패턴;
    상기 도전성 산소 포획 패턴의 상면 상에 형성된 장벽 금속층; 및
    상기 장벽 금속층의 상면 상에 형성된 상부 금속막 패턴을 포함하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 상부 금속막 패턴은 구리를 포함하는 반도체 소자.
  3. 제1항에 있어서,
    상기 장벽 금속층은 타이타늄 질화막을 포함하는 반도체 소자.
  4. 삭제
  5. 제1항에 있어서,
    상기 금속 질화막은 타이타늄 질화막인 반도체 소자.
  6. 삭제
  7. 제1항에 있어서,
    상기 도전성 산소 포획 패턴은 타이타늄, 바나듐, 크롬, 코발트, 니켈, 하프늄, 텅스텐, 이리듐, 플래티늄, 탄탈륨 또는 주석 중의 하나 또는 둘 이상의 조합을 포함하는 반도체 소자.
  8. 삭제
  9. 삭제
  10. 기판 상에 하부 금속막 패턴을 형성하고;
    상기 하부 금속막 패턴의 상면 상에 직접적으로 금속 질화막을 포함하는 도전성 캐핑막 패턴을 형성하고;
    상기 캐핑막의 상면 상에 금속 산화물을 포함하는 도전성 산소 포획 패턴을 형성하고;
    상기 도전성 산소 포획 패턴의 상면 상에 장벽 금속층을 형성하고; 및
    상기 장벽 금속층의 상면 상에 상부 금속막 패턴을 형성하는 것을 포함하는 반도체 소자의 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020070085455A 2007-08-24 2007-08-24 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법 KR101286239B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070085455A KR101286239B1 (ko) 2007-08-24 2007-08-24 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법
US12/195,315 US8232638B2 (en) 2007-08-24 2008-08-20 Interconnection structure having oxygen trap pattern in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070085455A KR101286239B1 (ko) 2007-08-24 2007-08-24 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법

Publications (2)

Publication Number Publication Date
KR20090020846A KR20090020846A (ko) 2009-02-27
KR101286239B1 true KR101286239B1 (ko) 2013-07-15

Family

ID=40382473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085455A KR101286239B1 (ko) 2007-08-24 2007-08-24 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법

Country Status (2)

Country Link
US (1) US8232638B2 (ko)
KR (1) KR101286239B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013089666A1 (en) 2011-12-12 2013-06-20 Hewlett Packard Development Company, L.P. Memristors and methods of fabrication
JP5662367B2 (ja) * 2012-03-26 2015-01-28 株式会社東芝 窒化物半導体装置およびその製造方法
KR102057067B1 (ko) * 2013-01-29 2019-12-18 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
US9502493B2 (en) * 2014-02-26 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step method of forming a metal film
US9748169B1 (en) * 2016-04-04 2017-08-29 International Business Machines Corporation Treating copper interconnects
US10872760B2 (en) * 2016-07-26 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster tool and manufacuturing method of semiconductor structure using the same
KR102550329B1 (ko) * 2018-09-28 2023-07-05 가부시키가이샤 무라타 세이사쿠쇼 접속 전극 및 접속 전극의 제조 방법
CN112071749B (zh) * 2019-06-10 2024-03-08 爱思开海力士有限公司 半导体装置和制造该半导体装置的方法
US20230014509A1 (en) * 2021-07-16 2023-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Soft ashing process for forming protective layer on conductive cap layer of semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040654A (ko) * 1996-11-29 1998-08-17 김광호 반도체 장치의 커패시터 제조방법
KR20000025629A (ko) * 1998-10-13 2000-05-06 김영환 알루미늄질화막을 확산방지막으로 사용한 반도체 소자 제조방법및 그를 이용한 캐패시터 하부 전극 형성방법
KR20020002973A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 티타늄 실리사이드 오믹 콘택층 형성 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021071A (ko) 1993-12-15 1995-07-26 김주용 금속배선 형성방법
KR0172516B1 (ko) 1995-02-25 1999-03-30 김주용 금속배선 형성방법
KR970052297A (ko) 1995-12-20 1997-07-29 김주용 반도체소자의 금속배선 형성방법
KR100214273B1 (ko) 1996-06-29 1999-08-02 김영환 반도체 소자의 금속배선 형성방법
JPH11111842A (ja) * 1997-09-30 1999-04-23 Sony Corp 多層配線構造およびその製造方法
KR100494320B1 (ko) 1997-12-30 2005-08-31 주식회사 하이닉스반도체 반도체소자의확산방지막형성방법
US6433429B1 (en) * 1999-09-01 2002-08-13 International Business Machines Corporation Copper conductive line with redundant liner and method of making
EP1282911B1 (en) * 2000-05-15 2018-09-05 Asm International N.V. Process for producing integrated circuits
US6674170B1 (en) * 2000-12-18 2004-01-06 Advanced Micro Devices, Inc. Barrier metal oxide interconnect cap in integrated circuits
KR100455380B1 (ko) * 2002-02-27 2004-11-06 삼성전자주식회사 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
US7064056B2 (en) * 2003-06-13 2006-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer stack to prevent Ti diffusion
US7105928B2 (en) * 2003-10-10 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Copper wiring with high temperature superconductor (HTS) layer
KR100613384B1 (ko) 2004-12-23 2006-08-17 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040654A (ko) * 1996-11-29 1998-08-17 김광호 반도체 장치의 커패시터 제조방법
KR20000025629A (ko) * 1998-10-13 2000-05-06 김영환 알루미늄질화막을 확산방지막으로 사용한 반도체 소자 제조방법및 그를 이용한 캐패시터 하부 전극 형성방법
KR20020002973A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 티타늄 실리사이드 오믹 콘택층 형성 방법

Also Published As

Publication number Publication date
US8232638B2 (en) 2012-07-31
KR20090020846A (ko) 2009-02-27
US20090053538A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
KR101286239B1 (ko) 산소 포획 패턴을 갖는 반도체 소자의 배선 구조 및 그제조 방법
KR100729126B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
US7220652B2 (en) Metal-insulator-metal capacitor and interconnecting structure
US20070126120A1 (en) Semiconductor device
US11621352B2 (en) Semiconductor device and method of manufacturing the same
US6468898B1 (en) Method of manufacturing semiconductor device
JP2007109736A (ja) 半導体装置およびその製造方法
KR20080061030A (ko) 반도체 소자의 금속 배선 형성 방법
JP2015133509A (ja) 銅プラグを有する半導体デバイスとその形成方法
JP2005340808A (ja) 半導体装置のバリア構造
JP2006344965A (ja) 配線構造の形成方法，配線構造およびデュアルダマシン構造
US10170423B2 (en) Metal cap integration by local alloying
US7498677B2 (en) Semiconductor device
US11251126B2 (en) Replacement metal cap by an exchange reaction
US7018921B2 (en) Method of forming metal line in semiconductor device
KR101153224B1 (ko) 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법
US20170148735A1 (en) Interconnect Structure for Semiconductor Devices
JP5178025B2 (ja) 半導体メモリ素子の製造方法
KR20040077421A (ko) 반도체 장치의 금속배선 형성 방법
KR20070119173A (ko) 반도체 소자의 금속 배선 형성 방법
JP2002373893A (ja) パッドを有する半導体装置とその製造方法
KR100539443B1 (ko) 반도체 소자의 금속배선 형성방법
KR100928502B1 (ko) 반도체 소자 및 그의 제조 방법
TWI685917B (zh) 具有整合之電熔絲的半導體裝置及其製造方法
KR101098920B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee