KR20070119173A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20070119173A
KR20070119173A KR1020060053429A KR20060053429A KR20070119173A KR 20070119173 A KR20070119173 A KR 20070119173A KR 1020060053429 A KR1020060053429 A KR 1020060053429A KR 20060053429 A KR20060053429 A KR 20060053429A KR 20070119173 A KR20070119173 A KR 20070119173A
Authority
KR
South Korea
Prior art keywords
film
metal
layer
forming
wiring
Prior art date
Application number
KR1020060053429A
Other languages
English (en)
Inventor
이상협
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020060053429A priority Critical patent/KR20070119173A/ko
Publication of KR20070119173A publication Critical patent/KR20070119173A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 소정의 구조가 형성된 반도체 기판 상부에 웨팅층, 제 1 금속층, 식각 정지막 및 제 2 금속층을 순차적으로 형성하는 단계; 제 2 금속층을 패터닝하여 금속 스터드를 형성하는 단계; 식각 정지막, 제 1 금속층 및 웨팅층을 순차적으로 패터닝하여 배선을 형성하는 단계; 및 전체 구조 상부에 층간 절연막을 형성한 후 금속 스터드가 노출되도록 패터닝하는 단계를 포함함으로써 접착층 또는 장벽 금속층 형성 공정이 필요없이 금속 배선을 형성하여 금속 배선의 저항을 줄일 수 있고, 이에 따라 반도체 소자의 동작 속도를 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법이 제시된다.
금속 배선, 알루미늄, 접착층, 배선 저항

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal line in a semiconductor device}
도 1(a) 내지 도 1(d)는 본 발명의 일 실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a) 내지 도 2(d)는 본 발명의 다른 실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 제 1 층간 절연막
103 : 웨팅층 104 : 제 1 금속층
105 : 식각 정지막 106 : 제 2 금속층
107 : 제 1 감광막 108 : 제 2 감광막
109 : 제 2 층간 절연막
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 금속 배선 및 비아 플러그를 먼저 형성한 후 절연막을 형성함으로써 저저항 금속 배선을 구현할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정 중 소자와 소자 또는 배선과 배선 사이를 연결하기 위하여, 금속 배선을 형성하게 된다. 금속 배선의 재료로는 알루미늄(Al), 구리(Cu) 등 여러 가지 금속이 반도체 소자의 종류에 따라 다르게 사용되고 있다.
구리를 이용하여 금속 배선을 형성할 경우 식각이 용이하지 않은 구리의 특성 등으로 인해 다마신(damascene) 공정을 이용하여 구리 배선을 형성하고 있다. 다마신 공정은 층간 절연막에 금속 배선이 형성될 비아홀 및/또는 트렌치를 먼저 형성한 후 구리를 이용하여 이들을 매립함으로써 금속 배선을 형성하는 방법이다. 이러한 다마신 공정을 이용하여 구리 배선을 형성하기 위해서는 층간 절연막을 패터닝한 후 구리를 매립하기 이전에 층간 절연막으로 구리가 확산되는 것을 방지하고 층간 절연막과의 식각 선택비를 확보하기 위해 장벽 금속층(barrier metal)을 형성해야 한다. 또한, 구리 배선의 또다른 문제는 배선의 폭이 감소함에 따라 비저항(resistivity)이 증가한다는 것이다. 이러한 현상은 배선 폭이 0.1㎛ 이하에서 확연해지며, 배선 폭이 0.05㎛ 이하에서는 비저항이 더욱 급격하게 증가한다. 따라서, 32㎚의 선폭에서는 구리 고유의 비저항인 1.7μΩ/㎝에 비해 월등히 증가된 4 μΩ/㎝ 이상에 이른다. 더군다나 비저항이 높은 장벽 금속층이 구리를 감싸는 구조로 형성되기 때문에 실제 구리 배선의 선폭은 더욱더 줄어들며 저항 증가는 필연적으로 따르게 된다. 그리고, 저유전 물질을 사용하는 구리 배선 형성 공정에서 식각(etching), CMP, 애싱(ashing) 등의 주변 공정의 난이도가 매우 증가하여 수율 하락의 요소로 작용하는 문제점이 있다.
반면, 알루미늄 역시 선폭의 증가에 따라 비저항은 증가하지만 그 증가 폭이 구리에 비해 작다. 따라서, 미세한 배선 선폭이 요구되는 소자에서는 구리에 비해 알루미늄이 저항 측면에서 유리하다 할 수 있다. 그리고, 알루미늄은 다마신 방법으로 형성하지 않기 때문에 구리와 같이 장벽 금속층으로 감싸줄 필요가 없으므로 설계된 배선의 폭을 최대한 이용할 수 있다. 그러나, 현재 사용되고 있는 알루미늄을 이용한 금속 배선 형성 공정이 비아홀(via hole)을 매립하는 비아 플러그를 포함한다는 문제를 가지고 있다. 즉, 층간 절연막에 비아홀을 형성한 후 비아홀을 알루미늄을 이용하여 매립해야 하는데, 이를 위해 알루미늄을 고온에서 형성해야 한다. 또한, 비아홀을 매립하기 이전에 티타늄(Ti) 또는 티타늄 나이트라이드(TiN)을 이용하는 접착층을 형성해야 한다. 접착층을 형성하게 되면 비아 플러그의 저항이 증가되며, 이로 인해 전체적인 알루미늄 배선의 저항이 증가하게 된다.
본 발명의 목적은 비아 플러그 형성시 접착층 또는 장벽 금속층의 형성 공정이 필요없어 배선의 저항을 줄일 수 있는 반도체 소자의 금속 배선 형성 방법을 제 공하는데 있다.
본 발명의 다른 목적은 배선 및 비아 플러그를 먼저 형성한 후 절연막을 형성함으로써 배선의 저항을 줄일 수 있고, 공정을 용이하게 할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 금속 배선 형성 방법은 소정의 구조가 형성된 반도체 기판이 제공되는 단계; 상기 반도체 기판 상부에 웨팅층, 제 1 금속층, 식각 정지막 및 제 2 금속층을 순차적으로 형성하는 단계; 상기 제 2 금속층을 패터닝하여 금속 스터드를 형성하는 단계; 상기 식각 정지막, 제 1 금속층 및 웨팅층을 순차적으로 패터닝하여 배선을 형성하는 단계; 및 전체 구조 상부에 층간 절연막을 형성한 후 상기 금속 스터드가 노출되도록 하는 단계를 포함한다.
또한, 본 발명의 다른 실시 예에 따른 반도체 소자의 금속 배선 형성 방법은 (a) 소정의 구조가 형성된 반도체 기판이 제공되는 단계; (b) 상기 반도체 기판 상부에 웨팅층, 제 1 금속층, 식각 정지막 및 제 2 금속층을 순차적으로 형성하는 단계; (c) 상기 제 2 금속층을 패터닝하여 금속 스터드를 형성하는 단계; (d) 상기 식각 정지막, 제 1 금속층 및 웨팅층을 순차적으로 패터닝하여 배선을 형성하는 단계; (e) 전체 구조 상부에 층간 절연막을 형성한 후 상기 금속 스터드가 노출되도록 하여 상기 배선 및 금속 스터드를 포함하는 하부 금속 배선을 형성하는 단계; 및 상기 (b) 단계 내지 상기 (e) 단계를 반복하여 상부 금속 배선을 형성하는 단계 를 포함한다.
상기 웨팅층은 티타늄(Ti)막, 티타늄 나이트라이드(TiN)막 또는 이들의 적층막 중 어느 하나를 이용하여 10 내지 1000Å의 두께로 형성한다.
상기 제 1 및 제 2 금속층은 각각 알루미늄을 50 내지 10000Å의 두께로 형성한다.
상기 식각 정지막은 전기 저항이 낮은 금속층을 이용하여 10 내지 1000Å의 두께로 형성하는데, 티타늄 나이트라이드(TiN)막, 텅스텐 나이트라이드(WN)막, 탄탈륨 나이트라이드(TaN)막, 티타늄 알루미늄 나이트라이드(TiAlN)막, 텅스텐(W)막, 티타늄(Ti)막, 탄탈륨막(Ta), 루테늄(Ru)막, 이리듐(Ir)막 등 중 하나 또는 이들을 조합한 막으로 형성한다.
상기 제 2 금속층 상부에 반사 방지막을 형성하는 단계를 더 포함하며, 상기 상기 반사 방지막은 티타늄 나이트라이드(TiN)막, 티타늄(Ti)막과 티타늄 나이트라이드(TiN)막의 적층막, 산화 질화(SiON)막 또는 아모포스 카본(amorphous carbon)막 또는 아모포스 카본막과 산화 질화(SiON)의 적층막 중 하나 또는 둘 이상을 조합하여 50 내지 5000Å의 두께로 형성한다.
상기 배선은 상기 금속 스터드보다 큰 사이즈로 형성되고, 층간 절연막은 PECVD 또는 스핀온(spin on) 방식을 이용하여 형성한다.
한편, 상기 소정의 구조가 형성된 반도체 기판 상부에 금속층을 형성한 후 상기 금속층을 패터닝하여 금속 스터드를 형성하는 단계; 및 상기 금속 스터드를 포함한 전체 구조 상부에 층간 절연막을 형성한 후 상기 금속 스터드가 노출되도록 하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명의 일 실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(101) 상부에 제 1 층간 절연막(102)을 형성한다. 여기서, 층간 절연막(102)은 산화막 계열의 물질 또는 저유전막을 이용하여 형성한다. 층간 절연막(102) 상부에 웨팅층(103), 제 1 금속층(104), 식각 정지막(105) 및 제 2 금속층(106)을 순차적으로 형성한다. 여기서, 웨팅층(103)으로는 티타늄(Ti)막, 티타늄 나이트라이드(TiN)막 또는 이들의 적층막 중 어느 하나를 이용하여 10∼1000Å의 두께로 형성한다. 그리고, 제 1 및 제 2 금속층(104 및 106)은 각각 알루미늄을 이용하여 형성하는데, 예컨데 50∼10000Å의 두께로 형성한다. 또한, 식각 정지막(105)은 상부층의 식각 공정시 식각 정지막으로 작용하는 동시에 감광막을 이용한 상부층의 사진 공정시 난반사를 방지하는 목적으로 사용되며, 이를 위해 전기 저항이 낮은 금속층을 사용하는데, 티타늄 나이트라이드(TiN)막, 텅스텐 나이트라이드(WN)막, 탄탈륨 나이트라이드(TaN)막, 티타늄 알루미늄 나이트라이드(TiAlN)막, 텅스텐(W)막, 티타늄(Ti)막, 탄탈륨막(Ta), 루테늄(Ru)막, 이리듐(Ir)막 등 중 하나 또는 이들을 조합한 막을 사용한다. 그리고, 그 두께는 10∼1000Å이 되도록 한다. 그리고, 제 2 금속층(106) 상부에 반사 방지막을 더 형성할 수 있는데, 반사 방지막으로는 티타늄 나이트라이드(TiN)막, 티타늄(Ti)막과 티타늄 나이트라이드(TiN)막의 적층막, 산화 질화(SiON)막 또는 아모포스 카본(amorphous carbon)막 또는 아모포스 카본막과 산화 질화(SiON)의 적층막 중 하나 또는 둘 이상을 조합하여 사용하며, 50∼5000Å의 두께로 형성한다.
도 1(b)를 참조하면, 전체 구조 상부에 제 1 감광막(107)을 형성한 후 소정의 마스크를 이용한 사진 및 현상 공정으로 제 1 감광막(107)을 패터닝한다. 제 1 감광막(107)을 패터닝하기 위한 소정의 마스크는 바람직하게는 비아홀을 형성하기 위한 마스크이다. 즉, 비아홀 형성용 마스크를 이용한 사진 및 현상 공정으로 제 1 감광막(107)을 패터닝함이 바람직하다. 이때, 제 2 금속층(106) 상부에 더 형성된 반사 방지막은 제 1 감광막(107)의 사진 공정에서 난반사를 방지하여 제 1 감광막(107)이 원하는 모양으로 패터닝되도록 한다. 패터닝된 제 1 감광막(107)을 식각 마스크로 이용하여 제 2 금속층(106)을 식각한다. 이렇게 하여 금속 스터드(metal stud)가 형성된다. 금속 스터드는 하부 금속 배선과 상부 금속 배선을 연결하는 비아 플러그의 역할을 한다.
도 1(c)를 참조하면, 제 1 감광막(107)을 제거한 후 전체 구조 상부에 제 2 감광막(108)을 형성한다. 소정의 마스크를 이용한 사진 및 현상 공정으로 제 2 감광막(108)을 패터닝한다. 제 2 감광막(108)을 패터닝하기 위한 소정의 마스크는 바람직하게는 배선을 형성하기 위한 마스크이다. 즉, 배선 형성용 마스크를 이용한 사진 및 현상 공정으로 제 2 감광막(108)을 패터닝함이 바람직하다. 패터닝된 제 2 감광막(108)을 식각 마스크로 이용하여 식각 정지막(105), 제 1 금속층(104) 및 웨 팅층(103)을 순차적으로 식각하여 층간 절연막(102)을 노출시킨다. 이렇게 하여 배선이 패터닝된다. 그런데, 제 1 금속층(104)으로 형성된 배선은 제 2 금속층(106)으로 형성된 금속 스터드에 비해 큰 사이즈로 형성됨이 바람직하다.
도 1(d)를 참조하면, 제 2 감광막(108)을 제거한 후 제 1 금속층(104)으로 배선이 형성되고, 제 2 금속층(106)으로 금속 스터드가 형성된 전체 구조 상부에 제 2 층간 절연막(109)을 형성한다. 제 2 층간 절연막(109)은 플라즈마 증가 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 또는 스핀온(spin on) 방식 등을 이용하여 형성한다. 그리고, 제 2 층간 절연막(109)을 연마 또는 전면 식각하여 제 2 금속층(106)이 노출되도록 한다. 이렇게 하여 배선과 금속 스터드를 포함하는 금속 배선이 형성된다.
한편, 상기와 같이 형성된 금속 배선과 하부 구조의 연결을 위한 플러그도 금속 스터드 형성 공정을 변형하여 형성할 수 있으며, 상기 금속 배선 상부에 필요에 따라 다층 구조의 금속 배선을 상기와 같은 방법으로 형성할 수 있는데, 이러한 실시 예를 도 2(a) 내지 도 2(d)를 이용하여 설명하면 다음과 같다. 한편, 아래 설명되는 내용중에서 금속층과 금속층 사이에 형성되는 웨팅층은 생략 가능하다.
도 2(a) 내지 도 2(d)는 본 발명의 다른 실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(201) 상부에 층간 절연막(203)을 형성한 후 층간 절연막(203)의 소정 영역을 식각하여 반도체 기판(201)의 소정 영역, 예컨데 하부의 전도층 또는 접합부를 노출시키는 콘택홀을 형성한다. 콘택홀이 매립되도록 텅스텐등의 금속층을 형성하여 플러그(202)를 형성한다. 전체 구조 상부에 상부에 제 1 웨팅층(204), 제 2 금속층(205), 제 1 식각 정지막(206) 및 제 3 금속층(207)을 순차적으로 형성한다. 여기서, 제 1 웨팅층(204)으로는 티타늄(Ti)막, 티타늄 나이트라이드(TiN)막 또는 이들의 적층막 중 어느 하나를 이용하여 10∼1000Å의 두께로 형성한다. 그리고, 제 2 및 제 3 금속층(205 및 207)은 각각 알루미늄을 이용하여 형성하는데, 예컨데 50∼10000Å의 두께로 형성한다. 또한, 제 1 식각 정지막(206)은 상부층의 식각 공정시 식각 정지막으로 작용하는 동시에 감광막을 이용한 상부층의 사진 공정시 난반사를 방지하는 목적으로 사용되며, 이를 위해 전기 저항이 낮은 금속층을 사용하는데, 티타늄 나이트라이드(TiN)막, 텅스텐 나이트라이드(WN)막, 탄탈륨 나이트라이드(TaN)막, 티타늄 알루미늄 나이트라이드(TiAlN)막, 텅스텐(W)막, 티타늄(Ti)막, 탄탈륨막(Ta), 루테늄(Ru)막, 이리듐(Ir)막 등 중 하나 또는 이들을 조합한 막을 사용한다. 그리고, 그 두께는 10∼1000Å이 되도록 한다. 그리고, 제 2 금속층(207) 상부에 반사 방지막을 더 형성할 수 있는데, 반사 방지막으로는 티타늄 나이트라이드(TiN)막, 티타늄(Ti)막과 티타늄 나이트라이드(TiN)막의 적층막, 산화 질화(SiON)막 또는 아모포스 카본(amorphous carbon)막 또는 아모포스 카본막과 산화 질화(SiON)의 적층막 중 하나 또는 둘 이상을 조합하여 사용하며, 50∼5000Å의 두께로 형성한다.
도 2(b)를 참조하면, 바람직하게는 제 1 비아홀 형성용 마스크를 이용한 사 진 및 식각 공정으로 제 3 금속층(207)을 식각하여 제 1 금속 스터드(metal stud)가 형성된다. 제 1 금속 스터드는 하부 금속 배선과 상부 금속 배선을 연결하는 비아 플러그의 역할을 한다. 그리고, 바람직하게는 하부 배선 형성용 마스크를 이용한 사진 및 식각 공정으로 제 1 식각 정지막(206), 제 2 금속층(205) 및 제 1 웨팅층(204)을 순차적으로 식각하여 하부 배선을 형성한다. 여기서, 제 2 금속층(205)으로 형성된 하부 금속 배선은 제 3 금속층(207)으로 형성된 금속 스터드에 비해 큰 사이즈로 형성됨이 바람직하다.
도 2(c)를 참조하면, 제 2 금속층(205)으로 하부 금속 배선이 형성되고, 제 3 금속층(207)으로 제 2 금속 스터드가 형성된 전체 구조 상부에 제 2 층간 절연막(208)을 형성한다. 제 2 층간 절연막(208)은 플라즈마 증가 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 또는 스핀온(spin on) 방식 등을 이용하여 형성한다. 그리고, 제 2 층간 절연막(208)을 연마 또는 전면 식각하여 제 3 금속층(207)이 노출되도록 한다.
도 2(d)를 참조하면, 전체 구조 상부에 제 2 웨팅층(209), 제 4 금속층(210), 제 2 식각 정지막(211) 및 제 5 금속층(212)을 순차적으로 형성한다. 여기서, 제 2 웨팅층(209)으로는 티타늄(Ti)막, 티타늄 나이트라이드(TiN)막 또는 이들의 적층막 중 어느 하나를 이용하여 10∼1000Å의 두께로 형성한다. 그리고, 제 4 및 제 5 금속층(210 및 212)은 각각 알루미늄을 이용하여 형성하는데, 예컨데 50∼10000Å의 두께로 형성한다. 또한, 제 2 식각 정지막(211)은 제 5 금속층(212)의 식각 공정시 식각 정지막으로 작용하는 동시에 감광막을 이용한 사진 공정시 난반 사를 방지하는 목적으로 사용되며, 이를 위해 전기 저항이 낮은 금속층을 사용하는데, 티타늄 나이트라이드(TiN)막, 텅스텐 나이트라이드(WN)막, 탄탈륨 나이트라이드(TaN)막, 티타늄 알루미늄 나이트라이드(TiAlN)막, 텅스텐(W)막, 티타늄(Ti)막, 탄탈륨막(Ta), 루테늄(Ru)막, 이리듐(Ir)막 등 중 하나 또는 이들을 조합한 막을 사용하여며, 그 두께는 10∼1000Å이 되도록 한다. 그리고, 제 5 금속층(212) 상부에 반사 방지막을 더 형성할 수 있는데, 반사 방지막으로는 티타늄 나이트라이드(TiN)막, 티타늄(Ti)막과 티타늄 나이트라이드(TiN)막의 적층막, 산화 질화(SiON)막 또는 아모포스 카본(amorphous carbon)막 또는 아모포스 카본막과 산화 질화(SiON)의 적층막 중 하나 또는 둘 이상을 조합하여 사용하며, 50∼5000Å의 두께로 형성한다. 바람직하게는 비아홀 마스크를 이용한 사진 및 식각 공정으로 제 5 금속층(212)을 식각한다. 이에 따라 제 2 금속 스터드가 형성된다. 제 2 금속 스터드는 금속 배선을 상호 연결하는 비아 플러그의 역할을 한다. 그리고, 상부 배선 형성용 마스크를 이용한 사진 및 식각 공정으로 제 2 식각 정지막(211), 제 4 금속층(210) 및 제 2 웨팅층(209)을 순차적으로 식각하여 상부 배선을 형성한다. 그리고, 전체 구조 상부에 제 3 층간 절연막(213)을 플라즈마 증가 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 또는 스핀온(spin on) 방식 등을 이용하여 형성한다. 그리고, 제 2 층간 절연막(213)을 연마 또는 전면 식각하여 제 5 금속층(212)이 노출되도록 한다.
상술한 바와 같이 본 발명에 의하면 배선 및 비아 플러그를 먼저 형성한 후 층간 절연막을 형성함으로써 접착층 또는 장벽 금속층 형성 공정이 필요없이 금속 배선을 형성하여 금속 배선의 저항을 줄일 수 있고, 이에 따라 반도체 소자의 동작 속도를 향상시킬 수 있다.

Claims (11)

  1. 소정의 구조가 형성된 반도체 기판이 제공되는 단계;
    상기 반도체 기판 상부에 웨팅층, 제 1 금속층, 식각 정지막 및 제 2 금속층을 순차적으로 형성하는 단계;
    상기 제 2 금속층을 패터닝하여 금속 스터드를 형성하는 단계;
    상기 식각 정지막, 제 1 금속층 및 웨팅층을 순차적으로 패터닝하여 배선을 형성하는 단계; 및
    전체 구조 상부에 층간 절연막을 형성한 후 상기 금속 스터드가 노출되도록 하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. (a) 소정의 구조가 형성된 반도체 기판이 제공되는 단계;
    (b) 상기 반도체 기판 상부에 웨팅층, 제 1 금속층, 식각 정지막 및 제 2 금속층을 순차적으로 형성하는 단계;
    (c) 상기 제 2 금속층을 패터닝하여 금속 스터드를 형성하는 단계;
    (d) 상기 식각 정지막, 제 1 금속층 및 웨팅층을 순차적으로 패터닝하여 배선을 형성하는 단계;
    (e) 전체 구조 상부에 층간 절연막을 형성한 후 상기 금속 스터드가 노출되도록 하여 상기 배선 및 금속 스터드를 포함하는 하부 금속 배선을 형성하는 단계; 및
    상기 (b) 단계 내지 상기 (e) 단계를 반복하여 상부 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항 또는 제 2 에 있어서, 상기 웨팅층은 티타늄(Ti)막, 티타늄 나이트라이드(TiN)막 또는 이들의 적층막 중 어느 하나를 이용하여 10 내지 1000Å의 두께로 형성하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 및 제 2 금속층은 각각 알루미늄을 50 내지 10000Å의 두께로 형성하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 식각 정지막은 전기 저항이 낮은 금속층을 이용하여 10 내지 1000Å의 두께로 형성하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 식각 정지막은 티타늄 나이트라이 드(TiN)막, 텅스텐 나이트라이드(WN)막, 탄탈륨 나이트라이드(TaN)막, 티타늄 알루미늄 나이트라이드(TiAlN)막, 텅스텐(W)막, 티타늄(Ti)막, 탄탈륨막(Ta), 루테늄(Ru)막, 이리듐(Ir)막 등 중 하나 또는 이들을 조합한 막으로 형성하는 반도체 소자의 금속 배선 형성 방법.
  7. 제 1 항 또는 제 2 에 있어서, 상기 제 2 금속층 상부에 반사 방지막을 형성하는 단계를 더 포함하는 반도체 소자의 금속 배선 형성 방법.
  8. 제 7 항에 있어서, 상기 반사 방지막은 티타늄 나이트라이드(TiN)막, 티타늄(Ti)막과 티타늄 나이트라이드(TiN)막의 적층막, 산화 질화(SiON)막 또는 아모포스 카본(amorphous carbon)막 또는 아모포스 카본막과 산화 질화(SiON)의 적층막 중 하나 또는 둘 이상을 조합하여 50 내지 5000Å의 두께로 형성하는 반도체 소자의 금속 배선 형성 방법.
  9. 제 1 항 또는 제 2 항에 있어서, 상기 배선은 상기 금속 스터드보다 큰 사이즈로 형성되는 반도체 소자의 금속 배선 형성 방법.
  10. 제 1 항 또는 제 2 항에 있어서, 상기 층간 절연막은 PECVD 또는 스핀온(spin on) 방식을 이용하여 형성하는 반도체 소자의 금속 배선 형성 방법.
  11. 제 1 항 또는 제 2 항에 있어서, 상기 소정의 구조가 형성된 반도체 기판 상부에 금속층을 형성한 후 상기 금속층을 패터닝하여 금속 스터드를 형성하는 단계; 및
    상기 금속 스터드를 포함한 전체 구조 상부에 층간 절연막을 형성한 후 상기 금속 스터드가 노출되도록 하는 단계를 더 포함하는 반도체 소자의 금속 배선 형성 방법.
KR1020060053429A 2006-06-14 2006-06-14 반도체 소자의 금속 배선 형성 방법 KR20070119173A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060053429A KR20070119173A (ko) 2006-06-14 2006-06-14 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060053429A KR20070119173A (ko) 2006-06-14 2006-06-14 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20070119173A true KR20070119173A (ko) 2007-12-20

Family

ID=39137539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053429A KR20070119173A (ko) 2006-06-14 2006-06-14 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20070119173A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237287A (zh) * 2010-04-27 2011-11-09 中国砂轮企业股份有限公司 基板的制作方法及其结构
KR20170073978A (ko) * 2015-12-21 2017-06-29 에스케이하이닉스 주식회사 반도체 장치의 제조방법
EP3963624A4 (en) * 2019-05-01 2023-06-07 Applied Materials, Inc. COMPLETELY ALIGNED SUBTRACTIVE PROCESSES AND ELECTRONIC DEVICES OBTAINED FROM THEM

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237287A (zh) * 2010-04-27 2011-11-09 中国砂轮企业股份有限公司 基板的制作方法及其结构
KR20170073978A (ko) * 2015-12-21 2017-06-29 에스케이하이닉스 주식회사 반도체 장치의 제조방법
EP3963624A4 (en) * 2019-05-01 2023-06-07 Applied Materials, Inc. COMPLETELY ALIGNED SUBTRACTIVE PROCESSES AND ELECTRONIC DEVICES OBTAINED FROM THEM
US11967527B2 (en) 2019-05-01 2024-04-23 Applied Materials, Inc. Fully aligned subtractive processes and electronic devices therefrom

Similar Documents

Publication Publication Date Title
KR100387255B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20000008021A (ko) 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
US20160163636A1 (en) Semiconductor structure and fabrication method thereof
US11309217B2 (en) Contact plug and method of formation
US8232638B2 (en) Interconnection structure having oxygen trap pattern in semiconductor device
JP2005340808A (ja) 半導体装置のバリア構造
US11417525B2 (en) Multiple patterning with mandrel cuts defined by block masks
KR100806034B1 (ko) Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
KR20060113825A (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
US9741614B1 (en) Method of preventing trench distortion
KR20070119173A (ko) 반도체 소자의 금속 배선 형성 방법
KR20040052353A (ko) 반도체 소자 제조방법
KR100393967B1 (ko) 반도체 소자의 금속배선 형성방법
KR101153224B1 (ko) 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법
KR20040061817A (ko) 반도체소자의 금속배선 형성방법
US20060226549A1 (en) Semiconductor device and fabricating method thereof
JP2005197700A (ja) 半導体素子の金属パターン形成方法
KR100539443B1 (ko) 반도체 소자의 금속배선 형성방법
JPH11186274A (ja) デュアル・ダマスク技術
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR20040029219A (ko) 반도체 소자의 제조 방법
KR100784105B1 (ko) 반도체 소자의 제조 방법
KR100358569B1 (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application