CN105190865A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN105190865A
CN105190865A CN201480013840.XA CN201480013840A CN105190865A CN 105190865 A CN105190865 A CN 105190865A CN 201480013840 A CN201480013840 A CN 201480013840A CN 105190865 A CN105190865 A CN 105190865A
Authority
CN
China
Prior art keywords
mentioned
film
metal film
resistance metal
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480013840.XA
Other languages
English (en)
Other versions
CN105190865B (zh
Inventor
长仓浩太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Publication of CN105190865A publication Critical patent/CN105190865A/zh
Application granted granted Critical
Publication of CN105190865B publication Critical patent/CN105190865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种能够使在衬底上具备多个种类的电阻体的半导体装置的制造工序数与以往相比减少的半导体装置及其制造方法。半导体装置(1)具备：第一金属布线层(11)，其形成在衬底(10)上；层间绝缘膜(12)，其形成在第一金属布线层(11)上；第二金属布线层(23)，其形成在层间绝缘膜(12)上；第一电阻体，其具有形成在第一金属布线层(11)与第二金属布线层(23)之间的第一电阻金属膜(14a)、形成在第一电阻金属膜(14a)上的第一绝缘膜(15a)以及形成在第一绝缘膜(15a)上的第二电阻金属膜(16a)；以及第二电阻体，其具有形成在第一金属布线层(11)与第二金属布线层(23)之间的第一电阻金属膜(14b)、形成在第一电阻金属膜(14b)上的第一绝缘膜(15b)以及形成在第一绝缘膜(15b)上的第二电阻金属膜(16b)。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置以及半导体装置的制造方法，特别地涉及一种在同一衬底上具备多个种类的电阻体的半导体装置及其制造方法。
背景技术
作为电阻值的频率依赖性和电阻温度系数小且针对安装、使用时的热也很稳定的电阻体，已知有由氮化钽(TaN)构成的电阻体(以下也称为“TaN电阻体”。)。而且，在具备该TaN电阻体的半导体装置中，存在例如专利文献1所记载的半导体装置。另外，在该专利文献1中还记载了上述半导体装置的制造方法。
专利文献1：日本特开2009-302082号公报
发明内容
发明要解决的问题
然而，以往在形成不同的两种电阻体时在不同的层形成各个电阻体，因此制造工序复杂。例如是在衬底上形成第一布线层、第一层间绝缘层、第二布线层、第二层间绝缘层、第三布线层、在第一层间绝缘层形成与第二布线层连接的第一电阻体、在第二层间绝缘层形成与第三布线层连接的第二电阻体的结构，在从第一电阻体变更为第二电阻体的情况下，需要将掩模全部更换。
另外，在利用专利文献1所记载的制造方法(现有技术)制造在同一衬底上具备多个种类的电阻体的半导体装置的情况下，需要按电阻体的种类形成掩模，每次都实施蚀刻。例如在利用现有技术制造具备两种金属薄膜电阻体的半导体装置的情况下，需要按金属薄膜电阻体的种类形成两种掩模。然后，需要每次都实施蚀刻来制造作为目标的半导体装置。这样，在现有技术中存在以下问题：在制造在同一衬底上具备多个种类的电阻体的半导体装置的情况下，制造工序数变多。
本发明是鉴于这样的情况而完成的，其目的在于提供一种能够使在同一衬底上具备多个种类的电阻体的半导体装置的制造工序数与现有技术相比减少的半导体装置及其制造方法。
用于解决问题的方案
本发明的一个方式是一种半导体装置，具备：第一金属布线层，其形成在半导体衬底上；层间绝缘膜，其形成在上述第一金属布线层上；第二金属布线层，其形成在上述层间绝缘膜上；第一电阻体，其具有形成在上述第一金属布线层与上述第二金属布线层之间的第一电阻金属膜、第一绝缘膜以及第二电阻金属膜，该第一绝缘膜形成在上述第一电阻金属膜上，该第二电阻金属膜形成在上述第一绝缘膜上且薄层电阻与上述第一电阻金属膜的薄层电阻不同；以及第二电阻体，其具有形成在上述第一金属布线层与上述第二金属布线层之间的第三电阻金属膜、第二绝缘膜以及第四电阻金属膜，该第二绝缘膜形成在上述第三电阻金属膜上，该第四电阻金属膜形成在上述第二绝缘膜上且薄层电阻与上述第三电阻金属膜的薄层电阻不同，其中，上述第一电阻金属膜和上述第三电阻金属膜是通过相同的材料形成的膜，上述第二电阻金属膜和上述第四电阻金属膜是通过相同的材料形成的膜。
另外，在上述半导体装置中，其特征也可以为，上述第一电阻体为不将上述第二电阻金属膜与上述第二金属布线层连接而将上述第一电阻金属膜与上述第一金属布线层连接。
另外，在上述半导体装置中，其特征也可以为，通过不将上述第三电阻金属膜与上述第一金属布线层连接而将上述第四电阻金属膜与上述第二金属布线层连接来构成上述第二电阻体。
另外，在上述半导体装置中，其特征也可以为，上述第一电阻金属膜和上述第三电阻金属膜形成于同层，上述第一绝缘膜和上述第二绝缘膜形成于同层，上述第二电阻金属膜和上述第四电阻金属膜形成于同层。
另外，在上述半导体装置中，其特征也可以为，上述层间绝缘膜具有第一层间绝缘膜和形成于上述第一层间绝缘膜的上层的第二层间绝缘膜，上述第一电阻金属膜和上述第三电阻金属膜形成在上述第一层间绝缘膜上。
另外，在上述半导体装置中，其特征也可以为，在上述第二电阻金属膜和上述第四电阻金属膜上形成有第三绝缘膜。
另外，在上述半导体装置中，其特征也可以为，通过下部金属插塞将上述第一电阻金属膜和上述第一金属布线层连接来构成上述第一电阻体，通过上部金属插塞将上述第四电阻金属膜和上述第二金属布线层连接来构成上述第二电阻体。
另外，在上述半导体装置中，其特征也可以为上述第一电阻金属膜和上述第三电阻金属膜是包含氮化钛或氮化钽的金属膜、金属氮化膜以及金属硅化物膜中的任一个，上述第二电阻金属膜和上述第四电阻金属膜是薄层电阻与上述第一电阻金属膜和上述第二电阻金属膜的薄层电阻不同的包含氮化钛或氮化钽的金属膜、金属氮化膜以及金属硅化物膜中的任一个。
另外，在上述半导体装置中，其特征也可以为，还具备电容元件，该电容元件具有形成在上述第一金属布线层与上述第二金属布线层之间的下部金属膜、电容绝缘膜以及上部金属膜，该电容绝缘膜形成在上述下部金属膜上，该上部金属膜形成在上述电容绝缘膜上且薄层电阻与上述下部金属膜的薄层电阻不同，通过将上述下部金属膜与上述第一金属布线层连接并将上述上部金属膜与上述第二金属布线层连接来构成上述电容元件。
另外，本发明的另一方式是一种半导体装置，具备：第一电阻体，其具有在形成于半导体衬底上的下部布线层与上部布线层之间形成的第一电阻金属膜、第一绝缘膜以及第二电阻金属膜，其中，该第一绝缘膜形成在上述第一电阻金属膜上，该第二电阻金属膜形成在上述第一绝缘膜上且薄层电阻与上述第一电阻金属膜的薄层电阻不同；以及第二电阻体，其具有在形成于半导体衬底上的下部布线层与上部布线层之间形成的第三电阻金属膜、第二绝缘膜以及第四电阻金属膜，该第二绝缘膜形成在上述第三电阻金属膜上，该第四电阻金属膜形成在上述第二绝缘膜上且薄层电阻与上述第三电阻金属膜的薄层电阻不同，其中，上述第一电阻体为上述第二电阻金属膜与上述上部布线层不通过上部金属插塞连接而上述第一电阻金属膜与上述下部布线层通过下部金属插塞连接的电阻体，上述第二电阻体为上述第三电阻金属膜与上述下部布线层不通过下部金属插塞连接而上述第四电阻金属膜与上述上部布线层通过上部金属插塞连接的电阻体。
另外，本发明的另一方式是一种在同一衬底上设置形成于第一区域的第一电阻体和形成于第二区域的第二电阻体的半导体装置的制造方法，其具有以下工序：在衬底上形成第一金属布线层；在上述衬底上形成覆盖上述第一金属布线层的第一层间绝缘膜；在上述第一区域形成贯通上述第一层间绝缘膜而与上述第一金属布线层连接的第一金属插塞；在上述第一层间绝缘膜上形成第一电阻金属膜；在上述第一电阻金属膜上形成第一绝缘膜；在上述第一绝缘膜上形成薄层电阻与上述第一电阻金属膜的薄层电阻不同的第二电阻金属膜；在上述第二电阻金属膜上形成第二绝缘膜；对形成于除上述第一区域和上述第二区域以外的区域中的上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜进行蚀刻，来在上述第一区域形成层叠了上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜的第一电阻体，以及同时在上述第二区域形成层叠了上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜的第二电阻体；在上述第一层间绝缘膜上形成覆盖上述第一电阻体和上述第二电阻体的第二层间绝缘膜；在上述第二区域形成暴露于上述第二层间绝缘膜的表面且与上述第二电阻金属膜连接的第二金属插塞；以及在上述第二层间绝缘膜上形成与上述第二金属插塞连接的第二金属布线层。
另外，在上述半导体装置的制造方法中，其特征也可以为，不将上述第二电阻金属膜与上述第二金属布线层连接而通过上述第一金属插塞将上述第一电阻金属膜与上述第一金属布线层连接来构成上述第一电阻体，不将上述第一电阻金属膜与上述第一金属布线层连接而通过上述第二金属插塞将上述第二电阻金属膜与上述第二金属布线层连接来构成上述第二电阻体。
另外，在上述半导体装置的制造方法中，其特征也可以为，在形成上述第二绝缘膜的工序之后且同时形成上述第一电阻体和上述第二电阻体的工序之前还具备在上述第二绝缘膜上的上述第一区域和上述第二区域分别形成硬掩模的工序，使用上述硬掩模来进行上述蚀刻。
另外，本发明的另一方式是一种在同一衬底上设置形成于第一区域的第一电阻体、形成于第二区域的第二电阻体以及形成于第三区域的电容元件的半导体装置的制造方法，具有以下工序：在衬底上形成第一金属布线层；在上述衬底上形成覆盖上述第一金属布线层的第一层间绝缘膜；在上述第一区域和上述第三区域分别形成贯通上述第一层间绝缘膜而与上述第一金属布线层连接的第一金属插塞；在上述第一层间绝缘膜上形成第一电阻金属膜；在上述第一电阻金属膜上形成第一绝缘膜；在上述第一绝缘膜上形成薄层电阻与上述第一电阻金属膜的薄层电阻不同的第二电阻金属膜；在上述第二电阻金属膜上形成第二绝缘膜；对形成于除上述第一区域、上述第二区域以及上述第三区域以外的区域中的上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜进行蚀刻，来在上述第一区域形成层叠了上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜的第一电阻体，同时在上述第二区域形成层叠了上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜的第二电阻体，以及同时在上述第三区域形成层叠了上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜的电容元件；在上述第一层间绝缘膜上形成覆盖上述第一电阻体、上述第二电阻体以及上述电容元件的第二层间绝缘膜；在上述第二区域和上述第三区域分别形成暴露于上述第二层间绝缘膜的表面并与上述第二电阻金属膜连接的第二金属插塞；以及在上述第二层间绝缘膜上形成与上述第二金属插塞连接的第二金属布线层。
特征也可以为，在形成上述第二绝缘膜的工序之后且同时形成上述第一电阻体、上述第二电阻体以及上述电容元件的工序之前还具备在上述第二绝缘膜上的上述第一区域、上述第二区域以及上述第三区域分别形成硬掩模的工序，使用上述硬掩模来进行上述蚀刻。
另外，在上述半导体装置的制造方法中，其特征也可以为，将上述蚀刻所使用的蚀刻气体设为卤素气体。
另外，在上述半导体装置的制造方法中，其特征也可以为，上述第一电阻金属膜是包含氮化钛或氮化钽的金属膜、金属氮化膜以及金属硅化物膜中的任一个，上述第二电阻金属膜是薄层电阻与上述第一电阻金属膜的薄层电阻不同的包含氮化钛或氮化钽的金属膜、金属氮化膜以及金属硅化物膜中的任一个。
发明的效果
根据本发明，通过变更下部金属插塞和上部金属插塞的位置，能够容易地变更是取出第一电阻体的电阻值、还是取出第二电阻体的电阻值。
另外，在第一层间绝缘膜上依次层叠第一电阻金属膜、第一绝缘膜、第二电阻金属膜以及第二绝缘膜，在该层叠得到的结构体上的第一区域和第二区域形成一种掩模。然后，利用该掩模对上述结构体进行一次蚀刻而在第一区域形成第一电阻体的同时在第二区域形成第二电阻体。
因此，不需要像现有技术那样在将第一电阻体和第二电阻体这两种电阻体形成于同一衬底上时按电阻体的种类形成掩模并每次都实施蚀刻。因此，如果是本发明，即使在制造在同一衬底上具备多个种类的电阻体的半导体装置的情况下，也能够使该半导体装置的制造工序数与现有技术相比减少。
附图说明
图1是表示本发明的实施方式所涉及的半导体装置的结构的截面图。
图2是说明本发明的实施方式所涉及的半导体装置的制造方法的截面图(之一)。
图3是说明本发明的实施方式所涉及的半导体装置的制造方法的截面图(之二)。
图4是说明本发明的实施方式所涉及的半导体装置的制造方法的截面图(之三)。
图5是说明本发明的实施方式所涉及的半导体装置的制造方法的截面图(之四)。
图6是说明本发明的实施方式所涉及的半导体装置的制造方法的截面图(之五)。
图7是表示本发明的实施方式所涉及的半导体装置的制造方法的流程的图。
具体实施方式
下面，参照图1～7说明本发明的实施方式所涉及的半导体装置及其制造方法。
(半导体装置)
图1是表示本发明的实施方式所涉及的半导体装置的结构的截面图。在本实施方式所涉及的半导体装置1中虚拟地设置有第一电阻体形成部A、第二电阻体形成部B以及电容元件形成部C这三个形成部。在图1中用虚线示出这些形成部。下面，说明在第一电阻体形成部A中形成有第一电阻元件R1、在第二电阻体形成部B中形成有第二电阻元件R2、在电容元件形成部C中形成有电容元件C1的半导体装置1的结构。
半导体装置1是具备衬底10、下部布线层11a、11c、11d、第一层间绝缘膜12、下部金属插塞13a、13c、第一电阻金属膜14a～14c、第一绝缘膜15a～15c、第二电阻金属膜16a～16c、第二绝缘膜17a～17c、硬掩模18a～18c、第二层间绝缘膜20、上部金属插塞21b、21c、金属插塞22以及上部布线层23b～23d的半导体装置。下面，说明该半导体装置1的结构的详细内容。此外，上述第一电阻金属膜14a～14c相当于本申请的“第一电阻金属膜”、“第三电阻金属膜”，第二电阻金属膜16a～16c相当于本申请的“第二电阻金属膜”、“第四电阻金属膜”。另外，相当于“第一电阻金属膜”的电阻金属膜和相当于“第三电阻金属膜”的电阻金属膜是通过相同的材料形成的膜。另外，相当于“第二电阻金属膜”的电阻金属膜和相当于“第四电阻金属膜”的电阻金属膜是通过相同的材料形成的膜。
(衬底)
衬底10是具备绝缘性的衬底。衬底10具备绝缘性即可，其材质不特别地限定。例如，能够使用氧化硅(SiO)衬底作为衬底10。
(下部布线层)
在衬底10上形成有下部布线层11a、11c、11d。下部布线层11a是形成在第一电阻体形成部A中的一对下部布线层，下部布线层11c是形成在电容元件形成部C中的一对下部布线层，下部布线层11d是在附图左侧单独地形成的下部布线层。下部布线层11a、11c是为了使电流流向后述的第一电阻金属膜14a、14c而使用的布线层，下部布线层11d是为了确保上下层之间的导通而使用的布线层。
下部布线层11a、11c、11d是从图1的附图近前侧向附图后侧延伸的布线层，其形状例如是平板形状。另外，下部布线层11a、11c、11d各自的尺寸大致相同。下部布线层11a、11c、11d具备导电性即可，其材质不特别地限定。例如能够使用铝(Al)布线层作为下部布线层11a、11c、11d。
(第一层间绝缘膜和第二层间绝缘膜)
在形成有下部布线层11a、11c、11d的衬底10上形成有覆盖下部布线层11a、11c、11d的第一层间绝缘膜12。另外，在第一层间绝缘膜12上形成有覆盖后述的第一电阻金属膜14a～14c、第一绝缘膜15a～15c、第二电阻金属膜16a～16c、第二绝缘膜17a～17c以及硬掩模18a～18c的第二层间绝缘膜20。该第一层间绝缘膜12和第二层间绝缘膜20是用于使半导体装置1内的导通部分之间电绝缘的绝缘膜。
第一层间绝缘膜12和第二层间绝缘膜20只要分别具备绝缘性即可，其材质不特别地限定。例如，可以通过SiO形成第一层间绝缘膜12和第二层间绝缘膜20这两方。
(第一电阻金属膜和第二电阻金属膜)
半导体装置1具备第一电阻金属膜14a～14c和第二电阻金属膜16a～16c。第一电阻金属膜14a～14c是形成在第一电阻体形成部A、第二电阻体形成部B以及电容元件形成部C各形成部的第一层间绝缘膜12上的电阻金属膜。
在该第一电阻金属膜14a～14c上形成有后述的第一绝缘膜15a～15c，第二电阻金属膜16a～16c形成在该第一绝缘膜15a～15c上。另外，在第一电阻体和第二电阻体中，第一电阻金属膜14a～14c和第二电阻金属膜16a～16c在使电流流过的情况下能够分别作为电阻元件来发挥功能。另外，在电容元件中，第一电阻金属膜14a～14c和第二电阻金属膜16a～16c能够分别作为下部电极和上部电极来发挥功能。
第一电阻金属膜14a～14c和第二电阻金属膜16a～16c从图1的附图近前侧向附图后侧延伸，其形状例如是薄膜形状。另外，在第一电阻体形成部A、第二电阻体形成部B以及电容元件形成部C各形成部中，第一电阻金属膜14a～14c的膜厚大致均匀。另外，第二电阻金属膜16a～16c的膜厚也大致均匀。另外，第一电阻金属膜14a～14c的膜厚可以与第二电阻金属膜16a～16c的膜厚相同，也可以与第二电阻金属膜16a～16c的膜厚不同。
第一电阻金属膜14a～14c和第二电阻金属膜16a～16c包括薄层电阻不同的电阻金属。其材质不特别地限定。另外，构成第一电阻金属膜14a～14c的膜的种类(膜种类)可以与第二电阻金属膜16a～16c的膜种类相同，也可以与第二电阻金属膜16a～16c的膜种类不同。例如，第一电阻金属膜14a～14c的一个形态是包括氮化钛(下面，也称为“TiN”。)的电阻金属膜(下面，也称为“TiN电阻金属膜”。)，第二电阻金属膜16a～16c的一个形态是TaN电阻金属膜。更具体地说，第一电阻金属膜14a～14c和第二电阻金属膜16a～16c例如是通过包含TiN或TaN的金属膜、金属氮化膜以及金属硅化物膜中的任一个形成的膜。
(第一绝缘膜和第二绝缘膜)
半导体装置1具备第一绝缘膜15a～15c和第二绝缘膜17a～17c。第一绝缘膜15a～15c是以覆盖第一电阻金属膜14a～14c的上表面的方式形成的绝缘膜。另外，第二绝缘膜17a～17c是以覆盖第二电阻金属膜16a～16c的上表面的方式形成的绝缘膜。第一绝缘膜15a～15c和第二绝缘膜17a～17c是保护上述第一电阻金属膜14a～14c和第二电阻金属膜16a～16c的表面并且在形成电阻体时成为掩模的绝缘膜。
第一绝缘膜在第一电阻体和第二电阻体中使第一电阻金属膜和第二电阻金属膜电绝缘。另外，在电容元件中作为电容绝缘膜而发挥功能。
第一绝缘膜15a～15c和第二绝缘膜17a～17c是从图1的附图近前侧向附图后侧延伸的膜，其形状例如是平板形状。另外，在第一电阻体形成部A、第二电阻体形成部B以及电容元件形成部C各形成部中，第一绝缘膜15a～15c的膜厚大致均匀。另外，第二绝缘膜17a～17c的膜厚也大致均匀。另外，第一绝缘膜15a～15c的膜厚可以与第二绝缘膜17a～17c的膜厚相同，也可以与第二绝缘膜17a～17c的膜厚不同。
例如，在将TiN电阻金属膜形成为第一电阻金属膜14a～14c、将TaN电阻金属膜形成为第二电阻金属膜16a～16c的情况下，可以通过包含氮化硅(下面，也称为“SiN”。)的绝缘膜来形成第一绝缘膜15a～15c和第二绝缘膜17a～17c。此外，第一绝缘膜15a～15c的膜种类可以与第二绝缘膜17a～17c的膜种类相同，也可以与第二绝缘膜17a～17c的膜种类不同。
(硬掩模)
硬掩模18a～18c是以覆盖第二绝缘膜17a～17c的上表面的方式形成的掩模。该硬掩模18a～18c是形成上述第一电阻金属膜14a～14c、第二电阻金属膜16a～16c、第一绝缘膜15a～15c以及第二绝缘膜17a～17c时的掩模。
硬掩模18a～18c是从图1的附图近前侧向附图后侧延伸的掩模，其形状例如是长方体。硬掩模18a～18c只要蚀刻速率比绝缘膜17a～17c的蚀刻速率快即可，其材质不特别地限定。例如能够使用包含SiO的掩模作为硬掩模18a～18c。
(金属插塞)
半导体装置1具备下部金属插塞13a、13c、上部金属插塞21b、21c以及金属插塞22。下部金属插塞13a是将下部布线层11a与第一电阻金属膜14a连接的一对金属插塞，下部金属插塞13c是将下部布线层11c与第一电阻金属膜14c连接的一对金属插塞。
另外，上部金属插塞21b是将后述的上部布线层23b与第二电阻金属膜16b连接的一对金属插塞。另外，上部金属插塞21c是将后述的上部布线层23c与第二电阻金属膜16c连接的一对金属插塞。另外，金属插塞22是将后述的上部布线层23d与下部布线层11d连接的金属插塞。
如上所述，下部金属插塞13a、13c是如下的金属插塞：沿附图的上下方向贯通第一层间绝缘膜12，为了使电流流向第一电阻金属膜14a、14c而使用。另外，上部金属插塞21b、21c是如下的金属插塞：沿附图的上下方向贯通第二层间绝缘膜20、硬掩模18b、18c以及第二绝缘膜17b、17c，为了使电流流向第二电阻金属膜16b、16c而使用。另外，金属插塞22是如下的金属插塞：沿附图的上下方向贯通第一层间绝缘膜12和第二层间绝缘膜20，为了确保上下层之间的导通而使用。
下部金属插塞13a、13c和上部金属插塞21b、21c例如是形成为长方体的金属插塞，下部金属插塞13a、13c和上部金属插塞21b、21c各自的尺寸大致相同。
下部金属插塞13a、13c和上部金属插塞21b、21c只要分别由具备导电性的物质形成，可以由相同的物质形成，也可以由不同的物质形成。例如也可以将下部金属插塞13a、13c和上部金属插塞21b、21c这两方由钨(W)形成。此外，“金属插塞”是指还被称为“通孔”的构件。
(上部布线层)
在第二层间绝缘膜20上形成有上部布线层23b、23c、23d。该上部布线层23b是与上部金属插塞21b连接的一对上部布线层。另外，上部布线层23c是与上部金属插塞21c连接的一对上部布线层。另外，上部布线层23d是与金属插塞22连接的上部布线层。上部布线层23b、23c是为了使电流流向第二电阻金属膜16b、16c而使用的布线层。上部布线层23d是为了确保上下层间的导通而使用的布线层。
上部布线层23b～23d具备导电性即可，其材质等不特别地限定。例如能够使用Al布线层作为上部布线层23b～23d。
(第一电阻体)
如上所述，在第一电阻体形成部A中形成的第一电阻金属膜14a经由下部金属插塞13a与下部布线层11a连接，因此在半导体装置1中作为第一电阻体发挥功能。另一方面，在第一电阻体形成部A中形成的第二电阻金属膜16a处于电绝缘的状态，因此是在半导体装置1中不作为电阻体发挥功能的所谓的伪电阻体。这样，在第一电阻体形成部A中形成有具备第一电阻金属膜14a的电阻元件R1。换句话说，在第一电阻体形成部A中形成有从半导体装置1的下部导入电流的类型的电阻元件R1。
(第二电阻体)
另外，在第二电阻体形成部B中形成的第二电阻金属膜16b经由上部金属插塞21b与上部布线层23b连接，因此在半导体装置1中作为第二电阻体发挥功能。另一方面，在第二电阻体形成部B中形成的第一电阻金属膜14b处于电绝缘的状态，因此是在半导体装置1中不作为电阻体发挥功能的所谓的伪电阻体。这样，在第二电阻体形成部B中形成有具备第二电阻金属膜16b的电阻元件R2。换句话说，在第二电阻体形成部B中形成有从半导体装置1的上部导入电流的类型的电阻元件R2。
(电容元件)
另外，在电容元件形成部C中形成的第一绝缘膜15c被经由下部金属插塞13c与下部布线层11c连接的第一电阻金属膜14c和经由上部金属插塞21c与上部布线层23c连接的第二电阻金属膜16c夹在中间，作为电容膜发挥功能。因此，在电容元件形成部C中形成有由第一电阻金属膜(下部电极)14c、第一绝缘膜(电容膜)15c以及第二电阻金属膜(上部电极)16c构成的电容元件C1。换句话说，该电容元件C1是将电阻元件R1的结构和电阻元件R2的结构组合而成的电容元件。
在本实施方式的半导体装置1中，通过如上述那样变更上部金属插塞或下部金属插塞的位置，能够容易地变更是取出第一电阻金属膜的电阻值、还是取出第二电阻金属膜的电阻值。
(半导体装置的制造方法)
图2～图6是示意性地表示本发明的实施方式所涉及的半导体装置的制造方法的各工序的截面图。另外，图7是表示本发明的实施方式所涉及的半导体装置的制造方法的流程的图。
下面，对于本发明的实施方式所涉及的半导体装置1的制造方法的各工序进行说明。
首先，如图2的(a)所示，在衬底10上的第一电阻体形成部A和电容元件形成部C各形成部中形成下部布线层11a、11c，并且形成下部布线层11d(S1)。在衬底10上形成金属膜(未图示)之后，对该金属膜进行图案形成来形成下部布线层11a、11c、11d。该图案形成能够使用公知技术。例如在将Al布线层形成为下部布线层11a、11c、11d的情况下，在衬底10上形成Al层之后，使用光刻法和干蚀刻法对该Al层进行图案形成来形成。此外，上述的下部布线层相当于本申请的“第一金属布线层”。
接着，如图2的(b)所示，在形成了下部布线层11a、11c、11d的衬底10上形成第一层间绝缘膜12(S2)。第一层间绝缘膜12的形成能够使用公知技术。例如在将SiO膜形成为第一层间绝缘膜12的情况下，使用CVD(ChemicalVaporDeposition：化学气相沉积)法来形成。此外，图2的(b)表示在第一层间绝缘膜12形成之后使其表面平坦化后的状态。
接着，在第一电阻体形成部A和电容元件形成部C各形成部中，通过一次的蚀刻工序形成贯通第一层间绝缘膜12并到达下部布线层11a、11c的第一通孔(未图示)。该第一通孔的形成能够使用公知技术。例如也可以在第一层间绝缘膜12上的、形成第一通孔的区域以外的区域形成掩模(未图示)之后实施蚀刻，来形成第一通孔。
接着，在如上述那样形成的第一通孔中填充导电材料来如图2的(c)所示那样形成下部金属插塞13a、13c(S3)。此外，图2的(c)表示在下部金属插塞13a、13c形成之后使其表面平坦化后的状态。另外，上述的下部金属插塞相当于本申请的“第一金属插塞”。
接着，如图3的(a)所示，在形成了下部金属插塞13a、13c的第一层间绝缘膜12上形成第一电阻金属膜14a～14c用或电容元件的下部电极用的第一电阻金属膜14f(S4)。第一电阻金属膜14f的形成能够使用公知技术。例如在将TiN电阻金属膜形成为第一电阻金属膜14a～14c的情况下，将TiN膜形成为第一电阻金属膜14f。该TiN膜的形成使用例如PVD(PhysicalVaporDeposition：物理气相沉积)法、CVD法、ALD(AtomicLayerDeposition：原子层沉积)法。
接着，在第一电阻金属膜14f上形成第一绝缘膜15a～15c用的第一绝缘膜15f(S5)。第一绝缘膜15f的形成能够使用公知技术。例如在将SiN膜形成为第一绝缘膜15f的情况下，使用CVD法来形成。
接着，在第一绝缘膜15f上形成第二电阻金属膜16a～16c用或电容元件的上部电极用的第二电阻金属膜16f(S6)。第二电阻金属膜16f的形成能够使用公知技术。
例如，在将TaN电阻金属膜形成为第二电阻金属膜16a～16c的情况下，将TaN膜形成为第二电阻金属膜16f。该TaN膜的形成使用例如PVD法、CVD法、ALD法。
接着，在第二电阻金属膜16f上形成第二绝缘膜17a～17c用的第二绝缘膜17f(S7)。第二绝缘膜17f的形成能够使用公知技术。例如在将SiN膜形成为第二绝缘膜17f的情况下，使用CVD法来形成。
接着，在第二绝缘膜17f上形成硬掩模18a～18c用的氧化膜(硬掩模层)18f(S8)。氧化膜18f的形成能够使用公知技术。例如在将SiO膜形成为氧化膜18f的情况下，使用CVD法来形成。
接着，如图3的(b)所示，在第一电阻体形成部A、第二电阻体形成部B以及电容元件形成部C各形成部中形成抗蚀剂掩模19a～19c(S9)。抗蚀剂掩模19a～19c的形成能够使用公知技术。例如能够使用光刻法形成抗蚀剂掩模19a～19c。
接着，如图4的(a)所示，使用该抗蚀剂掩模19a～19c来通过一次的工序对氧化膜18f进行蚀刻。该蚀刻能够使用公知技术。例如，使用例如氟系气体对氧化膜18f进行干蚀刻。这样，通过一次的蚀刻工序来在第一电阻体形成部A、第二电阻体形成部B以及电容元件形成部C各形成部的第二绝缘膜17f上形成硬掩模18a～18c(S10)。换句话说，使用一种抗蚀剂掩模19a～19c来通过一次的蚀刻工序形成硬掩模18a～18c。
接着，如图4的(b)所示，去除抗蚀剂掩模19a～19c(S11)。抗蚀剂掩模19a～19c的去除能够使用公知技术。例如在抗蚀剂掩模19a～19c是以有机聚合物为主要成分的掩模的情况下，使用氧等离子体来去除。
接着，使用硬掩模18a～18c连续地依次蚀刻第二绝缘膜17f、第二电阻金属膜16f、第一绝缘膜15f以及第一电阻金属膜14f。该蚀刻能够使用公知技术。例如，使用例如卤素气体来通过一次的工序蚀刻上述的进行了层叠的膜。也就是说，通过一次的蚀刻工序来如图5的(a)所示那样在第一电阻体形成部A、第二电阻体形成部B以及电容元件形成部C各形成部中同时地形成第一电阻金属膜14a～14c、第一绝缘膜15a～15c、第二电阻金属膜16a～16c以及第二绝缘膜17a～17c(S12)。
接着，如图5的(b)所示，在层叠地形成有第一电阻金属膜14a～14c、第一绝缘膜15a～15c、第二电阻金属膜16a～16c、第二绝缘膜17a～17c以及硬掩模18a～18c的第一层间绝缘膜12上形成第二层间绝缘膜20(S13)。该第二层间绝缘膜20的形成能够使用公知技术。例如在将SiO膜形成为第二层间绝缘膜20的情况下，使用CVD法来形成。
接着，在第二电阻体形成部B和电容元件形成部C各形成部中，通过一次的蚀刻工序来形成贯通第二层间绝缘膜20、硬掩模18b、18c以及第二绝缘膜17b、17c并到达第二电阻金属膜16b、16c的第二通孔(未图示)。该第二通孔的形成能够使用公知技术。例如也可以在第二层间绝缘膜20上的、形成第二通孔的区域以外的区域形成掩模之后实施蚀刻，来形成第二通孔。
接着，在通过这样形成的第二通孔中填充导电材料，来如图6的(a)所示那样形成上部金属插塞21b、21c(S14)。此外，图6的(a)表示在上部金属插塞21b、21c形成之后使其表面平坦化后的状态。另外，上述的上部金属插塞相当于本申请的“第二金属插塞”。
在本实施方式中，与形成第二通孔同时地形成贯通第一层间绝缘膜12和第二层间绝缘膜20并到达下部布线层11d的第三通孔(未图示)。然后，与在第二通孔中填充导电材料同时地在第三通孔中填充导电材料。通过这样来形成金属插塞22。
在本实施方式中，第一层间绝缘膜12和第二层间绝缘膜20的材质与第二绝缘膜17a～17c的材质不同。因此，第一层间绝缘膜12和第二层间绝缘膜20的蚀刻速率与第二绝缘膜17a～17c的蚀刻速率不同。更详细地说，第一层间绝缘膜12和第二层间绝缘膜20的蚀刻速率比第二绝缘膜17a～17c的蚀刻速率大。因此，通过预先调整第二绝缘膜17a～17c的膜厚(即，第二绝缘膜17f的膜厚)，能够使形成第二通孔所需要的时间与形成第三通孔所需要的时间一致。这样，通过一次的蚀刻工序就能够同时形成第二通孔和第三通孔。
最后，如图6的(b)所示，在形成有上部金属插塞21b、21c和金属插塞22的第二层间绝缘膜20上形成上部布线层23b～23d(S15)。在第二层间绝缘膜20上形成了金属膜(未图示)之后对该金属膜进行图案形成来形成上部布线层23b～23d。该图案形成能够使用公知技术。例如在将Al布线层形成为上部布线层23b～23d的情况下，在第二层间绝缘膜20上形成了Al层之后，使用光刻法和干蚀刻法对该Al层进行图案形成来形成。此外，上述的上部布线层相当于本申请的“第二金属布线层”。
经过以上的工序，能够制造出图1所示的半导体装置1。
在此，在制造工序中关注在上述电容元件形成部C中形成的电容元件C1。本实施方式所涉及的电容元件C1是通过实施第一电阻元件R1的制造工序以及第二电阻元件R2的制造工序而制造出的电容元件。换句话说，在制造出第一电阻元件R1之后，在该第一电阻元件R1上形成上部金属插塞、上部布线层，由此能够制造电容元件C1。
(效果)
(1)在本实施方式所涉及的半导体装置1的制造方法中，在第一层间绝缘膜12上依次层叠第一电阻金属膜14f、第一绝缘膜15f、第二电阻金属膜16f以及第二绝缘膜17f，在该层叠得到的结构体上的第一电阻体形成部A、第二电阻体形成部B以及电容元件形成部C中形成了一种硬掩模18a～18c。然后，使用该硬掩模18a～18c对上述结构体进行图案形成。
因此，能够通过一次的蚀刻工序(使用一种硬掩模)来同时地在第一电阻体形成部A中形成第一电阻金属膜14a、在第二电阻体形成部B中形成第二电阻金属膜16b。因而，不需要像现有技术那样在同一衬底上形成第一电阻金属膜14a和第二电阻金属膜16b两种电阻金属膜时按电阻金属膜的种类形成掩模并每次都实施蚀刻。
因此，只要是本实施方式所涉及的半导体装置1的制造方法，即使制造在同一衬底上具备两种电阻体的半导体装置的情况下，也能够使该半导体装置的制造工序数与现有技术相比减少。其结果，能够使半导体装置的制造成本与现有技术相比降低。
(2)在本实施方式所涉及的半导体装置1的制造方法中，在电容元件形成部C中，分别实施了电阻元件R1和电阻元件R2的制造工序。
因此，在电容元件形成部C中能够形成由第一电阻金属膜14c和第二电阻金属膜16c将第一绝缘膜(电容膜)15c夹在中间所得到的电容元件C1。因此，能够制造在同一衬底上具备电容元件C1、第一电阻元件R1以及第二电阻元件R2三种元件的半导体装置1。
(3)在本实施方式所涉及的半导体装置1的制造方法中，将TiN电阻金属膜形成为第一电阻金属膜14a～14c，将TaN电阻金属膜形成为第二电阻金属膜16a～16c，通过SiN膜形成了第一绝缘膜15a～15c和第二绝缘膜17a～17c。
因此，能够制造在同一衬底上具备TiN电阻金属膜和TaN电阻金属膜这两种薄层电阻值不同的电阻体的半导体装置1。
(4)在本实施方式所涉及的半导体装置1的制造方法中，将在对第一电阻金属膜14f、第一绝缘膜15f、第二电阻金属膜16f以及第二绝缘膜17f进行蚀刻时使用的蚀刻气体设为卤素气体。
因此，能够连续地依次蚀刻第一电阻金属膜14f、第一绝缘膜15f、第二电阻金属膜16f以及第二绝缘膜17f，从而能够高效地形成第一电阻金属膜14a～14c、第一绝缘膜15a～15c、第二电阻金属膜16a～16c以及第二绝缘膜17a～17c。
(变形例)
在上述的实施方式中，对于在同一衬底上形成第一电阻元件R1、第二电阻元件R2以及电容元件C1三种元件的情况进行了说明，但不限定于此。例如也可以通过在衬底的第一区域形成第一电阻元件R2、在第二区域形成第二电阻元件R1来在同一衬底上形成两种元件。另外，也可以通过在衬底的第一区域形成电容元件C1、在第二区域形成第一电阻元件R1来在同一衬底上形成两种元件。或者，也可以通过在同一衬底的第一区域形成第一电阻元件R1、在第二区域形成电容元件C1来在同一衬底上形成两种元件。
另外，在上述实施方式中，对于电容元件C1具备一对下部金属插塞13c和一对上部金属插塞21c的情况进行了说明，但是不限定于此。例如电容元件C1也可以具备一个下部金属插塞13c和一个上部金属插塞21c。
另外，在上述实施方式中，对于将TiN电阻金属膜形成为第一电阻金属膜14a～14c、将TaN电阻金属膜形成为第二电阻金属膜16a～16c的情况进行了说明，但是不限定于此。例如也可以将TaN电阻金属膜形成为第一电阻金属膜14a～14c、将TiN电阻金属膜形成为第二电阻金属膜16a～16c。另外，第一电阻金属膜14a～14c、第二电阻金属膜16a～16c不限定于TaN、TiN，也可以是其它金属系的材料。第一电阻金属膜14a～14c、第二电阻金属膜16a～16c也可以是通过例如包含TaN或TiN的金属膜、金属氮化膜以及金属硅化物膜中的任一个形成的膜。
附图标记说明
1：半导体装置；10：衬底；11：下部布线层；12：第一层间绝缘膜；13：下部金属插塞；14：第一电阻金属膜；15：第一绝缘膜；16：第二电阻金属膜；17：第二绝缘膜；18：硬掩模；19：抗蚀剂掩模；20：第二层间绝缘膜；21：上部金属插塞；22：金属插塞；23：上部布线层；A：第一电阻体形成部；B：第二电阻体形成部；C：电容元件形成部；R1：第一电阻元件；R2：第二电阻元件；C1：电容元件。

Claims (17)

1.一种半导体装置，具备：
第一金属布线层，其形成在半导体衬底上；
层间绝缘膜，其形成在上述第一金属布线层上；
第二金属布线层，其形成在上述层间绝缘膜上；
第一电阻体，其具有形成在上述第一金属布线层与上述第二金属布线层之间的第一电阻金属膜、第一绝缘膜以及第二电阻金属膜，该第一绝缘膜形成在上述第一电阻金属膜上，该第二电阻金属膜形成在上述第一绝缘膜上且薄层电阻与上述第一电阻金属膜的薄层电阻不同；以及
第二电阻体，其具有形成在上述第一金属布线层与上述第二金属布线层之间的第三电阻金属膜、第二绝缘膜以及第四电阻金属膜，该第二绝缘膜形成在上述第三电阻金属膜上，该第四电阻金属膜形成在上述第二绝缘膜上且薄层电阻与上述第三电阻金属膜的薄层电阻不同，
其中，上述第一电阻金属膜和上述第三电阻金属膜是由相同的材料形成的膜，
上述第二电阻金属膜和上述第四电阻金属膜是由相同的材料形成的膜。
2.根据权利要求1所述的半导体装置，其特征在于，
通过不将上述第二电阻金属膜与上述第二金属布线层连接而将上述第一电阻金属膜与上述第一金属布线层连接来构成上述第一电阻体。
3.根据权利要求1或权利要求2所述的半导体装置，其特征在于，
通过不将上述第三电阻金属膜与上述第一金属布线层连接而将上述第四电阻金属膜与上述第二金属布线层连接来构成上述第二电阻体。
4.根据权利要求1至权利要求3中的任一项所述的半导体装置，其特征在于，
上述第一电阻金属膜和上述第三电阻金属膜形成于同层，
上述第一绝缘膜和上述第二绝缘膜形成于同层，
上述第二电阻金属膜和上述第四电阻金属膜形成于同层。
5.根据权利要求1至权利要求4中的任一项所述的半导体装置，其特征在于，
上述层间绝缘膜具有第一层间绝缘膜和形成于上述第一层间绝缘膜的上层的第二层间绝缘膜，
上述第一电阻金属膜和上述第三电阻金属膜形成在上述第一层间绝缘膜上。
6.根据权利要求1至权利要求5中的任一项所述的半导体装置，其特征在于，
在上述第二电阻金属膜和上述第四电阻金属膜上形成有第三绝缘膜。
7.根据权利要求1至权利要求6中的任一项所述的半导体装置，其特征在于，
通过下部金属插塞将上述第一电阻金属膜和上述第一金属布线层连接来构成上述第一电阻体，
通过上部金属插塞将上述第四电阻金属膜和上述第二金属布线层连接来构成上述第二电阻体。
8.根据权利要求1至权利要求7中的任一项所述的半导体装置，其特征在于，
上述第一电阻金属膜和上述第三电阻金属膜是包含氮化钛或氮化钽的金属膜、金属氮化膜以及金属硅化物膜中的任一个，
上述第二电阻金属膜和上述第四电阻金属膜是薄层电阻与上述第一电阻金属膜和上述第三电阻金属膜的薄层电阻不同的包含氮化钛或氮化钽的金属膜、金属氮化膜以及金属硅化物膜中的任一个。
9.根据权利要求1至权利要求8中的任一项所述的半导体装置，其特征在于，
还具备电容元件，该电容元件具有形成在上述第一金属布线层与上述第二金属布线层之间的下部金属膜、电容绝缘膜以及上部金属膜，该电容绝缘膜形成在上述下部金属膜上，该上部金属膜形成在上述电容绝缘膜上且薄层电阻与上述下部金属膜的薄层电阻不同，
通过将上述下部金属膜与上述第一金属布线层连接并将上述上部金属膜与上述第二金属布线层连接来构成上述电容元件。
10.一种半导体装置，具备：
第一电阻体，其具有在形成于半导体衬底上的下部布线层与上部布线层之间形成的第一电阻金属膜、第一绝缘膜以及第二电阻金属膜，其中，该第一绝缘膜形成在上述第一电阻金属膜上，该第二电阻金属膜形成在上述第一绝缘膜上且薄层电阻与上述第一电阻金属膜的薄层电阻不同；以及
第二电阻体，其具有在形成于半导体衬底上的下部布线层与上部布线层之间形成的第三电阻金属膜、第二绝缘膜以及第四电阻金属膜，该第二绝缘膜形成在上述第三电阻金属膜上，该第四电阻金属膜形成在上述第二绝缘膜上且薄层电阻与上述第三电阻金属膜的薄层电阻不同，
其中，上述第一电阻体为上述第二电阻金属膜与上述上部布线层不通过上部金属插塞连接而上述第一电阻金属膜与上述下部布线层通过下部金属插塞连接的电阻体，
上述第二电阻体为上述第三电阻金属膜与上述下部布线层不通过下部金属插塞连接而上述第四电阻金属膜与上述上部布线层通过上部金属插塞连接的电阻体。
11.一种在同一衬底上设置形成于第一区域的第一电阻体和形成于第二区域的第二电阻体的半导体装置的制造方法，其具有以下工序：
在衬底上形成第一金属布线层；
在上述衬底上形成覆盖上述第一金属布线层的第一层间绝缘膜；
在上述第一区域形成贯通上述第一层间绝缘膜而与上述第一金属布线层连接的第一金属插塞；
在上述第一层间绝缘膜上形成第一电阻金属膜；
在上述第一电阻金属膜上形成第一绝缘膜；
在上述第一绝缘膜上形成薄层电阻与上述第一电阻金属膜的薄层电阻不同的第二电阻金属膜；
在上述第二电阻金属膜上形成第二绝缘膜；
对形成于除上述第一区域和上述第二区域以外的区域中的上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜进行蚀刻，来在上述第一区域形成层叠了上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜的第一电阻体，以及同时在上述第二区域形成层叠了上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜的第二电阻体；
在上述第一层间绝缘膜上形成覆盖上述第一电阻体和上述第二电阻体的第二层间绝缘膜；
在上述第二区域形成暴露于上述第二层间绝缘膜的表面且与上述第二电阻金属膜连接的第二金属插塞；以及
在上述第二层间绝缘膜上形成与上述第二金属插塞连接的第二金属布线层。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
不将上述第二电阻金属膜与上述第二金属布线层连接而通过上述第一金属插塞将上述第一电阻金属膜与上述第一金属布线层连接来构成上述第一电阻体，
不将上述第一电阻金属膜与上述第一金属布线层连接而通过上述第二金属插塞将上述第二电阻金属膜与上述第二金属布线层连接来构成上述第二电阻体。
13.根据权利要求11或权利要求12所述的半导体装置的制造方法，其特征在于，
在形成上述第二绝缘膜的工序之后且同时形成上述第一电阻体和上述第二电阻体的工序之前还具备在上述第二绝缘膜上的上述第一区域和上述第二区域分别形成硬掩模的工序，
使用上述硬掩模来进行上述蚀刻。
14.一种在同一衬底上设置形成于第一区域的第一电阻体、形成于第二区域的第二电阻体以及形成于第三区域的电容元件的半导体装置的制造方法，具有以下工序：
在衬底上形成第一金属布线层；
在上述衬底上形成覆盖上述第一金属布线层的第一层间绝缘膜；
在上述第一区域和上述第三区域分别形成贯通上述第一层间绝缘膜而与上述第一金属布线层连接的第一金属插塞；
在上述第一层间绝缘膜上形成第一电阻金属膜；
在上述第一电阻金属膜上形成第一绝缘膜；
在上述第一绝缘膜上形成薄层电阻与上述第一电阻金属膜的薄层电阻不同的第二电阻金属膜；
在上述第二电阻金属膜上形成第二绝缘膜；
对形成于除上述第一区域、上述第二区域以及上述第三区域以外的区域中的上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜进行蚀刻，来在上述第一区域形成层叠了上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜的第一电阻体，同时在上述第二区域形成层叠了上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜的第二电阻体，以及同时在上述第三区域形成层叠了上述第一电阻金属膜、上述第一绝缘膜、上述第二电阻金属膜以及上述第二绝缘膜的电容元件；
在上述第一层间绝缘膜上形成覆盖上述第一电阻体、上述第二电阻体以及上述电容元件的第二层间绝缘膜；
在上述第二区域和上述第三区域分别形成暴露于上述第二层间绝缘膜的表面并与上述第二电阻金属膜连接的第二金属插塞；以及
在上述第二层间绝缘膜上形成与上述第二金属插塞连接的第二金属布线层。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
在形成上述第二绝缘膜的工序之后且同时形成上述第一电阻体、上述第二电阻体以及上述电容元件的工序之前还具备在上述第二绝缘膜上的上述第一区域、上述第二区域以及上述第三区域分别形成硬掩模的工序，
使用上述硬掩模来进行上述蚀刻。
16.根据权利要求11至权利要求15中的任一项所述的半导体装置的制造方法，其特征在于，
将上述蚀刻所使用的蚀刻气体设为卤素气体。
17.根据权利要求11至权利要求16中的任一项所述的半导体装置的制造方法，其特征在于，
上述第一电阻金属膜是包含氮化钛或氮化钽的金属膜、金属氮化膜以及金属硅化物膜中的任一个，
上述第二电阻金属膜是薄层电阻与上述第一电阻金属膜的薄层电阻不同的包含氮化钛或氮化钽的金属膜、金属氮化膜以及金属硅化物膜中的任一个。
CN201480013840.XA 2013-03-25 2014-03-19 半导体装置及半导体装置的制造方法 Active CN105190865B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013062291 2013-03-25
JP2013-062291 2013-03-25
PCT/JP2014/001577 WO2014156071A1 (ja) 2013-03-25 2014-03-19 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105190865A true CN105190865A (zh) 2015-12-23
CN105190865B CN105190865B (zh) 2017-12-19

Family

ID=51623086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480013840.XA Active CN105190865B (zh) 2013-03-25 2014-03-19 半导体装置及半导体装置的制造方法

Country Status (6)

Country Link
US (1) US9601427B2 (zh)
JP (1) JPWO2014156071A1 (zh)
KR (1) KR101669382B1 (zh)
CN (1) CN105190865B (zh)
TW (1) TWI523170B (zh)
WO (1) WO2014156071A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799500A (zh) * 2016-08-29 2018-03-13 瑞萨电子株式会社 半导体装置以及制造该半导体装置的方法
CN110622331A (zh) * 2017-07-25 2019-12-27 微芯片技术股份有限公司 用于形成集成于集成电路器件中的薄膜电阻器的系统和方法
CN112530916A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991329B2 (en) * 2016-07-13 2018-06-05 Texas Instruments Incorporated Method and structure for dual sheet resistance trimmable thin film resistors at same level
US9905633B1 (en) * 2016-11-28 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10211278B2 (en) * 2017-07-11 2019-02-19 Texas Instruments Incorporated Device and method for a thin film resistor using a via retardation layer
JP7340948B2 (ja) * 2018-09-05 2023-09-08 ローム株式会社 電子部品
US11282790B1 (en) 2020-09-09 2022-03-22 Nanya Technology Corporation Semiconductor device with composite landing pad for metal plug
CN116349013A (zh) * 2021-03-16 2023-06-27 微芯片技术股份有限公司 形成在集成电路结构中的金属-绝缘体-金属（mim）电容器和薄膜电阻器（tfr）
US11552011B2 (en) * 2021-03-16 2023-01-10 Microchip Technology Incorporated Metal-insulator-metal (MIM) capacitor and thin-film resistor (TFR) formed in an integrated circuit structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050020025A1 (en) * 2003-06-20 2005-01-27 Yoshinobu Yusa Semiconductor device and method of manufacturing the same
US20070262453A1 (en) * 2006-05-11 2007-11-15 Nec Electronics Corporation Semiconductor device including triple-stacked structures having the same structure
JP2010027874A (ja) * 2008-07-18 2010-02-04 Sony Corp 半導体装置とその製造方法
CN102420225A (zh) * 2010-09-28 2012-04-18 瑞萨电子株式会社 半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10008573A1 (de) * 2000-02-24 2001-09-13 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren
JP2001320016A (ja) * 2000-05-11 2001-11-16 Nec Corp 半導体装置およびその製造方法
US6500724B1 (en) 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
US6759729B1 (en) * 2002-10-16 2004-07-06 Newport Fab, Llc Temperature insensitive resistor in an IC chip
US6709918B1 (en) * 2002-12-02 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology
JP2004303908A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100524963B1 (ko) 2003-05-14 2005-10-31 삼성전자주식회사 금속 배선 및 금속 저항을 포함하는 반도체 소자 및 그제조 방법
KR100585115B1 (ko) 2003-12-10 2006-05-30 삼성전자주식회사 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법
JP4707330B2 (ja) * 2004-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7310036B2 (en) * 2005-01-10 2007-12-18 International Business Machines Corporation Heat sink for integrated circuit devices
US7763923B2 (en) * 2005-12-29 2010-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor structure having low voltage dependence
US20070176295A1 (en) * 2006-02-01 2007-08-02 International Business Machines Corporation Contact via scheme with staggered vias
JP5291991B2 (ja) 2008-06-10 2013-09-18 株式会社日立製作所 半導体装置およびその製造方法
JP5601566B2 (ja) * 2010-01-28 2014-10-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050020025A1 (en) * 2003-06-20 2005-01-27 Yoshinobu Yusa Semiconductor device and method of manufacturing the same
US20070262453A1 (en) * 2006-05-11 2007-11-15 Nec Electronics Corporation Semiconductor device including triple-stacked structures having the same structure
JP2010027874A (ja) * 2008-07-18 2010-02-04 Sony Corp 半導体装置とその製造方法
CN102420225A (zh) * 2010-09-28 2012-04-18 瑞萨电子株式会社 半导体器件

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799500A (zh) * 2016-08-29 2018-03-13 瑞萨电子株式会社 半导体装置以及制造该半导体装置的方法
CN107799500B (zh) * 2016-08-29 2023-08-18 瑞萨电子株式会社 半导体装置以及制造该半导体装置的方法
CN110622331A (zh) * 2017-07-25 2019-12-27 微芯片技术股份有限公司 用于形成集成于集成电路器件中的薄膜电阻器的系统和方法
CN110622331B (zh) * 2017-07-25 2023-07-18 微芯片技术股份有限公司 用于形成集成于集成电路器件中的薄膜电阻器的系统和方法
CN112530916A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及其制造方法
US11942431B2 (en) 2019-09-17 2024-03-26 Kioxia Corporation Semiconductor device and manufacturing method thereof
CN112530916B (zh) * 2019-09-17 2024-04-09 铠侠股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
KR20150067765A (ko) 2015-06-18
KR101669382B1 (ko) 2016-10-25
US20150348908A1 (en) 2015-12-03
TW201448147A (zh) 2014-12-16
WO2014156071A1 (ja) 2014-10-02
US9601427B2 (en) 2017-03-21
TWI523170B (zh) 2016-02-21
CN105190865B (zh) 2017-12-19
JPWO2014156071A1 (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
CN105190865A (zh) 半导体装置及半导体装置的制造方法
JP7089067B2 (ja) ３次元メモリデバイスおよびその形成方法
CN110140212A (zh) 三维存储器件的字线接触结构及其制作方法
CN105845622B (zh) 半导体结构及其形成方法
TWI674665B (zh) 半導體結構暨其形成方法
CN106159086A (zh) Rram器件
JP5210559B2 (ja) 半導体装置およびその製造方法
CN104425715A (zh) 可变电阻存储器结构及其形成方法
TWI681541B (zh) 具記憶體結構之半導體元件及其製造方法
CN109449159A (zh) 存储装置及其制造方法
US10475661B2 (en) Semiconductor device including a capacitor structure and method for manufacturing the same
US10115719B2 (en) Integrated circuits with resistor structures formed from MIM capacitor material and methods for fabricating same
JP2022509276A (ja) ３次元メモリデバイスにおける階段構造の形成
TWI689953B (zh) 半導體裝置及其形成方法
US8420497B2 (en) Semiconducture structure and method of forming the semiconductor structure that provides two individual resistors or a capacitor
US8531003B2 (en) Semiconductor device and manufacturing method of the same
TW201316456A (zh) 形成具有電容器及通孔接觸之半導體設備的方法
CN105448925B (zh) 半导体结构及其制造方法
US9142454B1 (en) Semiconductor structure and method for manufacturing the same
CN104810473B (zh) 电阻式存储器及其制造方法
CN101465365B (zh) 一种非挥发性阻抗存储器制造方法
CN105990223B (zh) 一种形成超低介电常数介质层的方法
KR20180031900A (ko) 에어 갭을 포함하는 반도체 소자
TWI677056B (zh) 半導體裝置及其製造方法
TWI834125B (zh) 記憶體裝置以及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant