CN116349013A - 形成在集成电路结构中的金属-绝缘体-金属（mim）电容器和薄膜电阻器（tfr） - Google Patents

形成在集成电路结构中的金属-绝缘体-金属（mim）电容器和薄膜电阻器（tfr） Download PDF

Info

Publication number
CN116349013A
CN116349013A CN202180071887.1A CN202180071887A CN116349013A CN 116349013 A CN116349013 A CN 116349013A CN 202180071887 A CN202180071887 A CN 202180071887A CN 116349013 A CN116349013 A CN 116349013A
Authority
CN
China
Prior art keywords
mim
tfr
bottom electrode
insulator
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180071887.1A
Other languages
English (en)
Inventor
冷耀俭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/308,270 external-priority patent/US11552011B2/en
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN116349013A publication Critical patent/CN116349013A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种集成电路结构，包括使用共享材料层的部件同时形成的金属‑绝缘体‑金属(MIM)电容器和薄膜电阻器(TFR)。第一金属层可被图案化以形成互连结构、MIM电容器和TFR的下部部件，并且第二金属层可被图案化以形成该互连结构、该MIM电容器和该TFR的上部部件。通孔层可被沉积以形成互连通孔、该MIM电容器的杯形底部电极部件以及该TFR的一对TFR接触通孔。绝缘体层可被图案化以形成该MIM电容器的绝缘体以及TFR元件上的绝缘体帽。

Description

形成在集成电路结构中的金属-绝缘体-金属(MIM)电容器和 薄膜电阻器(TFR)
相关专利申请
本申请要求2021年3月16日提交的共同拥有的美国临时专利申请号63/161,492的优先权，该美国临时专利申请的全部内容据此出于所有目的以引用方式并入。
技术领域
本公开涉及形成在集成电路器件中的模拟部件，并且更具体地涉及同时形成在集成电路结构中的金属-绝缘体-金属(MIM)电容器和薄膜电阻器(TFR)。
背景技术
在集成电路器件中单片形成的电容器和电阻器被称为集成电容器和电阻器。集成电容器和电阻器是许多集成电路器件中常见的元件。例如，各种模拟、混合信号和RF-CMOS(射频互补金属氧化物半导体)集成电路器件单独地或彼此组合地使用这两个元件，即集成电容器和电阻器。集成电容器和电阻器可提供优于分立对应物(即，片外电容器和电阻器)的各种优点。例如，与典型的分立(片外)电容器和电阻器相比，集成电容器和电阻器通常可以以较低成本生产，包括集成电容器和电阻器的片上系统器件可以具有减少的引脚数(这可以提供改善的易用性和形状因数)，并且可以呈现减少的寄生电容。
一种类型的集成电容器是金属-绝缘体-金属(MIM)电容器，其由金属顶板、金属底板和夹在金属顶板和金属底板之间的绝缘体(介电材料)构造。MIM电容器通常提供比诸如POP(多晶硅-氧化物-多晶硅)电容器和MOM(金属-氧化物-金属)电容器之类的替代物更好的性能，这是由于较低电阻、对模拟电路的更好匹配(例如，匹配器件特性，诸如电阻和电容)和/或更好的信噪比。
一种类型的集成电阻器是薄膜电阻器(TFR)，其包括由TFR元件或TFR膜连接的一对TFR头。TFR元件通常由例如SiCr(硅铬)、SiCCr(碳化硅铬)、TaN(氮化钽)、NiCr(镍铬)、AlNiCr(铝掺杂的镍铬)或TiNiCr(钛镍铬)形成。TFR通常提供比多晶电阻器更好的性能，例如提供对电阻器值的更好控制以及比多晶硅(多晶)电阻器更好(更接近零)的电阻温度系数(TCR)特性。
MIM电容器和TFR的构建成本通常比其他集成电容器和电阻器更高。例如，与其他类型的集成电容器和电阻器相比，用于形成MIM电容器或TFR的过程通常包括至少一个附加掩模层。此外，MIM电容器和TFR通常彼此独立地构造，从而进一步增加了制造过程中所涉及的附加掩模层的数量。
需要构建集成电容器和电阻器，特别是一起(同时)高效且低成本地构造MIM电容器和TFR。
发明内容
本公开的实施方案提供包括同时形成的三维(3D)MIM电容器和薄膜电阻器(TFR)的集成电路结构，以及形成这样的集成电路结构的方法。在一些实施方案中，与背景集成电路制造过程相比，可以仅使用单个添加的掩模层来形成MIM电容器和TFR。
在一些实施方案中，MIM电容器和TFR可以例如使用共享材料层的部件与互连结构同时形成。例如，(a)第一公共金属层可以被图案化以形成下部互连线、MIM电容器的底部电极板和一对TFR头，(b)公共通孔层可以被沉积以形成互连通孔、MIM电容器的杯形底部电极部件以及其上形成TFR元件的一对TFR接触通孔，(c)公共绝缘体层可以被图案化以形成MIM电容器的绝缘体和TFR元件上的绝缘体帽(保护层)，以及(d)第二公共金属层可以被图案化以形成上部互连线、MIM电容器的顶部电极以及金属TFR帽。
一个方面提供一种集成电路结构，该集成电路结构包括MIM电容器和TFR电阻器。MIM电容器包括MIM底部电极、MIM顶部电极和MIM绝缘体。MIM底部电极包括底部电极板，该底部电极板形成在第一金属层中；以及底部电极杯，该底部电极杯包括横向延伸的底部电极杯基座以及从底部电极杯基座向上延伸的多个竖直延伸的底部电极杯侧壁。MIM顶部电极形成在第一金属层上方的第二金属层中。MIM绝缘体包括绝缘体基座，该绝缘体基座布置在MIM顶部电极和底部电极杯基座之间；以及多个竖直延伸的绝缘体侧壁，每个绝缘体侧壁布置在MIM顶部电极和相应的底部电极杯侧壁之间。TFR包括形成在第一金属层中的一对TFR头，以及通过TFR接触通孔连接到每个TFR头的TFR元件。
在一个实施方案中，MIM绝缘体是杯形的。
在一个实施方案中，TFR接触通孔和竖直延伸的底部电极杯侧壁形成在第一金属层和第二金属层之间的介电区域中。
在一个实施方案中，TFR包括形成在TFR元件上的TFR绝缘体帽(保护层)，并且TFR绝缘体帽和MIM绝缘体形成在绝缘体层中。
在一个实施方案中，集成电路结构还包括互连结构，该互连结构包括形成在第一金属层中的下部互连线，以及形成在第二金属层中并通过至少一个互连通孔连接到下部互连线的上部互连线。
在一个实施方案中，MIM电容器还包括通过至少一个通孔连接到底部电极板的底部电极连接焊盘，并且底部电极连接焊盘形成在第一金属层上方的第二金属层中。
在一个实施方案中，将TFR膜连接到每个TFR头的TFR接触通孔在第一横向方向上具有宽度并且在第二横向方向上具有至少是在第一横向方向上的宽度的5倍的长度。
在一些实施方案中，第一金属层是包含铜或铝的互连层，并且第二金属层包含铝。在其他实施方案中，第一金属层是包括形成在多个多晶硅区域中的每个多晶硅区域上的金属硅化物区域的硅化多晶硅层。
另一方面提供了一种集成电路结构，该集成电路结构包括(a)互连结构、(b)MIM电容器以及(c)TFR。互连结构包括下部互连线和连接到下部互连线的上部互连线。MIM电容器包括底部电极板、MIM顶部电极、以及布置在MIM顶部电极和MIM底部电极板之间的MIM绝缘体。TFR包括一对TFR头以及连接到该对TFR头的TFR元件。下部互连线、底部电极板和该对TFR头形成在第一金属层中，并且上部互连线和MIM顶部电极形成在第一金属层上方的第二金属层中。
在一个实施方案中，MIM电容器还包括形成在第二金属层中并且通过通孔连接到底部电极板的底部电极连接焊盘。
在一个实施方案中，MIM电容器包括形成在底部电极板上的底部电极杯，其中底部电极杯包括形成在底部电极板上的横向延伸的底部电极杯基座，以及多个竖直延伸的底部电极杯侧壁。MIM绝缘体和MIM顶部电极至少部分地位于底部电极杯的内部体积中。
另一方面提供了一种形成集成电路结构的方法，该集成电路结构包括MIM电容器和TFR。集成电路结构包括MIM电容器和TFR。包括MIM底部电极板以及第一TFR头和第二TFR头的多个第一导电元件形成在第一金属层中。TFR元件被形成为导电地连接到第一TFR头和第二TFR头两者。绝缘体层形成在第一金属层上方以在TFR元件上限定MIM绝缘体和TFR绝缘体帽。多个第二导电元件形成在第一金属层上方的第二金属层中，该多个第二导电元件包括MIM顶部电极。MIM绝缘体形成在MIM底部电极板和MIM顶部电极之间。
在一个实施方案中，该方法还包括在MIM底部电极板上方形成多个竖直延伸的MIM底部电极杯侧壁，其中MIM绝缘体包括多个竖直延伸的绝缘体侧壁，每个竖直延伸的绝缘体侧壁形成为与相应的竖直延伸的MIM底部电极杯侧壁相邻。
在一个实施方案中，该方法还包括在第一金属层中形成多个导电元件之后并且在形成TFR元件之前，同时形成：(a)在MIM底部电极板上方的竖直延伸的MIM底部电极杯侧壁，以及(b)导电地连接到第一TFR头的第一TFR接触通孔和导电地连接到第二TFR头的第二TFR接触通孔。TFR元件通过第一TFR接触通孔导电地连接到第一TFR头，并且通过第二TFR接触通孔导电地连接到第二TFR头。
在一个实施方案中，多个第二导电元件还包括通过至少一个MIM底部电极连接焊盘通孔连接到MIM底部电极板的MIM底部电极连接焊盘。
在一个实施方案中，该方法还包括在第一金属层中形成多个导电元件之后并且在形成TFR元件之前，同时形成：(a)在MIM底部电极板上方的竖直延伸的MIM底部电极杯侧壁，以及(b)导电地连接到第一TFR头的第一TFR接触通孔和导电地连接到第二TFR头的第二TFR接触通孔，以及(c)至少一个MIM底部电极连接焊盘通孔。
在一个实施方案中，该方法还包括在MIM底部电极板上形成MIM底部电极杯，该MIM底部电极杯包括形成在MIM底部电极板上的横向延伸的底部电极杯基座以及多个竖直延伸的MIM底部电极杯侧壁。MIM绝缘体和MIM顶部电极至少部分地形成在MIM底部电极杯的内部体积中。
在一个实施方案中，多个第一导电元件还包括下部互连线，并且多个第二导电元件还包括通过至少一个互连通孔连接到下部互连线的上部互连线。
在一个实施方案中，形成TFR元件包括形成和图案化TFR层以形成(a)TFR元件，以及(b)在MIM底部电极板上方的TFR层区域。然后，MIM绝缘体形成在TFR层区域上，该TFR层区域形成在MIM底部电极板上方。
附图说明
下文结合附图描述了本公开的示例方面，其中：
图1示出根据一个示例性实施方案的包括使用共享材料层同时形成的互连结构、MIM电容器和TFR的示例性集成电路结构的剖视图；
图2至图9示出根据一个示例性实施方案的用于形成图1所示的示例性集成电路结构的示例性过程；并且
图10示出根据一个示例性实施方案的类似于图1所示的示例性结构的示例性集成电路结构的横截面侧视图，其中互连结构、MIM电容器和TFR的所选择的下部元件被形成为硅化多晶硅元件。
应当理解，出现在多个不同附图中的任何所示元件的参考标号在多个附图中具有相同含义，并且本文在任何特定附图的上下文中提及或讨论任何所示元件也适用于每个其他附图(如果有的话)，其中示出了相同的所示元件。
具体实施方式
本公开的实施方案提供包括同时形成的三维(3D)MIM电容器和薄膜电阻器(TFR)的集成电路(IC)结构，以及形成这样的集成电路结构的方法。在一些实施方案中，MIM电容器和TFR例如使用共享材料层的部件与互连结构同时形成。例如，第一公共金属层可以被图案化以形成互连结构、MIM电容器和TFR的所选择的下部部件，并且第二公共金属层可以被图案化以形成互连结构、MIM电容器和TFR的所选择的上部部件。公共通孔层可以被沉积以形成互连通孔、MIM电容器底部电极的杯形部件以及TFR的一对TFR接触通孔，并且公共绝缘体层可以被图案化以形成MIM电容器的绝缘体以及TFR元件上的绝缘体帽。
图1示出根据一个示例性实施方案的示例性IC结构100的剖视图，该IC结构包括使用共享材料层同时形成的(a)互连结构102、(b)MIM电容器104和(c)TFR 106。
互连结构102可包括形成在第一金属层Mx中的下部互连线110，以及形成在第二金属层Mx+1中并且通过形成在通孔层Vx中的至少一个互连通孔114连接到下部互连线110的上部互连线112，例如互连接合焊盘。第二金属层Mx+1形成在第一金属层Mx上方。
MIM电容器104包括MIM底部电极120、MIM顶部电极122以及夹在MIM底部电极120和MIM顶部电极122之间的MIM绝缘体124。MIM底部电极120包括(a)形成在第一金属层Mx中的底部电极板126以及(b)形成在底部电极板126上的底部电极杯128。底部电极杯128包括横向延伸的底部电极杯基座130以及从横向延伸的底部电极杯基座130向上延伸的多个竖直延伸的底部电极杯侧壁132。底部电极杯基座130可具有矩形周边(例如，具有正方形或非正方形矩形形状)，当从上方观察时，该矩形周边限定四个横向侧，其中四个竖直延伸的底部电极杯侧壁132从矩形周边的四个横向侧向上延伸，如下文讨论的图5A至图5B中更好地示出的。作为另一个示例，底部电极杯128可包括从底部电极杯基座130的两个相对横向侧向上延伸的两个竖直延伸的底部电极杯侧壁132，例如在图1中可见的两个底部电极杯侧壁132。底部电极杯128可包括从底部电极杯基座130向上延伸的任何其他数量的竖直延伸的底部电极杯侧壁132。
横向延伸的底部电极杯基座130和竖直延伸的底部电极杯侧壁132可以限定底部电极杯128的内部体积136。如图所示，MIM绝缘体124可形成在底部电极杯128之上并且延伸到底部电极杯128的内部体积136中，使得MIM绝缘体124也是杯形的。杯形MIM绝缘体124包括形成在底部电极杯基座130之上的横向延伸的绝缘体杯基座140以及从横向延伸的绝缘体杯基座140向上延伸的多个竖直延伸的绝缘体侧壁142，每个竖直延伸的绝缘体侧壁142形成在相应的底部电极杯基座侧壁132之上(例如，横向邻近该相应的底部电极杯基座侧壁)。如图所示，杯形MIM绝缘体124还可包括绝缘体顶部凸缘144，其从每个竖直延伸的绝缘体侧壁142横向延伸并且在相应的竖直延伸的底部电极杯侧壁132的顶部(远端)端146之上延伸。
MIM顶部电极122可以形成在杯形MIM绝缘体124上的第二金属层Mx+1中，并且向下延伸到底部电极杯128的内部体积136中，使得MIM顶部电极122覆盖杯形MIM绝缘体124的绝缘体杯基座140、多个竖直延伸的绝缘体侧壁142和绝缘体顶部凸缘144。
如图所示，TFR层区域148可形成在底部电极杯128和杯形MIM绝缘体124之间。TFR层区域148可以由与TFR 106的TFR元件172共同的材料层形成，例如通过沉积和图案化TFR层171以同时限定TFR层区域148和TFR元件172，如下文参考图6和7A至图7B所讨论的。TFR层171可包含例如SiCCr(碳化硅铬)、SiCr(硅铬)、TaN(氮化钽)、NiCr(镍铬)、AlNiCr(铝掺杂的镍铬)或TiNiCr(钛镍铬)。
MIM电容器104还包括形成在第二金属层Mx+1中并且通过至少一个底板接触通孔162连接到底部电极板126的底部电极连接焊盘160。
MIM顶部电极122电容地耦接到底部电极杯128的底部电极杯基座130和底部电极杯侧壁132两者(该底部电极杯128导电地耦接到底部电极板126)，与常规设计相比，这在MIM顶部电极122和MIM底部电极120之间限定了显著更大的电容耦接面积。特别地，MIM电容器104限定MIM顶部电极122和MIM底部电极120之间的以下电容耦接：
(a)在MIM顶部电极122和MIM底部电极120之间通过穿过绝缘体杯基座140并穿过底部电极杯基座130的位移电流路径的电容耦接，如箭头150所指示；
(b)在MIM顶部电极122和MIM底部电极120之间通过穿过每个竖直延伸的绝缘体侧壁142并穿过对应的竖直延伸的底部电极杯侧壁132的位移电流路径的电容耦接，如箭头152所指示；以及
(c)在MIM顶部电极122和MIM底部电极120之间通过穿过每个绝缘体顶部凸缘144并穿过相应的底部电极杯侧壁132的顶部(远侧)端146的位移电流路径的电容耦接，如箭头154所指示。
横向延伸的绝缘体杯基座140有效地限定平板电容器，其中顶板和底板水平地延伸(x-y平面)，并且每个竖直延伸的绝缘体侧壁142有效地限定附加平板电容器，其中顶板和底板竖直地延伸(x-z平面或y-z平面)。因此，MIM电容器104可被称为″三维″或″3D″MIM电容器。例如与常规MIM电容器相比，MIM电容器104限定MIM顶部电极122和MIM底部电极120之间的显著增大的电容耦接面积。
现在转到TFR 106，TFR 106包括在第一金属层Mx中形成的一对TFR头170以及通过TFR接触通孔174(或者另选地通过多个TFR接触通孔174)连接到每个TFR头170的TFR元件172。如下面参照图5A至图5B所讨论的，每个TFR接触通孔174可以形成为伸长通孔，特别是在延伸到页面中的方向上伸长，以在TFR元件172的每个横向端和相应的TFR接触通孔174之间提供可预测的和一致的接触面积。
TFR绝缘体帽176可以形成在TFR元件172之上，以保护TFR元件在TFR形成期间免受损坏。TFR绝缘体帽176可以由与MIM绝缘体124共同的材料层形成，例如通过沉积、图案化和蚀刻绝缘体层123以同时限定MIM绝缘体124和TFR绝缘体帽176，如以下参考图6和图7A至图7B所讨论的。如图所示，TFR金属帽178可以形成在TFR绝缘体帽176上的第二金属层Mx+1中。
如图所示，下部互连线110、底部电极板126和该对TFR头170可各自包括同时形成在第一金属层Mx例如金属互连层中的导电元件180。阻挡层183(例如，SiN、SiC或低k介电材料)可形成在第一金属层Mx之上，例如以保护免受来自导电元件180的腐蚀和扩散。导电元件180可以是包含铜、铝或其他金属的金属元件。例如，导电元件180可包括铜镶嵌元件，每个铜镶嵌元件形成在相应沟槽中的阻挡层182(例如，钽/氮化钽(Ta/TaN)双层)之上。作为另一个示例，可通过沉积、图案化和蚀刻金属层(例如，铜或铝)来形成导电元件180。作为另一个示例，如下面参考图10所讨论的，第一金属层Mx可以是硅化多晶硅层，其中每个导电元件180(包括下部互连线110、底部电极板126和TFR头170)包括形成在相应多晶硅区域上的金属硅化物区域。
此外，上部互连线112、MIM顶部电极122、底部电极连接焊盘160和TFR金属帽178可以各自包括同时形成在第二金属层Mx+1中的导电元件184。导电元件184可包含铜、铝或其他导电金属。例如，导电元件184可包括形成在铝接合焊盘层中的铝元件。作为另一个示例，导电元件184可包括在集成电路结构100中的任何深度处形成在互连层中的铜或铝元件。钝化层186(例如，包括通过高密度等离子体(HDP)化学气相沉积过程形成的1.1μm厚的氧化硅的沉积，随后是通过等离子体增强化学气相沉积(PECVD)过程形成的1μm厚的氧氮化硅(SiON)膜的沉积)可形成在导电元件184之上，并且被蚀刻以暴露上部互连线112，例如，其中上部互连线112形成为接合焊盘。
此外，互连通孔114、底部电极杯128、底板接触通孔162和TFR接触通孔174可以同时形成在包括例如二氧化硅SiO2或例如具有小于3.6的介电常数的低k介电材料的金属间介电(IMD)区域190中。例如，互连通孔114、底部电极杯128、底板接触通孔162和TFR接触通孔174可以通过将公共通孔层沉积到形成在IMD区域190中的各种开口中来形成，如以下关于图5A至图5B所讨论的。
图2至图9示出了用于形成图1所示的示例形集成电路(IC)结构100的示例性过程，该IC结构包括互连结构102、MIM电容器104和TFR 106。如下所讨论的，互连结构102、MIM电容器104和TFR 106可以使用公共层(例如，金属层Mx和金属层Mx+1)同时形成以形成互连结构102、MIM电容器104和TFR 106的部件。
首先，如图2所示，导电元件180可同时形成在介电区域181中的金属层Mx中。导电元件180可以限定(a)正在构造的互连结构102的下部互连线110，(b)正在构造的MIM电容器104的底部电极板126，以及(c)正在构造的TFR 106的一对TFR头170。金属层Mx可包含铜、铝或其他合适的金属。对于集成电路结构100的一些应用，例如射频(RF)器件，金属层Mx是铜互连的顶层，这对于在顶部金属层中(即，远离晶片的硅衬底)构建MIM电容器104以降低噪声可能是期望的。
每个导电元件180可形成在阻挡层182(例如，Ta/TaN双层)之上，该阻挡层沉积在相应沟槽开口中。例如，导电元件180可以是通过Cu镶嵌过程形成的沟槽元件，在该Cu镶嵌过程中，阻挡层182、接着是Cu被沉积在介电区域181之上并且向下延伸到形成在介电区域181中的沟槽开口中，随后进行化学机械平面化(CMP)过程以去除在结构顶部处的多余的Cu。介电区域181可包括一种或多种介电材料，例如氧化硅、氟硅酸盐玻璃(FSG)、有机硅酸盐玻璃(OSG)、多孔OSG或例如具有小于3.6的介电常数的其他低k介电材料中的至少一者。
例如包含SiN或SiC的电介质阻挡层183可以在CMP过程之后沉积，例如以保护金属结构180的暴露的顶表面免受氧化或腐蚀。
接下来，如图3A(横截面侧视图)和图3B(顶视图)所示，IMD区域190可沉积在该结构上，随后在IMD区域190上沉积并图案化光致抗蚀剂层200。IMD区域190可包括一种或多种介电材料，例如氧化硅、FSG、OSG、多孔OSG或其他低k介电材料中的至少一者。光致抗蚀剂层200可沉积在IMD区域190上并被图案化以同时限定各种掩模开口202a-202d，包括互连通孔掩模开口202a、MIM桶掩模开口202b、MIM接触通孔掩模开口202c以及一对TFR接触通孔掩模开口202d。
如图3B的顶视图所示，互连通孔掩模开口202a可以具有圆形或椭圆形形状，MIM桶掩模开口202b可以具有带有圆角的正方形或矩形形状，MIM接触通孔掩模开口202c可以具有圆形或椭圆形形状，并且TFR接触通孔掩模开口202d可以具有带有圆角的伸长形状。掩模开口202a-202d的圆形形状或圆角可改进正在使用掩模开口202a-202d形成的结构的击穿电压。
接下来，如图4A(横截面侧视图)和图4B(顶视图)所示，可以通过图3A至图3B所示的掩模开口202a-202d蚀刻IMD区域190以同时形成对应的IMD开口206a-206d，包括(a)用于形成互连通孔114的互连通孔开口206a，(b)用于形成底部电极杯128、杯形MIM绝缘体124和MIM顶部电极122的MIM桶开口206b，(c)用于形成底板接触通孔162的MIM接触通孔开口206c，以及(d)用于形成TFR接触通孔174的一对TFR接触通孔开口206d。IMD开口206a-206d可使用等离子蚀刻或其他合适蚀刻来形成，随后进行抗蚀剂剥离或其他合适的过程以去除光致抗蚀剂层200的剩余部分。图3A至图3B中所示的掩膜开口202a-202d的形状和尺寸可被设计成产生用于图4A至图4B中所示的对应IMD开口206a-206d的指定形状和尺寸。
关于互连结构102，互连通孔开口206a可以是具有例如在0.1μm-0.5μm的范围内的宽度(或直径)W通孔的通孔开口。互连宽度W通孔可显著影响正在形成的IC器件的性能。
相对于MIM电容器104，MIM接触通孔开口206c可形成为具有宽度WMIM_接触的通孔开口。在一些实施方案中，MIM接触通孔开口206c被形成为与互连通孔开口206a相同，因此具有相同的宽度W通孔。相反，MIM桶开口206b可具有比互连通孔开口206a和MIM接触通孔开口206c显著更大的宽度(x方向)和/或长度(y方向)。MIM桶开口206b的形状和尺寸可基于各种参数来选择，所述参数例如用于有效制造MIM电容器104(例如将顶板材料(例如铝)有效沉积到MIM开口206b中)以及/或者用于所得MIM电容器104的期望性能特性。如图4B所示，从顶视图来看，MIM桶开口206b可具有正方形或矩形形状。在其他实施方案中，从顶视图来看，MIM桶开口206b可具有圆形或椭圆形形状。
如上所述，MIM桶开口206b的x方向宽度WMIM_桶和/或y方向长度LMIM_桶可以基本上大于通孔开口206a的宽度W通孔。例如，在一些实施方案中，MIM桶开口206b的宽度WMIM_桶和/或长度LMIM_桶是通孔开口206a的宽度W通孔的至少两倍。在特定实施方案中，MIM桶开口206b的宽度WMIM_桶和/或长度LMIM_桶是通孔开口206a的宽度W通孔的至少五倍。在一些实施方案中，MIM桶开口206b的宽度WMIM_桶和长度LMIM_桶各自在1μm-10μm的范围内。
此外，MIM桶开口206b可被形成为具有小于或等于2.0的高度-宽度纵横比(HMIM_桶/WMIM_桶)以及/或者小于或等于2的高度-长度纵横比(HMIM_桶/LMIM_桶)，例如以允许由共形材料有效地填充MIM桶开口206b。例如，MIM桶开口206b可以形成为具有各自在0.1-2.0的范围内，例如在0.5-2.0的范围内的纵横比HMIM_桶/WMIM_桶和HMIM_桶/LMIM_桶。在一些实施方案中，纵横比HMIM_桶/WMIM_桶和HMIM_桶/LMIM_桶各自小于或等于1.5，例如用于由共形材料(例如，铝)有效地填充MIM桶开口206b。例如，MIM桶开口206b可以形成为具有在0.5-1.5的范围内，或更优选地在0.8-1.2的范围内的纵横比HMIM_桶/WMIM_桶和HMIM_桶/LMIM_桶。
相对于TFR 106，TFR接触通孔开口206d可以被形成为伸长的或″开槽的″通孔开口，其可以在y方向上横向伸长，使得每个TFR接触通孔开口206d的y方向长度LTFR_接触是x方向宽度WTFR_接触的至少2倍、至少5倍、至少10倍、至少20倍、至少50倍或至少100倍。在一些实施方案中，TFR接触通孔开口206d被形成为互连通孔开口206a的伸长版本，其中宽度WTFR_接触等于互连通孔宽度W通孔，并且长度LTFR_接触是互连通孔宽度W通孔的至少2倍、至少5倍、至少10倍、至少20倍、至少50倍或至少100倍。例如，每个TFR接触通孔开口206d可以具有在0.1μm-0.5μm范围内的宽度WTFR_接触和在1μm-100μm范围内的长度LTFR_接触。
接下来，如图5A(横截面侧视图)和图5B(顶视图)所示，包括导电共形材料(例如，W、TiN或其他共形金属)的通孔层210被沉积在结构100上并向下延伸到每个IMD开口206a-206d中，随后进行CMP过程以去除通孔层210的上部部分，包括沉积在IMD区域190顶部上的部分。通孔层210可通过化学气相沉积(CVD)或其他合适的沉积过程来沉积。图5A和图5B示出了CMP之后的结构。
如图所示，沉积的通孔层210(a)填充互连通孔开口206a以形成互连通孔114，(b)覆盖MIM桶开口206b的内表面以形成限定内部体积136的底部电极杯128，(c)填充MIM接触通孔开口206c以形成底板接触通孔162，以及(d)填充TFR接触通孔开口206d以形成TFR接触通孔174。如上所讨论的，底部电极杯128包括从横向延伸的底部电极杯基座130向上延伸的四个多个竖直延伸的底部电极杯侧壁132。
接下来，如图6所示，该过程可以通过沉积TFR层171、随后沉积绝缘体层123、随后沉积和图案化光致抗蚀剂层来继续，以形成光掩模230。如图所示，TFR层171、绝缘体层123和光掩模230可以各自向下延伸到底部电极杯128的内部体积136中。
TFR层171可包括例如具有在
Figure BDA0004188910610000121
范围内的厚度的膜，包括例如SiCCr、SiCr、TaN、NiCr、AlNiCr或TiNiCr。绝缘体层123可包括具有在/>
Figure BDA0004188910610000122
范围内或约
Figure BDA0004188910610000123
的厚度的SiN，其可充当MIM电容器104的MIM绝缘体，并且还充当TFR 106的保护性TFR帽，如以下关于图7A至7B所讨论的。在其他实施方案中，绝缘体层123可包括高k介电材料，即具有大于3.6的介电常数，例如Al2O3、ZrO2、HfO2、ZrSiOx、HfSiOx、HfAlOx或Ta2O5，其通过原子层沉积(ALD)或其他合适的沉积过程沉积。
接下来，如图7A(横截面侧视图)和图7B(顶视图)所示，执行蚀刻以去除绝缘体层123和下面的TFR层171中未被光掩模230(在图6中示出)保护的部分，然后可以通过抗蚀剂剥离或其他合适的去除过程去除光掩模230的剩余部分。TFR层171的所得部分限定TFR 106的TFR元件172和MIM电容器104的TFR层区域148。绝缘体层123的所得部分限定MIM电容器104的杯形MIM绝缘体124和TFR元件172上的TFR绝缘体帽176。MIM绝缘体124是杯形的，并且包括从横向延伸的绝缘体杯基座140向上延伸的四个竖直延伸的绝缘体侧壁142，以及从每个竖直延伸的绝缘体侧壁142的顶部横向延伸的绝缘体顶部凸缘144。
接下来，如图8所示，多个导电元件184可同时形成在金属层Mx+1中(即，由金属层Mx+1的部分限定)，该金属层形成在IMD区域190之上。导电元件184可包括互连结构102的上部互连线112、MIM电容器104的MIM顶部电极122和底部电极连接焊盘160、以及形成在TFR绝缘体帽176和下面的TFR元件172之上的TFR金属帽178。
为了形成导电元件184，例如包含铝、铜或其他金属的金属层Mx+1被沉积在结构100上并且向下延伸到底部电极杯128的内部体积136中。然后，可以对金属层Mx+1进行图案化(例如，使用光致抗蚀剂)和蚀刻以限定导电元件184，包括上部互连线112、MIM顶部电极122、底部电极连接焊盘160和TFR金属帽178。在其他实施方案中，金属层Mx+1可为形成在集成电路结构100中任何深度处的互连层(例如，铜或铝互连)。
接下来，如图9所示，钝化层186可形成在导电元件184之上，该导电元件形成在金属层Mx+1中。钝化层186可形成为多层沉积，例如包括通过高密度等离子体(HDP)化学气相沉积过程沉积1.1μm厚的氧化硅，随后通过等离子体增强化学气相沉积(PECVD)过程沉积1μm厚的氧氮化硅(SiON)膜。钝化层186然后可以被图案化和蚀刻以暴露上部互连线112，例如在其中上部互连线112充当接合焊盘的实施方案中。
如上所讨论的，IC结构100可以在任何两个金属层Mx和Mx+1(各自包含铜、铝或其他金属)之间形成，其中限定互连结构102的第一部件的第一导电元件180、MIM电容器104和TFR 106形成在金属层Mx中，并且限定互连结构102的第二部件的第二导电元件184、MIM电容器104和TFR 106形成在金属层Mx+1中。在上文讨论的图1至图9所示的示例中，金属层Mx中的导电元件180可通过镶嵌过程形成(例如，以形成铜镶嵌元件)。作为另一个示例，金属层Mx中的导电元件180可通过沉积、图案化及蚀刻例如包含铜或铝的金属层来形成。作为另一个示例，如下面参考图10所讨论的，金属层Mx可以是硅化多晶硅层，其中每个导电元件180(包括互连元件110、底部电极板126和TFR头170)包括形成在相应多晶硅区域上的金属硅化物区域。
图10示出根据一个示例性实施方案的类似于上文讨论的示例性IC结构100的示例性IC结构100’的横截面侧视图，并且其中下部金属层Mx包括硅化多晶硅层。IC结构100’包括互连结构102’、MIM电容器104’和TFR 106’，其可以类似于上文讨论的IC结构100的互连结构102、MIM电容器104和TFR 106，除了形成在下部金属层Mx中的导电元件180’的构造，包括下部互连线110’、底部电极板126’和TFR头170’。特别地，可通过沉积、图案化和蚀刻多晶硅层以限定分立的多晶硅元件250a-250c，随后例如通过自对准的自对准硅化物工艺在每个相应的多晶硅元件250a-250c上形成导电硅化物区域252a-252c来形成导电元件180’。导电硅化物区域252a-252c可包括厚度在
Figure BDA0004188910610000141
范围内的硅化钛、硅化钴或硅化镍。如图所示，下部互连线110’由具有导电硅化物区域252a的多晶硅元件250a限定，底部电极板126’由具有导电硅化物区域252b的多晶硅元件250b限定，并且每个TFR头170’由具有导电硅化物区域252c的相应多晶硅元件250c限定。
尽管金属硅化物区域252a-252c与下面的多晶硅元件250a-250c相比可能非常薄，但是为了本公开的目的，硅化多晶硅层(包括下部互连线110’、底部电极板126’和TFR头170’)限定下部金属层Mx。在该示例性实施方案中，硅化多晶硅层Mx可限定在第一金属互连层M1(其中Mx+1＝M1)下方的层M0(其中x＝0)，通常称为金属-1层。

Claims (20)

1.一种集成电路结构，所述集成电路结构包括：
(a)金属-绝缘体-金属(MIM)电容器，所述MIM电容器包括：
MIM底部电极，所述MIM底部电极包括：
底部电极板，所述底部电极板形成在第一金属层中；以及
底部电极杯，所述底部电极杯包括横向延伸的底部电极杯基座以及从所述底部电极杯基座向上延伸的多个竖直延伸的底部电极杯侧壁；
MIM顶部电极，所述MIM顶部电极形成在所述第一金属层上方的第二金属层中；以及
MIM绝缘体，所述MIM绝缘体包括：
绝缘体基座，所述绝缘体基座布置在所述MIM顶部电极和所述底部电极杯基座之间；以及
多个竖直延伸的绝缘体侧壁，每个绝缘体侧壁布置在所述MIM顶部电极和相应的底部电极杯侧壁之间；以及
(b)薄膜电阻器(TFR)，所述TFR包括：
一对TFR头，所述一对TFR头形成在所述第一金属层中；以及
TFR元件，所述TFR元件通过TFR接触通孔连接到每个TFR头。
2.根据权利要求1所述的集成电路结构，其中所述MIM绝缘体是杯形的。
3.根据权利要求1至2中任一项所述的集成电路结构，其中所述TFR接触通孔和所述竖直延伸的底部电极杯侧壁形成在所述第一金属层和所述第二金属层之间的介电区域中。
4.根据权利要求1至3中任一项所述的集成电路结构，其中：
所述TFR包括形成在所述TFR元件上的TFR绝缘体帽；并且
所述TFR绝缘体帽和所述MIM绝缘体形成在绝缘体层中。
5.根据权利要求1至4中任一项所述的集成电路结构，还包括互连结构，所述互连结构包括：
下部互连线，所述下部互连线形成在所述第一金属层中；以及
上部互连线，所述上部互连线形成在所述第二金属层中并通过至少一个互连通孔连接到所述下部互连线。
6.根据权利要求1至5中任一项所述的集成电路结构，其中所述MIM电容器还包括通过至少一个通孔连接到所述底部电极板的底部电极连接焊盘；并且
其中所述底部电极连接焊盘形成在所述第一金属层上方的所述第二金属层中。
7.根据权利要求1至6中任一项所述的集成电路结构，其中将TFR膜连接到每个TFR头的所述TFR接触通孔在第一横向方向上具有宽度并且在第二横向方向上具有至少是在所述第一横向方向上的所述宽度的5倍的长度。
8.一种集成电路结构，所述集成电路结构包括：
互连结构，所述互连结构包括：
下部互连线；以及
上部互连线，所述上部互连线连接到所述下部互连线；
金属-绝缘体-金属(MIM)电容器，所述MIM电容器包括：
底部电极板；
MIM顶部电极；以及
MIM绝缘体，所述MIM绝缘体布置在所述MIM顶部电极和所述MIM底部电极板之间；以及
薄膜电阻器(TFR)，所述TFR包括：
一对TFR头；以及
连接到所述一对TFR头的TFR元件；
其中所述下部互连线、所述底部电极板和所述一对TFR头形成在第一金属层中；并且
其中所述上部互连线和所述MIM顶部电极形成在所述第一金属层上方的第二金属层中。
9.根据权利要求8所述的集成电路结构，其中所述MIM电容器还包括形成在所述第二金属层中并且通过通孔连接到所述底部电极板的底部电极连接焊盘。
10.根据权利要求8至9中任一项所述的集成电路结构，其中：
所述MIM电容器包括形成在所述底部电极板上的底部电极杯，所述底部电极杯包括：
形成在所述底部电极板上的横向延伸的底部电极杯基座；以及
多个竖直延伸的底部电极杯侧壁；
所述MIM绝缘体和所述MIM顶部电极至少部分地位于所述底部电极杯的内部体积中。
11.根据权利要求1至10中任一项所述的集成电路结构，其中所述第一金属层是包含铜或铝的互连层，并且所述第二金属层包含铝。
12.根据权利要求1至10中任一项所述的集成电路结构，其中所述第一金属层包括硅化多晶硅层，所述硅化多晶硅层包括形成在多个多晶硅区域中的每个多晶硅区域上的金属硅化物区域。
13.一种形成包括金属-绝缘体-金属(MIM)电容器和薄膜电阻器(TFR)的集成电路结构的方法，所述方法包括：
在第一金属层中形成多个第一导电元件，所述多个第一导电元件包括：
MIM底部电极板；以及
第一TFR头和第二TFR头；
形成导电地连接到所述第一TFR头和所述第二TFR头两者的TFR元件；
在所述第一金属层上方形成绝缘体层以限定：
MIM绝缘体；以及
所述TFR元件上的TFR绝缘体帽；以及
在所述第一金属层上方的第二金属层中形成多个第二导电元件，所述多个第二导电元件包括MIM顶部电极；
其中所述MIM绝缘体形成在所述MIM底部电极板和所述MIM顶部电极之间。
14.根据权利要求13所述的方法，还包括形成在所述MIM底部电极板上方向上延伸的多个竖直延伸的MIM底部电极侧壁；
其中所述MIM绝缘体包括多个竖直延伸的绝缘体侧壁，每个竖直延伸的绝缘体侧壁形成为与相应的竖直延伸的MIM底部电极侧壁相邻。
15.根据权利要求13至14中任一项所述的方法，还包括在所述第一金属层中形成所述多个导电元件之后并且在形成所述TFR元件之前，同时形成：
(a)在所述MIM底部电极板上方的竖直延伸的MIM底部电极侧壁；以及
(b)导电地连接到所述第一TFR头的第一TFR接触通孔和导电地连接到所述第二TFR头的第二TFR接触通孔；
其中所述TFR元件通过所述第一TFR接触通孔导电地连接到所述第一TFR头，并且通过所述第二TFR接触通孔导电地连接到所述第二TFR头。
16.根据权利要求13至15中任一项所述的方法，其中所述多个第二导电元件还包括通过至少一个MIM底部电极连接焊盘通孔连接到所述MIM底部电极板的MIM底部电极连接焊盘。
17.根据权利要求16所述的方法，还包括在所述第一金属层中形成所述多个导电元件之后并且在形成所述TFR元件之前，同时形成：
(a)在所述MIM底部电极板上方的竖直延伸的MIM底部电极侧壁；以及
(b)导电地连接到所述第一TFR头的第一TFR接触通孔和导电地连接到所述第二TFR头的第二TFR接触通孔；以及
(c)所述至少一个MIM底部电极连接焊盘通孔。
18.根据权利要求13至17中任一项所述的方法，包括在所述MIM底部电极板上形成MIM底部电极杯，所述MIM底部电极杯包括：
横向延伸的底部电极杯基座；以及
多个竖直延伸的底部电极杯侧壁；
其中所述MIM绝缘体和所述MIM顶部电极至少部分地形成在所述MIM底部电极杯的内部体积中。
19.根据权利要求13至18中任一项所述的方法，其中：
所述多个第一导电元件还包括下部互连线；并且
所述多个第二导电元件还包括通过至少一个互连通孔连接到所述下部互连线的上部互连线。
20.根据权利要求13至19中任一项所述的方法，其中：
形成所述TFR元件包括形成和图案化TFR层以形成：
(a)所述TFR元件；以及
(b)所述MIM底部电极板上方的TFR层区域；并且
其中所述MIM绝缘体形成在所述TFR层区域上。
CN202180071887.1A 2021-03-16 2021-09-10 形成在集成电路结构中的金属-绝缘体-金属（mim）电容器和薄膜电阻器（tfr） Pending CN116349013A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163161492P 2021-03-16 2021-03-16
US63/161,492 2021-03-16
US17/308,270 US11552011B2 (en) 2021-03-16 2021-05-05 Metal-insulator-metal (MIM) capacitor and thin-film resistor (TFR) formed in an integrated circuit structure
US17/308,270 2021-05-05
PCT/US2021/049843 WO2022197324A1 (en) 2021-03-16 2021-09-10 Metal-insulator-metal (mim) capacitor and thin-film resistor (tfr) formed in an integrated circuit structure

Publications (1)

Publication Number Publication Date
CN116349013A true CN116349013A (zh) 2023-06-27

Family

ID=78232371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180071887.1A Pending CN116349013A (zh) 2021-03-16 2021-09-10 形成在集成电路结构中的金属-绝缘体-金属（mim）电容器和薄膜电阻器（tfr）

Country Status (3)

Country Link
CN (1) CN116349013A (zh)
DE (1) DE112021007309T5 (zh)
WO (1) WO2022197324A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079924A (ja) * 2002-08-22 2004-03-11 Renesas Technology Corp 半導体装置
JP2004303908A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100524963B1 (ko) * 2003-05-14 2005-10-31 삼성전자주식회사 금속 배선 및 금속 저항을 포함하는 반도체 소자 및 그제조 방법
KR100706227B1 (ko) * 2004-12-03 2007-04-11 삼성전자주식회사 다층구조를 갖는 금속-절연체-금속 커패시터 및 그 제조방법
US8426745B2 (en) * 2009-11-30 2013-04-23 Intersil Americas Inc. Thin film resistor
WO2014156071A1 (ja) * 2013-03-25 2014-10-02 旭化成エレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN103346067B (zh) * 2013-06-26 2017-02-22 上海华虹宏力半导体制造有限公司 半导体器件的形成方法、mim电容的形成方法
CN103811310B (zh) * 2014-03-07 2016-09-28 上海华虹宏力半导体制造有限公司 电阻结构及其形成方法

Also Published As

Publication number Publication date
DE112021007309T5 (de) 2024-01-04
WO2022197324A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
US6534374B2 (en) Single damascene method for RF IC passive component integration in copper interconnect process
US9269762B2 (en) Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US7317221B2 (en) High density MIM capacitor structure and fabrication process
US7843035B2 (en) MIM capacitors with catalytic activation layer
US8389355B2 (en) Semiconductor integrated circuit device having MIM capacitor and method of fabricating the same
US11552011B2 (en) Metal-insulator-metal (MIM) capacitor and thin-film resistor (TFR) formed in an integrated circuit structure
US20050263848A1 (en) Metal-insulator-metal capacitor having a large capacitance and method of manufacturing the same
US20070111496A1 (en) Semiconductor device having dual stacked MIM capacitor and method of fabricating the same
KR100706227B1 (ko) 다층구조를 갖는 금속-절연체-금속 커패시터 및 그 제조방법
US11715757B2 (en) Three-dimensional metal-insulator-metal (MIM) capacitor
US20220336577A1 (en) Metal-insulator-metal (mim) capacitor and method of forming an mim capacitor
US11637100B2 (en) Semiconductor device having capacitor and resistor and a method of forming the same
US12015052B2 (en) Metal-insulator-metal (MIM) capacitor module including a cup-shaped structure with a rounded corner region
WO2022220867A1 (en) Metal-insulator-metal (mim) capacitor and method of forming an mim capacitor
US7956398B2 (en) Capacitor of semiconductor device and method of fabricating the same
CN116349013A (zh) 形成在集成电路结构中的金属-绝缘体-金属（mim）电容器和薄膜电阻器（tfr）
US20230420495A1 (en) Multi-capacitor module including a nested metal-insulator-metal (mim) structure
US12021115B2 (en) Metal-insulator-metal (MIM) capacitor module with dielectric sidewall spacer
US20240170390A1 (en) Three-dimensional metal-insulator-metal (mim) capacitors and trenches
US20230395649A1 (en) Metal-insulator-metal (mim) capacitor module
US20240006472A1 (en) Multi-capacitor module including a stacked metal-insulator-metal (mim) structure
WO2024107238A1 (en) Three-dimensional metal-insulator-metal (mim) capacitors and trenches
CN118511273A (zh) 金属-绝缘体-金属（mim）电容器模块
CN117999871A (zh) 具有电介质侧壁间隔件的金属-绝缘体-金属（mim）电容器模块
CN117678066A (zh) 包括具有圆形角区的杯形结构的金属-绝缘体-金属(mim)电容器模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination