CN109449159A - 存储装置及其制造方法 - Google Patents

存储装置及其制造方法 Download PDF

Info

Publication number
CN109449159A
CN109449159A CN201810159279.6A CN201810159279A CN109449159A CN 109449159 A CN109449159 A CN 109449159A CN 201810159279 A CN201810159279 A CN 201810159279A CN 109449159 A CN109449159 A CN 109449159A
Authority
CN
China
Prior art keywords
hole
component
tectosome
film
insulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810159279.6A
Other languages
English (en)
Other versions
CN109449159B (zh
Inventor
吉水康人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN109449159A publication Critical patent/CN109449159A/zh
Application granted granted Critical
Publication of CN109449159B publication Critical patent/CN109449159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种存储装置及其制造方法。实施方式的存储装置包含第1、第2导电层、第1、第2半导体部件、第1、第2电荷蓄积部件、第1、第2绝缘部件及第1、第2绝缘层。第1导电层沿着第1方向延伸。第2导电层在与第1方向交叉的第2方向上和第1导电层分离且沿着第1方向延伸。第1、第2半导体部件在与包含第1方向及第2方向的平面交叉的第3方向上延伸，且位于第1、第2导电层之间。第1绝缘层包含：第1区域，位于第1半导体部件与第1电荷蓄积部件之间；以及第2区域，位于第1半导体部件与第2半导体部件之间。第2绝缘层包含：第3区域，位于第2半导体部件与第2电荷蓄积部件之间；以及第区域，位于第2区域与第2半导体部件之间。

Description

存储装置及其制造方法
相关申请案
本申请案享有以日本专利申请案2017-167088号(申请日：2017年8月31日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种存储装置及其制造方法。
背景技术
存在非易失性半导体存储装置及电阻变化型存储装置。对于存储装置，要求提高存储密度。
发明内容
本发明的实施方式提供一种能够提高存储密度的存储装置及其制造方法。
实施方式的存储装置包含第1导电层、第2导电层、第1半导体部件、第2半导体部件、第1电荷蓄积部件、第1绝缘部件、第1绝缘层、第2电荷蓄积部件、第2绝缘部件及第2绝缘层。所述第1导电层沿着第1方向延伸。所述第2导电层在与所述第1方向交叉的第2方向上和所述第1导电层分离且沿着所述第1方向延伸。所述第1半导体部件在与包含所述第1方向及所述第2方向的平面交叉的第3方向上延伸。所述第1半导体部件的至少一部分位于所述第1导电层与所述第2导电层之间。所述第2半导体部件在所述第3方向上延伸。所述第2半导体部件的至少一部分位于所述第1半导体部件与所述第2导电层之间。所述第1电荷蓄积部件设置在所述第1导电层与所述第1半导体部件之间。所述第1绝缘部件设置在所述第1导电层与所述第1电荷蓄积部件之间。所述第1绝缘层包含：第1区域，位于所述第1半导体部件与所述第1电荷蓄积部件之间；以及第2区域，位于所述第1半导体部件与所述第2半导体部件之间。所述第2电荷蓄积部件设置在所述第2导电层与所述第2半导体部件之间。所述第2绝缘部件设置在所述第2导电层与所述第2电荷蓄积部件之间。所述第2绝缘层包含：第3区域，位于所述第2半导体部件与所述第2电荷蓄积部件之间；以及第4区域，位于所述第2区域与所述第2半导体部件之间。
附图说明
图1是例示第1实施方式的存储装置的示意性剖视图。
图2是例示第1实施方式的存储装置的示意性剖视图。
图3A及3B是例示第1实施方式的存储装置的示意性剖视图。
图4是例示第1实施方式的存储装置的示意性剖视图。
图5A及B、图6A～6F、图7A～7D是例示第1实施方式的存储装置的制造方法的示意性剖视图。
图8A～8D是例示第1实施方式的存储装置的一部分的示意性剖视图。
图9A～9D是例示第1实施方式的第1变化例的存储装置的一部分的示意性剖视图。
图10A～10D是例示第1实施方式的第2变化例的存储装置的一部分的示意性剖视图。
图11A～11D是例示第1实施方式的第3变化例的存储装置的一部分的示意性剖视图。
图12是例示第1实施方式的存储装置的制造方法的示意性剖视图。
图13是例示第2实施方式的存储装置的示意性剖视图。
图14是例示第2实施方式的另一存储装置的示意性剖视图。
图15A及15B是例示第2实施方式的另一存储装置的示意性剖视图。
图16是例示第3实施方式的存储装置的示意性剖视图。
图17是例示第3实施方式的存储装置的示意性剖视图。
图18A～18D是例示第3实施方式的存储装置的制造方法的示意性剖视图。
图19A～19D是例示第3实施方式的存储装置的一部分的示意性剖视图。
图20A～20D是例示第3实施方式的第1变化例的存储装置的一部分的示意性剖视图。
图21A～21D是例示第3实施方式的第2变化例的存储装置的一部分的示意性剖视图。
图22A～22D是例示第3实施方式的第3变化例的存储装置的一部分的示意性剖视图。
图23A～23F、图24A～24E是例示第4实施方式的存储装置的制造方法的示意性剖视图。
图25是例示第4实施方式的另一存储装置的制造方法的示意性剖视图。
图26A～26J是例示第5实施方式的存储装置的制造方法的示意性剖视图。
图27A～27K是例示第6实施方式的存储装置的制造方法的示意性剖视图。
图28A～28J是例示第7实施方式的存储装置的制造方法的示意性剖视图。
图29A～29L是例示第8实施方式的存储装置的制造方法的示意性剖视图。
图30A及30B是例示第8实施方式的存储装置的一部分的示意性剖视图。
图31A及31B是例示第8实施方式的第1变化例的存储装置的一部分的示意性剖视图。
图32A及32B是例示第8实施方式的第2变化例的存储装置的一部分的示意性剖视图。
图33A及33B是例示第1实施方式的第3变化例的存储装置的一部分的示意性剖视图。
具体实施方式
以下，一面参照附图，一面对本发明的各实施方式进行说明。
此外，附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实物相同。另外，即使在表示相同部分的情况下，有时也会根据附图而使相互的尺寸或比率不同地表示。
此外，在本申请的说明书及各图中，对和关于已出现的图在上文叙述过的要素相同的要素标注同一符号并适当省略详细的说明。
(第1实施方式)
图1～图4是例示第1实施方式的存储装置的示意性剖视图。
图1是图3的A1-A2线剖视图。图2是图3的A3-A4线剖视图。图3A是图1的B1-B2线剖视图。图3B是图1的B3-B4线剖视图。图4是图3A的A1-A2线截面的一部分的图。
如图3所示，实施方式的存储装置110包含多个第1电极层21A及多个第2电极层22A。将多个第1电极层21A中的一个设为第1导电层21。将多个第2电极层22A中的一个设为第2导电层22。
图1中表示出第1导电层21及第2导电层22。如图1所示，第1导电层21及第2导电层22沿着第1方向延伸。
将第1方向设为X轴方向。将相对于X轴方向垂直的1个方向设为Y轴方向。将相对于X轴方向及Y轴方向垂直的方向设为Z轴方向。
图1所示的第1导电层21的构成也被应用于多个第1电极层21A中所包含的其它电极层(例如导电层21a(参照图3)等)。第2导电层22的构成也被应用于多个第2电极层22A中所包含的其它电极层(例如导电层22a(参照图3)等)。
如图1、图3A及3B所示，第2导电层22在第2方向上远离第1导电层21。也就是说，多个第2电极层22A在第2方向上远离多个第1电极层21A。第2方向与第1方向交叉。在该例中，第2方向为Y轴方向。此处，所谓“远离”是指在第2方向上各电极层间被分断。
如图3A所示，多个第1电极层21A排列于第3方向。多个第2电极层22A排列于第3方向。第3方向与包含第1方向及第2方向的平面(例如X-Y平面)交叉。第3方向例如为Z轴方向。
例如，也可视为设有多个第1导电层21。多个第1导电层21排列于第3方向(Z轴方向)。多个第1导电层21在第3方向上相互远离。例如，也可视为设有多个第2导电层22。多个第2导电层22排列于第3方向。多个第2导电层22在第3方向上相互远离。
如图2、图3A及3B所示，在多个第1电极层21A之间及多个第2电极层22A之间，设有绝缘部80的一部分(层间绝缘区域80r)。
例如，如图3A及3B所示，设有导电基底部件11。在该例中，设有基体10s。基体10s例如可包含半导体衬底及其上所设置的半导体元件(例如晶体管等)。在导电基底部件11之上设有包含多个第1电极层21A及多个第2电极层22A的积层体。
存储装置110还包含第1半导体部件31及第2半导体部件32。第1半导体部件31及第2半导体部件32沿着第3方向(在该例中为Z轴方向)延伸。
例如，第1半导体部件31及第2半导体部件32各自的一端与导电基底部件11电连接。例如，第1半导体部件31及第2半导体部件32各自的另一端与第1配线L1电连接。
例如，多个第1电极层21A(例如第1导电层21等)及多个第2电极层22A(例如第2导电层22等)作为存储装置110的字线发挥功能。第1配线L1例如作为位线发挥功能。导电基底部件11例如作为源极线(或与源极线电连接的源极部)发挥功能。第1半导体部件31及第2半导体部件32例如作为通道部发挥功能。
如图1及图2所示，这种第1半导体部件31及第2半导体部件32设有多个。以下，对第1导电层21、第2导电层22、第1半导体部件31及第2半导体部件32各自的构成的例子进行说明。以下的说明也能应用于多个第1电极层21A、多个第2电极层22A及其它多个半导体部件。
如图1所示，第1半导体部件31通过第1导电层21与第2导电层22之间，并沿着Z轴方向延伸(参照图3)。第1半导体部件31的至少一部分位于第1导电层21与第2导电层2之间。第2半导体部件32通过第1半导体部件31与第2导电层22之间，并沿着Z轴方向延伸(参照图3)。第2半导体部件32的至少一部分位于第1半导体部件31与第2导电层22之间。
这些半导体部件例如为沿着Z轴方向延伸的柱状。在该例中，这些半导体部件为管状。例如，在第1半导体部件31中设有第1芯部31C。在第1芯部31C的周围设有第1半导体部件31。从第1芯部31C朝向第1半导体部件31的方向与Z轴方向交叉。在第2半导体部件32中设有第2芯部32C。在第2芯部32C的周围设有第2半导体部件32。从第2芯部32C朝向第2半导体部件32的方向与Z轴方向交叉。
进而，存储装置110包含第1电荷蓄积部件41、第1绝缘部件51M、第1绝缘层51L、第2电荷蓄积部件42、第2绝缘部件52M及第2绝缘层52L。
如图1及图4所示，第1电荷蓄积部件41设置在第1导电层21与第1半导体部件31之间。第1绝缘部件51M设置在第1导电层21与第1电荷蓄积部件41之间。
如图4所示，第1绝缘层51L包含第1区域51La及第2区域51Lb。第1区域51La位于第1半导体部件31与第1电荷蓄积部件41之间。第2区域51Lb位于第1半导体部件31与第2半导体部件32之间。第2区域51Lb例如与第1区域51La连续。例如，第1绝缘层51L设置在第1半导体部件31的周围。
如图1及图4所示，第2电荷蓄积部件42设置在第2导电层22与第2半导体部件32之间。第2绝缘部件52M设置在第2导电层22与第2电荷蓄积部件42之间。
如图4所示，第2绝缘层52L包含第3区域52La及第4区域52Lb。第3区域52La位于第2半导体部件32与第2电荷蓄积部件42之间。第4区域52Lb位于第2区域51Lb与第2半导体部件32之间。第4区域52Lb与第3区域52La连续。例如，第2绝缘层52L设置在第2半导体部件32的周围。
例如，在第1导电层21与第1半导体部件31交叉的区域，构成有1个晶体管(存储晶体管)。第1导电层21作为晶体管的栅极发挥功能。第1半导体部件31作为晶体管的通道发挥功能。第1绝缘层51L例如作为隧道绝缘膜发挥功能。第1绝缘层51L例如包含氧化硅等。第1绝缘部件51M例如作为阻挡绝缘膜发挥功能。
在一例中，第1电荷蓄积部件41例如为非绝缘性(例如导电性)。例如，第1电荷蓄积部件41包含例如硅(例如多晶硅或非晶硅等)。在该情况下，电荷蓄积部件41作为浮动栅极发挥功能。存储单元成为浮动栅极型的晶体管。
在另一例中，第1电荷蓄积部件41例如为绝缘性。关于该情况的例子将在下文进行叙述。
第2电荷蓄积部件42、第2绝缘部件52M及第2绝缘层52L各自的构成及功能与第1电荷蓄积部件41、第1绝缘部件51M及第1绝缘层51L各自的构成及功能相同。
在这种存储装置110中，在排列于Y轴方向的两个导电层(第1导电层21及第2导电层22)之间，设有两个半导体部件(第1半导体部件31及第2半导体部件32)。由此，可提供能够提高存储密度的存储装置。例如，这样的两个半导体部件的Y轴方向上的间隔(例如间距)可较小。
如图1中所例示般，包含这两个半导体部件的组沿着X轴方向排列着多个。能够提高存储密度的存储装置可相对简单地进行制造。
在实施方式中，在电荷蓄积部件(例如第1电荷蓄积部件41)为非绝缘性(例如导电性)的情况下，电荷蓄积部件例如被选择性地设置在与多个电极层(例如第1导电层21及导电层21a等)对应的部分。如图3所示，对应于第1导电层21设有第1电荷蓄积部件41，对应于另一导电层21a设有另一电荷蓄积部件。该另一电荷蓄积部件不与第1电荷蓄积部件41连续。
例如，使多个第1电极层21A的各者后退，在后退的部分设置电荷蓄积部件。使多个第2电极层22A的各者后退，在后退的部分设置电荷蓄积部件。
如图4所示，例如从第1电荷蓄积部件41朝向第1导电层21的一部分的方向沿着第1方向(X轴方向)。例如，在第1方向(X轴方向)上，在第1导电层21的两个区域之间设有第1电荷蓄积部件41的至少一部分。从第2电荷蓄积部件42朝向第2导电层22的一部分的方向沿着第1方向(X轴方向)。例如，在第1方向(X轴方向)上，在第2导电层22的两个区域之间设有第2电荷蓄积部件42的至少一部分。
如图4所示，绝缘部80还包含第1绝缘区域80a、第2绝缘区域80b及第3绝缘区域80c。第1绝缘区域80a的至少一部分位于第2区域51Lb与第4区域52Lb之间。从第2绝缘区域80b朝向第1半导体部件31的方向沿着第1方向(X轴方向)。第2绝缘区域80b中所包含的材料与第1绝缘区域80a中所包含的材料不同。第2绝缘区域80b中所包含的材料的蚀刻速率与第1绝缘区域80a中所包含的材料的蚀刻速率不同。例如，这些绝缘区域也可包含氧化硅或氮化硅。也可为第1绝缘区域80a包含氧化硅且第2绝缘区域80b包含氮化硅。也可为第1绝缘区域80a包含氮化硅且第2绝缘区域80b包含氧化硅。在这些绝缘区域之间，所包含的氮及氧的至少任一个的组成比也可互不相同。在这些绝缘区域之间，密度也可互不相同。
在第1方向上，第1半导体部件31位于第2绝缘区域80b与第3绝缘区域80c之间。例如，第3绝缘区域80c中所包含的材料也可与第2绝缘区域80b中所包含的材料不同。在这些绝缘区域之间，密度也可互不相同。
如下所述，第1绝缘区域80a、第2绝缘区域80b及第3绝缘区域80c中所包含的材料的蚀刻速率互不相同，由此能够容易地形成所述存储装置110。
以下，对多个半导体部件的例子进行说明。
如图1所示，在存储装置110中，除第1半导体部件31及第2半导体部件32以外，例如设有第3～第6半导体部件33～36。第3～第6半导体部件33～36也沿着第3方向(例如Z轴方向)延伸。例如，第1～第6半导体部件31～36相互实质上平行。
第3半导体部件33通过第1导电层21与第2导电层22之间。第4半导体部件34也通过第1导电层21与第2导电层22之间。第3半导体部件33的至少一部分位于第1导电层21与第2导电层22之间。第4半导体部件34的至少一部分位于第1导电层21与第2导电层22之间。
从第1半导体部件31朝向第3半导体部件33的方向沿着第1方向(X轴方向)。从第2半导体部件32朝向第4半导体部件34的方向沿着第1方向(X轴方向)。第3半导体部件33及第4半导体部件34通过第1导电层21与第2导电层22之间。
第2方向上的第1导电层21的位置处于第2方向(Y轴方向)上的第1半导体部件31的位置与第2方向上的第5半导体部件35的位置之间。第2方向上的第2导电层22的位置处于第2方向上的第2半导体部件32的位置与第2方向上的第6半导体部件36的位置之间。
第1方向上的第5半导体部件35的位置处于第1方向(X轴方向)上的第1半导体部件31的位置与第1方向上的第2半导体部件32的位置之间。所述第1方向上的第6半导体部件36的位置处于第1方向上的第1半导体部件31的位置与第1方向上的第2半导体部件32的位置之间。
例如，对应于第3～第6半导体部件33～36的各者设有第3～第6电荷蓄积部件43～46、第3～第6绝缘部件53M～56M及第3～第6绝缘层53L～56L。第3～第6绝缘层53L～56L例如设置在第3～第6半导体部件33～36的各者的周围。对这些部件及绝缘层应用与第1半导体部件31、第1电荷蓄积部件41、第1绝缘部件51M及第1绝缘层51L相同的构成。
例如，第3半导体部件33沿着第3方向(Z轴方向)延伸。第3半导体部件33通过第1导电层21与第2导电层22之间。从第1半导体部件31朝向第3半导体部件33的方向沿着第1方向(X轴方向)。
例如，如图1所示，第3半导体部件33及第4半导体部件34与第2配线L2电连接。第5半导体部件35及第6半导体部件36与第3配线L3电连接。
如图1及图3A所示，进而进而设有绝缘区域80s。如图1所示，从绝缘区域80s朝向第1半导体部件31的方向沿着第2方向(Y轴方向)。从绝缘区域80s朝向第6半导体部件36的方向沿着第1方向(X轴方向)。
如图3B所示，在存储装置110中，设有绝缘部IM1、绝缘部IM2及绝缘部IM3。这些绝缘部沿着Z轴方向。从这些绝缘部朝向第3半导体部件33的方向沿着第2方向(Y轴方向)。从绝缘部IM1朝向第6半导体部件36的方向沿着第1方向(X轴方向)。
如图4所示，绝缘部80例如还包含第4～第8绝缘区域80d～80h。
在X轴方向上，第3绝缘区域80c位于第2绝缘区域80b与第6绝缘区域80f之间。
在X轴方向上，第1半导体部件31的一部分及第3半导体部件33的一部分位于第2绝缘区域80b与第6绝缘区域80f之间。在X轴方向上，第2半导体部件32的一部分及第4半导体部件34的一部分位于第4绝缘区域80d与第8绝缘区域80h之间。
第5绝缘区域80e的至少一部分位于第3半导体部件33与第4半导体部件34之间。
第1半导体部件31通过第2绝缘区域80b与第3绝缘区域80c之间。第3半导体部件33通过第3绝缘区域80c与第6绝缘区域80f之间。第2半导体部件32通过第4绝缘区域80d与第7绝缘区域80g之间。第4半导体部件34通过第7绝缘区域80g与第8绝缘区域80h之间。
例如，第4绝缘区域80d中所包含的材料与第1绝缘区域80a中所包含的材料不同。第6绝缘区域80f中所包含的材料与第5绝缘区域80e中所包含的材料不同。第8绝缘区域80h中所包含的材料与第5绝缘区域80e中所包含的材料不同。
例如，第3绝缘区域80c中所包含的材料与第2绝缘区域80b中所包含的材料不同。第3绝缘区域80c中所包含的材料与第6绝缘区域80f中所包含的材料不同。第7绝缘区域80g中所包含的材料与第4绝缘区域80d中所包含的材料不同。第7绝缘区域80g中所包含的材料与第8绝缘区域80h中所包含的材料不同。
例如，第5绝缘区域80e中所包含的材料也可与第1绝缘区域80a中所包含的材料实质上相同。例如，第3绝缘区域80c中所包含的材料也可与第7绝缘区域80g中所包含的材料实质上相同。例如，第2绝缘区域80b、第4绝缘区域80d、第6绝缘区域80f及第8绝缘区域80h中所包含的材料也可相互实质上相同。
例如，第1绝缘区域80a和第2绝缘区域80b与第4绝缘区域80d之间的区域(绝缘区域80i)连续。例如，第5绝缘区域80e和第6绝缘区域80f与第8绝缘区域80h之间的区域(绝缘区域80j)连续。
以下，对存储装置110的制造方法的例子进行说明。
图5A及图5B是例示第1实施方式的存储装置的制造方法的示意性剖视图。
图6A～图6F是例示第1实施方式的存储装置的制造方法的示意性剖视图。
图7A～图7D是例示第1实施方式的存储装置的制造方法的示意性剖视图。
图5A是与图3对应的位置的剖视图。图5B、图6A～图6F及图7A～图7D是与图5A的C1-C2线对应的剖视图。
如图5A所示，形成第1构造体ST1及第2构造体ST2。第1构造体ST1的至少一部分成为多个第1电极层21A。第2构造体ST2的至少一部分成为多个第2电极层22A。第1构造体ST1及第2构造体ST2沿着第1方向(例如X轴方向)延伸。
第2构造体ST2沿着与第1方向交叉的第2方向(例如Y轴方向)远离第1构造体ST1。
第1构造体ST1包含第1膜50E。第2构造体ST2包含第2膜50G。
在该例中，在第1构造体ST1中，设有多个第1膜50E。第1构造体ST1还包含多个第3膜50F。多个第1膜50E及多个第3膜50F沿着第3方向交替排列。第3方向与包含第1方向及第2方向的平面(X-Y平面)交叉。第3方向例如为Z轴方向。
在第2构造体ST2中，设有多个第2膜50G。第3构造体ST2还包含多个第4膜50H。多个第2膜50G及多个第4膜50H沿着第3方向(例如Z轴方向)交替排列。
这种第1构造体ST1及第2构造体ST2是通过在成为这些构造体的积层膜形成沟槽Tr而形成。
如图5B所示，形成第3构造体ST3。第3构造体ST3包含第1材料绝缘部IM1、第2材料绝缘部IM2及第3材料绝缘部IM3。第3构造体ST3是例如通过在沟槽Tr形成要成为第1材料绝缘部IM1及第2材料绝缘部IM2的材料的膜，且在剩余空间埋入第3材料绝缘部IM3而形成。第1材料绝缘部IM1在第2方向(Y轴方向)上位于第1构造体ST1与第2构造体ST2之间。第2材料绝缘部IM2在第2方向上位于第1材料绝缘部IM1与第2构造体ST2之间。第3材料绝缘部IM3位于第1材料绝缘部IM1与第2材料绝缘部IM2之间。第3材料绝缘部IM3的第3材料(第3材料)与第1材料绝缘部IM1的材料(第1材料)不同，且与第2材料绝缘部IM2的材料(第2材料)不同。第1材料及第2材料也可相互相同。
第1材料及第2材料例如包含低密度的氧化硅。第3材料例如包含高密度的氧化硅。在这些材料中，蚀刻速率互不相同。例如，第1材料绝缘部IM1及第2材料绝缘部IM2相对于蚀刻液(例如氢氟酸等)的蚀刻速率高于第3材料绝缘部IM3相对于蚀刻液(例如氢氟酸等)的蚀刻速率。
第3材料绝缘部IM3的密度与第1材料绝缘部IM1的密度不同，且与第2材料绝缘部IM2的密度不同。例如，第3材料绝缘部IM3的密度高于第1材料绝缘部IM1的密度，且高于第2材料绝缘部IM2的密度。
例如，第1材料绝缘部IM1与第2材料绝缘部IM2是通过使用六氯乙硅烷(HCD)及氧的低温ALD(Atomic Layer Deposition，原子层沉积)而形成。第3材料绝缘部IM3是例如通过有机硅烷及氧自由基的高温ALD而形成。第1材料绝缘部IM1与第2材料绝缘部IM2例如包含低密度的氧化硅。第3材料绝缘部IM3例如包含高密度的氧化硅。
利用ALD法形成第1材料绝缘部IM1、第2材料绝缘部IM2及第3材料绝缘部IM3，由此，例如对于高纵横比的沟槽Tr，能够获得高覆盖性。
如图6A所示，在第3构造体ST3形成沿着第3方向(Z轴方向)延伸的第1孔H1。第1孔H1是通过将第1材料绝缘部IM1的一部分、第2材料绝缘部IM2的一部分及第3材料绝缘部IM3的一部分去除而形成。
如图6B所示，使在第1孔H1中露出的第1材料绝缘部IM1及第2材料绝缘部IM2在X轴方向上后退。第1孔H1在X轴方向的尺寸扩大。
例如实施氢氟酸处理。由此，根据氧化硅膜(第1材料绝缘部IM1、第2材料绝缘部IM2及第3材料绝缘部IM3)的蚀刻速率的差，第1材料绝缘部IM1及第2材料绝缘部IM2的后退量大于第3材料绝缘部IM3的后退量。例如，在X轴方向上形成“H型”的孔。
如图6C所示，然后，在第1孔H1形成第4材料的膜。由第4材料形成第4构造体ST4。第4构造体ST4具有沿着第3方向延伸的第2孔H2。例如，第4材料(第4构造体ST4)为硅。第4材料的膜是例如通过CVD(Chemical Vapor Deposition，化学气相沉积)法而形成。该第4材料的膜优先形成于通过第1材料绝缘部IM1及第2材料绝缘部IM2的后退而形成的空间。通过适当地控制第4材料的膜的厚度，而形成第2孔H2。
如图6D所示，将第4构造体ST4的一部分去除而形成第3孔H3。例如，通过使第2孔H2的尺寸扩大而形成第3孔H3。第4构造体ST4的一部分的去除是例如通过碱处理而进行。由此，硅溶解。通过控制该溶解量而形成第3孔H3。例如，在4个部位的间隙中残留柱状的硅。
在第3孔H3中，第1膜50E(例如多个第1膜50E)及第2膜50G(例如多个第2膜50G)露出。在第3孔H3中，第4构造体ST4的第1残存部分STP1及第2残存部分STP2残留。
如图6E所示，在第3孔H3中埋入第5材料，由第5材料形成第5构造体ST5。第5构造体ST5沿着第3方向(Z轴方向)延伸。第5材料例如为氧化硅膜。
如图6F所示，在第5构造体ST5形成之后，将第1残存部分STP1及第2残存部分STP2去除。由此，形成第4孔H4及第5孔H5。例如，将所埋入的氧化硅膜的表面部分去除。进而实施碱处理。由此，柱状的硅部分(第1残存部分STP1及第2残存部分STP2)选择性地溶解。例如形成四个孔(两个第4孔H4及两个第5孔H5)。
如图7A所示，在第4孔H4及第5孔H5形成之后，使在第4孔H4及第5孔H5中露出的第1膜50E及第2膜50G后退。第4孔H4及第5孔H5的尺寸扩大。例如，以柱状的孔(两个第4孔H4及两个第5孔H5)为起点，将多个第1膜50E及多个第2膜50G的一部分(圆弧状的部分)去除。
如图7B所示，在分别于第4孔H4及第5孔H5中露出的第1膜50E(例如多个第1膜50E)及第2膜50G(例如多个第2膜50G)的表面形成第1功能膜Mf1。第1功能膜Mf1包含存储膜用绝缘膜51Mf及电荷蓄积膜41f。存储膜用绝缘膜51Mf位于电荷蓄积膜41f与第1膜50E之间。存储膜用绝缘膜51Mf位于电荷蓄积膜41f与第2膜50G之间。电荷蓄积膜41f相当于图1的第1电荷蓄积层41，绝缘膜51Mf相当于第1绝缘部件51M。
例如，首先，在分别于第4孔H4及第5孔H5中露出的第1膜50E及第2膜50G的表面形成存储膜用绝缘膜51Mf。然后，在存储膜用绝缘膜51Mf的表面形成电荷蓄积膜41f。
电荷蓄积膜41f例如为导电性。电荷蓄积膜41f例如为多晶硅。在该情况下，形成浮动栅极型的存储器。
这样，在该例中，在第4孔H4及第5孔H5形成之后，且在第1功能膜Mf1形成之前，使在第4孔H4及第5孔H5中露出的第1膜50E(例如多个第1膜50E)及第2膜50G(例如多个第2膜50G)后退。由此，在Z轴方向上，多个存储器部(电荷蓄积膜41f)相互被分断。
如下所述，电荷蓄积膜41f例如也可为非导电性。电荷蓄积膜41f例如包含氮化硅等。在该情况下，例如形成电荷蓄积型(例如MONOS(Metal-Oxide-Nitride-Oxide-Silicon，金属氧化氮氧化硅)型等)存储器。在该情况下，也可省略多个第1膜50E及多个第2膜50G的后退。
如图7C所示，在第1功能膜Mf1形成之后，使第4孔H4及第5孔H5的尺寸变大。例如，通过实施药液处理或气相处理，这些孔的尺寸扩大。例如，进行使用缓冲氢氟酸(BufferedHydrofluoric Acid)的处理。由此，在第1材料绝缘部IM1、第2材料绝缘部IM2及第3材料绝缘部IM3中，能够获得实质上相同的蚀刻速率。
如图7D所示，形成第1部件30M。第1部件30M在第4孔H4的剩余空间及第5孔H5的剩余空间中，沿着第3方向(Z轴方向)延伸。第1部件30M例如包含沿着第3方向(Z轴方向)延伸的半导体部件。例如，设有多个第1部件30M。多个第1部件30M例如包含第1～第4半导体部件31～34等。多个第1部件30M中的一个例如包含第1半导体部件31及第1绝缘层51L。多个第1部件30M中的另一个例如包含第2半导体部件32及第2绝缘层52L。
如下所述，在另一实施方式中，第1部件30M也可包含沿着第3方向(Z轴方向)延伸的导电部件。
在所述例子中，在第1功能膜Mf1形成之后，且在第1部件30M形成之前，第4孔H4及第5孔H5的尺寸扩大。在实施方式中，第4孔H4及第5孔H5的尺寸的扩大也可被省略。
经过这种处理而形成存储装置110。根据所述方法，可提供能够提高存储密度的存储装置的制造方法。
在所述制造方法中，有第1孔H1(参照图6A)的宽度(尺寸)沿着Z轴方向(深度方向)变化的情况。第1孔H1的宽度例如为沿着X-Y平面的1个方向的长度。例如，在一例中，有靠近基体10s(或导电基底部件11)的位置上的第1孔H1的宽度小于远离基体10s(或导电基底部件11)的位置上的第1孔H1的宽度的情况。此外，根据第1孔H1的形成过程，第1孔H1的宽度也可沿着Z轴方向(深度方向)发生各种变化。
在这种情况下，例如有两个第4孔H4及两个第5孔H5的X-Y平面内的位置沿着Z轴方向连动地变化的情况。伴随于此，有在4个半导体部件(第1～第4半导体部件31～34)的组中，这些半导体部件的形状连动地变化的情况。以下，对该变化的例子进行说明。
图8A～图8D是例示第1实施方式的存储装置的一部分的示意性剖视图。
图8A是图7D的D1-D2线剖视图。图8B是图7D的D7-D8线剖视图。图8C是图7D的D3-D4线剖视图。图8D是图7D的D5-D6线剖视图。这些图例示出实施方式的存储装置110a。
如图8A所示，第1半导体部件31具有侧面31f。侧面31f例如在Y轴方向上与第2区域51Lb对向。第2半导体部件32具有侧面32f。侧面32f例如在Y轴方向上与第4区域52Lb对向。侧面31f与侧面32f之间的沿着Y轴方向的距离dy1沿着Z轴方向变化。在该例中，第1高度位置上的距离dy1短于第2高度位置上的距离dy1。此外，在实施方式中，第1高度位置及第2高度位置为任意。在该例中，第1高度位置与导电基底部件11之间的沿着Z轴方向的距离短于第2高度位置与导电基底部件11之间的沿着Z轴方向的距离。对于以下的图8～图10中所记载的例子也相同。
如图8B所示，第3半导体部件33具有侧面33f。侧面33f例如在Y轴方向上与第3绝缘层53L的区域53Lb对向。第4半导体部件34具有侧面34f。侧面34f例如在Y轴方向上与第4绝缘层54L的区域54Lb对向。侧面33f与侧面34f之间的沿着Y轴方向的距离dy2沿着Z轴方向变化。在该例中，第1高度位置上的距离dy2短于第2高度位置上的距离dy2。
如图8C所示，第1半导体部件31具有侧面31g。侧面31g例如在X轴方向上与第1绝缘层51L对向。第3半导体部件33具有侧面33g。侧面33g例如在X轴方向上与第3绝缘层53L对向。侧面31g与侧面33g之间的沿着X轴方向的距离dx1沿着Z轴方向变化。在该例中，第1高度位置上的距离dx1短于第2高度位置上的距离dx1。
如图8D所示，第2半导体部件32具有侧面32g。侧面32g例如在X轴方向上与第2绝缘层52L对向。第4半导体部件34具有侧面34g。侧面34g例如在X轴方向上与第4绝缘层54L对向。侧面32g与侧面34g之间的沿着X轴方向的距离dx2沿着Z轴方向变化。在该例中，第1高度位置上的距离dx2短于第2高度位置上的距离dx2。
例如，Z轴方向的每单位长度的距离dy1的变化与Z轴方向的每单位长度的距离dy2的变化实质上相等。例如，前者为后者的0.8倍以上且1.2倍以下。
例如，Z轴方向的每单位长度的距离dx1的变化与Z轴方向的每单位长度的距离dx2的变化实质上相等。例如，前者为后者的0.8倍以上且1.2倍以下。
例如，Z轴方向的每单位长度的距离dy1的变化与Z轴方向的每单位长度的距离dx1的变化实质上相等。例如，前者为后者的0.8倍以上且1.2倍以下。
例如，Z轴方向的每单位长度的距离dy2的变化与Z轴方向的每单位长度的距离dx2的变化实质上相等。例如，前者为后者的0.8倍以上且1.2倍以下。
图9A～图9D是例示第1实施方式的存储装置的一部分的示意性剖视图。
图9A～图9D是分别对应于图8A～图8D的剖视图。这些图例示出实施方式的存储装置110b。
在存储装置110b中，距离dy1、距离dy2、距离dx1及距离dx2沿着Z轴方向增减。
图10A～图10D是例示第1实施方式的存储装置的一部分的示意性剖视图。
图10A～图10D是分别对应于图8A～图8D的剖视图。这些图例示出实施方式的存储装置110c。
在存储装置110c中，对于距离dy1、距离dy2、距离dx1及距离dx2的各者，第2高度位置上的值大于第1高度位置上的值。在该情况下，第1高度位置与导电基底部件11之间的沿着Z轴方向的距离也短于第2高度位置与导电基底部件11之间的沿着Z轴方向的距离。
这样，在4个半导体部件(第1～第4半导体部件31～34)的组中，这些半导体部件的形状连动地变化。由此，产生如上所述的距离dy1、距离dy2、距离dx1及距离dx2的沿着Z轴方向的变化。
在所述存储装置110b及110c中，例如，Z轴方向的每单位长度的距离dy1的变化也为Z轴方向的每单位长度的距离dy2的变化的0.8倍以上且1.2倍以下。例如，Z轴方向的每单位长度的距离dx1的变化为Z轴方向的每单位长度的距离dx2的变化的0.8倍以上且1.2倍以下。
例如，Z轴方向的每单位长度的距离dy1的变化为Z轴方向的每单位长度的距离dx1的0.8倍以上且1.2倍以下。例如，Z轴方向的每单位长度的距离dy2的变化为Z轴方向的每单位长度的距离dx2的变化的0.8倍以上且1.2倍以下。
在所述制造方法中，第1材料绝缘部IM1的材料与第3材料绝缘部IM3的材料不同。在这些材料中，蚀刻速率互不相同。因此，例如在同时加工第1材料绝缘部IM1及第3材料绝缘部IM3时，所获得的形状也可互不相同。有这种形状的差异在制造后的存储装置中被观察到的情况。以下，对这种形状的差异的例子进行说明。
图11A～图11D是例示第1实施方式的存储装置的一部分的示意性剖视图。
图11A～图11D是分别对应于图8A～图8D的剖视图。这些图例示出实施方式的存储装置110d。
在存储装置110d中，例如，Z轴方向的每单位长度的距离dy1的变化为Z轴方向的每单位长度的距离dy2的变化的0.8倍以上且1.2倍以下。例如，Z轴方向的每单位长度的距离dx1的变化为Z轴方向的每单位长度的距离dx2的变化的0.8倍以上且1.2倍以下。
另一方面，在存储装置110d中，例如Z轴方向的每单位长度的距离dy1的变化也可与Z轴方向的每单位长度的距离dx1不同。例如，Z轴方向的每单位长度的距离dy2的变化也可与Z轴方向的每单位长度的距离dx2不同。
在所述例子中，多个第1膜50E及多个第2膜50G为导电性。另一方面，多个第3膜50F及多个第4膜50H为绝缘性。在该情况下，多个第1膜50E成为多个第1电极层21A(例如第1导电层21等)。多个第2膜50G成为多个第2电极层22A(例如第2导电层21等)。多个第3膜50F及多个第4膜50H成为例如层间绝缘区域80r的至少一部分。
在所述制造方法中，也可使用以下所说明的替换法。例如，多个第1膜50E及多个第2膜50G作为牺牲层发挥功能。多个第1膜50E及多个第2膜50G的材料与多个第3膜50F及多个第4膜50H的材料不同。
图12是例示第1实施方式的存储装置的制造方法的示意性剖视图。
图12例示出形成第1部件30M之后的状态。如图12所示，例如在形成所述第1部件30M之后，将第1膜50E(多个第1膜50E)及第2膜50G(多个第2膜50G)去除。然后，在通过去除而形成的空间埋入导电材料。利用该导电材料而获得多个第1电极层21A(例如第1导电层21等)及多个第2电极层22A(例如第2导电层21等)。
(第2实施方式)
图13是例示第2实施方式的存储装置的示意性剖视图。
图13是对应于图4的剖视图。
如图13所示，在本实施方式的存储装置120中，也设有第1导电层21、第2导电层22、第1半导体部件31、第2半导体部件32、第1电荷蓄积部件41、第1绝缘部件51M、第1绝缘层51L、第2电荷蓄积部件42、第2绝缘部件52M及第2绝缘层52L。在存储装置120中，第1电荷蓄积部件41及第2电荷蓄积部件42为非导电性(例如绝缘性)。除此以外与存储装置110相同。
例如，第1电荷蓄积部件41及第2电荷蓄积部件42中的至少任一个包含例如硅及氮。第1电荷蓄积部件41及第2电荷蓄积部件42中的至少任一个也可包含选自由氮化硅、多晶硅、金属、有机金属络合物及金属化合物(例如金属氧化物及金属氮化物)所组成的群中的至少1种。所述多晶硅也可包含杂质。所述多晶硅也可包含例如选自由B、P及As所组成的群中的至少1种。就存储装置120来说，也可提供能够提高存储密度的存储装置。
图14、图15A及15B是例示第2实施方式的另一存储装置的示意性剖视图。
图14是对应于图15A的A1-A3线的剖视图。图15A是对应于图3A的剖视图。图15B是对应于图3B的剖视图。
如图14所示，在本实施方式的另一存储装置121中，第1导电层21及第2导电层22未后退。在存储装置121中，第1电荷蓄积部件41及第2电荷蓄积部件42为非导电性(例如绝缘性)。因此，如图15所示，第1电荷蓄积部件41也可在排列于Z轴方向的多个第1电极层21A中连续地设置。第2电荷蓄积部件42也可在排列于Z轴方向的多个第2电极层22A中连续地设置。
例如，1个第1电荷蓄积部件41的一部分与多个第1电极层21A中的一个(例如第1导电层21)对向。1个第1电荷蓄积部件41的另一部分也可与多个第1电极层21A中的另一个(例如导电层21a(参照图3))对向。
例如，1个第2电荷蓄积部件42的一部分与多个第2电极层22A中的一个(例如第2导电层22)对向。1个第2电荷蓄积部件42的另一部分也可与多个第2电极层22A中的另一个(例如导电层22a(参照图3))对向。就存储装置121来说，也可提供能够提高存储密度的存储装置。
在存储装置120及121的制造中，例如在第1功能膜Mf1的形成中，形成绝缘性膜。例如，在图7B所例示的处理中，在分别于第4孔H4及第5孔H5中露出的第1膜50E及第2膜50G的表面，形成包含选自由硅、金属、硅氮化物、氧化硅物、金属氮化物及金属氧化物所组成的群中的至少1种的膜。该膜例如包含氮化硅。该膜例如成为第1电荷蓄积部件41及第2电荷蓄积部件42。
(第3实施方式)
图16及图17是例示第3实施方式的存储装置的示意性剖视图。
图16是对应于图17的E1-E2线的剖视图。图17是对应于图16的F1-F2线的剖视图。
如图16及图17所示，在本实施方式的存储装置130中，设有第1导电层21、第2导电层22、第1导电部件61、第2导电部件62、第1电阻变化部件71、第2电阻变化部件72及绝缘部80。
第1导电层21沿着第1方向(例如X轴方向)延伸。第2导电层22在第2方向上与第1导电层21分离。第2方向与第1方向交叉。在该例中，第2方向为Y轴方向。第2导电层22沿着第1方向延伸。
如图17所示，第1导电部件61沿着第3方向延伸。第3方向与包含第1方向及第2方向的平面(X-Y平面)交叉。第3方向例如为Z轴方向。第1导电部件61通过第1导电层21与第2导电层22之间。第2导电部件62沿着第3方向延伸。第2导电部件62通过第1导电部件61与第2导电层22之间。第1导电部件61的至少一部分位于第1导电层21与第2导电层22之间。第2导电部件62的至少一部分位于第1导电部件61与第2导电层22之间。
第1电阻变化部件71设置在第1导电层21与第1导电部件61之间。第2电阻变化部件72设置在第2导电层22与第2导电部件62之间。
第1电阻变化部件71及第2电阻变化部件72例如包含选自由稀土类金属、硫属化物、莫特绝缘体(Mott-insulator)、强介电质、有机分子及有机金属所组成的群中的至少1个元素以及氧。第1电阻变化部件71及第2电阻变化部件72例如包含氧化钛(例如TiOx等)。第1电阻变化部件71及第2电阻变化部件72例如也可包含Ge、Sb及Te。第1电阻变化部件71及第2电阻变化部件72例如也可包含GST(Ge-Sb-Te，锗锑碲)材料。
第1电阻变化部件71及第2电阻变化部件72也可包含相变型材料。第1电阻变化部件71及第2电阻变化部件72也可包含离子存储器(例如细丝型)的材料。例如，第1电阻变化部件71也可包含第1绝缘材料部(例如氧化硅等)、第1导电层21及第1导电部件61的至少任一个中所包含的元素。第1导电层21及第1导电部件61的至少任一个中所包含的元素(例如Ag等)例如成为细丝。
如图16所示，绝缘部80包含第1绝缘区域80a及第2绝缘区域80b。第1绝缘区域80a位于第1电阻变化部件71与第2电阻变化部件72之间。从第2绝缘区域80b朝向第1导电部件61的方向沿着第1方向(X轴方向)。
在存储装置130中，第2绝缘区域80b中所包含的材料与第1绝缘区域80a中所包含的材料也不同。
存储装置130例如能够通过将存储装置110的制造方法的一部分变更而制造。在存储装置130中，也是在排列于Y轴方向的两个导电层(第1导电层21及第2导电层22)之间设有两个导电部件(第1导电部件61及第2导电部件62)。由此，可提供能够提高存储密度的存储装置。例如，这样的两个导电部件在Y轴方向上的间隔(例如间距)可较小。
在该例中，还设有第1整流层61A及第2整流层62A。第1整流层61A设置在第1电阻变化部件71与第1导电层21之间以及第1电阻变化部件71与第1导电部件61之间中的至少任一个。第2整流层62A设置在第2电阻变化部件72与第2导电层22之间以及第2电阻变化部件72与第2导电部件62之间中的至少任一个。这些整流层例如包含半导体膜。这些整流层例如包含二极管。这些整流层例如包含pin型二极管或pn型二极管。这些整流层例如也可包含肖特基型二极管。通过设置这些整流层，能够抑制误写入等误动作。
在存储装置130中，也可重复地设置所述构成。如图16所示，例如可还设有第3导电部件63及第4导电部件64，且还设有第3电阻变化部件73及第4电阻变化部件74。而且，也可还设有第3整流层63A及第4整流层64A。
如图16所示，在存储装置130的一例中，第1导电层21及第2导电层22连接于选择晶体管STr。
以下，对存储装置130的制造方法的例子进行说明。
例如，进行与关于图5A及图5B及图6A～图6F所说明的处理相同的处理。然后，进行以下处理。
图18A～图18D是例示第3实施方式的存储装置的制造方法的示意性剖视图。
如图18A所示，在该例子中，也在第4孔H4及第5孔H5形成之后，使在第4孔H4及第5孔H5中露出的第1膜50E(例如多个第1膜50E)及第2膜50G(例如多个第2膜50G)后退。
如图18B所示，在分别于第4孔H4及第5孔H5中露出的第1膜50E(例如多个第1膜50E)及第2膜50G(例如多个第2膜50G)的表面形成第1功能膜Mfa。第1功能膜Mfa例如成为电阻变化部件(例如第1电阻变化部件71、第2电阻变化部件72、第3电阻变化部件73及第4电阻变化部件74等)。第1功能膜Mfa例如包含选自由稀土类金属、硫属化物、莫特绝缘体、强介电质、有机分子及有机金属所组成的群中的至少1个元素以及氧。第1功能膜Mfa例如也可包含GST材料。
如图18C所示，在第1功能膜Mfa形成之后，使第4孔H4及第5孔H5的尺寸变大。
如图18D所示，形成第1部件30M。第1部件30M在第4孔H4的剩余空间及第5孔H5的剩余空间中，沿着第3方向(Z轴方向)延伸。在该例中，第1部件30M包含沿着第3方向(Z轴方向)延伸的导电部件。例如，设有多个第1部件30M。多个第1部件30M例如包含第1～第4导电部件61～64等。
例如，多个第1部件30M中的一个包含例如第1导电部件61及第1整流层61A。多个第1部件30M中的另一个包含例如第2导电部件62及第2整流层62A。例如，通过所述处理，能够制造存储装置130。
在存储装置130的制造中，也有例如两个第4孔H4及两个第5孔H5的X-Y平面内的位置沿着Z轴方向连动地变化的情况。伴随于此，有在4个导电部件(第1～第4导电部件61～64)的组中，这些导电部件的形状连动地变化的情况。以下，对该变化的例子进行说明。
图19A～图19D是例示第3实施方式的存储装置的一部分的示意性剖视图。
图19A是图18D的G1-G2线剖视图。图19B是图18D的G7-G8线剖视图。图19C是图18D的G3-G4线剖视图。图19D是图18D的G5-G6线剖视图。这些图例示出实施方式的存储装置130a。
如图19A所示，第1导电部件61具有侧面61f。侧面61f是例如在Y轴方向上的第2导电部件62侧的面。第2导电部件62具有侧面62f。侧面62f是例如在Y轴方向上的第1导电部件61侧的面。侧面61f与侧面62f之间的沿着Y轴方向的距离ey1沿着Z轴方向变化。在该例中，第1高度位置上的距离ey1短于第2高度位置上的距离ey1。第1高度位置与导电基底部件11之间的沿着Z轴方向的距离短于第2高度位置与导电基底部件11之间的沿着Z轴方向的距离。
如图19B所示，第3导电部件63具有侧面63f。侧面63f是例如在Y轴方向上的第4导电部件64侧的面。第4导电部件64具有侧面64f。侧面64f是例如在Y轴方向上的第3导电部件63侧的面。侧面63f与侧面64f之间的沿着Y轴方向的距离ey2沿着Z轴方向变化。在该例中，第1高度位置上的距离ey2短于第2高度位置上的距离dy2。
如图19C所示，第1导电部件61具有侧面61g。侧面61g是例如在X轴方向上的第3导电部件63侧的面。第3导电部件63具有侧面63g。侧面63g是例如在X轴方向上的第1导电部件61侧的面。侧面61g与侧面63g之间的沿着X轴方向的距离ex1沿着Z轴方向变化。在该例中，第1高度位置上的距离ex1短于第2高度位置上的距离ex1。
如图19D所示，第2导电部件62具有侧面62g。侧面62g是例如在X轴方向上的第4导电部件64侧的面。第4导电部件64具有侧面64g。侧面64g是例如在X轴方向上的第2导电部件62侧的面。侧面62g与侧面64g之间的沿着X轴方向的距离ex2沿着Z轴方向变化。在该例中，第1高度位置上的距离ex2短于第2高度位置上的距离ex2。
例如，Z轴方向的每单位长度的距离ey1的变化与Z轴方向的每单位长度的距离ey2的变化实质上相等。例如，前者为后者的0.8倍以上且1.2倍以下。
例如，Z轴方向的每单位长度的距离ex1的变化与Z轴方向的每单位长度的距离ex2的变化实质上相等。例如，前者为后者的0.8倍以上且1.2倍以下。
例如，Z轴方向的每单位长度的距离ey1的变化与Z轴方向的每单位长度的距离ex1的变化实质上相等。例如，前者为后者的0.8倍以上且1.2倍以下。
例如，Z轴方向的每单位长度的距离ey2的变化与Z轴方向的每单位长度的距离ex2的变化实质上相等。例如，前者为后者的0.8倍以上且1.2倍以下。
图20A～图20D是例示第3实施方式的存储装置的一部分的示意性剖视图。
图20A～图20D是分别对应于图19A～图19D的剖视图。这些图例示出实施方式的存储装置130b。
在存储装置130b中，距离ey1、距离ey2、距离ex1及距离ex2沿着Z轴方向增减。
图21A～图21D是例示第3实施方式的存储装置的一部分的示意性剖视图。
图21A～图21D是分别对应于图19A～图19D的剖视图。这些图例示出实施方式的存储装置130c。
在存储装置130c中，对于距离ey1、距离ey2、距离ex1及距离ex2的各者，第2高度位置上的值大于第1高度位置上的值。在该情况下，第1高度位置与导电基底部件11之间的沿着Z轴方向的距离也短于第2高度位置与导电基底部件11之间的沿着Z轴方向的距离。
这样，在4个导电部件(第1～第4导电部件61～64)的组中，这些导电部件的形状连动地变化。由此，产生如上所述的距离ey1、距离ey2、距离ex1及距离ex2的沿着Z轴方向的变化。
在所述存储装置130b及130c中，例如，Z轴方向的每单位长度的距离ey1的变化也为Z轴方向的每单位长度的距离ey2的变化的0.8倍以上且1.2倍以下。例如，Z轴方向的每单位长度的距离ex1的变化为Z轴方向的每单位长度的距离ex2的变化的0.8倍以上且1.2倍以下。
例如，Z轴方向的每单位长度的距离ey1的变化为Z轴方向的每单位长度的距离ex1的0.8倍以上且1.2倍以下。例如，Z轴方向的每单位长度的距离ey2的变化为Z轴方向的每单位长度的距离ex2的变化的0.8倍以上且1.2倍以下。
在所述制造方法中，第1材料绝缘部IM1的材料与第3材料绝缘部IM3的材料不同。在这些材料中，蚀刻速率互不相同。因此，例如在同时加工第1材料绝缘部IM1及第3材料绝缘部IM3时，所获得的形状也可互不相同。有这种形状的差异在制造后的存储装置中被观察到的情况。以下，对这种形状的差异的例子进行说明。
图22A～图22D是例示第3实施方式的存储装置的一部分的示意性剖视图。
图22A～图22D是分别对应于图19A～图19D的剖视图。这些图例示出实施方式的存储装置130d。
在存储装置130d中，例如，Z轴方向的每单位长度的距离ey1的变化为Z轴方向的每单位长度的距离ey2的变化的0.8倍以上且1.2倍以下。例如，Z轴方向的每单位长度的距离ex1的变化为Z轴方向的每单位长度的距离ex2的变化的0.8倍以上且1.2倍以下。
另一方面，在存储装置130d中，例如，Z轴方向的每单位长度的距离ey1的变化也可与Z轴方向的每单位长度的距离ex1不同。例如，Z轴方向的每单位长度的距离ey2的变化也可与Z轴方向的每单位长度的距离ex2不同。
在第3实施方式中，例如制造2端子电阻变化型存储器。例如，在存储器串中，位线金属(例如第1导电部件61等)相对于衬底(基体10s)垂直地延伸。存储单元中所包含的膜的材料与第1实施方式不同。在第3实施方式中，也是在沟槽Tr中埋入两种氧化硅膜。使用湿式蚀刻及高被覆性的成膜手法，由1个孔在4个部位形成孔。
(第4实施方式)
在本实施方式中，由1个孔(第1孔)形成8个以上的孔。
图23A～图23F是例示第4实施方式的存储装置的制造方法的示意性剖视图。
图24A～图24E是例示第4实施方式的存储装置的制造方法的示意性剖视图。
如图23A所示，在第1构造体ST1及第2构造体ST2形成第1孔H1。第1构造体ST1包含第1膜50E。第2构造体ST2包含第2膜50G。
如图23B所示，使在第1孔H1中露出的第1材料绝缘部IM1及第2材料绝缘部IM2后退。第1孔H1的尺寸扩大。
如图23C所示，然后，在第1孔H1形成第4材料的膜。由第4材料形成第4构造体ST4。第4材料(第4构造体ST4)例如为非晶硅。第4构造体ST4具有第2孔H2。
如图23D所示，将第4构造体ST4的一部分去除而形成第3孔H3。例如，通过扩大第2孔H2的尺寸而形成第3孔H3。例如，在4个部位的间隙中残留柱状的硅(第4材料的膜)。第1残存部分STP1及第2残存部分STP2残留。
如图23E所示，在第3孔H3形成例如氧化硅的构造体STa4。构造体STa4具有孔Ha3。
如图23F所示，将构造体STa4的一部分去除而使孔Ha3的尺寸扩大。
如图24A所示，在尺寸已扩大的孔Ha3的一部分形成第4材料的膜，从而形成构造体STa4。第4材料的膜(构造体STa4)例如为非晶硅。构造体STa4具有孔Hb3。
如图24B所示，将构造体STa4的一部分去除而扩大孔Hb3的尺寸。例如，在4个部位的间隙中残留柱状的硅(第4材料的膜)。由此，第3残存部分STP3及第4残存部分STP4残留。
如图24C所示，在孔Hb3中埋入第5材料，由第5材料形成第5构造体ST5。第5构造体ST5沿着第3方向(Z轴方向)延伸。第5材料例如为氧化硅膜。
如图24D所示，在第5构造体ST5形成之后，将第1残存部分STP1、第2残存部分STP2、第3残存部分STP3及第4残存部分STP4去除。由此，形成第4孔H4、第5孔H5、孔H6及孔H7。
如图24E所示，在第4孔H4、第5孔H5、孔H6及孔H7形成之后，使在第4孔H4、第5孔H5、孔H6及孔H7中露出的第1膜50E及第2膜50G后退。
之后，在分别于这些孔中露出的第1膜50E(例如多个第1膜50E)及第2膜50G(例如多个第2膜50G)的表面形成第1功能膜Mf1。然后，例如，能够通过实施关于图7C及图7D所说明的处理来形成存储装置。
在该例中，基于1个第1孔H1来形成两个第4孔H4、两个第5孔H5、两个孔H6及两个孔H7。
在上文中，通过重复进行图23C～图23F所例示的处理，能够基于1个第1孔H1来形成4M个(M为1以上的整数)。
图25是例示第4实施方式的另一存储装置的制造方法的示意性剖视图。
图25是对应于图24E的剖视图。
在该例中，进而重复进行图23C～图23F中所例示的处理。由此，如图25所示，基于1个第1孔H1，形成两个第4孔H4、两个第5孔H5、两个孔H6、两个孔H7、两个孔H8及两个孔H9。
在所述实施方式中，例如提供一种三维存储器。对于三维存储器要求提高位密度。对于三维存储器进行高纵横比的空穴加工。在实施方式中，基于1个孔来形成多个孔。由此，能够提供高密度的存储器。
例如，提供一种基于1个孔而得的具有4个浮动栅极的3D(three-dimensional，三维)存储器。例如，提供一种基于1个孔而得的具有4个电荷蓄积部件的3D存储器。例如，提供一种基于1个孔而得的具有4个ReRAM(Resistive random-access memory，电阻式随机存取存储器)单元的存储器。例如，提供一种基于1个孔而得的具有4个PCM(phase changememory，相变存储器)单元的存储器。
例如以1个孔为基础，设置被分割成8个部分、分割成12个部分或分割成16个部分的单元。例如以1个孔为基础，形成4M个(M为1以上的整数)孔。
在实施方式的制造方法中，例如存储单元的字线也可通过替换法来形成。在实施方式的制造方法中，也可获得垂直型栅极晶体管。
在实施方式中，例如，在1个平面上，从1个孔的多个部位使膜(第1膜50E及第2膜50G)后退，且埋入存储单元。由此，由1个孔形成4M个(M为1以上的整数)存储单元。实施方式的制造方法例如被应用于使存储器串相对于衬底垂直地延伸的存储装置。
在实施方式中，例如，在多个字线中的一个与多个位线中的一个交叉的位置设有存储单元。例如，能够使选择栅极及全局位线中的至少任一个微细化。例如，能够减少字线驱动晶体管的数量。
根据所述实施方式，例如提供一种能够提高存储密度的存储装置及存储装置的制造方法。
此外，在本申请的说明书中，垂直”及“平行”不只是严格的垂直及严格的平行，例如包含制造步骤中的偏差等，只要实质上垂直及实质上平行便可。
(第5实施方式)
图26A～26J是例示第5实施方式的存储装置110的制造方法的示意剖视图。图26A～26J是沿着X-Y平面的剖视图，表示继图5B之后的制造过程。
如图26A所示，在第3构造体ST3形成沿着Z轴方向延伸的第1孔H1。第1孔H1是通过将第1材料绝缘部IM1的一部分、第2材料绝缘部IM2的一部分及第3材料绝缘部IM3的一部分去除而形成。第1孔H1形成为在沿着X-Y平面的截面中具有大致圆形的形状，且具有X轴方向的宽度WH1。WH1例如和第1膜50E与第2膜50G的间隔相同。
如图26B所示，使在第1孔H1中露出的第1材料绝缘部IM1及第2材料绝缘部IM2在X轴方向上后退。例如实施氢氟酸处理。由此，根据氧化硅膜(第1材料绝缘部IM1、第2材料绝缘部IM2及第3材料绝缘部IM3)的蚀刻速率的差，第1材料绝缘部IM1及第2材料绝缘部IM2的后退量大于第3材料绝缘部IM3的后退量。
在该情况下，使第1材料绝缘部IM后退而得的部分在X轴方向的宽度WEX1、及使第2材料绝缘部IM2后退而得的部分在X轴方向的宽度WEX2优选与第1孔H1在X轴方向的尺寸WH1大致相同，或者不超过WH1。
如图26C所示，在第1孔H1的内表面上形成第4材料的膜。由此，形成第4构造体ST4。第4构造体ST4具有沿着Z轴方向延伸的第2孔H2。例如，第4材料(第4构造体ST4)为硅。第4材料的膜是例如通过CVD法而形成。该第4材料的膜优先形成于通过第1材料绝缘部IM1及第2材料绝缘部IM2的后退而形成的空间。通过适当地控制第4材料的膜的厚度，而形成第2孔H2。
如图26D所示，将第4构造体ST4的一部分去除而形成第3孔H3。例如，通过扩大第2孔H2的尺寸而形成第3孔H3。第4构造体ST4的一部分的去除是例如通过利用碱处理使硅溶解来实施。通过控制硅的溶解量来形成第3孔H3。例如，在将第1材料绝缘部IM1及第2材料绝缘部IM2局部去除而得的4个部位的间隙中残留柱状的硅。
在第3孔H3中，第1膜50E(例如多个第1膜50E)及第2膜50G(例如多个第2膜50G)露出。在第3孔H3中，第4构造体ST4的第1残存部分STP1及第2残存部分STP2残留。
如图26E所示，在第3孔H3中埋入第5材料，由第5材料形成第5构造体ST5。第5构造体ST5沿着Z轴方向延伸。第5材料例如为氧化硅。
如图26F所示，在第5构造体ST5形成之后，将第1残存部分STP1及第2残存部分STP2去除。由此，形成第4孔H4及第5孔H5。例如，将埋入于第3孔H3的氧化硅的表面部分去除，使第1残存部分STP1及第2残存部分STP2露出。进而，通过碱处理使柱状的硅部分(第1残存部分STP1及第2残存部分STP2)选择性地溶解。例如，形成四个孔(两个第4孔H4及两个第5孔H5)。第4孔H4的中心与第5孔H5的中心之间的X轴方向的间隔WH2形成为与第1孔H1在X轴方向的宽度WH1相等或窄于WH1。
如图26G所示，使在第4孔H4及第5孔H5中露出的第1膜50E及第2膜50G后退。使第4孔H4及第5孔H5的尺寸朝向第1膜50E及第2膜50G分别扩大。例如，以柱状的孔(两个第4孔H4及两个第5孔H5)为起点，将多个第1膜50E及多个第2膜50G各自的一部分(圆弧状的部分)去除。此时，也可通过将第1材料绝缘部IM1、第2材料绝缘部IM2、第3材料绝缘部IM3及第5构造体ST5局部去除，预先使第4孔H4及第5孔H5的尺寸扩大。
如图26H所示，在分别于第4孔H4及第5孔H5中露出的第1膜50E(例如多个第1膜50E)及第2膜50G(例如多个第2膜50G)的表面形成第1功能膜Mf1。第1功能膜Mf1包含存储膜用绝缘膜51Mf及电荷蓄积膜41f。存储膜用绝缘膜51Mf位于电荷蓄积膜41f与第1膜50E之间。存储膜用绝缘膜51Mf位于电荷蓄积膜41f与第2膜50G之间。电荷蓄积膜41f相当于图1的第1电荷蓄积层41，绝缘膜51Mf相当于第1绝缘部件51M。
例如，在第4孔H4及第5孔H5的内表面上形成存储膜用绝缘膜51Mf。然后，在存储膜用绝缘膜51Mf的表面形成电荷蓄积膜41f。在该情况下，第1功能膜Mf1是以如下方式形成，即，使将第1膜50E及第2膜50G局部去除而得的缝隙(圆弧状的部分)封闭，且在第4孔H4及第5孔H5的内部残留缝隙。然后，使第1功能膜Mf1残留，并将形成于第4孔H4及第5孔H5的内表面上的第1功能膜Mf1去除，所述第1功能膜Mf1使将第1膜50E及第2膜50G局部去除而得的缝隙封闭。
这样，通过在第4孔H4及第5孔H5中选择性地使多个第1膜50E及多个第2膜50G后退的方法而形成的电荷蓄积膜51在Z轴方向上相互远离。而且，电荷蓄积膜41f例如为导电性。电荷蓄积膜41f例如为多晶硅。在该情况下，电荷蓄积膜41f构成浮动栅极型的存储单元。
如图26I所示，在第1功能膜Mf1形成之后，使第4孔H4及第5孔H5的尺寸变大。例如，通过实施药液处理或气相处理，这些孔的尺寸扩大。例如，进行使用缓冲氢氟酸的处理。由此，在第1材料绝缘部IM1、第2材料绝缘部IM2、第3材料绝缘部IM3及第5构造体ST5中获得实质上相同的蚀刻速率。
如图26J所示，在第4孔H4及第5孔H5的内部形成第1部件30M。第1部件30M在第4孔H4的剩余空间及第5孔H5的剩余空间中沿着Z轴方向延伸。第1部件30M例如包含沿着Z轴方向延伸的半导体部件。例如，设有多个第1部件30M。多个第1部件30M例如包含第1～第4半导体部件31～34、及第1～第4芯部31C～34C等。多个第1部件30M中的一个例如包含第1半导体部件31、第1芯部31C及第1绝缘层51L。多个第1部件30M中的另一个例如包含第2半导体部件32、第2芯部32C及第2绝缘层52L。
经过这种处理来形成存储装置110。根据本实施方式的制造方法，能够使X轴方向上的第4孔H4及第5孔H5之间的间隔窄于最初形成的第1孔H1的X轴方向上的宽度WH1。也就是说，可提供一种能够使X轴方向上的存储单元间的缝隙更窄且使存储密度提高的存储装置。此外，使用本实施方式的制造方法的存储装置110也具有与图8A～图11D所示的形状类似的截面形状。
(第6实施方式)
图27A～27K是例示第6实施方式的存储装置的制造方法的示意性剖视图。图27A～27K是沿着X-Y平面的剖视图，表示继图5B之后的制造过程。
如图27A所示，在第3构造体ST3形成沿着Z轴方向延伸的第1孔H1。第1孔H1是通过将第1材料绝缘部IM1的一部分、第2材料绝缘部IM2的一部分及第3材料绝缘部IM3的一部分去除而形成。第1孔H1形成为具有X轴方向的宽度WH1。
如图27B所示，使在第1孔H1中露出的第1材料绝缘部IM1及第2材料绝缘部IM2在X轴方向上后退。例如实施氢氟酸处理。由此，根据氧化硅膜(第1材料绝缘部IM1、第2材料绝缘部IM2及第3材料绝缘部IM3)的蚀刻速率的差，第1材料绝缘部IM1及第2材料绝缘部IM2的后退量大于第3材料绝缘部IM3的后退量。
如图27C所示，在第1孔H1的内表面上形成第4材料的膜。由此，形成第4构造体ST4。第4构造体ST4具有沿着第3方向延伸的第2孔H2。例如，第4材料(第4构造体ST4)为氧化硅。第2孔H2在沿着X-Y平面的截面中具有H型的形状。也就是说，第4材料的膜为间隔膜，且是以令使第1材料绝缘部IM1及第2材料绝缘部IM2后退而得的第1孔H1的尺寸缩小的方式形成。
如图27D所示，在第2孔H2的内表面上形成第5材料的膜。由此，形成第5构造体ST5。第5构造体ST5具有沿着Z轴方向延伸的第3孔H3。例如，第5材料(第5构造体ST4)为硅。第5材料的膜是例如通过CVD法而形成。该第5材料的膜优先形成于通过第1材料绝缘部IM1及第2材料绝缘部IM2的后退而形成的四角的空间。通过适当地控制第5材料的膜的厚度，而形成第3孔H3。
如图27E所示，将第5构造体ST5的一部分去除而形成第4孔H4。例如，通过扩大第3孔H3的尺寸而形成第4孔H4。第5构造体ST5的一部分的去除是例如通过利用碱处理使硅溶解来实施。通过控制硅的溶解量来形成第4孔H4。例如，在使第1材料绝缘部IM1及第2材料绝缘部IM2后退而得的四角的空间中残留柱状的硅。也就是说，在第4孔H4的四角，第5构造体ST5的第1残存部分STP1及第2残存部分STP2残留。
如图27F所示，在第4孔H4中埋入第6材料，由第6材料形成第6构造体ST6。第6构造体ST6沿着Z轴方向延伸。第6材料例如为氧化硅。
如图27G所示，在第6构造体ST6形成之后，将第1残存部分STP1及第2残存部分STP2去除。由此，形成第5孔H5及第6孔H6。例如，将埋入于第4孔H4的氧化硅的表面部分去除，使第1残存部分STP1及第2残存部分STP2露出。进而，通过碱处理来使柱状的硅部分(第1残存部分STP1及第2残存部分STP2)选择性地溶解。例如，形成四个孔(两个第5孔H5及两个第6孔H6)。第5孔H5的中心与第6孔H6的中心之间的X轴方向的间隔WH2形成为与第1孔H1在X轴方向的宽度WH1相等或窄于WH1。
如图27H所示，使第5孔H5及第6孔H6的尺寸扩大。例如，通过使用缓冲氢氟酸的处理来去除第4构造体ST4及第6构造体ST6的一部分。第4构造体ST4及第6构造体ST6是以实质上相同的蚀刻速率各向同性地被去除。在第5孔H5及第6孔H6，第1膜50E及第2膜50G分别露出。
如图27I所示，使在第5孔H5及第6孔H6中露出的第1膜50E及第2膜50G后退。使第5孔H5及第6孔H6的尺寸朝向第1膜50E及第2膜50G分别扩大。例如，以柱状的孔(两个第5孔H5及两个第6孔H6)为起点，将多个第1膜50E及多个第2膜50G各自的一部分(圆弧状的部分)去除。
如图27J所示，在分别于第5孔H5及第6孔H6中露出的第1膜50E(例如多个第1膜50E)及第2膜50G(例如多个第2膜50G)的表面形成第1功能膜Mf1。第1功能膜Mf1包含存储膜用绝缘膜51Mf及电荷蓄积膜41f。存储膜用绝缘膜51Mf位于电荷蓄积膜41f与第1膜50E之间。存储膜用绝缘膜51Mf位于电荷蓄积膜41f与第2膜50G之间。电荷蓄积膜41f相当于图1的第1电荷蓄积层41，绝缘膜51Mf相当于第1绝缘部件51M。
例如，在第5孔H5及第6孔H6的内表面上形成存储膜用绝缘膜51Mf。然后，在存储膜用绝缘膜51Mf的表面形成电荷蓄积膜41f。在该情况下，第1功能膜Mf1是以使将第1膜50E及第2膜50G局部去除而得的缝隙(圆弧状的部分)封闭，且在第5孔H5及第6孔H6的内部残留缝隙的方式形成。然后，使第1功能膜Mf1残留，并将形成于第5孔H5及第6孔H6的内表面上的第1功能膜Mf1去除，所述第1功能膜Mf1使将第1膜50E及第2膜50G局部去除而得的缝隙封闭。
这样形成的电荷蓄积膜51在Z轴方向上相互远离。电荷蓄积膜41f例如为导电性。电荷蓄积膜41f例如为多晶硅。电荷蓄积膜41f构成浮动栅极型的存储单元。
如图27K所示，在第5孔H5及第6孔H6的内部形成第1部件30M。第1部件30M在第5孔H5的剩余空间及第6孔H6的剩余空间中沿着Z轴方向延伸。第1部件30M例如包含沿着Z轴方向延伸的半导体部件。例如，设有多个第1部件30M。多个第1部件30M例如包含第1～第4半导体部件31～34、及第1～第4芯部31C～34C等。多个第1部件30M中的一个例如包含第1半导体部件31、第1芯部31C及第1绝缘层51L。多个第1部件30M中的另一个例如包含第2半导体部件32、第2芯部32C及第2绝缘层52L。
经过这种处理来形成存储装置110。根据所述方法，能够使X轴方向上的第5孔H5及第6孔H6之间的间隔窄于最初形成的第1孔H1的X轴方向上的宽度WH1。也就是说，可提供一种能够使X轴方向上的存储单元间的缝隙更窄且使存储密度提高的存储装置。此外，使用本实施方式的制造方法的存储装置110也具有与图8A～图11D所示的形状类似的截面形状。
(第7实施方式)
图28A～28J是例示第7实施方式的存储装置的制造方法的示意性剖视图。图28A～28J是沿着X-Y平面的剖视图，表示继图5B之后的制造过程。
如图28A所示，在第3构造体ST3形成沿着Z轴方向延伸的第1孔H1。第1孔H1是通过将第1材料绝缘部IM1的一部分、第2材料绝缘部IM2的一部分及第3材料绝缘部IM3的一部分去除而形成。第1孔H1形成为具有X轴方向的宽度WH1。
如图28B所示，在第1孔H1中露出的第3材料绝缘部IM3之上选择性地形成间隔绝缘部IM4。例如，第3材料绝缘部IM3为非掺杂的多晶硅膜，能够在其上使非掺杂硅(间隔绝缘部IM4)选择性地外延生长。由此，第1孔H1在沿着X-Y平面的截面中，成为在四角具有较窄的间隙的形状。
如图28C所示，在第1孔H1的内表面上形成第4材料的膜。由此，形成第4构造体ST4。第4构造体ST4具有沿着第3方向延伸的第2孔H2。例如，第4材料(第4构造体ST4)为氮化硅。第4材料的膜是以将第1孔H1的四角之间隙埋入，且保持第2孔H2的方式形成。
如图28D所示，将第4构造体ST4的一部分去除而形成第3孔H3。例如，通过使埋入至四角的部分残留并扩大第2孔H2的尺寸而形成第3孔H3。第4构造体ST4的一部分的去除是例如通过利用磷酸处理使氮化硅溶解来实施。通过以使埋入于第2孔H2的四角的部分(第1残存部分STP1及第2残存部分STP2)残留的方式控制氮化硅的溶解量，来形成第3孔H3。
如图28E所示，选择性地去除第3材料绝缘部IM3及间隔绝缘部IM4。由此，除第3孔H3以外，形成将第3材料绝缘部IM3及间隔绝缘部IM4去除而得的缝隙IMS。第3材料绝缘部IM3及间隔绝缘部IM4的去除是例如通过利用碱处理选择性地使硅溶解来实施。
如图28F所示，在第3孔H3及缝隙IMS中埋入第5材料，由第5材料形成第5构造体ST5。第5构造体ST5沿着X轴方向及Z轴方向延伸。第5材料例如为氧化硅。
如图28G所示，在第5构造体ST5形成之后，将第1残存部分STP1及第2残存部分STP2去除。由此，形成第4孔H4及第5孔H5。例如，将埋入于第3孔H3及缝隙IMS的氧化硅的表面部分去除，而使第1残存部分STP1及第2残存部分STP2露出。进而，通过磷酸处理使柱状的氮化硅(第1残存部分STP1及第2残存部分STP2)选择性地溶解。例如，形成四个孔(两个第4孔H4及两个第5孔H5)。第4孔H4的中心与第5孔H5的中心之间的X轴方向的间隔WH2形成为窄于第1孔H1在X轴方向的宽度WH1。
如图28H所示，使第4孔H4及第5孔H5扩大。例如，通过使用缓冲氢氟酸的处理将第1材料绝缘部IM1、第2材料绝缘部IM2及第5构造体ST5的一部分去除。进而，使在第4孔H4及第5孔H5中露出的第1膜50E及第2膜50G后退。例如，以柱状的孔(两个第4孔H4及两个第5孔H5)为起点，将多个第1膜50E及多个第2膜50G各自的一部分(圆弧状的部分)去除。
如图28I所示，在分别于第4孔H4及第5孔H5中露出的第1膜50E(例如多个第1膜50E)及第2膜50G(例如多个第2膜50G)的表面形成第1功能膜Mf1。第1功能膜Mf1包含存储膜用绝缘膜51Mf及电荷蓄积膜41f。存储膜用绝缘膜51Mf位于电荷蓄积膜41f与第1膜50E之间。存储膜用绝缘膜51Mf位于电荷蓄积膜41f与第2膜50G之间。电荷蓄积膜41f相当于图1的第1电荷蓄积层41，绝缘膜51Mf相当于第1绝缘部件51M。
例如，在第4孔H4及第5孔H5的内表面上形成存储膜用绝缘膜51Mf。然后，在存储膜用绝缘膜51Mf的表面形成电荷蓄积膜41f。在该情况下，第1功能膜Mf1是以将第1膜50E及第2膜50G局部去除而得的缝隙(圆弧状的部分)封闭，且在第5孔H5及第6孔H6的内部残留缝隙的方式形成。然后，使第1功能膜Mf1残留，并将已形成于第4孔H4及第5孔H5的内表面上的第1功能膜Mf1去除，所述第1功能膜Mf1使将第1膜50E及第2膜50G局部去除而得的缝隙封闭。
这样形成的电荷蓄积膜51在Z轴方向上相互远离。电荷蓄积膜41f例如为导电性。电荷蓄积膜41f例如为多晶硅。电荷蓄积膜41f构成浮动栅极型的存储单元。
进而，在第1功能膜Mf1形成之后，使第4孔H4及第5孔H5的尺寸变大。例如，通过实施药液处理或气相处理来使这些孔的尺寸扩大。例如，通过使用缓冲氢氟酸的处理来将第1材料绝缘部IM1、第2材料绝缘部IM2及第5构造体ST5各自的一部分去除。
如图28J所示，在第4孔H4及第5孔H5的内部形成第1部件30M。第1部件30M在第4孔H4的剩余空间及第5孔H5的剩余空间中沿着Z轴方向延伸。第1部件30M例如包含沿着Z轴方向延伸的半导体部件。例如，设有多个第1部件30M。多个第1部件30M例如包含第1～第4半导体部件31～34、及第1～第4芯部31C～34C等。多个第1部件30M中的一个例如包含第1半导体部件31、第1芯部31C及第1绝缘层51L。多个第1部件30M中的另一个例如包含第2半导体部件32、第2芯部32C及第2绝缘层52L。
经过这种处理来形成存储装置110。根据所述方法，能够使X轴方向上的第4孔H4及第5孔H5之间的间隔窄于最初形成的第1孔H1的X轴方向上的宽度WH1。也就是说，可提供一种能够使X轴方向上的存储单元间的缝隙更窄且使存储密度提高的存储装置。此外，使用本实施方式的制造方法的存储装置110也具有与图8A～图11D所示的形状类似的截面形状。
(第8实施方式)
图29A～29L是例示第8实施方式的存储装置的制造方法的示意性剖视图。图29A～29L是沿着X-Y平面的剖视图，表示继图5B之后的制造过程。
如图29A所示，在第3构造体ST3形成沿着Z轴方向延伸的第1孔H1。第1孔H1是通过将第1材料绝缘部IM1的一部分、第2材料绝缘部IM2的一部分及第3材料绝缘部IM3的一部分去除而形成。第1孔H1形成为在沿着X-Y平面的截面中具有大致圆形的形状，且具有X轴方向的宽度WH1。WH1例如和第1膜50E与第2膜50G的间隔相同。
如图29B所示，使在第1孔H1中露出的第1材料绝缘部IM1及第2材料绝缘部IM2在X轴方向上后退。例如实施氢氟酸处理。由此，根据氧化硅膜(第1材料绝缘部IM1、第2材料绝缘部IM2及第3材料绝缘部IM3)的蚀刻速率的差，第1材料绝缘部IM1及第2材料绝缘部IM2的后退量大于第3材料绝缘部IM3的后退量。
如图29C所示，在第1孔H1的内表面上形成第4材料的膜。由此，形成第4构造体ST4。第4构造体ST4具有沿着Z轴方向延伸的第2孔H2。例如，第4材料(第4构造体ST4)为氧化硅。第4材料的膜是以在第2孔H2的四角残留较窄的空隙的方式形成。
如图29D所示，形成使第1材料绝缘部IM1、第2材料绝缘部IM2、第3材料绝缘部IM3及第4材料的膜(第4构造体ST4)一体化而得的第5构造体ST5。例如，通过实施热处理来使构成第1材料绝缘部IM1、第2材料绝缘部IM2、第3材料绝缘部IM3及第4构造体ST4的各者的氧化硅均质化。第5构造体ST5包含第2孔H2。
如图29E所示，在第2孔H2的内表面上形成第6材料的膜。由此，形成第6构造体ST6。第6构造体ST6具有沿着Z轴方向延伸的第3孔H3。例如，第6材料(第6构造体ST6)为硅。第6材料的膜是例如通过CVD法而形成。该第6材料的膜将形成于第2孔H2的四角的空隙埋入，且具有供形成第3孔H3的厚度。
如图29F所示，将第6构造体ST6的一部分去除而形成第4孔H4。例如，通过使第3孔H3的尺寸扩大来形成第4孔H4。第6构造体ST6的一部分的去除是例如通过利用碱处理使硅溶解来实施。通过控制硅的溶解量来形成第4孔H4。例如，埋入于第2孔H2的四角的空隙的柱状的硅(第1残存部分STP1及第2残存部分STP2)残留。
如图29G所示，将与第5构造体ST5相同的材料埋入至第4孔H4并一体化。埋入至第4孔H4的材料例如为氧化硅。
如图29H所示，将第1残存部分STP1及第2残存部分STP2去除，而形成第5孔H5及第6孔H6。例如，将埋入于第4孔H4的氧化硅的表面部分去除，使第1残存部分STP1及第2残存部分STP2露出。进而，通过碱处理来使柱状的硅部分(第1残存部分STP1及第2残存部分STP2)选择性地溶解。例如，形成四个孔(两个第5孔H5及两个第6孔H6)。第5孔H5的中心与第6孔H6的中心之间的X轴方向的间隔WH2形成为与第1孔H1在X轴方向的宽度WH1相等或窄于WH1。
如图29I所示，通过使第5孔H5及第6孔H6扩张，在Y轴方向上将两个第5孔H5连结且将两个第6孔H6连结。例如，进行使用缓冲氢氟酸的处理。由于第5构造体ST5均质化，所以各向同性地被蚀刻。在第5孔H5及第6孔H6，第1膜50E及第2膜50G露出。
如图29J所示，使在第5孔H5及第6孔H6中露出的第1膜50E及第2膜50G后退。使第5孔H5及第6孔H6的尺寸朝向第1膜50E及第2膜50G分别扩大。例如，以柱状的孔(第5孔H5及第6孔H6)为起点，将多个第1膜50E及多个第2膜50G各自的一部分(圆弧状的部分)去除。
如图29K所示，在分别于第5孔H5及第6孔H6中露出的第1膜50E(例如多个第1膜50E)及第2膜50G(例如多个第2膜50G)的表面形成第1功能膜Mf1。第1功能膜Mf1包含存储膜用绝缘膜51Mf及电荷蓄积膜41f。存储膜用绝缘膜51Mf位于电荷蓄积膜41f与第1膜50E之间。存储膜用绝缘膜51Mf位于电荷蓄积膜41f与第2膜50G之间。电荷蓄积膜41f相当于图1的第1电荷蓄积层41，绝缘膜51Mf相当于第1绝缘部件51M。
例如，在第5孔H5及第6孔H6的内表面上形成存储膜用绝缘膜51Mf。然后，在存储膜用绝缘膜51Mf的表面形成电荷蓄积膜41f。在该情况下，第1功能膜Mf1是以使将第1膜50E及第2膜50G局部去除而得的缝隙(圆弧状的部分)封闭，且在第5孔H5及第6孔H6的内部残留缝隙的方式形成。然后，使第1功能膜Mf1残留，并将形成于第5孔H5及第6孔H6的内表面上的第1功能膜Mf1去除，所述第1功能膜Mf1使将第1膜50E及第2膜50G局部去除而得的缝隙封闭。
这样形成的电荷蓄积膜51在Z轴方向上相互远离。而且，电荷蓄积膜41f例如为导电性。电荷蓄积膜41f例如为多晶硅。在该情况下，电荷蓄积膜41f构成浮动栅极型的存储单元。
进而，在第1功能膜Mf1形成之后，使第5孔H5及第6孔H6的尺寸变大。例如，通过实施药液处理或气相处理来使这些孔的尺寸扩大。例如，进行使用缓冲氢氟酸的处理，第5构造体ST5各向同性地被蚀刻。
如图29L所示，在第5孔H5及第6孔H6的内部形成第1部件30M。第1部件30M在第5孔H5的剩余空间及第6孔H6的剩余空间中沿着Z轴方向延伸。第1部件30M例如包含沿着Z轴方向延伸的半导体部件。第1部件30M例如包含第1半导体部件31、第1芯部31C及第1绝缘层51L。第1部件30M中的另一个例如包含第2半导体部件32、第2芯部32C及第2绝缘层52L。
经过这种处理来形成存储装置110。在图29D所示的步骤中实施的绝缘部的均质化并不限定于本实施方式，在其它实施方式中也能够实施。
根据本实施方式的制造方法，能够使X轴方向上的第5孔H5及第6孔H6之间的间隔窄于最初形成的第1孔H1的X轴方向上的宽度WH1。由此，可提供一种能够使X轴方向上的存储单元间的缝隙更窄且使存储密度提高的存储装置。
图30A及30B是例示第8实施方式的存储装置的一部分的示意性剖视图。图30A是图29L的D1-D2线剖视图。图30B是图29L的D3-D4线剖视图。这些图例示出实施方式的存储装置110e。
如图30A所示，第1半导体部件31具有侧面31fa及31fb。侧面31fa与侧面32fb之间的沿着Y轴方向的距离dy1沿着Z轴方向变化。在该例中，第1高度位置上的距离dy1短于第2高度位置上的距离dy1。此外，在实施方式中，第1高度位置及第2高度位置为任意。在以下的图31A、32A及33A中也相同。
在图30A所示的例子中，第1高度位置与导电基底部件11之间的沿着Z轴方向的距离短于第2高度位置与导电基底部件11之间的沿着Z轴方向的距离。
如图30B所示，第1半导体部件31具有侧面31g。侧面31g例如在X轴方向上，与第1绝缘层51L对向。第3半导体部件32具有侧面32g。侧面32g例如在X轴方向上，与第2绝缘层52L对向。侧面31g与侧面32g之间的沿着X轴方向的距离dx1沿着Z轴方向变化。在以下的图31B、32B及33B中也相同。
在图30B所示的例子中，第1高度位置上的距离dx1短于第2高度位置上的距离dx1。
例如，Z轴方向的每单位长度的距离dy1的变化与Z轴方向的每单位长度的距离dx1的变化实质上相等。例如，前者为后者的0.8倍以上且1.2倍以下。
图31A及31B是例示第8实施方式的第1变化例的存储装置的一部分的示意性剖视图。图31A及31B是分别对应于图30A及30B的剖视图。这些图例示出实施方式的存储装置110f。
在存储装置110f中，距离dy1及距离dx1沿着Z轴方向增减。
图32A及32B是例示第8实施方式的第2变化例的存储装置的一部分的示意性剖视图。图32A及32B是分别对应于图30A及30B的剖视图。这些图例示出实施方式的存储装置110g。
就存储装置110g来说，对于距离dy1及距离dx1的各者，第2高度位置上的值大于第1高度位置上的值。在该情况下，第1高度位置与导电基底部件11之间的沿着Z轴方向的距离也短于第2高度位置与导电基底部件11之间的沿着Z轴方向的距离。
在所述实施方式中，在两个半导体部件(第1及第2半导体部件31、32)的组中，这些半导体部件的形状连动地变化。由此，产生如上所述的距离dy1及距离dx1的沿着Z轴方向的变化。例如，Z轴方向的每单位长度的距离dy1的变化为Z轴方向的每单位长度的距离dx1的0.8倍以上且1.2倍以下。
在所述制造方法中，第1材料绝缘部IM1的材料与第3材料绝缘部IM3的材料不同。在这些材料中，蚀刻速率互不相同。因此，例如在同时加工第1材料绝缘部IM1及第3材料绝缘部IM3时，所获得的形状也可互不相同。有这种形状的差异在制造后的存储装置中被观察到的情况。接下来，对这种形状的差异的例子进行说明。
图33A及33B是例示第1实施方式的第3变化例的存储装置的一部分的示意性剖视图。图33A及33B是分别对应于图30A及30B的剖视图。这些图例示出实施方式的存储装置110h。
在存储装置110h中，例如Z轴方向的每单位长度的距离dy1的变化也可与Z轴方向的每单位长度的距离dx1不同。
以上，一面参照具体例，一面对本发明的实施方式进行说明。但是，本发明的实施方式并不限定于这些具体例。例如，关于存储装置中所包含的导电层、半导体部件、电荷蓄积部件、电阻变化部件、绝缘部件、绝缘层及绝缘部等各要素的具体构成，业者通过从公知的范围适当选择而同样地实施本发明，只要能够获得相同的效果，就包含在本发明的范围内。
另外，将各具体例的任意两个以上的要素在技术上可实现的范围内组合而得要素只要包含本发明的主旨，就也包含在本发明的范围内。
此外，作为本发明的实施方式，基于所述存储装置及存储装置的制造方法，业者能够适当进行设计变更并实施的所有存储装置及存储装置的制造方法只要包含本发明的主旨，就也属于本发明的范围。
此外，在本发明的思想范畴中，只要是业者就能够想到各种变更例及修正例，这些变更例及修正例也属于本发明的范围。
对本发明的若干个实施方式进行了说明，但这些实施方式是作为示例而提出的，并不意图限定发明的范围。这些新颖的实施方式能以其它各种方式实施，可在不脱离发明的主旨的范围内，进行各种省略、替换及变更。这些实施方式或其变化包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其均等的范围内。

Claims (28)

1.一种存储装置，其特征在于具备：
第1导电层，沿着第1方向延伸；
第2导电层，在与所述第1方向交叉的第2方向上和所述第1导电层分离且沿着所述第1方向延伸；
第1半导体部件，在与包含所述第1方向及所述第2方向的平面交叉的第3方向上延伸，且通过所述第1导电层与所述第2导电层之间；
第2半导体部件，在所述第3方向上延伸且通过所述第1半导体部件与所述第2导电层之间；
第1电荷蓄积部件，设置在所述第1导电层与所述第1半导体部件之间；
第1绝缘部件，设置在所述第1导电层与所述第1电荷蓄积部件之间；
第1绝缘层，包含第1区域及第2区域，所述第1区域位于所述第1半导体部件与所述第1电荷蓄积部件之间，所述第2区域位于所述第1半导体部件与所述第2半导体部件之间；
第2电荷蓄积部件，设置在所述第2导电层与所述第2半导体部件之间；
第2绝缘部件，设置在所述第2导电层与所述第2电荷蓄积部件之间；以及
第2绝缘层，包含第3区域及第4区域，所述第3区域位于所述第2半导体部件与所述第2电荷蓄积部件之间，所述第4区域位于所述第2区域与所述第2半导体部件之间。
2.根据权利要求1所述的存储装置，其特征在于：还具备包含第1绝缘区域及第2绝缘区域的绝缘部，
所述第1绝缘区域的至少一部分位于所述第2区域与所述第4区域之间，
从所述第2绝缘区域朝向所述第1半导体部件的方向沿着所述第1方向，
所述第2绝缘区域中所包含的材料与所述第1绝缘区域中所包含的材料不同。
3.根据权利要求2所述的存储装置，其特征在于：所述绝缘部还包含第3绝缘区域，所述第1半导体部件通过所述第2绝缘区域与所述第3绝缘区域之间，
所述第3绝缘区域中所包含的材料与所述第2绝缘区域中所包含的所述材料不同。
4.根据权利要求1所述的存储装置，其特征在于：还具备沿着所述第3方向延伸的第3～第6半导体部件，
从所述第1半导体部件朝向所述第3半导体部件的方向沿着所述第1方向，
从所述第2半导体部件朝向所述第4半导体部件的方向沿着所述第1方向，
所述第2方向上的所述第1导电层的位置位于所述第2方向上的所述第1半导体部件的位置与所述第2方向上的所述第5半导体部件的位置之间，
所述第2方向上的所述第2导电层的位置位于所述第2方向上的所述第2半导体部件的位置与所述第2方向上的所述第6半导体部件的位置之间，
所述第1方向上的所述第5半导体部件的位置位于所述第1方向上的所述第1半导体部件的位置与所述第1方向上的所述第2半导体部件的位置之间，
所述第1方向上的所述第6半导体部件的位置位于所述第1方向上的所述第1半导体部件的所述位置与所述第1方向上的所述第2半导体部件的所述位置之间。
5.根据权利要求1所述的存储装置，其特征在于：
从所述第1电荷蓄积部件朝向所述第1导电层的一部分的方向沿着所述第1方向，
从所述第2电荷蓄积部件朝向所述第2导电层的一部分的方向沿着所述第1方向。
6.根据权利要求1所述的存储装置，其特征在于：还具备与所述第1半导体部件及第2半导体部件电连接的导电基底部件，
所述第1半导体部件具有与所述第1电荷蓄积部件对向的第1面，
所述第2半导体部件具有与所述第2电荷蓄积部件对向的第2面，
所述第1面与所述第2面的间隔依存于从所述导电基底部件朝所述第3方向远离的位置而变化。
7.根据权利要求1所述的存储装置，其特征在于：所述第1电荷蓄积部件包含硅。
8.根据权利要求1所述的存储装置，其特征在于：所述第1电荷蓄积部件包含硅及氮。
9.根据权利要求1所述的存储装置，其特征在于：所述第1导电层设有多个，所述多个第1导电层排列于所述第3方向，所述多个第1导电层在所述第3方向上相互远离，且
所述第2导电层设有多个，所述多个第2导电层排列于所述第3方向，所述多个第2导电层在所述第3方向上相互远离。
10.一种存储装置，其特征在于：第1导电层，沿着第1方向延伸；
第2导电层，在与所述第1方向交叉的第2方向上和所述第1导电层分离且沿着所述第1方向延伸；
第1导电部件，在与包含所述第1方向及所述第2方向的平面交叉的第3方向上延伸，且通过所述第1导电层与所述第2导电层之间；
第2导电部件，在所述第3方向上延伸且通过所述第1导电部件与所述第2导电层之间；
第1电阻变化部件，设置在所述第1导电层与所述第1导电部件之间；
第2电阻变化部件，设置在所述第2导电层与所述第2导电部件之间；
绝缘部，包含第1绝缘区域及第2绝缘区域，且所述第1绝缘区域位于所述第1电阻变化部件与所述第2电阻变化部件之间，且从所述第2绝缘区域朝向所述第1导电部件的方向沿着所述第1方向；
所述第2绝缘区域中所包含的材料与所述第1绝缘区域中所包含的材料不同。
11.根据权利要求10所述的存储装置，其特征在于：还具备第1整流层，该第1整流层设置在所述第1电阻变化部件与所述第1导电层之间以及所述第1电阻变化部件与所述第1导电部件之间中的至少任一个。
12.根据权利要求10所述的存储装置，其特征在于：还具备导电基底部件，该导电基底部件与所述第1导电部件及所述第2导电部件电连接，
所述第1导电部件具有与所述第1电阻变化部件对向的第1面，
所述第2导电部件具有与所述第2电阻变化部件对向的第2面，
所述第1面与所述第2面的间隔依存于从所述导电基底部件朝所述第3方向远离的位置而变化。
13.根据权利要求10所述的存储装置，其特征在于：所述第1导电层设有多个，所述多个第1导电层排列于所述第3方向，所述多个第1导电层在所述第3方向上相互远离，
所述第2导电层设有多个，所述多个第2导电层排列于所述第3方向，所述多个第2导电层在所述第3方向上相互远离。
14.一种存储装置的制造方法，其特征在于：形成第1构造体及第2构造体，所述第1构造体沿着第1方向延伸且所述第2构造体沿着所述第1方向延伸，所述第2构造体沿着与所述第1方向交叉的第2方向远离所述第1构造体，所述第1构造体包含第1膜，所述第2构造体包含第2膜；
形成第3构造体，所述第3构造体包含第1材料绝缘部、第2材料绝缘部及第3材料绝缘部，且所述第1材料绝缘部在所述第2方向上位于所述第1构造体与所述第2构造体之间，所述第2材料绝缘部在所述第2方向上位于所述第1材料绝缘部与所述第2构造体之间，所述第3材料绝缘部位于所述第1材料绝缘部与所述第2材料绝缘部之间，所述第3材料绝缘部的第3材料与所述第1材料绝缘部的第1材料不同，且与所述第2材料绝缘部的第2材料不同；
将所述第1材料绝缘部的一部分、第2材料绝缘部的一部分及第3材料绝缘部的一部分去除而在所述第3构造体形成第1孔；
使在所述第1孔中露出的所述第1材料绝缘部及所述第2材料绝缘部后退，然后，在所述第1孔形成第4材料的膜而形成具有第2孔的第4构造体；
将所述第4构造体的一部分去除而形成第3孔，在所述第3孔中残留所述第4构造体的第1残存部分及第2残存部分；
在所述第3孔中埋入第5材料而由所述第5材料形成第5构造体；
在所述第5构造体形成之后，将所述第1残存部分及所述第2残存部分去除而形成第4孔及第5孔；
在分别于所述第4孔及所述第5孔中露出的所述第1膜及所述第2膜形成第1功能膜。
15.根据权利要求14所述的存储装置的制造方法，其特征在于：在所述第4孔的剩余空间及所述第5孔的剩余空间中进而形成第1部件，
所述第1部件包含半导体部件或沿着所述第3方向延伸的导电部件。
16.根据权利要求14所述的存储装置的制造方法，其特征在于：在所述第4孔及所述第5孔的所述形成之后，且在所述第1功能膜的所述形成之前，使在所述第4孔及所述第5孔中露出的所述第1膜及所述第2膜后退。
17.根据权利要求16所述的存储装置的制造方法，其特征在于：在所述第1功能膜的所述形成之后，且在所述第1部件的所述形成之前，使所述第4孔及所述第5孔的尺寸变大。
18.根据权利要求15所述的存储装置的制造方法，其特征在于：所述第1功能膜的所述形成包括如下步骤，即，
在分别于所述第4孔及所述第5孔中露出的所述第1膜及所述第2膜的表面形成存储膜用绝缘膜，
在所述存储膜用绝缘膜的表面形成导电性的电荷蓄积膜。
19.根据权利要求14所述的存储装置的制造方法，其特征在于：所述第1功能膜的所述形成包括如下步骤，即，在分别于所述第4孔及所述第5孔中露出的所述第1膜及所述第2膜的表面，形成包含选自由氧化硅膜、氮化硅膜及氧化铝膜所组成的群中的至少1种的膜。
20.根据权利要求14所述的存储装置的制造方法，其特征在于：还实施如下步骤，即，在所述第1部件形成之后，将所述第1膜及所述第2膜去除，在通过所述去除而形成的空间中埋入导电材料。
21.根据权利要求14所述的存储装置的制造方法，其特征在于：在所述第1构造体中，设有多个所述第1膜，
所述第1构造体还包含多个第3膜，
多个第1膜及多个第3膜沿着所述第3方向交替排列，
在所述第2构造体中，设有多个所述第2膜，
所述第3构造体还包含多个第4膜，
多个第2膜及多个第4膜沿着所述第3方向交替排列。
22.根据权利要求14所述的存储装置的制造方法，其特征在于：在所述第1构造体与所述第2构造体之间，在所述第1方向上并排形成包含所述第4孔的多个第4孔，
在所述第1构造体与所述第2构造体之间，在所述第1方向上并排形成包含所述第5孔的多个第5孔，
在所述第1方向上相邻的所述第4孔的中心距离与所述第1孔在所述第1方向上的宽度相等或比其窄。
23.根据权利要求14所述的存储装置的制造方法，其特征在于：在形成所述第4构造体之前，在所述第1孔的内表面形成间隔膜。
24.根据权利要求14所述的存储装置的制造方法，其特征在于：在形成所述第1功能膜之前使所述第4孔及所述第5孔扩张，且将所述第4孔与所述第5孔连结。
25.根据权利要求14所述的存储装置的制造方法，其特征在于：使所述第1材料绝缘部、所述第2材料绝缘部及所述第3材料绝缘部均质化。
26.一种存储装置的制造方法，其特征在于：形成第1构造体及第2构造体，所述第1构造体沿着第1方向延伸且所述第2构造体沿着所述第1方向延伸，所述第2构造体沿着与所述第1方向交叉的第2方向远离所述第1构造体，所述第1构造体包含第1膜，所述第2构造体包含第2膜；
形成第3构造体，所述第3构造体包含第1材料绝缘部、第2材料绝缘部及第3材料绝缘部，且所述第1材料绝缘部在所述第2方向上位于所述第1构造体与所述第2构造体之间，所述第2材料绝缘部在所述第2方向上位于所述第1材料绝缘部与所述第2构造体之间，所述第3材料绝缘部位于所述第1材料绝缘部与所述第2材料绝缘部之间，所述第3材料绝缘部的第3材料与所述第1材料绝缘部的第1材料不同，且与所述第2材料绝缘部的第2材料不同；
将所述第1材料绝缘部的一部分、第2材料绝缘部的一部分及第3材料绝缘部的一部分去除而在所述第3构造体形成第1孔；
在所述第1孔中露出的所述第3材料绝缘部上选择性地形成间隔绝缘部之后，在所述第1孔形成第4材料的膜而形成具有第2孔的第4构造体；
将所述第4构造体的一部分去除而形成第3孔，在所述第3孔中残留所述第4构造体的第1残存部分及第2残存部分；
在所述第3孔中埋入第5材料而由所述第5材料形成第5构造体；
在所述第5构造体形成之后，将所述第1残存部分及所述第2残存部分去除而形成第4孔及第5孔；
在分别于所述第4孔及所述第5孔中露出的所述第1膜及所述第2膜形成第1功能膜。
27.根据权利要求26所述的存储装置的制造方法，其特征在于：在形成所述第5构造体之前，选择性地去除所述第3材料绝缘部及所述间隔绝缘部，
在通过将所述第3孔以及所述第3材料绝缘部及所述间隔绝缘部去除而形成的缝隙中埋入所述第5材料。
28.根据权利要求27所述的存储装置的制造方法，其特征在于：所述第3材料绝缘部及所述间隔绝缘部包含硅。
CN201810159279.6A 2017-08-31 2018-02-26 存储装置及其制造方法 Active CN109449159B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-167088 2017-08-31
JP2017167088A JP2019046918A (ja) 2017-08-31 2017-08-31 記憶装置及び記憶装置の製造方法

Publications (2)

Publication Number Publication Date
CN109449159A true CN109449159A (zh) 2019-03-08
CN109449159B CN109449159B (zh) 2024-03-08

Family

ID=65437670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810159279.6A Active CN109449159B (zh) 2017-08-31 2018-02-26 存储装置及其制造方法

Country Status (4)

Country Link
US (2) US10319740B2 (zh)
JP (1) JP2019046918A (zh)
CN (1) CN109449159B (zh)
TW (2) TWI692079B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756109B2 (en) 2018-09-06 2020-08-25 Toshiba Memory Corporation Semiconductor device
CN112542463A (zh) * 2019-09-20 2021-03-23 铠侠股份有限公司 半导体存储装置及半导体存储装置的制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046918A (ja) * 2017-08-31 2019-03-22 東芝メモリ株式会社 記憶装置及び記憶装置の製造方法
US10580784B2 (en) * 2017-08-31 2020-03-03 Toshiba Memory Corporation Memory device and method for manufacturing memory device
JP2020031113A (ja) 2018-08-21 2020-02-27 キオクシア株式会社 半導体記憶装置およびその製造方法
US10930707B2 (en) * 2019-07-02 2021-02-23 Micron Technology, Inc. Memory device with a split pillar architecture
US11282895B2 (en) * 2019-07-02 2022-03-22 Micron Technology, Inc. Split pillar architectures for memory devices
WO2021035603A1 (en) * 2019-08-29 2021-03-04 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory and fabrication method thereof
JP2021048188A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
JP2021048240A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 磁気メモリ
WO2021181607A1 (ja) * 2020-03-12 2021-09-16 キオクシア株式会社 半導体記憶装置
JP2021150593A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 半導体記憶装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158736A1 (en) * 2005-12-28 2007-07-12 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same
JP2011233831A (ja) * 2010-04-30 2011-11-17 Hitachi Ltd 半導体記憶装置
JP2013531390A (ja) * 2010-07-15 2013-08-01 マイクロン テクノロジー， インク． 実質的に垂直な隣接半導体構造を有するメモリアレイ、およびそれらの形成
US20140048761A1 (en) * 2012-08-14 2014-02-20 Yasuhiro Nojiri Semiconductor memory device and method of manufacturing the same
US20150171144A1 (en) * 2013-12-18 2015-06-18 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN104733469A (zh) * 2010-06-30 2015-06-24 桑迪士克科技股份有限公司 超高密度垂直与非记忆器件及其制造方法
CN105097818A (zh) * 2014-05-21 2015-11-25 旺宏电子股份有限公司 存储器装置及其制造方法和操作方法
US20150340371A1 (en) * 2014-05-21 2015-11-26 Macronix International Co., Ltd. 3d independent double gate flash memory on bounded conductor layer
WO2017087047A1 (en) * 2015-11-20 2017-05-26 Sandisk Technologies Llc 3d semicircular vertical nand string with recessed inactive semiconductor channel sections

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101652873B1 (ko) 2010-02-18 2016-08-31 삼성전자주식회사 3차원 반도체 장치 및 그 동작 방법
US8349681B2 (en) * 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
US8908444B2 (en) * 2012-08-13 2014-12-09 Sandisk Technologies Inc. Erase for 3D non-volatile memory with sequential selection of word lines
WO2015179537A1 (en) * 2014-05-20 2015-11-26 Sandisk 3D Llc Intrinsic vertical bit line architecture
WO2015198088A1 (zh) * 2014-06-23 2015-12-30 三星电子株式会社 制造半导体装置的方法
US9728546B2 (en) * 2014-09-05 2017-08-08 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US9666594B2 (en) 2014-09-05 2017-05-30 Sandisk Technologies Llc Multi-charge region memory cells for a vertical NAND device
US9711522B2 (en) 2014-10-03 2017-07-18 Sandisk Technologies Llc Memory hole structure in three dimensional memory
US9634097B2 (en) * 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
US9754888B2 (en) * 2015-12-14 2017-09-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
JP2017163044A (ja) 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体装置およびその製造方法
JP2019046918A (ja) * 2017-08-31 2019-03-22 東芝メモリ株式会社 記憶装置及び記憶装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070158736A1 (en) * 2005-12-28 2007-07-12 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same
JP2011233831A (ja) * 2010-04-30 2011-11-17 Hitachi Ltd 半導体記憶装置
CN104733469A (zh) * 2010-06-30 2015-06-24 桑迪士克科技股份有限公司 超高密度垂直与非记忆器件及其制造方法
JP2013531390A (ja) * 2010-07-15 2013-08-01 マイクロン テクノロジー， インク． 実質的に垂直な隣接半導体構造を有するメモリアレイ、およびそれらの形成
US20140048761A1 (en) * 2012-08-14 2014-02-20 Yasuhiro Nojiri Semiconductor memory device and method of manufacturing the same
US20150171144A1 (en) * 2013-12-18 2015-06-18 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN105097818A (zh) * 2014-05-21 2015-11-25 旺宏电子股份有限公司 存储器装置及其制造方法和操作方法
US20150340371A1 (en) * 2014-05-21 2015-11-26 Macronix International Co., Ltd. 3d independent double gate flash memory on bounded conductor layer
WO2017087047A1 (en) * 2015-11-20 2017-05-26 Sandisk Technologies Llc 3d semicircular vertical nand string with recessed inactive semiconductor channel sections

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756109B2 (en) 2018-09-06 2020-08-25 Toshiba Memory Corporation Semiconductor device
CN112542463A (zh) * 2019-09-20 2021-03-23 铠侠股份有限公司 半导体存储装置及半导体存储装置的制造方法
CN112542463B (zh) * 2019-09-20 2023-08-29 铠侠股份有限公司 半导体存储装置及半导体存储装置的制造方法

Also Published As

Publication number Publication date
CN109449159B (zh) 2024-03-08
TWI692079B (zh) 2020-04-21
JP2019046918A (ja) 2019-03-22
US20190237479A1 (en) 2019-08-01
TW201931569A (zh) 2019-08-01
US10573662B2 (en) 2020-02-25
TWI661539B (zh) 2019-06-01
US20190067319A1 (en) 2019-02-28
US10319740B2 (en) 2019-06-11
TW201913961A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
CN109449159A (zh) 存储装置及其制造方法
CN109844949B (zh) 三维存储器件的源极接触结构及该存储器件的制造方法
CN109690775B (zh) 三维存储器件及其制造方法
CN104821322B (zh) 垂直存储器件
US8258033B2 (en) Method of manufacturing nonvolatile semiconductor memory device
CN101533848B (zh) 非易失性存储器器件及相关的方法和处理系统
KR101625765B1 (ko) 저항 변화 랜덤 액세스 메모리(ＲＲＡＭ)의 보존 성능을 향상하기 위한 고 κ 방법
JP5981424B2 (ja) メモリー素子に関する柱状構造及び方法
CN110121778A (zh) 三维存储器件
CN110062958A (zh) 用于形成三维存储器件的方法
CN110140214A (zh) 用于形成三维存储器件的方法
CN110121774A (zh) 形成三维存储设备的栅极结构的方法
CN109075168A (zh) 具有耐腐蚀复合间隙壁的三维存储器件
CN105190865B (zh) 半导体装置及半导体装置的制造方法
CN106058044A (zh) 高密度电阻性随机存取存储器（rram）
JP2015028982A (ja) 不揮発性記憶装置およびその製造方法
CN110310954A (zh) 半导体存储装置及其制造方法
CN109643716A (zh) 三维存储设备及其制造方法
CN111971808A (zh) 电阻式3d存储器
CN107086269A (zh) 存储器结构
KR20060135494A (ko) 반도체장치 및 그 제조방법
CN110176457A (zh) 存储装置
CN107154458A (zh) 电阻式随机存取存储器结构及其制造方法
TW202114074A (zh) 半導體記憶裝置及半導體記憶裝置之製造方法
TWI601264B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Applicant before: Pangea Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220210

Address after: Tokyo

Applicant after: Pangea Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

GR01 Patent grant
GR01 Patent grant