CN1149930A - 含有带无源元件的薄膜结构的电子元件 - Google Patents

含有带无源元件的薄膜结构的电子元件 Download PDF

Info

Publication number
CN1149930A
CN1149930A CN96190301A CN96190301A CN1149930A CN 1149930 A CN1149930 A CN 1149930A CN 96190301 A CN96190301 A CN 96190301A CN 96190301 A CN96190301 A CN 96190301A CN 1149930 A CN1149930 A CN 1149930A
Authority
CN
China
Prior art keywords
layer
produced
electrode
resistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96190301A
Other languages
English (en)
Other versions
CN1084050C (zh
Inventor
G·F·A·范迪瓦利
E·W·A·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of CN1149930A publication Critical patent/CN1149930A/zh
Application granted granted Critical
Publication of CN1084050C publication Critical patent/CN1084050C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种带有衬底(1，31)的电子元件，衬底的表面(4，34)配备有带无源元件(5，35)的薄膜结构，其电阻器(6，36)制作在电阻器材料层(7，37)中，且电容器的下电极(9，39)制作在表面上的电极层(10，40)中，由绝缘材料层(12，41)组成的介电层(11，41)制作在下电极上，而上电极(13，43)制作在介电层上的电极层(14，44)中。电容器(8，38)的一个电极(9，43)制作在制成双层(19～21，49～51)的电极层(10，44)中，双层中还用于制作电阻器(6，36)的电阻器材料层(7，37)构成第一分层(19，49)，其上制作一个构成第二分层(21，51)的导电材料层(20，55)。由于采用双层，电容器具有较低的串联电阻。

Description

含有带无源元件的薄膜 结构的电子元件
本发明涉及到一种带有衬底的电子元件，衬底表面配置有带无源元件的薄膜结构，其电阻器制作在电阻器材料层中，而电容器的下电极制作在表面上设置的电极层中，其介电层由绝缘材料形成并制作在其下电极上，并且其上电极制作在介电层上的电极层中。
用于制造集成电路之类的半导体器件的工艺有可能用来制造这种电子元件。无源元件则可能以数微米的尺寸制作在衬底上。当例如带有氧化硅层的硅片被用作衬底时，有可能在电子器件中除了提供无源元件外还提供双极和MOS晶体管之类的有源元件。不管是否与有源元件组合，RC和LC网络都可包含在诸如封装集成电路所用的那样的封装件中。
R.Day等人的论文“衬底中带有集成双极元件的硅上硅多芯片组件工艺”(1994年IEEE MCM会议文集，  MCMC-94，PP64-67)公开了前节所述类型的元件，其中电容器的下电极制作在也制作有电阻器的同一个电阻器材料层中。此处所用的电阻器材料是硅化钽。电阻器和下电极用氮化硅绝缘层覆盖，此氮化硅绝缘层同时形成了电容器的介电层。电容器的上电极制作在铝电极层中。在这一铝电极层中还制作了连接于电阻器和电容器下电极的导体印刷线。
在已知元件中带有电阻器和电容器的薄膜结构可以较简单地加以制造。为此需要有限数目的工艺步骤和三个光抗蚀剂掩模。一个掩模用来制作电阻器材料层中的下电极和电阻器，一个掩模用来提供带有接触窗口的氮化硅绝缘层，再一个掩模用来制作在铝电极层中的上电极。
但已知元件的缺点是下电极由电阻器材料制作。其结果是电容器具有较大的串联电阻。此外，下电极用上电极旁边的导体印刷线从实际电容器的侧向来接触。这就进一步增大了上述串联电阻。
本发明的具体目的是提供一种带有上节所述类型电阻器和电容器的薄膜结构的元件，这种元件也可较简单地制造，但电容器的串联电阻较低。
根据本发明，此电子元件的特征是：电容器的一个电极制作在这样的电极层中，此电极层做成双层，其第一分层由其中还形成该电阻器的电阻器材料层构成，同时在其上制作一个形成其第二分层的导电材料层。
根据本发明的元件中的电容器也有串联电阻。由于电极制作在双层中，此串联电阻可分成一个电阻器材料分层中的串联电阻和一个导电材料分层中的串联电阻。前一个串联电阻比较高，后一个比较低。由于二者是并联的，故总串联电阻也比较低。
根据本发明的电子元件也可用简单的方法来制造。在制作双层之后，用第一光抗蚀剂掩模在二个分层中制作电极和电阻器，然后用第二光抗蚀剂掩模将第一分层从电阻器上清除。为制作介电层中的接触窗口和其它电极层中的导体印刷线，各需要一个光抗蚀剂掩模。总共需要4个光抗蚀剂掩模。
电容器的一个电极制作在制成双层的电极层中，而电容器的另一个电极最好制作在制成单一导电材料层的电极层中。导电良好的导体印刷线制作在根据本发明的元件的二个电极层中。因此，利用上述的4个光抗蚀剂掩模，除了带电容器和电阻器的薄膜结构外，还可以制作二个布线层。
在已知的元件中，导电良好的导体印刷线只能制作在导电电极层中。因此，为了制作第二布线层，在含有电阻器和电容器的薄膜结构的顶部制作了另一个绝缘层和一个额外的铝导体图形。为了提供这一额外的导体图形，需要额外的工艺步骤和另外二个光抗蚀剂掩模。额外掩模中的一个用来制作带接触窗口的绝缘层，另一个用来制作铝层中的导体印刷线。
制成双层的电极层可以制作在制成单一导电材料层的电极层的上方或下方。制成单一导电材料层的电极层最好制作在衬底表面上，而制成双层的电极层制作在组成电容器介电层的绝缘材料层上。通过局部清除导电层而制作在双层中的电阻器则暴露于薄膜结构的表面上。用简单的方法就可以调整电阻器：通过局部清除电阻器材料，可简单地改变电阻值。
由于上电极暴露于薄膜结构的表面上，故电容器的电容值也可容易地改变。在根据本发明的元件的一个特定实施例中，在制成双层的电极层中还制作了一个线圈，线圈的一端连接于制作在表面上电极层中的导体印刷线上。由于此线圈暴露在薄膜结构的表面上，故用相应的方式可容易地改变其自感值。
在电阻器区域的电阻器层中最好制作一个调整表面，借助于此，通过清除上述调整表面可改变电阻值，同时在电容器和线圈区的双层中制作一些调整表面，借助于此，通过清除上述调整表面可改变电容或自感值。这种调整表面可以制作成使电阻、电容或自感改变成已知的预定数值。
而且，在电容器和线圈的调整表面区，最好将导电材料层从电阻材料层清除。然后为调整上述所有这些无源元件而清除相同材料组成的各调整表面。
下面参照附图用举例的方法来更详细地解释本发明，其中：
图1～5图解地示出了根据本发明的电子元件的几个制造阶段的剖面；
图6～10图解地示出了根据本发明的电子元件的一个最佳实施例的几个制造阶段的剖面；
图11图解地示出了根据本发明的电子元件的另一最佳实施例的剖面。
图1～5图解地示出了电子元件的几个制造阶段的剖面，如图5所示，此元件有一个衬底1，在此例中即一个带有氧化硅层3的硅片2。衬底的表面4配备有带无源元件5的薄膜结构。结构5包含一个制作在电阻器材料层7中的电阻器6以及一个电容器8，其下电极9制作在表面4上的电极层10中，介电层11由下电极9上的绝缘层12组成，而上电极13制作在介电层11上的电极层14中。薄膜结构5还包含一个线圈15，其匝圈16制作在绝缘层12上的电极层14中。线圈15的一个端18使用制作在表面4上的电极层10中的导体印刷线17而连接到电阻器6。
根据本发明，电容器8的一个电极(本例中为下电极9)制作在制成双层的电极层10中，双层中的电阻器材料层7(其中也制作电阻器6)构成第一分层19，其上制作一个构成第二分层21的导电材料层20。
电容器8具有串联电阻，由于电极9制作在双层10中，故串联电阻可分成电阻器材料分层19中的串联电阻和导电材料分层21中的串联电阻。前者较高，后者较低。由于二个电阻是并联的，故总的串联电阻也较低。
图5所示的电子元件可用简单方法加以制造。首先在通常的溅射工艺中，在衬底1的表面4上沉积一个电阻器材料层7和一个导电材料层20而不必将衬底1从溅射设备中取出。此例中的电阻器材料层7是一个厚度约为100nm的TiW层，其方块电阻(square resistance)约为10Ω。此例中的导电材料层20是一个厚度约为500nm的铝层，其方块电阻小于0.1Ω。
在使用双层19和21之后，用第一光抗蚀剂掩模22以通常方式在二个分层19和21中制作电极9、电阻器6和导体印刷线17。然后用第二光抗蚀剂掩模23将第一分层21从电阻器6上清除掉。
随后沉积绝缘材料层12。在本例中，这是一个在通常PECVD(等离子体增强化学气相沉积)工艺中沉积的厚约100nm的氮化硅层。用第三光抗蚀剂掩模24在通常含氟的腐蚀等离子体中腐蚀成进入这一绝缘材料层的接触窗口25。
在制作接触窗口25之后，在绝缘材料层12上沉积电极层14。在此例中，用通常溅射沉积工艺来沉积厚度约为500nm的铝层。用第四光抗蚀剂掩模26在此层中制作电容器8的上电极和线圈15的匝圈16。
电极之一(此处是电容器8的下电极9)制作在制成双层的电极层10中，另一电极13制作在制成单一导电材料层的电极层14中。导电良好的导体印刷线17和27及28分别制作在根据本发明的元件的二个电极层10和14中。导体印刷线16将线圈15的端18连接到电阻器6，导体印刷线27连接电容器8，而导体印刷线28将线圈15连接到例如另一个无源元件(未示出)。因此，用上述的4个光抗蚀剂掩模，除了带电容器8和电阻器14的薄膜结构5外，还制作了二个布线层17和27，28。
在图5所示的元件中，制成双层19、21的电极层10位于另一电极层13的下方。图10示出了电子元件的一个最佳实施例。这包含一个衬底31，在此例中还是一个带有氧化硅层33的硅片32。衬底表面34还带有含无源元件的薄膜结构35。结构35包含一个制作在电阻器材料层37中的电阻器36和一个电容器38，电容器38的下电极39制作在表面34上的电极层40中，由绝缘材料层42组成的介电层41制作在下电极39上，而上电极43制作在介电层11上的电极层44中。薄膜结构5还包含一个带有制作在绝缘层42上的电极层44中的匝圈46的线圈45。线圈14的一个端48用制作在表面4上的电极层40中的导体印刷线47而连接到其它无源元件(未示出)。
在本实施例中，电极层44被制成双层49、51。双层49、51制作在组成电容器38的介电层41的绝缘材料层42上。制成单一导电材料层的电极层40制作在衬底30的表面34上。
在此例中，上电极43制作在制成双层的电极层44中，双层中还要制作电阻器36的电阻材料层37构成第一分层49，其上制作一个构成第二分层51的导电材料层40。电容器38仍呈现较低的串联电阻，此电阻借助于将电阻器材料分层49中的串联电阻与导电材料分层51中的串联电阻进行并联而形成。
图10所示元件也可容易地制造。首先在通常溅射工艺中，于衬底31的表面34上沉积一个导电材料层40(在此例中是一个厚约500nm的硅化钴层)。
在制作层40之后，用第一光抗蚀剂掩模52以通常方法在层40中制作电极39和导体印刷线47。
随后制作绝缘材料层42。在此例中，这是一个用LPCVD(低压化学气相淀积)工艺沉积的厚约100nm的氮化硅层。比起第一例所述的PECVD工艺来，用LPCVD工艺能够得到更致密的氮化硅层。但LPCVD要求更高的工艺温度，这就必须在沉积层的下方提供一个能承受这种高温的导电材料层。虽然钨和钼之类的耐熔金属是适宜的，但硅化钴也是符合这一目的的满意材料。
用第二光抗蚀剂掩模53在绝缘材料层42中制作接触窗口54，然后沉积双层49、51。在通常溅射工艺中沉积一个电阻器材料层37和一个导电材料层55而不必将衬底31从溅射装置中取出。本例中的电阻器材料层37是一个方块电阻约为10Ω的厚约100nm的TiW层。本例中的导电材料层55是一个厚约500nm的铝层。
在制作双层49、51之后，用第三光抗蚀剂掩模56以通常方法腐蚀成电容器38的上电极43和线圈45的匝圈46。最后用第四光抗蚀剂掩模57将分层51从电阻器36上清除掉。
在此例中，用四个光抗蚀剂掩模不仅也制作了带有电容器38和电阻器36的薄膜结构35，而且制作了二个布线层。
在图10所示实施例中，制成单一导电材料层的电极层40制作在衬底31的表面34上，而制成双层的电极层49、51制作在组成电容器38的介电层41的绝缘材料层42上。电阻器36通过从层49、51局部清除导电层55而制作在双层49、51中并暴露于薄膜结构35的表面。因此可容易地调整电阻器36，即通过从层37局部清除电阻器材料(例如用激光束加热)，可容易地改变电阻器36的电阻值。
由于上电极43暴露于薄膜结构的表面，故电容器38的电容值也可容易地改变。由于匝圈46暴露于薄膜结构35的表面，故线圈45的自感值可用相应的方法容易地改变。
如图11所示，调整表面58最好制作在电阻器36区的电阻器层37中，借助于它，通过清除上述调整表面58可提高或降低电阻器36的电阻值，而且调整表面59和60制作在电容器38和线圈45区的双层中，借助于它，通过清除上述调整表面59和60可提高或降低电容或自感值。这种调整表面58、59、60可制作成使电阻、电容或自感值提高或降低到已知的预定值。例如，调整表面58可在电阻器36区这样制作，使电阻器材料层中形成一个环(未示出)，而形成部分电阻器36被调整表面58短路。当调整表面随后被清除时，上述的环加入到电阻器36，从而使后者的电阻变大。例如，在电容器38区，调整表面59可形成部分上电极43。当调整表面59被清除时，电容器38的电容值被提高。线圈45区的调整表面60可制作成使线圈的匝圈被此调整表面60短路。当调整表面60被清除时，线圈45的自感变大。
导电材料层55已从电容器38和线圈45的调整表面59和60的区域中的电阻器材料层37被清除掉。为了调整上述所有的无源元件，则必须例如通过激光束照射将相同材料的调整表面(此例中是TiW)清除掉。
显然，上述各实施例仅仅是一些例子，而且在本发明的范围中可作出很多改变。因此，衬底(本例中是一个覆盖有氧化硅层的硅片)可用例如诸如玻璃或氧化铝之类的其它绝缘材料来制作。采用硅片作为衬底，元件就可以不仅包含无源元件，而且也可包含晶体管和二极管之类的有源元件。在这种情况下甚至可在衬底中制作集成电路。例如用通常的倒装片(flip chip)技术就可能在含有无源元件的薄膜结构的顶部制作这种电路。

Claims (9)

1.一种带有衬底的电子元件，衬底的表面配置有带无源元件的薄膜结构，其电阻器制作在电阻器材料层中，而电容器的下电极制作在表面上设置的电极层中，其介电层由绝缘材料层组成并制作在其下电极上，且上电极制作在介电层上的电极层中，其特征在于，
电容器的一个电极制作在制成双层形式的电极层中，此双层的第一分层由其中还形成该电阻器的电阻器材料层构成，同时在其上制作一个形成其第二分层的导电材料层。
2.权利要求1所述的电子元件，其特征是电容器的另一电极制作在制成单一导电材料层的电极层中。
3.权利要求2所述的电子元件，其特征是导体印刷线也制作在制作电容器电极的电极层中，这些导体印刷线将元件中的无源元件连接起来。
4.前述各权利要求中任何一项所述的电子元件，其特征是制成单一导电材料层的电极层制作在衬底表面上，而制成双层的电极层制作在形成电容器介电层的绝缘材料层上。
5.权利要求4所述的电子元件，其特征是线圈也制作在制成双层的电极层中，一个线圈端连接于制作在表面上的电极层中的导体印刷线上。
6.权利要求4或5所述的电子元件，其特征是将一个调整表面制作在电阻器区域的电阻器层中，借助于它，通过清除上述调整表面可改变电阻值。
7.权利要求4或5所述的电子元件，其特征是将一个调整表面制作在电容器区域的双层中，借助于它，通过清除上述调整表面可改变电容器的电容值。
8.权利要求5所述的电子元件，其特征是将一个调整表面制作在线圈区域的双层中，借助于它，通过清除上述调整表面可改变线圈的自感值。
9.权利要求7或8所述的电子元件，其特征是导电材料层被从电容器和线圈的调整表面区域的电阻器材料层上清除掉。
CN96190301A 1995-02-27 1996-02-15 含有带无源元件的薄膜结构的电子元件 Expired - Fee Related CN1084050C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP95200477.8 1995-02-27
EP95200477 1995-02-27

Publications (2)

Publication Number Publication Date
CN1149930A true CN1149930A (zh) 1997-05-14
CN1084050C CN1084050C (zh) 2002-05-01

Family

ID=8220049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96190301A Expired - Fee Related CN1084050C (zh) 1995-02-27 1996-02-15 含有带无源元件的薄膜结构的电子元件

Country Status (8)

Country Link
US (1) US5731747A (zh)
EP (1) EP0757846B1 (zh)
JP (1) JP4097694B2 (zh)
KR (1) KR100395182B1 (zh)
CN (1) CN1084050C (zh)
DE (1) DE69616687T2 (zh)
TW (1) TW367621B (zh)
WO (1) WO1996027210A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9706154D0 (en) * 1997-03-25 1997-05-14 Philips Electronics Nv Circuit simulator
US6285542B1 (en) * 1999-04-16 2001-09-04 Avx Corporation Ultra-small resistor-capacitor thin film network for inverted mounting to a surface
KR100697405B1 (ko) * 2000-02-15 2007-03-20 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전자 디바이스
DE10035584A1 (de) * 2000-07-21 2002-01-31 Philips Corp Intellectual Pty Mobilfunkgerät
DE10039710B4 (de) * 2000-08-14 2017-06-22 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
US6919244B1 (en) 2004-03-10 2005-07-19 Motorola, Inc. Method of making a semiconductor device, and semiconductor device made thereby
US7535079B2 (en) * 2005-06-09 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device comprising passive components
US7382627B2 (en) * 2004-10-18 2008-06-03 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US7430128B2 (en) 2004-10-18 2008-09-30 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US7436678B2 (en) * 2004-10-18 2008-10-14 E.I. Du Pont De Nemours And Company Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
KR101593631B1 (ko) * 2014-01-24 2016-02-12 광운대학교 산학협력단 발광 소자 패키지 및 그 제조 방법
DE102016122923A1 (de) * 2016-11-28 2018-05-30 Karl-Alfred Schwarz Modul zur passiven Flächenüberwachung
WO2022231831A1 (en) * 2021-04-27 2022-11-03 KYOCERA AVX Components Corporation Transmission line capacitor and circuit board including the same embedded within

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3569872A (en) * 1968-11-27 1971-03-09 Vitramon Inc Electronic component
US3868587A (en) * 1971-10-19 1975-02-25 Amos Nathan Constant phase distributed impedance
US4342143A (en) * 1974-02-04 1982-08-03 Jennings Thomas A Method of making multiple electrical components in integrated microminiature form
US4410867A (en) * 1978-12-28 1983-10-18 Western Electric Company, Inc. Alpha tantalum thin film circuit device
DE2903025C2 (de) * 1979-01-26 1983-05-05 Siemens AG, 1000 Berlin und 8000 München RC-Netzwerk
US4410847A (en) * 1982-09-20 1983-10-18 Brunswick Corporation Voltage regulator
GB2136235B (en) * 1983-02-22 1986-07-09 Philips Electronic Associated Rc active filter device
JPS609220U (ja) * 1983-06-28 1985-01-22 株式会社村田製作所 Ｌｃ複合部品
JPH0583017A (ja) * 1991-09-24 1993-04-02 Mitsubishi Electric Corp マイクロ波集積回路装置

Also Published As

Publication number Publication date
DE69616687T2 (de) 2002-08-01
CN1084050C (zh) 2002-05-01
TW367621B (en) 1999-08-21
US5731747A (en) 1998-03-24
KR100395182B1 (ko) 2003-12-18
WO1996027210A2 (en) 1996-09-06
JPH09512669A (ja) 1997-12-16
KR970703047A (ko) 1997-06-10
WO1996027210A3 (en) 1996-10-31
EP0757846B1 (en) 2001-11-07
JP4097694B2 (ja) 2008-06-11
EP0757846A1 (en) 1997-02-12
DE69616687D1 (de) 2001-12-13

Similar Documents

Publication Publication Date Title
CN1102295C (zh) 带有集成去耦电容器的集成电路
US5478773A (en) Method of making an electronic device having an integrated inductor
US5939766A (en) High quality capacitor for sub-micrometer integrated circuits
US7488624B2 (en) Techniques for providing decoupling capacitance
US6519132B1 (en) Ultra-small capacitor array
JP3207430B2 (ja) コンデンサ構造およびその製造方法
US6777809B2 (en) BEOL decoupling capacitor
CN1084050C (zh) 含有带无源元件的薄膜结构的电子元件
CN1211833C (zh) 具有无源元件的半导体器件及其制备方法
JP4002647B2 (ja) 半導体素子の薄膜キャパシタ製造方法
CN1130801A (zh) 电容器制造方法
US6740974B2 (en) Semiconductor device having capacitors provided with protective insulating film
US20040178436A1 (en) Thin film capacitive element, method for producing same and electronic device
US20020182794A1 (en) Method of making stacked MIMCap between Cu dual-damascene levels
KR100280565B1 (ko) 금속 대 금속 캐패시터의 집적화 공정
US20070075348A1 (en) High density, high Q capacitor on top of a protective layer
US7268038B2 (en) Method for fabricating a MIM capacitor having increased capacitance density and related structure
CN1624831A (zh) 金属－绝缘体－金属电容结构及其制法
WO2001047000A2 (en) Thin capacitive structures and methods for making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20090605

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090605

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20090821

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090821

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020501

Termination date: 20130215