KR100395182B1 - 수동소자를갖는박막구조체를구비하는전자부품 - Google Patents

수동소자를갖는박막구조체를구비하는전자부품 Download PDF

Info

Publication number
KR100395182B1
KR100395182B1 KR1019960706122A KR19960706122A KR100395182B1 KR 100395182 B1 KR100395182 B1 KR 100395182B1 KR 1019960706122 A KR1019960706122 A KR 1019960706122A KR 19960706122 A KR19960706122 A KR 19960706122A KR 100395182 B1 KR100395182 B1 KR 100395182B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
capacitor
coil
electronic component
Prior art date
Application number
KR1019960706122A
Other languages
English (en)
Other versions
KR970703047A (ko
Inventor
게르얀 프렌시스쿠스 아투르 반 데 왈레
에드워드 윌렘 알버트 영
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR970703047A publication Critical patent/KR970703047A/ko
Application granted granted Critical
Publication of KR100395182B1 publication Critical patent/KR100395182B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Non-Adjustable Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

도면(4, 34)에 박막 구조체가 형성되어 있는 기판(1, 31)을 갖는 전자 부품으로서, 박막 구조체는 능동 소자(5, 35), 저항체(6, 36), 및 커패시터를 갖는다. 저항체는 저항 재료층(7, 37)에 형성되고, 커패시터는 상기 표면에 설치한 전극층(10, 40)에 형성한 하측 전극(9, 39)가, 하측 전극 상에 형성한 절연 재료층(12, 41)에 의해 구성되는 유전체(11, 41)와, 유전체 상에 형성한 전극층(14, 44)에 설치한 상측 전극(13, 43)을 갖는다. 커패시터(8, 38)의 한쪽 전극(9, 43)은 2중층(19, 21; 49, 51)으로서 구성한 전극층(10, 44)애 형성하고, 상기 2중층 중 한쪽의 저항체(6, 36)가 형성되어 있는 저항 재료층(7, 37)은 제 1 부분층을 구성하고, 그 위에 제 2 부분층(21, 51)을 구성하는 도전 재료층(20, 55)을 형성한다. 커패시터는 2중층을 사용함으로써 비교적 낮은 직렬 저항을 가지게 된다.

Description

수동 소자를 갖는 박막 구조체를 구비하는 전자 부품
프로시딩스 1994 IEEE MCM 컨퍼런스, MCMC-94의 제 64 내지 67페이지에 기재되어 있는 문헌 "A silicon-on-silicon multichip module technology with integrated bipolar components in the substrate" R. Day 등의 저서에는 서두부에서 기술한 형식의 전자 부품에 있어서, 저항이 형성되어 있는 저항 재료층에 커패시터의 하측 전극이 형성되어 있는 것으로 기재되어 있다. 사용되고 있는 저항 재료는 탄탈륨실리사이드이다. 저항체 및 하측 전극은 절연성의 질화실리콘층으로 덮이고, 상기 질화실리콘층은 동시에 커패시터의 유전체를 구성하고 있다. 커패시터의 상측 전극은 알루미늄의 전극층에 형성되어 있다. 상기 알루미늄의 전극층에 도체 트랙이 형성되고, 상기 도체 트랙은 저항체 및 커패시터의 하측 전극에 접속되어 있다.
공지의 부품인 저항체 및 커패시터를 갖는 박막 구조체는 비교적 용이하게 제조할 수 있다. 이를 위해서는 한정된 수의 처리 공정 및 3개의 포토레지스트 마스크가 필요하다. 1개의 마스크는 하측 전극 및 저항체를 저항 재료층에 형성하기 위한 것이고, 1개의 마스크는 절연성의 질화실리콘층에 콘택트 창을 설치하기 위한 것이며, 또한 다른 마스크는 알루미늄 전극층에 상측 전극을 형성하기 위한 것이다.
한편, 상기 공지의 부품의 결점은, 하측 전극이 저항 재료로 제조되어 있는 것이다. 이 결과, 커패시터는 비교적 큰 직렬 저항을 가지게 된다. 또한, 하측 전극은 도체 트랙과 커패시터의 측방에시 접촉하고 있다. 이로 인해, 직렬 저항이 더욱 증대하게 된다.
본 발명은, 표면에 박막 구조체가 형성되어 있는 기판을 갖고, 상기 박막 구조체가 수동 소자와, 저항층에 형성한 저항체(resistor)와, 커패시터를 갖고, 상기 커패시터가, 상기 표면에 설치한 전극층에 형성한 하측 전극과, 하측 전극상에 형성한 절연 재료층에 의해 구성되는 유전체, 및 유전체 상에 형성한 전극층에 설치한 상층 전극을 갖는 전자 부품에 관한 것이다.
상기 전자 부품의 제조에 있어서는 집직 회로와 같은 반도체 장치의 제조에 사용되는 프로세스가 사용된다. 수동 소자는 수 ㎛의 치수로 기판에 형성할 수 있다. 기판으로서 실리콘 웨어를 사용하는 경우, 전자 부품으로서 수동 소자에 가하여 바이폴라 트랜지스터나 MOS 트랜지스터와 같은 능동 소자도 형성할 수 있다. RC 회로망 및 LC 회로망은, 능동 소자와의 조합에 관계 없이, 집적 회로의 주위에 설치되는 주위 부재에 포함된다.
본 발명의 목적은, 서두부에서 기술한 형식의 저항체 및 커패시터를 갖는 박막 구조체를 구비하는 전자 부품으로서, 비교적 간단히 제조할 수 있고 커패시터가 비교적 작은 직렬 저항을 갖는 전자 부품을 제공하는 것이다.
본 발명에 의하면, 상기 목적을 달성하기 위해서, 표면에 박막 구조체가 형성되어 있는 기판을 갖고, 상기 박막 구조체가 수동 소자와, 저항층에 형성된 저항체와, 커패시터를 구비하며, 상기 커패시터가, 상기 표면에 설치한 전극층에 형성한 하측 전극과, 하측 전극상에 형성한 절연 재료층으로 구성되는 유전체, 및 유전체 상에 형성한 전극층에 설치한 상측 전극을 가지며, 상기 유전체상에 제공되는 전극층은 저항 재료의 제 1 부분층과 도전 재료의 제 2 부분층을 포함하는 2중층으로서 구성되고, 상기 제 1 부분층은 저항 재료층인, 전자 부품에 있어서, 상기 커패시터 구역에서 제 1 부분층은 제 2 부분층의 측방향 치수를 넘어선 영역의 위로 연장되며, 상기 영역은 커패시터의 용량값을 변화시키도록 정형(整形:trimming)될 수 있는 것을 특징으로 한다.
본 발명의 전자 부품의 커패시터도 직렬 저항을 갖고 있다. 전극이 2중층에 형성되기 때문에, 직렬 저항은 저항 재료의 부분층에 존재하는 직렬 저항과 도전성 재료의 부분층에 존재하는 직렬 저항으로 부분할(subdivide)될 수 있다. 전자의 직렬 저항은 비교적 크고, 후자의 직렬 저항은 비교적 작다. 이들 2개의 직렬 저항은 병렬이기 때문에, 전체 직렬 저항은 상당히 작게 된다.
본 발명에 의한 전자 부품은 간단한 방법으로 제조할 수 있다. 2중층이 형성된 후, 전극 및 저항체는 제 1 포토레지스트 마스크를 사용하여 양쪽의 부분층에 형성되고, 그 후 제 1 부분층을 제 2 포토레지스트 마스크를 사용하여 저항체로부터 제거한다. 유전체층에 콘택트창을 형성하기 위해서 1개의 포토레지스트 마스크가 필요하고, 다른 전극층에 도체 트랙을 형성하기 위한 1개의 포토레지스트 마스크가 필요하다. 전체적으로 4개의 포토레지스트 마스크가 필요하다.
커패시터의 한쪽 전극은 2중층으로 구성한 전극층에 형성하고, 커패시터의 다른쪽 전극은 도전성 재료의 단일 층으로서 구성한 전극층에 형성한다. 양호한 도전성의 도체 트랙을 본 발명에 의한 소자로서 양쪽의 전극층에 형성한다. 따라서, 상기 4개의 포토레지스트 마스크를 사용하여, 커패시터 및 저항체를 갖는 박막 구초체에 추가하여 2개의 와이어링(wiring)층을 형성할 수 있다.
공지의 부품에 있어서, 양호한 도전성의 도체 트랙은 도전성 전극층에만 형성할 수 있다. 따라서, 제 2 와이어링층을 형성하는 경우, 저항체 및 커패시터를 구비하는 박막 구조체의 상부에 다른 절연층 및 알루미늄 도체의 다른 패턴을 형성한다. 이 특별한 도체 패턴을 형성하기 위해서, 여분의 처리 공정 및 2개 이상의 특별한 포토레지스트 마스크가 필요하게 된다. 한쪽의 특별한 포토래지스트 마스크는 절연층에 콘택트창(contact window)을 형성하기 위한 것이고, 다른쪽의 포토레지스트 마스크는 알루미늄층에 도체 트랙을 형성하기 위한 것이다.
2중층으로서 구성한 전극층은 단일의 도전성 재료층으로서 구성한 전극층의 상측 또는 하측중 어느 한 측에 형성할 수 있다. 바람직하게는 도전성 재료의 단일층으로서 형성한 전극층은 기판 표면상에 형성하고, 2중층으로서 구성한 전극층은 커패시터 유전체를 구성하는 절연 재료층상에 형성한다. 2중층으로부터 도전층을 국부적으로 제거함으로써 형성된 저항체는 박막 구조체의 표면에 노출한다. 따라서, 저항체는 간단한 방법으로 정형할 수 있고, 그 저항값은 저항 재료를 국부적으로 제거함으로써 간단히 변경할 수 있다.
커패시터의 용량값(capacitive value)도 용이하게 변경할 수 있다. 이 이유는 상측 전극이 박막 구조체의 표면에 노출하기 때문이다. 본 발명에 의한 전자부품의 특유의 실시예에 있어서는 절연 2중층으로서 구성한 전극층에 코일이 형성되고, 한쪽의 코일단부가 상기 표면에 설치한 전극층에 형성한 도체 트랙에 접속한 것을 특징으로 한다. 상기 코일의 자기 인덕턴스값은 마찬가지의 방법으로 용이하게 변경할 수 있다. 그 이유는 코일이 박막 구조체의 표면에 노출하고 있기 때문이다.
통상적으로 정형면(trimming surface)은 저항체 구역의 저항층에 형성하고, 상기 정형면을 게거함으로써 저항값이 변경된다. 또한, 정형면을 커패시터 및 코일 구역의 2중층으로 형성하고, 상기 정형면을 제거함으로써 용량값 및 자기 인덕턴스 값이 변경된다. 이들 정형면은 저항값, 용량값 및 자기 인덕턴스값이, 미리 정한 공지의 값이 되도록 형성할 수 있다.
더욱 바람직하게는 커패시터 및 코일을 위한 정형면이 형성되어 있는 구역의 저항 재료층으로부터 도전성 재료층을 제거한다. 이 경우, 동일재료의 정형면을 제거하고, 상술한 모든 수동 소자에 관해서 정형 조정을 행한다.
[도면의 간단한 설명]
도면을 참조하여 본 발명을 상세하게 설명한다.
도 1 내지 도 5는 본 발명에 의한 전자 부품의 제조공정을 개략 도시한 단면도이다.
도 6 내지 도 10은 본 발명에 의한 전자 부품의 적합한 실시예의 제조공정을개략 도시한 단면도이다.
도 11은 본 발명에 의한 전자 부품의 다른 적합한 실시예를 개략 도시한 단면도이다.
도 1 내지 도 5는 전자 부품의 제조공정을 개략 단면도로서 도시하고, 도 5에 도시하는 바와 같이, 기판(1)은 본 예의 경우 실리콘산화층(3)이 형성되어 있는 실리콘 웨이퍼(2)를 사용한다. 기판의 표면(4)에 수동 소자(5)를 갖는 박막 구조체를 형성한다. 상기 박막 구조체(5)는 저항 재료층(7)에 형성한 저항체(6)와, 표면(4)에 설치한 전극층(10)에 형성한 하측 전극(9), 하측 전극(9)상에 설치한 절연 재료층(12)에 형성한 유전체(11) 및 유전체상에 설치한 전극층(14)에 형성한 상측 전극(13)을 갖는 커패시터(8)를 구비한다. 박막 구조체(5)는 절연층(12)상에 설치한 전극층(14)에 형성한 귄취부(turns)(16)를 갖는 코일(15)도 구비한다. 코일(15)의 단부(18)는 표면(4)상에 존재하는 전극층(10)에 형성한 도체 트랙(17)에 의해 저항체(6)에 접근한다.
본 발명에 있어시는 커패시터(8)의 한쪽 전극, 본 예에서는 하측 전극(9)을 전극층(10)에 형성하고, 상기 전극층(10)은 2중층으로 하며, 저항체(6)가 형성되어 있는 저항 재료층(7)이 제 1 부분층(19)을 구성하고 그 위에 형성되어 있는 도전재료층(20)이 다른쪽의 제 2 부분층(21)을 구성한다.
상기 커패시터(8)는 직렬 저항을 갖는다. 전극(9)이 2중층(10)으로 형성되어 있기 때문에, 상기 직렬 저항은 저항 재료의 부분층(19)에 존재하는 직렬 저항과도전 재료의 부분층(21)에 존재하는 직렬 저항으로 부(副)분할할 수 있다. 전자의 직렬 저항은 비교적 크고, 후자의 직렬저항은 비교적 작다. 이들 직렬 저항은 병렬 접속되어 있으므로, 전체 직렬 저항은 비교적 작게 된다.
도 5에 도시하는 전자 부품은 간단한 방법으로 제조할 수 있다. 처음에, 통상의 스퍼터링 처리에 의해 기판(1)의 표면(4)상에 저항 재료층(7) 및 도전 재료층(20)을 증착하고, 기판(1)은 스퍼터링 장치로부터 제거되지 않는다. 본 예에서의 저항 재료층(7)은 본 예의 경우 약 10 Ω 의 스퀘어 저항을 갖는 두께 100 nm의 TiW 층으로 한다. 도전 재료층(20)은 본 예의 경우 0.1 Ω 이하의 스퀘어 저항을 갖는 두께 500 nm의 알루미늄층으로 한다.
2중층(19, 21)을 형성한 후, 전극(9), 저항체(6) 및 도체 트랙(17)을 통상의 방법으로 제 1 포토레지스트 마스크(22)를 사용하여 2개의 부분층(19, 21)에 형성한다. 다음에, 제 1 부분층(21)을 제 2 포토레지스트 마스크(23)에 의해 저항체(6)로부터 제거한다.
다음에, 절연 재료층(12)을 증착한다. 본 에에서 이 층은, 통상의 PECVD(플라스마 인핸스드 화학기상증착)처리에 의해 증착한 약 100 nm의 두께의 질화실리콘층으로 한다. 불소를 포함하는 통상의 에칭 플라즈마에 의해 제 3 포토레지스트 마스크(21)를 사용하여 콘택트창(25)을 절연 재료층에 형성한다.
콘택트창(25)을 형성한 후, 전극층(14)을 절연 재료층(12)상에 증착한다. 본 예에서는 약 500 nm의 두께의 알루미늄층을 통상의 스퍼터링 증착 프로세스에 의해 증착한다. 상기 층에 커패시터(8)의 상측 전극 및 코일(15)의 권취부(16)를 제 4포트레지스트 마스크(26)를 사용하여 형성한다.
커패시터(8)의 한쪽 전극, 즉 하측 전극(9)을 2중층으로서 구성한 전극층(10)에 형성하고, 다른쪽 전극(13)은 단일의 도전층으로서 구성한 전극층(14)에 형성한다. 양호한 도전성의 도체 트랙(17 및 27, 28)은 본 발명의 소자의 2개의 전극층(10, 14)에 각각 형성한다. 도체 트랙(16)은 코일(15)의 단부(18)를 저항체(6)에 접속하고, 도체 트랙(27, 28)은 커패시터(8) 및 코일(15)을 예를 들면 도시하지 않은 다른 능동 소자에 각각 접속한다. 따라서, 상술한 4개의 포토레지스트 마스크를 사용하여, 커패시터(8) 및 저항체(6)를 갖는 박막 구조체(5)의 함께 2개의 와이어링층(17 및 27, 28)이 형성된다.
도 5에 도시하는 전자 부품에 있어서, 2중층(19, 21)으로서 구성한 전극층(10)은 다른쪽 전극층(13)의 하측에 형성한다. 도 10은 전자 부품의 적합한 실시예를 도시한다. 상기 전자 부품은 기판(31)을 구비하고, 본 예에서는 마찬가지로 실리콘산화층(33)이 형성되어 있는 실리콘 웨이퍼(32)로 한다. 기판의 표면(34)에는 수동 소자(35)를 갖는 박막 구조체를 형성한다. 상기 박막 구조체(35)는 저항 재료층(37)에 형성한 저항체(36)와, 표면(34)에 설치한 전극층(40)에 형성한 하측 전극(39), 하측 전극(39)상에 설치한 절연 재료층(42)에 형성한 유전체(41) 및 유전체(41)상에 설치한 전극층(44)에 형성한 상측 전극(43)을 갖는 커패시터(38)를 구비한다. 박막 구조체(5)는 절연층(42)상에 설치한 전극층(44)에 형성한 권취부(46)를 갖는 코일(45)도 갖는다. 코일(45)의 단부(48)는, 표면(34)상에 존재하는 전극층(40)에 형성한 도체 트랙(47)에 의해 다른 수동 소자(도시하지 않음)에접속한다.
본 예에 있어서, 전극층(44)은 2중층(49, 51)으로서 구성한다. 2중층(49, 51)은 커패시터(38)의 유전체(41)를 구성하는 절연 재료층(42)상에 형성한다 도전성 재료의 단일 층으로서 형성한 전극층(40)은 기판(30)의 표면(34)상에 형성한다.
본 예에 있어서, 상측 전극(43)을 전극층(44)에 형성하고, 상기 전극층(44)은 2중층으로 하고, 저항체(36)가 형성되어 있는 저항 재료층(37)이 제 1 부분층(49)을 구성하고 그 위에 형성되어 있는 도전 재료층(40)이 다른쪽의 제 2 부분층(51)을 구성한다.
도 10에 도시하는 전자 부품도 용이하게 제조할 수 있다. 처음에, 도전성 재료층(40), 본 예의 경우 두께가 약 500 nm의 코발트실리사이드층을 통상의 스퍼터링 프로세스에 의해 기판(31)의 표면(34)상에 증착한다.
층(40)을 형성한 후, 전극층(39) 및 도체 트랙(47)을 제 1 포토레지스트 마스크(52)를 사용하여 통상의 방법으로 층(40)에 형성한다.
다음에, 절연 재료층(42)을 형성한다. 본 예에서 이 층은 LPCD(감압 화학기상 증착 프로세스에 의해 증착한 두께 약 100 nm의 질화실리콘층으로 한다. 보다 두꺼운 질화실리콘층은, 제 1 실시예에서 설명한 PECVD가 아니라 LPCVD에 의해 얻을 수 있다. 한편, LPCVD 프로세스는 보다 높은 처리 온도를 필요로 하여, 증착되는 층의 하측에 이러한 고온에 견딜 수 있는 도전성 재료층을 형성할 필요가 있다. 텅스텐이나 몰리브덴과 같은 반사성 재료도 적합하지만, 코발트실리콘사이드가 상기 목적에 충분히 만족할 수 있다.
제 2 포토레지스트 마스크를 사용하여 절연 재료층(42)에 콘택트창을 형성하고, 그 후 2중층(49, 51)을 증착한다. 저항 재료층(47) 및 도전성 재료층(55)을 통상의 스퍼터링 프로세스에 의해 기판(31)을 스퍼터링 장치로부터 떼어내지 않고 증착한다. 본 예의 저항 재료층(37)은 스퀘어 저항이 약 10 Ω 이고 두께가 약 100 nm인 TiW 층으로 한다. 본 예의 도전성 재료층(55)은 약 500 nm 두께의 알루미늄층으로 한다.
2중층(49, 51)을 형성한 후, 커패시터(38)의 상측 전극(43) 및 코일(45)의 권취부(46)를 제 3 포토레지스트 마스크를 사용하여 통상 방법으로 에칭 형성한다. 마지막으로, 제 4 포토레지스트 마스크(57)를 사용하여 저항체(36)로부터 부분층(51)을 제거한다.
본 예에서는 4개의 포토레지스트 마스크를 사용하여 커패시터(38) 및 저항체(36)를 갖는 박막 구조체(35) 뿐만 아니라 2개의 와이어링층도 형성된다.
도 10에 도시하는 실시예에 있어서, 단일의 도전층으로서 구성한 전극층(40)은 기판(31)의 표면(34)상에 형성되고, 2중층으로서 구성한 전극층(49, 51)은 커패시터(38)의 유전체(41)를 구성하는 절연 재료층(42)상에 형성한다. 2중층(49, 51)으로부터 도전층(55)을 국부적으로 제거함으로써 상기 이중층(49, 51)에 형성한 저항체(36)는 박막 구조체(35)의 표면에 노출한다. 따라서, 상기 저항체(36)는 용이하게 정형할 수 있고, 저항체(36)의 값은, 예를 들면, 레이저 빔의 가열에 의해 층(37)으로부터 저항 재료를 국부적으로 제거함으로써 용이하게 변경할 수 있다.
커패시터(38)의 용량값도 용이하게 변경할 수 있다. 그 이유는 상측전극(43)이 박막 구조체의 표면에 노출하고 있기 때문이다. 코일(45)의 상기 인덕턴스 값도 같은 방법으로 용이하게 변경할 수 있다. 그 이유는 권취부가 박막 구조체의 표면에 노출하고 있기 때문이다.
적합하게는 도 11에 도시되는 바와 같이, 저항체(36) 구역의 저항층(37)에 정형면(58)을 형성하고, 따라서 저항체(36)의 값은 정형면(58)을 제거함으로써 증가 또는 감소할 수 있다. 또한, 커패시터(38) 구역의 2중층에 정형면(59, 60)을 형성하고, 따라서 용량값 또는 자기 인덕턴스 값은 정형면(59, 60)의 제거에 의해 증가 또는 감소할 수 있다. 이들 정형면(58, 59, 60)은 저항값, 용량값 또는 자기 인덕턴스 값이 공지의 미리 정한 값이 되도록 형성할 수 있다. 예를 들면 정형면(58)은, 저항 재료층에 형성되어 저항체(36)의 일부를 구성하는 루프(도시하지 않음)가 정형면(58)에 의해 단락되도록 저항체(36)의 구역에 형성할 수 있다. 정형면(58)이 제거되면, 상기 루프가 저항체(36)에 부가되어, 저항체의 저항값이 보다 커진다. 예를 들면, 커패시터(38)의 구역에서, 정형면(59)은 상측 전극(43)의 일부를 구성한다. 정형면(59)이 제거되면, 커패시터(38)의 용량값은 보다 커진다. 코일(45) 구역의 펑형면(60)은, 코일 권취부 정형면(60)에 의해 단락되도록 형성할 수 있다. 정형면(60)이 제거되면, 코일(45)의 자기 인덕턴스 값은 보다 커진다.
도전성 재료층(55)은 커패시터(28) 및 코일(45)의 정형면(59, 60) 구역의 저항 재료층(37)으로부터 제거하였다. 상술한 모든 수동 소자에 관해서 정형하는 경우, 레이저 빔 조사에 의해 동일 재료, 본 예에서는 TiW의 정형면을 제거할 필요가 있다.
상술한 실시예는 일례이고, 본 발명의 범위에서 여러가지의 변형이 가능한 것이 분명하다. 상술한 실시예에서는 기판을 실리콘산화층이 형성된 실리콘 웨이퍼로 하였지만, 예를 들면 유리 또는 산화알루미늄과 같은 다른 절연 재료를 사용할 수 있다. 기판으로서 실리콘 웨이퍼를 사용하는 경우, 전자 부품은 수동 소자에 추가하여 트랜지스터나 다이오드와 같은 능동 소자를 포함할 수 있다. 이 경우, 기판에 집적 회로를 형성할 수 있다. 이러한 회로는 통상의 플립 칩 기술에 의해 수동 소자를 포함하는 박막 구조체의 상부에 형성할 수 있다.

Claims (7)

  1. 표면에 박막 구조체가 설치되어 있는 기판을 갖고, 상기 박막 구조체가 수동소자와, 저항 재료층에 있는 저항체와, 커패시터를 구비하며, 상기 커패시터가, 상기 표면에 설치한 전극층에 있는 하측 전극과, 하측 전극상에 설치한 절연 재료층으로 형성되는 유전체, 및 유전체 상에 설치한 전극층에 있는 상측 전극을 가지며, 상기 유전체상에 제공되는 전극층은 저항 재료의 제 1 부분층과 도전 재료의 제 2 부분층을 포함하는 2중층으로서 구성되고, 상기 제 1 부분층은 저항 재료층인, 전자 부품에 있어서,
    상기 커패시터 구역에서 제 1 부분층은 제 2 부분층의 측방향 치수를 지난 영역의 위로 연장되며, 상기 영역은 커패시터의 용량값을 변화시키도록 정형(trimming)될 수 있는 것을 특징으로 하는 전자 부품.
  2. 제 1 항에 있어서, 상기 제 2 부분층은 제 1 부분층 상에 있는 것을 특징으로 하는 전자 부품.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 저항체의 영역에서 제 1 부분층에 추가의 정형면이 있고, 상기 정형면을 제거하므로써 저항값이 변화될 수 있는 것을 특징으로 하는 전자 부품.
  4. 제 1 항에 있어서, 2중층으로 구성한 전극층에 코일이 형성되고, 한쪽의 코일 단부가 상기 표면에 설치한 전극층에 형성된 도체 트랙에 접속되는 것을 특징으로 하는 전자 부품.
  5. 제 4 항에 있어서, 상기 코일의 구역에서 저항층에 정형면이 있고, 상기 정형면을 제거함으로써 코일의 자기 인덕턴스 값이 변화될 수 있는 것을 특징으로 하는 전자 부품.
  6. 제 5 항에 있어서, 상기 코일의 구역에서 제 2 부분층은 코일의 권취부의 측방 치수 위에서 제 1 부분층과 접촉하고, 상기 제 1 부분층은 코일의 인접 권취부의 측방 치수를 넘어선 영역 위로 연장되며, 상기 제 1 부분층의 영역은 인접하는 권취부들을 상호 연결하는 것을 특징으로 하는 전자 부품.
  7. 제 1 항 또는 제 4 항에 있어서, 상기 커패시터 및 코일을 위한 정형면에서 저항 재료층으로부터 상기 도전 재료층이 제거되어 있는 것을 특징으로 하는 전자 부품.
KR1019960706122A 1995-02-27 1996-02-15 수동소자를갖는박막구조체를구비하는전자부품 KR100395182B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP95200477.8 1995-02-27
EP95200477 1995-02-27

Publications (2)

Publication Number Publication Date
KR970703047A KR970703047A (ko) 1997-06-10
KR100395182B1 true KR100395182B1 (ko) 2003-12-18

Family

ID=8220049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960706122A KR100395182B1 (ko) 1995-02-27 1996-02-15 수동소자를갖는박막구조체를구비하는전자부품

Country Status (8)

Country Link
US (1) US5731747A (ko)
EP (1) EP0757846B1 (ko)
JP (1) JP4097694B2 (ko)
KR (1) KR100395182B1 (ko)
CN (1) CN1084050C (ko)
DE (1) DE69616687T2 (ko)
TW (1) TW367621B (ko)
WO (1) WO1996027210A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150088584A (ko) * 2014-01-24 2015-08-03 광운대학교 산학협력단 발광 소자 패키지 및 그 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9706154D0 (en) * 1997-03-25 1997-05-14 Philips Electronics Nv Circuit simulator
US6285542B1 (en) * 1999-04-16 2001-09-04 Avx Corporation Ultra-small resistor-capacitor thin film network for inverted mounting to a surface
WO2001061847A1 (en) * 2000-02-15 2001-08-23 Koninklijke Philips Electronics N.V. Electronic device
DE10035584A1 (de) * 2000-07-21 2002-01-31 Philips Corp Intellectual Pty Mobilfunkgerät
DE10039710B4 (de) * 2000-08-14 2017-06-22 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
US7535079B2 (en) * 2005-06-09 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device comprising passive components
US6919244B1 (en) 2004-03-10 2005-07-19 Motorola, Inc. Method of making a semiconductor device, and semiconductor device made thereby
US7430128B2 (en) * 2004-10-18 2008-09-30 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US7436678B2 (en) * 2004-10-18 2008-10-14 E.I. Du Pont De Nemours And Company Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof
US7382627B2 (en) 2004-10-18 2008-06-03 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
DE102016122923A1 (de) * 2016-11-28 2018-05-30 Karl-Alfred Schwarz Modul zur passiven Flächenüberwachung
WO2022231831A1 (en) * 2021-04-27 2022-11-03 KYOCERA AVX Components Corporation Transmission line capacitor and circuit board including the same embedded within

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410867A (en) * 1978-12-28 1983-10-18 Western Electric Company, Inc. Alpha tantalum thin film circuit device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3569872A (en) * 1968-11-27 1971-03-09 Vitramon Inc Electronic component
US3868587A (en) * 1971-10-19 1975-02-25 Amos Nathan Constant phase distributed impedance
US4342143A (en) * 1974-02-04 1982-08-03 Jennings Thomas A Method of making multiple electrical components in integrated microminiature form
DE2903025C2 (de) * 1979-01-26 1983-05-05 Siemens AG, 1000 Berlin und 8000 München RC-Netzwerk
US4410847A (en) * 1982-09-20 1983-10-18 Brunswick Corporation Voltage regulator
GB2136235B (en) * 1983-02-22 1986-07-09 Philips Electronic Associated Rc active filter device
JPS609220U (ja) * 1983-06-28 1985-01-22 株式会社村田製作所 Ｌｃ複合部品
JPH0583017A (ja) * 1991-09-24 1993-04-02 Mitsubishi Electric Corp マイクロ波集積回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410867A (en) * 1978-12-28 1983-10-18 Western Electric Company, Inc. Alpha tantalum thin film circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150088584A (ko) * 2014-01-24 2015-08-03 광운대학교 산학협력단 발광 소자 패키지 및 그 제조 방법
KR101593631B1 (ko) * 2014-01-24 2016-02-12 광운대학교 산학협력단 발광 소자 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US5731747A (en) 1998-03-24
DE69616687T2 (de) 2002-08-01
WO1996027210A2 (en) 1996-09-06
TW367621B (en) 1999-08-21
CN1084050C (zh) 2002-05-01
DE69616687D1 (de) 2001-12-13
EP0757846B1 (en) 2001-11-07
KR970703047A (ko) 1997-06-10
WO1996027210A3 (en) 1996-10-31
EP0757846A1 (en) 1997-02-12
JPH09512669A (ja) 1997-12-16
CN1149930A (zh) 1997-05-14
JP4097694B2 (ja) 2008-06-11

Similar Documents

Publication Publication Date Title
US5478773A (en) Method of making an electronic device having an integrated inductor
KR100395182B1 (ko) 수동소자를갖는박막구조체를구비하는전자부품
US7808077B2 (en) Semiconductor device and method for fabricating the same
KR20010082647A (ko) 집적 회로에 사용하기 위한 서로 맞물린 커패시터 구조체
US6417556B1 (en) High K dielectric de-coupling capacitor embedded in backend interconnect
KR100368569B1 (ko) 반도체장치및그제조방법
KR100240647B1 (ko) 반도체 소자의 캐패시터 제조 방법
US5913126A (en) Methods of forming capacitors including expanded contact holes
KR100526867B1 (ko) 커패시터 및 그의 제조방법
US6323099B1 (en) High k interconnect de-coupling capacitor with damascene process
KR20030047876A (ko) 금속-유전체-금속 커패시터 및 그 제조 방법
KR940004447B1 (ko) 캐패시터를 구비한 반도체장치
US6445071B1 (en) Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof
KR101159112B1 (ko) 가변 용량 캐패시터 및 그 제조방법
KR100475730B1 (ko) 가변용량커패시터및그제조방법
JPH05206292A (ja) 半導体集積回路
KR100596417B1 (ko) 반도체 소자의 엠아이엠 캐패시터 제조방법
US20030173672A1 (en) Semiconductor devices and methods for manufacturing the same
US6645804B1 (en) System for fabricating a metal/anti-reflective coating/insulator/metal (MAIM) capacitor
KR100576513B1 (ko) 반도체 소자의 엠아이엠 캐패시터 제조방법
JPH04171845A (ja) 配線構造およびその製法
KR100225848B1 (ko) 커패시터 및 커패시터의 제조 방법
CN116209351A (zh) 多堆叠式电容器
JPH0595082A (ja) 半導体装置
JPS6224660A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee