JPH04171845A - 配線構造およびその製法 - Google Patents

配線構造およびその製法

Info

Publication number
JPH04171845A
JPH04171845A JP29949990A JP29949990A JPH04171845A JP H04171845 A JPH04171845 A JP H04171845A JP 29949990 A JP29949990 A JP 29949990A JP 29949990 A JP29949990 A JP 29949990A JP H04171845 A JPH04171845 A JP H04171845A
Authority
JP
Japan
Prior art keywords
wiring
bridge
air
conductive film
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29949990A
Other languages
English (en)
Inventor
Makoto Hirano
真 平野
Kazuyoshi Asai
浅井 和義
Yuuki Imai
祐記 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP29949990A priority Critical patent/JPH04171845A/ja
Publication of JPH04171845A publication Critical patent/JPH04171845A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信用混成IC等の半導体集積回路の配線構
造およびその製法に関するものである。
〔従来の技術〕
従来、通信用混成IC等の半導体集積回路の配線におい
ては、特に2層配線の交差技術として、下層の配線との
交差部分をあらかじめフォト・レジスト等の絶縁膜で覆
い、その上に、スパッターや電子ビーム蒸着ないしメツ
キなどによって金などの導電膜による配線を形成した後
、前記フォト・レジスト等の絶縁膜を取除くことによっ
て、配線を空中にブリッジ状に形成する、いわゆるエア
ー・ブリッジ配線か、よく用いられている。特に、エア
ー・ブリッジ配線では、上層と下層の配線間にS i 
O*やSiN等の層間絶縁膜を配する配線法よりも、配
線の寄生容量を小さくできるという特徴かある。従って
、高周波増幅用のFETのフィンガー間接続や、高周波
用スパイラル・インダクターの中心部からの引出し配線
をはじめ、通信用混成IC等の半導体集積回路では、エ
アー・ブリッジ配線か数多く用いられている。
しかし、従来のエアー・ブリッジ配線では、ブリッジの
高さは1〜3μm程度と固定されていたため、交差でき
る配線の層数も2層までと限られていた。
このため、回路設計の自由度も制約を受けていた。
〔発明が解決しようとする課題〕
本発明の目的は、通信用混成GaAs IC等の半導体
集積回路において、寄生容量の小さな3層以上の多層配
線を提供し、これによって自由度の大きな回路形成を可
能にする配線構造及びその製法を提供するものである。
〔課題を解決するための手段〕
本発明は、エアー・ブリッジ形成する際に、ブリッジ配
線の下敷きとしてブリッジ形成後に取除く絶縁膜として
、厚さ5〜20μm程度の厚膜フォト・レジストないし
ポリイミド膜を用い、形成できるブリッジの高さを5〜
20μm程度と大きくすること、またこのことによって
従来の技術で形成した低いエアー・ブリッジのさらに上
に別のブリッジを形成すること、あるいは、この他の種
々の厚みのフォト・レジストないしポリイミド膜を用い
ることによって、種々の高さのブリッジを形成し、こう
して形成した高さの異なる種々のブリッジを互いに交差
させたりすることによって、寄生容量を比較的小さな状
態を維持しつつ、配線の層数を3層以上にするものであ
る。このことによって、通信用混成GaAs IC等の
半導体集積回路の設計の自由度を大きくすることかでき
る。
なお、この配線の製法として、厚さ5〜20μm程度の
厚膜フォト・レジストないしポリイミド膜を用いれば、
SiN、SiO□なとのCVD絶縁膜を用いてドライ・
エツチングなどによって加工する場合に比へて、製作か
簡便で、なおかつ、断線に強いなだらかなブリッジ形成
(フォト・レジストないしポリイミド膜をベーキングす
ることにより、断面形状を容易になだらかなものにする
ことかできる)が可能になる。従って、本発明の構成は
下記に示す通りである。即ち、本発明は配線を空中にブ
リッジ状に配置するエアー・ブリッジ配線において、多
層の配線を、ブリッジの高さを変えて形成すること、な
いし同時に高さの異なる多数のエアー・ブリッジ配線を
空中で交差させることを特徴とする配線構造としての構
成を有するものであり、或いはまた エアー・ブリッジ形成する際に、ブリッジ配線の下敷き
としてブリッジ形成後に取除く絶縁膜として、厚さ5〜
20μmの厚膜フォト・レジストを用いることを特徴と
する配線の製法としての構成を存するものである。
〔実施例〕
以下、実施例を用いて、本発明による配線の構造および
製°法を説明する。
まず第5図に、従来のエアー・ブリッジ配線の構造例を
示した。第5図において、1は基板、2は下層(第1)
の導電膜配線、3は上層の導電膜配線である。
ブリッジの高さ(図中h)は、通常1〜3μm程度であ
るため、交差できる配線の暦数は2に限られる。
これに対して、本発明による、配線の構造を第1図の実
施例にて説明する。第1図において、1は基板、2は下
層(第1)の導電膜配線、4は本発明による上層の導電
膜配線である。
(実施例1) 第1図は、本発明による、エアー・ブリッジ配線の構造
例で、ブリッジの高さ(図中h)が、5〜20μm程度
と大きい。
このため、配線の寄生容量も、下地との間隔が大きい分
だけ小さくなり、高周波増幅用FETではフィンガー接
続部分などに用いることによって性能向上をはかること
かできる。
(実施例2) 第2図は、第1図に示した本発明による、ブリッジの高
さか高いエアー・ブリッジ配線によって、多数の高さの
異なるブリッジ3.5或いは6゜7を交差させ、3層以
上の配線形成を行った例である。第2図において、1は
基板、2は下層(第1)の導電膜配線、3は上層の導電
膜配線、5.6、7は本発明による上層の導電膜配線で
ある。
このことによって、従来、2層までの配線で大きく損な
われていた回路設計の自由度か増し、半導体回路の集積
化・高密度化・性能向上に寄与できる。
次に、エアー・ブリッジ形成する際に、ブリッジ配線の
下敷きとしてブリッジ形成後に、取除く絶縁膜として、
厚さ5〜20μmの厚膜フォト・レジストを用いる配線
の製法例について説明する。
第3図(a)〜(e)は、本発明による、配線の製作工
程例を示したちのである。第3図において、■は基板、
2は下層(第1)の導電膜配線、8は第1の厚膜フォト
・レジスト、9は第2の導電膜(メツキ電極用)、10
は第2の厚膜フォト・レジスト、11は第2の厚膜フォ
ト・レジスト中の穴バタン、I2は金(メツキ形成)で
ある。以下第3図(a)〜(e)を参照して以下に製造
工程を説明する。
(a)  バタン化された第1の導体配線2をリフトオ
フないしイオンミリングで形成する。
(b)  第1の厚膜フォト・レジスト8て、後がら形
成するブリッジの下になる部分が覆われるように、バタ
ン形成する。この時のフォト・しシストとしては、例え
ばシブレイ社のTF−20等の厚膜レジストを用いるこ
とによって、5〜20μmの厚みを持たせることかでき
、またバタン形成後に、電気炉などによって120 ’
C前後ないしそれ以上の温度でベーキングすることによ
って、断面形状をなだらかなものにすることができる。
(C)  全面に第2の導体膜9を付着させ、この上に
第2のフォト・レジストloで第1の導体配線2のコン
タクト部分およびブリッジ配線バタンか露出するように
穴パタン11を形成する。この時のフォト・レジストと
しても、例えばシブレイ社のTF−20等の厚膜レジス
トを用いることによって、下地の段差の影響を受は難く
、また5〜20μmの厚みを持たせることができ、メツ
キ法を用いて形成する金の厚みを同程度とすることがで
きる。
(d)  このレジストの穴11の中に、電解メツキ法
を用いて金12を厚く成長させ、 (e)  この後、第2のフォト・レジスト10および
第2の導体膜9の配線以外の部分、第1のフォト・レジ
スト8を、ドライエツチングやイオン・ミリング等のプ
ロセス技術を用いて除去する。続いて、レジスト形成後
前述の(a)〜(e)の工程を繰り返すことによって3
層以上のエアー・ブリッジ配線が形成できる。なお、(
b)にて述べたメツキ用マスクとしては、フォト・レジ
スト以外にも、SiO2やSiNおよびポリイミドなど
の絶縁膜をバタン形成して用いることも可能である。
第4図(a)〜(d)は、本発明による、配線の別の製
作工程例を示したものである。第4図において、1は基
板、2は下層(第1)の導電膜配線、8は第1の厚膜フ
ォト・レジスト、13は第2の導電膜(配線部)、14
は第2の厚膜フォト・レジスト(配線部が島のバタン)
である。
第4図(a)〜(b)の製作工程は、第3図(a)〜(
b)における製作工程と同様である。従って、以下第4
図(c)、(d)について詳述する。
(C)  全面に第2の導体膜13をスパッター法ない
し電子ビーム蒸着法を用いて配線の厚みだけ付着させ、
この上に第2のフォト・レジスト14て配線バタンを形
成する。
この時のフォト・レジストとしても、例えばシブレイ社
のTF−20等の厚膜レジストを用いることによって、
下地の段差の影響を受は難くてきる。
(d)  第2のフォト・レジスト14をマスクとして
、第2の導体膜13の配線以外の部分、第1のフォト・
レジストを、ドライエツチングやイオン・ミリング等の
技術を用いて除去する。続いて、レジスト形成後前述の
(a)〜(d)の工程を繰り返すことによって3層以上
のエアー・ブリッジ配線が形成できる。
〔発明の効果〕
本発明は、3層以上の多層配線の寄生容量を小さく実現
でき、回路設計の自由度を大きくできる。
【図面の簡単な説明】
第1図は、本発明による、エアー・ブリッジ配線、第2
図は、本発明による、エアー・ブリッジ配線を用いた多
層配線の交差例、第3図(a)〜(e)は、本発明によ
る、エアー・ブリッジ配線の製作工程例であり、(a)
は第1の導体配線バタンの形成工程図(リフトオフない
しイオンミリング技術を用いる)、(b)は第1の厚膜
レジストによるフォト・リソグラフィーおよびベーキン
グ工程図、(C)は第2の導体膜の付着(全面)と、第
2の厚膜レジストによるフォト・リソグラフィー工程図
(ブリッジ・バタンか穴となるようにレジスト・バタン
を形成)(d)は電解メツキ法による全成長工程図、(
e)はフォト・レジストおよび第2の導体膜の金メツキ
以外の部分を、ドライエツチングやイオン・ミリング等
により除去する工程図、にそれぞれ対応している。第4
図(a)〜(d)は、本発明による、エアー・ブリッジ
配線の別の製作工程例であり、(a)は第1の導体配線
バタンの形成工程図(リフトオフないしイオンミリング
)、(b)は第1の厚膜レジストによるフォト・リソグ
ラフィーおよびベーキング工程図、(C)は第2の導体
膜(配線厚)の付着(全面)と、第2の厚膜レジストに
よるフォト・リソグラフィー工程図(ブリッジ・バタン
か島となるようレジスト・バタン形成)、(d)は第2
の導体膜の配線以外の部分およびフォト・レジストを、
イオン・ミリングやドライエツチング等により除去する
工程図にそれぞれか対応している。第5図は、従来の、
エアー・ブリッジ配線である。 1・・・基板 2・・・下層(第1)の導電膜配線 3・・・上層の導電膜配線 4〜7・・・本発明による上層の導電膜配線8・・・第
1の厚膜フォト・レジスト 9・・・第2の導電膜(メツキ電極用)lO・・・第2
の厚膜フォト・レジスト11・・・第2の厚膜フォト・
レジスト中の穴パタン12・・・金(メツキ形成) 13・・・第2の導電膜(配線厚) 14・・・第2の厚膜フォト・レジスト(配線部か島の
バタン) 特許出願人  日本電信電話株式会社 代理人  弁理士 玉蟲 久五部

Claims (2)

    【特許請求の範囲】
  1. (1)配線を空中にブリッジ状に配置するエアー・ブリ
    ッジ配線において、多層の配線を、ブリッジの高さを変
    えて形成すること、ないし同時に高さの異なる多数のエ
    アー・ブリッジ配線を空中で交差させることを特徴とす
    る配線構造。
  2. (2)エアー・ブリッジ形成する際に、ブリッジ配線の
    下敷きとしてブリッジ形成後に取除く絶縁膜として、厚
    さ5〜20μmの厚膜フォト・レジストを用いることを
    特徴とする配線の製法。
JP29949990A 1990-11-05 1990-11-05 配線構造およびその製法 Pending JPH04171845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29949990A JPH04171845A (ja) 1990-11-05 1990-11-05 配線構造およびその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29949990A JPH04171845A (ja) 1990-11-05 1990-11-05 配線構造およびその製法

Publications (1)

Publication Number Publication Date
JPH04171845A true JPH04171845A (ja) 1992-06-19

Family

ID=17873371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29949990A Pending JPH04171845A (ja) 1990-11-05 1990-11-05 配線構造およびその製法

Country Status (1)

Country Link
JP (1) JPH04171845A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193125A (ja) * 1993-12-24 1995-07-28 Nec Corp 半導体集積回路装置およびその製造方法
US5539227A (en) * 1993-11-24 1996-07-23 Mitsubishi Denki Kabushiki Kaisha Multi-layer wiring
JPH1065006A (ja) * 1996-07-10 1998-03-06 Trw Inc 集積回路製造のためのエアブリッジ型金属化層の形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539227A (en) * 1993-11-24 1996-07-23 Mitsubishi Denki Kabushiki Kaisha Multi-layer wiring
JPH07193125A (ja) * 1993-12-24 1995-07-28 Nec Corp 半導体集積回路装置およびその製造方法
JPH1065006A (ja) * 1996-07-10 1998-03-06 Trw Inc 集積回路製造のためのエアブリッジ型金属化層の形成方法

Similar Documents

Publication Publication Date Title
US5450263A (en) Thin film inductors, inductor network and integration with other passive and active devices
JP3074713B2 (ja) 半導体装置の製造方法
JP2001230379A (ja) キャパシタ構造体とその製造方法
JPH02278820A (ja) エアブリッジ金属相互接続の製造方法
JPS5837992B2 (ja) 半導体装置の製造方法
KR100395182B1 (ko) 수동소자를갖는박막구조체를구비하는전자부품
JPS61112356A (ja) 集積回路に貫通導体を形成する方法
JPH04171845A (ja) 配線構造およびその製法
JPH04290249A (ja) 半導体装置の製造方法
JP3108495B2 (ja) 配線構造体の製作方法
JPH10270248A (ja) スパイラルインダクタ
JPH07263865A (ja) 薄膜多層配線基板
JPH0570301B2 (ja)
JPH05226475A (ja) 半導体装置の製造方法
JPH10125860A (ja) 平面スパイラルインダクタおよびその製造方法
JPH09283521A (ja) 半導体装置
JPH07283306A (ja) 半導体装置およびその製造方法
JPS63107043A (ja) 半導体装置の導電線路の形成方法
JPS61256742A (ja) 多層配線構造体及びその製造方法
JPS6340344A (ja) 半導体装置
JPS60177652A (ja) 半導体装置の製造方法
JPS62293644A (ja) 半導体装置の製造方法
JPH02113553A (ja) 半導体集積回路の製造方法
JPH04320049A (ja) 多層配線構造体およびその製造方法
JPS615551A (ja) 半導体装置