JP3108495B2 - 配線構造体の製作方法 - Google Patents

配線構造体の製作方法

Info

Publication number
JP3108495B2
JP3108495B2 JP04017799A JP1779992A JP3108495B2 JP 3108495 B2 JP3108495 B2 JP 3108495B2 JP 04017799 A JP04017799 A JP 04017799A JP 1779992 A JP1779992 A JP 1779992A JP 3108495 B2 JP3108495 B2 JP 3108495B2
Authority
JP
Japan
Prior art keywords
plating
film
wiring
insulating film
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04017799A
Other languages
English (en)
Other versions
JPH05217945A (ja
Inventor
真 平野
和義 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP04017799A priority Critical patent/JP3108495B2/ja
Publication of JPH05217945A publication Critical patent/JPH05217945A/ja
Application granted granted Critical
Publication of JP3108495B2 publication Critical patent/JP3108495B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、通信用混成IC等の半
導体集積回路の配線およびこれを利用した受動素子、受
動回路、またはGaAs系デジタル集積回路などの配線構
造体の製作方法に関するものである。
【0002】
【従来の技術】通信用混成IC等の半導体集積回路の配
線、特にインダクタンス素子などの受動素子を構成する
配線は、回路性能の向上および高密度化、小型化のため
に、配線の厚膜化と微細化が重要な課題となっている。
従来の配線の厚膜化に対しては、レジストをマスクとし
た電解液中での電導体成長技術(メッキなど)が用いら
れていたが、せいぜい2〜3μm程度の厚膜化にしかで
きないという問題があった。これは、例えば図3に示す
ごとく、メッキ用電極電導体膜2の上に、パタン化した
カバーレジスト3を形成し、このレジストをカバーマス
ク3としてメッキ成長電極体膜4を形成し配線パタンを
作製する手法である。しかし、この手法はカバーマスク
として用いるカバーレジスト3の熱による変形や、メッ
キ液との反応のため、10μm以上の厚膜配線パタンを
形成するのはすこぶる困難であった。すなわち、この方
法で形成できる配線パタンは、基本的にマスクとなるレ
ジストの性状によって規定されるが、一般にレジストは
電解液に浸食され易いため、レジストパタン以外のとこ
ろにメッキがしみこみ成長してしまったり、あるいはこ
れを防ぐためのレジストのベーキング処理によりレジス
トパタンの断面形状がくずれてしまうなどの問題があっ
た。また、上記の手法では、メッキ成長電極体膜4形成
後に、下地電極のメッキ用電極電導体膜2の不要部分を
イオンミリングによって除去する必要があるが、配線パ
タンの間隔が近付くにつれ、除去しきれない下地電極の
電導体膜によって配線間のショート等の問題が生じ、さ
らに配線パタン内の下地にエアーブリッジ形成などのた
めに段差がある場合、この部分ではレジストの穴の高さ
が相対的に小さくなるので、成長できるメッキ配線全体
の厚みも上記の部分で制限されてしまい、低抵抗化をは
かるためにメッキ配線の厚みを大きくすることが難しか
った。このようなことから、特に微細な配線パターンや
膜厚の大きい低抵抗配線パターンを形成するには、従来
の配線形成法では困難であった。さらに、従来の配線間
の交差方法として、寄生容量の少ないエアーブリッジ技
術があったが、このエアーブリッジでは、ブリッジの高
さ(橋桁)が小さいため交差できる配線の層数は2つに
限られ、回路設計において大幅な制約を受けていた。
【0003】ここで、従来の配線パタンの形成方法につ
いて、図3を用いて工程順に説明する。 (a)まず、下地基板(半導体等)1の上に、全体にメ
ッキ電極となるメッキ用電導体膜(下地電極)2を形成
する〔図3(a)〕。 (b)次に、メッキ用電極電導体膜2上に、必要箇所の
みをメッキするため、メッキマスク用絶縁膜(カバーレ
ジスト)3(例えばフォトレジスト、ポリイミドなど)
を形成しパターニングする〔図3(b)〕。 (c)マスク用絶縁膜3とメッキ用電極電導体膜2との
付着性をよくするためにベーキングを行う〔図3
(c)〕。 (d)次に、上記マスク用絶縁膜3の穴パタン内へ、メ
ッキ用電極電導体膜2を電極として、メッキ成長電導体
膜4をメッキ成長させる〔図3(d)〕。 (e)この後、マスク用絶縁膜3を除去し、最後にメッ
キ用電極電導体膜2もイオンミリング等の方法により除
去すれば、配線用電導体が形成される〔図3(e)〕。 この従来の配線パタンの形成方法において、一般にカバ
ーレジストは電解液に浸食され易いため、上記(c)の
工程で十分にベーキングを行わないと、レジストが下地
から剥がれてメッキ液が両者の間にしみこみ、パタン以
外のところにメッキが成長してしまったり、レジストに
クラックが入り、ここにメッキ液がしみこみ、パタン以
外のところにメッキ成長してしまったり、あるいはレジ
スト成分がメッキ液中に溶けこみ、メッキ液を劣化させ
てしまうといった問題が生じる。そこで、下地へのレジ
ストの密着性を向上させるために、上記(c)の工程
で、カバーレジストを高温でベーキングするが、パタン
の断面形状が崩れ、メッキ後の配線パタンも図に示すご
とく、断面形状が大きく崩れてしまうという問題があっ
た。さらに、従来技術ではメッキ形成後に、上記(e)
の工程で、下地電極2の不要部分をイオンミリングなど
によって除去する必要があるが、配線パタンの間隔が近
付くにつれ下地電極2が配線等の影になってミリングし
難くなり、除去しきれない下地電極2のメタルによって
配線間のショート等の問題が生じたりする。また、配線
パタンの下地にエアーブリッジなどの形成のため段差が
ある場合、この部分ではレジストの穴の高さが相対的に
小さくなるため(レジストの上面は平坦化されるた
め)、成長できるメッキ配線全体の厚みも制限されてし
まい、低抵抗化をはかるためにメッキ配線の厚さを大き
くすることができないという問題があった。このよう
に、特に微細な配線や膜厚の大きい低抵抗の配線を形成
するには、従来の配線パタン形成法では困難であった。
【0004】
【発明が解決しようとする課題】本発明の目的は、上述
した従来技術における問題点を解消するものであって、
微細で、かつ膜厚の大きい配線を実現し、これにより高
性能、かつ小型のインダクタンス素子等の受動素子や、
これを用いたバンドパスフィルタ、カプラ等の受動回
路、および小型の通信用混成IC等の半導体集積回路、
デジタル集積回路等の配線構造体の安価な製作方法を提
供するものである。さらに、力学的強度の強い長距離用
エアーブリッジ配線を実現することにより、回路設計の
自由度を大きくし、より集積度のある半導体集積回路が
得られる配線構造体の製作方法を提供するものである。
【0005】
【課題を解決するための手段】上記本発明の目的を達成
するために、通信用混成GaAsIC等の半導体集積回路
およびインダクタンス素子のメッキによる配線の形成に
おいて、従来技術では配線用レジストの穴パタンの中
で、下地の電極からメッキ成長させて配線を形成してい
たのに対し、配線用レジストの穴パタンの穴の側壁につ
けた電極からメッキ成長させて配線構造体を形成するも
のである。そしてこの時、穴パタン以外の部分はメッキ
成長しないように別のレジストで覆っておくことを特徴
とする配線の形成方法である。これにより、微細でかつ
膜厚の大きい配線構造体を実現することができると共
に、金等の配線構造体を形成する場合に、穴パターン以
外の部分はメッキ成長されないように別のレジストで覆
っているため、その部分には金メッキされないため金の
ロスがなく安価な配線構造体が得られる。
【0006】本発明は、請求項1に記載のように、 (a)基板上に、メッキマスク用絶縁膜を形成した後、
後工程で行うベーキングにより形状が変化しないよう
に、より高い温度でベーキング処理を行う工程と、 (b)次に、酸素プラズマでエッチングされ難いタング
ステンまたはその化合物、もしくはSiO またはSiN
の薄膜よりなるメタルマスクを成膜する工程と、 (c)上記メタルマスクの上に、フォトレジストよりな
る第1のカバーレジストを成膜してパターニングする工
程と、 (d)上記パターニングした第1のカバーレジストをマ
スクとし、上記メタルマスクをRIEエッチングする工
程と、 (e)次に、パタン化されたメタルマスクをマスクとし
て、酸素プラズマで下層のメッキマスク用絶縁膜をエッ
チングして穴パタン化する工程と、 (f)次に、メッキの電極となるメッキ用電極電導体膜
を、膜まわりのよいスパッタ法により穴パタン化した基
板の全面に成膜する工程と、 (g)次に、上記メッキマスク用絶縁膜の穴パタン以外
の電導体膜を覆うように、フォトレジストよりなる第2
のカバーレジストを成膜してメッキマスク用絶縁膜と同
じ穴パタンを形成する工程と、 (h)次に、上記第2カバーレジストとメッキ用電極電
導体膜との付着性を十分良くするためのベーキング処理
を行う工程と、 (i)次に、上記メッキマスク用絶縁膜の穴パタンの中
のメッキ用電極電導体膜を電極として、配線用電導体膜
を上記穴パタンの内部がすべてメッキ成長電導体膜で埋
めつくされるまでメッキを行う工程と、 (j)この後、上記第2のカバーレジストを除去する工
程と、 (k)上記メッキマスク用絶縁膜の上層のメッキ用電極
電導体膜および上記メタルマスクを除去し、配線用電導
体パタンを形成する工程を少なくとも含む配線構造体の
製作方法とするものである。 また、本発明は請求項2に
記載のように、請求項1の配線構造体の製作方法の上記
(h)工程の後に、 (i′)上記メッキマスク用絶縁膜の穴パタンの中のメ
ッキ用電極電導体膜を電 極として、配線用電導体膜を上
記穴パタンの穴の側壁のメッキ成長で、穴の内部がすべ
てメッキ成長電導体膜で埋まらないようにメッキを行う
工程と、 (j)この後、上記第2のカバーレジストを除去する工
程と、 (k)上記メッキマスク用絶縁膜の上層のメッキ用電極
電導体膜および上記メタルマスクを除去し、配線用電導
体パタンを形成する工程を少なくとも含む配線構造体の
製作方法とするものである。 また、本発明は請求項3に
記載のように、請求項1または2において、 基板上に穴
パタン化したメッキマスク用絶縁膜を形成する前に、上
メッキマスク用絶縁膜の穴パタンの下に少なくとも
パタン化したエアーブリッジ化用絶縁膜の一部が位置す
るように形成し、上記(a)〜(i)〜(k)工程もし
くは(a)〜(i′)〜(k)工程の配線用導体パタン
形成した後に、上記エアーブリッジ化用絶縁膜を除去
することにより上記配線用導体パタンの一部が空中に配
置形成されるエアーブリッジ化する工程を含む配線構造
体の製作方法とするものである。 本発明の配線構造体
の製作方法によれば、メッキマスク用絶縁膜を形成した
後に、後工程で行うベーキングよりも高い温度でベーキ
ング処理を行うので、高精度の穴パタンを形成すること
ができる。また、メッキ成長させる電導体膜はカバーレ
ジストの上層の穴の中ではなく、カバーレジストの下層
の穴の中にあるので、カバーレジストのメッキ用電極電
導体膜への付着性を向上させるためのベーキングにより
カバーレジストの断面が崩れてもメッキ配線の形状には
影響がなく正確な配線パタンの形成が行える。さらに、
メッキマスク用絶縁膜の穴パタンの中のメッキ用電極電
導体膜を電極として、配線用電導体膜を上記穴パタンの
穴の側壁からメッキ成長させて配線構造体を形成するも
のであり、この時、穴パタン以外の部分はメッキ成長さ
れないように、上記ベーキングでメッキ用電極電導体膜
との付着性をよくしたカバーレジストで覆っているた
め、その部分には、例えば、金メッキされないので高価
な金のロスがなく、微細でかつ膜厚の大きい高精度の配
線構造体が得られる。
【0007】
【実施例】以下に本発明の実施例を挙げ、図面を用いて
さらに詳細に説明する。 <実施例1>図1は、本発明の配線構造体の製作工程の
一例を示す説明図である。 (a)まず、下地基板(半導体等)1の上にメッキマス
ク用絶縁膜5(ポリイミドまたはフォトレジスト等)を
形成し、後工程で行うベーキング形状が変化しないよう
に、より高い温度でベーキングを行う〔図1(a)〕。 (b)次に、酸素プラズマでエッチングされないタング
ステンまたはその化合物などの薄膜からなるメタルマス
ク6(またはSiO2、SiNなどの絶縁膜でもよい)を
スパッタ法等で成膜する〔図1(b)〕。 (c)メタルマスク6の上に、フォトレジストからなる
カバーレジスト7を形成し、パターニングした後〔図1
(c)〕、 (d)これをマスクにCF4、SF6等のガスでメタルマ
スク6をRIEエッチングし〔図1(d)〕、 (e)次に、パタン化されたメタルマスク6をマスク
に、酸素プラズマで下層のメッキマスク用の絶縁膜5を
エッチングしパタン化する〔図1(e)〕。この際、カ
バーレジスト7は絶縁膜5のエッチング中にエッチング
されて除去されるが、残りが生じている場合にはこれを
除去する。また、メタルマスク6も、基本的には残って
いてもよいが、除去してもかまわない。 (f)次に、メッキの電極となるメッキ用電極電導体膜
2を、膜まわり(カバリッジ)のよいスパッタ法により
成膜する〔図1(f)〕。 (g)次に、上記マスク用の絶縁膜5の穴パタン以外の
電導体膜2を覆うように、レジスト等からなるカバーレ
ジスト3を成膜し絶縁膜5と同じ穴パタンを形成する
〔図1(g)〕。 (h)次に、カバーレジスト3とメッキ用電極電導体膜
2との付着性が十分よくなるように、ベーキング処理を
行う〔図1(h)〕。 (i)次に、上記マスク用絶縁膜5の穴パタンの中へメ
ッキ用電極電導体膜2を電極として、金等の導電体から
なるメッキ成長電導体膜4をメッキ成長させる〔図1
(i)〕。この際、絶縁膜5の穴パタンの内部がすべて
メッキ成長電導体膜4で埋まるまでメッキを行う。 (j)この後、マスク用のカバーレジスト3を除去し
〔図1(j)〕、 (k)絶縁膜5の上層のメッキ用電極電導体膜2および
メタルマスク6をイオンミリング等の方法で除去し配線
用電導体パタンが形成される〔図1(k)〕。 (l)さらに、マスク用の絶縁膜5を除去してもよい
〔図1(l)〕。なお、上記(a)〜(e)の工程での
絶縁膜5を、SiO2、SiNなどからなる絶縁膜5と
し、これにCF4、SF6等のRIEでパタン化しても構
わない。このような本発明による配線形成の場合、以下
に示す利点がある。 (1)本発明では、メッキ成長させる電導体膜は上層の
カバーレジストの穴の中ではなく下層レジストの穴の中
であるので、上層カバーレジストのメッキ電極への付着
性を向上させるためのベーキングを行い、カバーレジス
トの断面が崩れても、メッキ配線の形状には影響がなく
正確な配線パタンの形成が行なえる。 (2)ミリング除去するメッキ用電極電導体膜2は、下
地ではなく最上層であるので除去しやすく、また取り残
しによるショート等の問題も生じないため配線間隔を小
さくすることができる。 (3)エアーブリッジ等の下地に段差があっても、基本
的にはレジストの高さにまで配線を形成することがで
き、配線膜厚の向上、したがって低抵抗化がはかられ
る。 (4)本発明の配線形成法では、メッキ成長による電導
体膜の厚さは配線の厚さではなく、配線幅の1/2より
少し大きい値でよいので、厚さの大きな配線も短時間で
メッキ形成でき、これはプロセスのスループット向上の
ほか、メッキ液がレジストを浸食する時間も短縮でき、
歩留りの向上効果もある。 (5)上記(k)の工程が終えると、配線は平坦な層間
膜中に自動的に埋め込まれた構造となるため、多層配線
などに有利である。 (6)後述するU字形伝送路等の構造を、上記と同じ製
作工程で実現することができる。
【0008】<実施例2>本実施例においては、U字形
の伝送路を形成する場合について説明する。図2に本実
施例における配線構造体の製作工程の一例を示す。な
お、(a)〜(h)の工程は実施例1と同様である。し
かし、メッキ用電極電導体膜2の厚さは、後述のメッキ
成長電導体膜4の厚さよりも十分に小さくしておくこと
が好ましい。 (1)次に、上記マスク用の絶縁膜5の穴パタンの内壁
へ、メッキ用電極電導体膜2を電極としてメッキ成長電
導体膜4をメッキ成長させる〔図2(1)…図1のi工
程に対応〕。この際、絶縁膜5の穴パタンの側壁へのメ
ッキ成長で、穴の内部がすべてメッキ成長電導体膜4で
埋まらないようにする。 (2)この後、カバーレジスト3を除去し〔図2(2)
…図1のj工程に対応〕、 (3)絶縁膜5の上層のメッキ電極電導体膜2を、穴部
の配線部分だけ残るように全面イオンミリングにより除
去すれば、断面がU字形(エッジに側壁を有する)の配
線用電導体が形成される〔図2(3)…図1のk工程に
対応〕。 このようなU字形の配線は、全体が詰まっているブロッ
ク状の配線に比較して、配線各部の膜厚が表皮深さより
大きくならないようにすることによって、高周波での分
散特性が向上し、かつ、実際の伝送電流が集中する線路
端での抵抗が低減できることから、低損失の周波数分散
の少ない高周波伝送路が得られる。本発明により膜厚の
大きな配線や、膜厚が部分的に大きいことに相当するU
字形配線の形成ができ、これは低抵抗・小型のインダク
タの形成や、力学的強度が大きく、したがって長距離の
電気的接続が立体的にできるエアーブリッジの形成に利
用することができる。これらは、回路の小型化、高性能
化、設計の自由度向上に効果がある。
【0009】
【発明の効果】以上詳細に説明したごとく、本発明の配
線構造体の製作方法によれば、大きな厚みを持つ電導体
配線の形成を可能とする。これにより、配線抵抗を低減
し、インダクタンス素子および回路の性能を向上させ、
通信用混成ICを高密度化ないし小型化することができ
る。また、U字形伝送路を簡便に形成でき、高周波での
周波数分散の少ない低損失の伝送路を実現できる。さら
に、強度の大きなエアーブリッジの形成が可能で、長距
離をブリッジすることができることから回路設計の自由
度を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施例1で例示した配線構造体の製作
工程を示す説明図。
【図2】本発明の実施例2で例示した配線構造体の製作
工程を示す説明図。
【図3】従来の配線構造体の製作工程を示す説明図。
【符号の説明】
1…下地基板(半導体等) 2…メッキ用電極電導体膜(下地電極) 3…カバーレジスト(マスク用絶縁膜) 4…メッキ成長電導体膜 5…絶縁膜 6…メタルマスク 7…カバーレジスト(マスク用絶縁膜)
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−65229(JP,A) 特開 昭59−211232(JP,A) 特開 平5−55167(JP,A) 特開 平5−217944(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/288 H01L 21/3205 H01L 21/338 H01L 29/812

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】(a)基板上に、メッキマスク用絶縁膜を
    形成した後、後工程で行うベーキングにより形状が変化
    しないように、より高い温度でベーキング処理を行う工
    程と、 (b)次に、酸素プラズマでエッチングされ難いタング
    ステンまたはその化合物、もしくはSiO またはSiN
    の薄膜よりなるメタルマスクを成膜する工程と、 (c)上記メタルマスクの上に、フォトレジストよりな
    る第1のカバーレジストを成膜してパターニングする工
    程と、 (d)上記パターニングした第1のカバーレジストをマ
    スクとし、上記メタルマスクをRIEエッチングする工
    程と、 (e)次に、パタン化されたメタルマスクをマスクとし
    て、酸素プラズマで下層のメッキマスク用絶縁膜をエッ
    チングして穴パタン化する工程と、 (f)次に、メッキの電極となるメッキ用電極電導体膜
    を、膜まわりのよいスパッタ法により穴パタン化した基
    板の全面に成膜する工程と、 (g)次に、上記メッキマスク用絶縁膜の穴パタン以外
    の電導体膜を覆うように、フォトレジストよりなる第2
    のカバーレジストを成膜してメッキマスク用絶縁膜と同
    じ穴パタンを形成する工程と、 (h)次に、上記第2カバーレジストとメッキ用電極電
    導体膜との付着性を十分良くするためのベーキング処理
    を行う工程と、 (i)次に、上記メッキマスク用絶縁膜の穴パタンの中
    のメッキ用電極電導体膜を電極として、配線用電導体膜
    を上記穴パタンの内部がすべてメッキ成長電導体膜で埋
    めつくされるまでメッキを行う工程と、 (j)この後、上記第2のカバーレジストを除去する工
    程と、 (k)上記メッキマスク用絶縁膜の上層のメッキ用電極
    電導体膜および上記メタルマスクを除去し、配線用電導
    体パタンを形成する工程を 少なくとも含むことを特徴と
    する配線構造体の製作方法。
  2. 【請求項2】請求項1の配線構造体の製作方法の上記
    (h)工程の後に、 (i′)上記メッキマスク用絶縁膜の穴パタンの中のメ
    ッキ用電極電導体膜を電 極として、配線用電導体膜を上
    記穴パタンの穴の側壁のメッキ成長で、穴の内部がすべ
    てメッキ成長電導体膜で埋まらないようにメッキを行う
    工程と、 (j)この後、上記第2のカバーレジストを除去する工
    程と、 (k)上記メッキマスク用絶縁膜の上層のメッキ用電極
    電導体膜および上記メタルマスクを除去し、配線用電導
    体パタンを形成する工程を 少なくとも含むことを特徴と
    する配線構造体の製作方法。
  3. 【請求項3】請求項1または2において、基板上に穴パ
    タン化したメッキマスク用絶縁膜を形成する前に、上記
    メッキマスク用絶縁膜の穴パタンの下に少なくともパ
    タン化したエアーブリッジ化用絶縁膜の一部が位置する
    ように形成し、上記(a)〜(i)〜(k)工程もしく
    は(a)〜(i′)〜(k)工程の配線用導体パタンを
    形成した後に、上記エアーブリッジ化用絶縁膜を除去す
    ることにより上記配線用導体パタンの一部が空中に配置
    形成されるエアーブリッジ化する工程を含むことを特徴
    とする配線構造体の製作方法。
JP04017799A 1992-02-03 1992-02-03 配線構造体の製作方法 Expired - Lifetime JP3108495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04017799A JP3108495B2 (ja) 1992-02-03 1992-02-03 配線構造体の製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04017799A JP3108495B2 (ja) 1992-02-03 1992-02-03 配線構造体の製作方法

Publications (2)

Publication Number Publication Date
JPH05217945A JPH05217945A (ja) 1993-08-27
JP3108495B2 true JP3108495B2 (ja) 2000-11-13

Family

ID=11953764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04017799A Expired - Lifetime JP3108495B2 (ja) 1992-02-03 1992-02-03 配線構造体の製作方法

Country Status (1)

Country Link
JP (1) JP3108495B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483203B1 (ko) * 2003-04-03 2005-04-14 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법
KR101016341B1 (ko) * 2004-04-30 2011-02-22 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법

Also Published As

Publication number Publication date
JPH05217945A (ja) 1993-08-27

Similar Documents

Publication Publication Date Title
US6395637B1 (en) Method for fabricating a inductor of low parasitic resistance and capacitance
TW557583B (en) A multi-layer inductor formed in a semiconductor substrate
JP3450713B2 (ja) 半導体装置およびその製造方法、マイクロストリップ線路の製造方法
US5639686A (en) Method of fabricating circuit elements on an insulating substrate
JP2964981B2 (ja) 半導体装置
JPH0640591B2 (ja) モノリシツク半導体構造とその製法
JP3108495B2 (ja) 配線構造体の製作方法
US8004061B1 (en) Conductive trace with reduced RF impedance resulting from the skin effect
JPH0963847A (ja) インダクタ素子及びその製造方法
KR20020019138A (ko) 고주파 집적회로 장치 및 그 제조 방법
JPH04290249A (ja) 半導体装置の製造方法
JP2938341B2 (ja) 同軸構造の配線の形成方法
JPH0685158A (ja) 電気伝送線路およびその製造方法
US7309639B1 (en) Method of forming a metal trace with reduced RF impedance resulting from the skin effect
US4812388A (en) Process to obtain thin film lines
JPH04171845A (ja) 配線構造およびその製法
KR20000071920A (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 형성 방법
JPH07263865A (ja) 薄膜多層配線基板
CN111834528A (zh) 一种空腔电感结构及其制造方法
JPS6378552A (ja) スル−ホ−ルの形成方法
JPS62145744A (ja) 半導体装置およびその製造方法
JP2003204129A (ja) プリント配線基板及びその製造方法
JPH06350030A (ja) 半導体集積回路用配線およびその配線の形成方法
JP2003133669A (ja) 電子回路基板及びその製造方法
KR20000023863A (ko) 고주파 집적 회로용 인덕터 장치 및 형성 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070908

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 12