JPH06350030A - 半導体集積回路用配線およびその配線の形成方法 - Google Patents

半導体集積回路用配線およびその配線の形成方法

Info

Publication number
JPH06350030A
JPH06350030A JP16641293A JP16641293A JPH06350030A JP H06350030 A JPH06350030 A JP H06350030A JP 16641293 A JP16641293 A JP 16641293A JP 16641293 A JP16641293 A JP 16641293A JP H06350030 A JPH06350030 A JP H06350030A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
substrate
integrated circuit
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16641293A
Other languages
English (en)
Other versions
JP3129577B2 (ja
Inventor
Yasushi Kinugasa
康司 衣笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP05166412A priority Critical patent/JP3129577B2/ja
Publication of JPH06350030A publication Critical patent/JPH06350030A/ja
Application granted granted Critical
Publication of JP3129577B2 publication Critical patent/JP3129577B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 配線の占有面積当たりの抵抗が小さく、かつ
配線形成基板との対地間容量の低容量化及び信号の伝送
損失の低減化を実現できる、半導体集積回路装置用配線
およびその配線の形成方法を提供することを目的とす
る。 【構成】 本発明における半導体集積回路装置用配線3
は、半導体基板1に形成される配線路において、互いに
向かいあって基板表面に対し起立形成された一対の側部
配線部4と、その一対の側部配線部のそれぞれの上部を
接続する上部配線部5とからなる導体で形成し、断面全
体の形状がn字形乃至逆U字形の立体構造を備えたこと
を特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路に用い
る配線およびその形成方法に関する。
【0002】
【従来の技術】従来、SiやGaAsの半導体基板を用
いて集積回路装置を製造する場合、トランジスタや抵抗
等の素子を接続するために、図3に示すような配線が一
般に使用されている。この配線は、基板31上及び酸化
膜(または窒化膜)32上に2次元的に薄い平板状導体
33で形成されたものである。しかし、このような平板
状導体では、配線自体のシート抵抗を低減させるために
は導体断面を拡大する必要があり、導体厚みに制約があ
るとそれだけ導体幅が大きくなって高集積化に不適とい
う欠点を有していた。特に、スパイラルインダクタ等の
高周波用デバイスにおいては、配線のシート抵抗が大き
いと、信号ラインで信号ロスを生じるという問題を生じ
ていた。
【0003】
【発明が解決しようとする課題】そこで、上記平板導体
のシート抵抗の問題を解消するとともに、平板導体より
機械的強度に優れた、3次元構造の配線を図4または図
5に示す。図4は、基板41上に下地の平板導体42と
それより厚い上金属導体43とを形成して全体としてシ
ート抵抗を低減させたものである。しかしながら、この
配線構造を高周波の伝送線路に用いた場合等では、導体
金属が厚いブロック状であるため、矩形断面の配線角部
に大きな電流集中が起きてしまい信号の伝送損失の新た
な原因になっていた。しかも下地導体42が基板41上
に位置し、対地間容量が大きくなるという問題もあっ
た。
【0004】また、図5は、金属配線をブロック状に厚
くすることなく、上記伝送損失の問題を改善するよう
に、断面U字形にしたものである。このU字形配線52
は、基板51上に形成された底部導体53の両側に起立
形成した側部導体54からなる(信学技報 ED92-118,
MW92-121, ICD92-139, 1993-01, 37-43頁参照)。しか
し、このようなU字構造でも、底部導体53が基板51
上に近接位置するため、対地間容量が大きくなるという
問題を解消できず、底部導体を絶縁膜を介して基板上に
形成しても絶縁膜の膜厚による低容量化に限界があっ
た。現在、このような基板ー配線間の低容量化は、高周
波伝送線路やスパイラルインダクタ等に重要な課題とな
っている。
【0005】本発明は、これら従来の問題を解決し、配
線の占有面積当たりの抵抗が小さく、かつ対地間容量の
低容量化及び信号の伝送損失の低減化を実現できる、半
導体集積回路装置用配線およびその配線の形成方法を提
供することを目的とするものである。
【0006】
【課題を解決するための手段】前記目的を達成するた
め、本発明における半導体集積回路装置用配線は、半導
体基板に形成される配線路において、互いに向かいあっ
て基板表面に対し起立形成された一対の側部配線部と、
その一対の側部配線部のそれぞれの上部を接続する上部
配線部とからなる導体で形成したことを特徴とするもの
である。
【0007】また、本発明における半導体集積回路装置
用配線の形成方法は、半導体基板に対して絶縁膜を形成
する工程と、前記絶縁膜にパターニングを行い、所定の
配線路に応じた絶縁膜を凸設する工程と、前記所定の配
線路に応じた絶縁膜の表面及びその表面周辺に導体膜を
形成する工程と、前記絶縁膜表面上の前記導体膜にマス
クを形成し、そのマスクを介して前記所定の配線路に応
じた絶縁膜表面の前記導体膜を残すようにエッチングす
る工程とを有することを特徴とする。
【0008】
【作用】本発明における半導体集積回路装置の配線は、
一対の側部配線部それぞれの上部を上部配線部で接続し
た導体の立体構造であり、かつ角部の位置が多数に分散
された電流集中の起きない構造でもあり、配線幅が上部
配線部の幅で規定されるとともに上部配線部は基板表面
より離間している。
【0009】また、本発明における配線形成方法におい
ては、配線路に応じた絶縁膜をパターニングして基板上
に凸設し、その凸状絶縁膜を含み基板上に導体膜を形成
し、さらにエッチングにより該凸状絶縁膜表面の導体膜
を残すことにより、上記立体構造の配線が形成される。
【0010】
【実施例】以下、本発明を実施例によってより具体的に
説明する。
【0011】図1は本発明実施例の配線3の断面図であ
る。
【0012】配線3,3は、SiまたはGaAsの基板
1に並設された、断面n字形ないし逆U字形の構造を備
えるものである。配線3は基板1表面に起立形成され、
互いに対向し合う側部配線部4,4と、これら側部配線
部4,4の上部を連結する上部配線部5とからなり、そ
れぞれ後述する形成工程により形成される矩形断面の絶
縁膜2の両側面、上面に薄膜形成されたものである。配
線の導体素材としては、Au,Alの金属またはTi/
Pt/Auの複合金属等を用いる。この例では基板1の
表面に配線を形成しているが、酸化シリコン膜や窒化シ
リコン膜等の絶縁膜を介して形成してもよい。
【0013】このような配線3の形状においては上部配
線部5の幅で配線幅を規定できるので、高集積化する上
で側部配線部4の表面積を大きくすることにより配線抵
抗を低減し、また配線断面形状で角部を多数個に分散
し、配線角部での電流集中を回避している。また、上部
配線部5が絶縁膜2を介して基板1の表面より十分離間
しており、基板との対地容量を低減している。
【0014】これら特徴によって、本実施例の配線構造
を高周波デバイスや伝送線路に用いることにより伝送損
失なく効率よく信号を伝達できる。また、スパイラルイ
ンダクタ等の多層配線に用いるときには、一層目の配線
に酸化シリコン膜や窒化シリコン膜等の絶縁膜を積層
し、その絶縁膜上に次の配線を形成すればよい。さら
に、この配線は、上部配線部5で配線長手方向の上部を
閉塞する構造を備え、機械的強度に優れた特徴を有して
いるので、インダクタ等で利用されているエアブリッジ
構造配線にも適する。つまり、エアブリッジ構造配線と
しては、絶縁膜2を貫通もしくは除去して、側部配線部
4の一部を切り欠くことで簡単に形成できる。
【0015】次に、上記配線3の形成工程を図2(a)
〜(d)に基づき説明する。
【0016】基板1の上に絶縁膜6を形成する(図2
(a))。基板1がGaAsのときはプラズマCVD等
により窒化シリコン膜を絶縁膜6として形成する。Si
基板を用いるときは、酸化法等により酸化シリコン膜を
形成すればよい。
【0017】絶縁膜6の上にレジストを塗布し、配線路
パターンに応じたレジスト7を形成する(図2
(a))。このレジスト7をマスクにして、RIE(反
応性イオンエッチング)法等のドライエッチングAによ
り絶縁膜6を除去して配線路に対応する絶縁膜2を残す
(図2(b))。ついで、スパッタリングによりAl等
の金属薄膜を絶縁膜2及び基板1表面に形成する(図2
(c))。
【0018】さらに、図2(d)に示すように、絶縁膜
2の表面に形成された金属膜8を覆うレジスト9をパタ
ーニング形成する。この場合、絶縁膜2の上面のみをマ
スクするようにレジストをパターニングしてもよい。こ
のレジスト9をマスクにしてイオンミリング等のドライ
エッチングを施し、基板1表面の平面部分の金属膜8を
除去し、さらにレジスト9を除去することにより図1に
示した断面n字形乃至逆U字形の配線3を得る。
【0019】上記のプロセスに従えば、側部配線部4,
4と上部配線部5とを一体的に形成できるとともに配線
抵抗の調整を絶縁膜2の形状等で簡易に行え、さらに通
常の半導体装置形成のためのプロセスと同様のプロセス
を利用することで高周波数デバイス等に適した配線を製
造することができる。
【0020】なお、絶縁膜2の断面形状を図2(a)の
工程でテーパエッチング等を行い略台形状に形成すれ
ば、断面全体として台形状の配線を得ることもでき、こ
の場合機械的強度をより確保できる。
【0021】
【発明の効果】この発明によれば、側部配線部の上方に
設けられる上部配線部の幅で配線幅が規定できるので、
上部配線部の幅を小さくして側部配線部側の表面積を大
きくすることにより、配線抵抗を低減でき、かつ配線角
部での電流集中を回避でき、高集積化に適している。ま
た、上部配線部が基板の表面から離間しており、基板と
の対地容量を低減できる。したがって、スパイラルイン
ダクタ等の高周波デバイスや伝送線路に用いても伝送損
失なく効率よく信号を伝達できる。
【0022】また、上部配線部で配線上部を閉塞する構
造であるから、従来の平板構造に比べ機械的強度に優
れ、インダクタ等で利用されているエアブリッジ構造配
線にも適する。
【図面の簡単な説明】
【図1】図1は本発明の実施例を示す配線構造の配線断
面図である。
【図2】図2は本発明の実施例である配線形成方法の工
程を示す要部断面図である。
【図3】図3は本発明にかかる従来の配線構造を示す配
線断面図である。
【図4】図4は本発明にかかる従来の配線構造を示す配
線断面図である。
【図5】図5は本発明にかかる従来の配線構造を示す配
線断面図である。
【符号の説明】
1 基板 2 絶縁膜 3 配線 4 側部配線部 5 上部配線部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板に形成される配線路におい
    て、互いに向かいあって基板表面に対し起立形成された
    一対の側部配線部と、その一対の側部配線部のそれぞれ
    の上部を接続する上部配線部とからなる導体で形成した
    ことを特徴とする半導体集積回路用配線。
  2. 【請求項2】 半導体基板に対して絶縁膜を形成する工
    程と、 前記絶縁膜にパターニングを行い、所定の配線路に応じ
    た絶縁膜を凸設する工程と、 前記所定の配線路に応じた絶縁膜の表面及びその表面周
    辺に導体膜を形成する工程と、 前記絶縁膜表面上の前記導体膜にマスクを形成し、その
    マスクを介して前記所定の配線路に応じた絶縁膜表面の
    前記導体膜を残すようにエッチングする工程とを有する
    ことを特徴とする、半導体集積回路用配線の形成方法。
JP05166412A 1993-06-11 1993-06-11 半導体集積回路用配線およびその配線の形成方法 Expired - Fee Related JP3129577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05166412A JP3129577B2 (ja) 1993-06-11 1993-06-11 半導体集積回路用配線およびその配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05166412A JP3129577B2 (ja) 1993-06-11 1993-06-11 半導体集積回路用配線およびその配線の形成方法

Publications (2)

Publication Number Publication Date
JPH06350030A true JPH06350030A (ja) 1994-12-22
JP3129577B2 JP3129577B2 (ja) 2001-01-31

Family

ID=15830949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05166412A Expired - Fee Related JP3129577B2 (ja) 1993-06-11 1993-06-11 半導体集積回路用配線およびその配線の形成方法

Country Status (1)

Country Link
JP (1) JP3129577B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273670A (ja) * 2006-03-31 2007-10-18 Sony Corp 配線構造体及び配線構造体の形成方法
JP2012054303A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置
US8482126B2 (en) 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273670A (ja) * 2006-03-31 2007-10-18 Sony Corp 配線構造体及び配線構造体の形成方法
JP2012054303A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置
US8482126B2 (en) 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP3129577B2 (ja) 2001-01-31

Similar Documents

Publication Publication Date Title
JP4485145B2 (ja) 集積回路
JPH02278820A (ja) エアブリッジ金属相互接続の製造方法
JPH1022457A (ja) 容量装置及び半導体装置並びにそれらの製造方法
US6417556B1 (en) High K dielectric de-coupling capacitor embedded in backend interconnect
JP2001068906A (ja) 高周波装置
JP3129577B2 (ja) 半導体集積回路用配線およびその配線の形成方法
JP2001223331A (ja) 半導体装置及びその製造方法
JPH05206286A (ja) 半導体集積回路
US5751201A (en) Resonator with metal layers devoid of DC connection and semiconductor device in substrate
JPH10144552A (ja) 薄膜導電パターンの形成方法およびこれを用いた薄膜インダクタ
JP3176730B2 (ja) キャパシタの製法
JPH0774311A (ja) 半導体アナログ集積回路
JPH07106514A (ja) 半導体集積回路装置
JP3312409B2 (ja) 多層配線構造の半導体装置
JPH05226475A (ja) 半導体装置の製造方法
JP3033704B2 (ja) マイクロ波回路
JPH0669072B2 (ja) 半導体装置の製造方法
JP3185834B2 (ja) 高周波線路
JP2869902B2 (ja) 半波長側結合フィルタ
JPH065711A (ja) 半導体装置の製造方法
JPH09283521A (ja) 半導体装置
JPH10112559A (ja) ジョセフソン接合素子
JPH03126246A (ja) 半導体装置
JPH05218208A (ja) 半導体集積回路装置の製造方法
JPH04171823A (ja) マイクロ線路の配線構造及びその製法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees