JPH065711A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065711A JPH065711A JP15660492A JP15660492A JPH065711A JP H065711 A JPH065711 A JP H065711A JP 15660492 A JP15660492 A JP 15660492A JP 15660492 A JP15660492 A JP 15660492A JP H065711 A JPH065711 A JP H065711A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer wiring
- film
- opening
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】開孔部の側壁に絶縁膜をもつスルーホール構造
において、下層配線と開孔部とのマージンによってスル
ーホール部の下層配線の最小寸法が制限されるをのを防
ぐ。 【構成】下層配線３の上に第１の絶縁膜４を設けること
により、開孔部８を形成るときは下層配線３上の第１の
絶縁膜４は除去しないで、第４の絶縁膜９を形成した
後、下層配線３上の第１の絶縁膜４を除去し、スルーホ
ール１０を形成する。これにより、下層配線３と開孔部
とのマージンによってスルーホール部の下層配線３の最
小寸法が制限されず、下層配線３とスルーホール１０と
のマージンによって決まる最小寸法まで、スルーホール
部の下層配線３の幅を小さくすることができる。
において、下層配線と開孔部とのマージンによってスル
ーホール部の下層配線の最小寸法が制限されるをのを防
ぐ。 【構成】下層配線３の上に第１の絶縁膜４を設けること
により、開孔部８を形成るときは下層配線３上の第１の
絶縁膜４は除去しないで、第４の絶縁膜９を形成した
後、下層配線３上の第１の絶縁膜４を除去し、スルーホ
ール１０を形成する。これにより、下層配線３と開孔部
とのマージンによってスルーホール部の下層配線３の最
小寸法が制限されず、下層配線３とスルーホール１０と
のマージンによって決まる最小寸法まで、スルーホール
部の下層配線３の幅を小さくすることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線構造において下層配線と上層配線と
を接続するためのスルーホールの形成方法に関する。
関し、特に多層配線構造において下層配線と上層配線と
を接続するためのスルーホールの形成方法に関する。
【０００２】
【従来の技術】年々、半導体装置は高集積化が進んでい
る。加えて、設計自由度を上げ、信号遅延を防ぐために
多層配線構造が用いられている。また、層間膜の平坦性
を良くするために塗布ガラスが使われている。
る。加えて、設計自由度を上げ、信号遅延を防ぐために
多層配線構造が用いられている。また、層間膜の平坦性
を良くするために塗布ガラスが使われている。
【０００３】従来の半導体装置の製造方法は、例えば特
開昭６３−１８８９５９公報に示すようなものがある。
すなわち、まず、図６に示すように、シリコン基板１の
上に設けられた下地絶縁膜２の上に下層配線３を形成
し、下層配線３を覆うように第２の絶縁膜５を形成し
て、第２の絶縁膜５を覆うようにスピンオンガラス膜６
（以下ＳＯＧ膜と記す）を形成して、ＳＯＧ膜６を覆う
ように第３の絶縁膜７を形成する。
開昭６３−１８８９５９公報に示すようなものがある。
すなわち、まず、図６に示すように、シリコン基板１の
上に設けられた下地絶縁膜２の上に下層配線３を形成
し、下層配線３を覆うように第２の絶縁膜５を形成し
て、第２の絶縁膜５を覆うようにスピンオンガラス膜６
（以下ＳＯＧ膜と記す）を形成して、ＳＯＧ膜６を覆う
ように第３の絶縁膜７を形成する。
【０００４】次に図７に示すように、下層配線３上の第
２の絶縁膜５とＳＯＧ膜６と第３の絶縁膜７とを貫通す
る開孔８を形成する。続いて全面に第４の絶縁膜を成長
後異方性エッチングにより開孔８の側壁に第４の絶縁膜
９を残存させることにより、スルーホール１０を形成
し、最後に、下層配線３と接続し、かつスルーホール１
０を覆うように上層配線１１を形成する。
２の絶縁膜５とＳＯＧ膜６と第３の絶縁膜７とを貫通す
る開孔８を形成する。続いて全面に第４の絶縁膜を成長
後異方性エッチングにより開孔８の側壁に第４の絶縁膜
９を残存させることにより、スルーホール１０を形成
し、最後に、下層配線３と接続し、かつスルーホール１
０を覆うように上層配線１１を形成する。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、スルーホール開孔後上層配線をスパッ
タリング法で形成するときに、開孔部側壁に露出してい
るＳＯＧ膜からの放出ガスにより開孔部側壁に上層配線
が形成されず、下層配線と上層配線との接続不良が生じ
ることを防ぐために、開孔部の側壁に第４の絶縁膜を設
けるので、所望のスルーホール寸法（図７のｎ）を得る
ためには、開孔部の大きさを側壁に形成される第４の絶
縁膜の膜厚の２倍分を加えたものとなる。ここで、スル
ーホール部の下層配線の最小寸法（図７のｍ２）は、下
層配線と開孔部とのマージン（図７Ｑ）により決定され
るため、所望のスルーホール寸法を確保し、高集積化を
行なうことは困難であるという問題点があった。
の製造方法では、スルーホール開孔後上層配線をスパッ
タリング法で形成するときに、開孔部側壁に露出してい
るＳＯＧ膜からの放出ガスにより開孔部側壁に上層配線
が形成されず、下層配線と上層配線との接続不良が生じ
ることを防ぐために、開孔部の側壁に第４の絶縁膜を設
けるので、所望のスルーホール寸法（図７のｎ）を得る
ためには、開孔部の大きさを側壁に形成される第４の絶
縁膜の膜厚の２倍分を加えたものとなる。ここで、スル
ーホール部の下層配線の最小寸法（図７のｍ２）は、下
層配線と開孔部とのマージン（図７Ｑ）により決定され
るため、所望のスルーホール寸法を確保し、高集積化を
行なうことは困難であるという問題点があった。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体上に設けられた所望の絶縁膜の上に、
下層配線を形成する工程と、前記下層配線を覆う第１の
絶縁膜、前記第１の絶縁膜を覆う第２の絶縁膜、前記第
２の絶縁膜を覆うスピンオンガラス膜および前記スピン
オンガラス膜を覆う第３の絶縁膜を順次形成する工程
と、前記下層配線上の前記第２の絶縁膜、前記スピンオ
ンガラス膜および前記第３の絶縁膜を貫通する開孔を形
成する工程と、前記開孔部および前記第３の絶縁膜上に
第４の絶縁膜を形成した後、異方性エッチング法により
前記開孔部の側壁にのみ前記第４の絶縁膜を残し、他の
部分の前記第４の絶縁膜を除去する工程と、前記第３の
絶縁膜と前記第４の絶縁膜とをマスクにして前記下層配
線上の前記第１の絶縁膜を除去する工程と、前記開孔部
の前記下層配線と接続し前記第３の絶縁膜上に延在する
上層配線を形成する工程とを含むというものである。
造方法は、半導体上に設けられた所望の絶縁膜の上に、
下層配線を形成する工程と、前記下層配線を覆う第１の
絶縁膜、前記第１の絶縁膜を覆う第２の絶縁膜、前記第
２の絶縁膜を覆うスピンオンガラス膜および前記スピン
オンガラス膜を覆う第３の絶縁膜を順次形成する工程
と、前記下層配線上の前記第２の絶縁膜、前記スピンオ
ンガラス膜および前記第３の絶縁膜を貫通する開孔を形
成する工程と、前記開孔部および前記第３の絶縁膜上に
第４の絶縁膜を形成した後、異方性エッチング法により
前記開孔部の側壁にのみ前記第４の絶縁膜を残し、他の
部分の前記第４の絶縁膜を除去する工程と、前記第３の
絶縁膜と前記第４の絶縁膜とをマスクにして前記下層配
線上の前記第１の絶縁膜を除去する工程と、前記開孔部
の前記下層配線と接続し前記第３の絶縁膜上に延在する
上層配線を形成する工程とを含むというものである。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】図１〜図５は本発明の一実施例の説明に使
用する工程順断面図である。
用する工程順断面図である。
【０００９】まず、図１に示すようにシリコン基板１上
に形成したフィールド酸化膜およびまたは層間絶縁膜な
どの下地絶縁膜２の上に下層配線３を形成し、下層配線
３を覆うように第１の絶縁膜４を例えば、膜厚５０〜１
００ｎｍの窒化シリコン膜で形成し、第１の絶縁膜４を
覆う様に第２の絶縁膜５を例えば膜厚４００〜５００ｎ
ｍの酸化シリコン膜で形成し、第２の絶縁膜５を覆い、
全体を平坦にする様にＳＯＧ膜６を３００〜４００ｎｍ
の厚さに形成し、ＳＯＧ膜６を覆う様に第３の絶縁膜７
を例えば膜厚４００〜５００ｎｍの酸化シリコン膜で形
成する。
に形成したフィールド酸化膜およびまたは層間絶縁膜な
どの下地絶縁膜２の上に下層配線３を形成し、下層配線
３を覆うように第１の絶縁膜４を例えば、膜厚５０〜１
００ｎｍの窒化シリコン膜で形成し、第１の絶縁膜４を
覆う様に第２の絶縁膜５を例えば膜厚４００〜５００ｎ
ｍの酸化シリコン膜で形成し、第２の絶縁膜５を覆い、
全体を平坦にする様にＳＯＧ膜６を３００〜４００ｎｍ
の厚さに形成し、ＳＯＧ膜６を覆う様に第３の絶縁膜７
を例えば膜厚４００〜５００ｎｍの酸化シリコン膜で形
成する。
【００１０】次に図２に示すように、下層配線３上の第
２の絶縁膜５とＳＯＧ膜６と第３の絶縁膜７とを貫通す
る開孔８を形成する。この時、下層配線３上の第１の絶
縁膜４は除去しないように、バッファードフッ酸を使用
する。
２の絶縁膜５とＳＯＧ膜６と第３の絶縁膜７とを貫通す
る開孔８を形成する。この時、下層配線３上の第１の絶
縁膜４は除去しないように、バッファードフッ酸を使用
する。
【００１１】つづいて図３に示すように、開孔部８及び
第３の絶縁絶縁膜７を覆う様に、例えば膜厚４００〜５
００ｎｍの酸化シリコン膜を全面に堆積し、第１の絶縁
膜４が露出するまで異方性エッチングを行ない開孔部の
側壁に酸化シリコン膜を残すことにより第４の絶縁膜９
で開孔部８側壁の第３の絶縁膜７を覆う。
第３の絶縁絶縁膜７を覆う様に、例えば膜厚４００〜５
００ｎｍの酸化シリコン膜を全面に堆積し、第１の絶縁
膜４が露出するまで異方性エッチングを行ない開孔部の
側壁に酸化シリコン膜を残すことにより第４の絶縁膜９
で開孔部８側壁の第３の絶縁膜７を覆う。
【００１２】さらに図４に示すように第３の絶縁膜７及
び第４の絶縁膜９をマスクとして下層配線３上の第１の
絶縁膜４を異方性エッチングで除去することによりスル
ーホール１０が形成される。
び第４の絶縁膜９をマスクとして下層配線３上の第１の
絶縁膜４を異方性エッチングで除去することによりスル
ーホール１０が形成される。
【００１３】最後に図５に示すように下層配線３と接続
し、かつスルーホール１０を覆うようにスパッタリング
法によるアルミニウム膜で上層配線１１を形成する。開
孔８を形成するときに、第１の絶縁膜４を残すので、従
来のように下層配線３と開孔８とのマージン（Ｑ＞０）
を考慮しなくてもよい。従って、下層配線とスルーホー
ル間に必要なマージンｌ１を考慮して下層配線幅ｍ１を
決めればよい。かりにｌ１をＱと等しくとれば、開孔部
の側壁の第４の絶縁膜の膜厚の２倍分だけスルーホール
部の下層配線の幅ｍ１を小さくできる。
し、かつスルーホール１０を覆うようにスパッタリング
法によるアルミニウム膜で上層配線１１を形成する。開
孔８を形成するときに、第１の絶縁膜４を残すので、従
来のように下層配線３と開孔８とのマージン（Ｑ＞０）
を考慮しなくてもよい。従って、下層配線とスルーホー
ル間に必要なマージンｌ１を考慮して下層配線幅ｍ１を
決めればよい。かりにｌ１をＱと等しくとれば、開孔部
の側壁の第４の絶縁膜の膜厚の２倍分だけスルーホール
部の下層配線の幅ｍ１を小さくできる。
【００１４】
【発明の効果】以上説明したように本発明は、下層配線
上の絶縁膜に開孔を形成する時に下層配線上の第１の絶
縁膜を除去せず、開孔部の側壁にのみ第４の絶縁膜を形
成したのちこれを除去してスルーホールを形成するので
下層配線とスルーホールとの間に必要とされるマージン
でスルーホール部の下層配線の寸法を決めることができ
るので、開孔部の側壁に形成される第４の絶縁膜の膜厚
の２倍の大きさ分、従来例に比べて、スルーホール部の
下層配線の寸法を小さくすることができるので高集積化
に有利となる。
上の絶縁膜に開孔を形成する時に下層配線上の第１の絶
縁膜を除去せず、開孔部の側壁にのみ第４の絶縁膜を形
成したのちこれを除去してスルーホールを形成するので
下層配線とスルーホールとの間に必要とされるマージン
でスルーホール部の下層配線の寸法を決めることができ
るので、開孔部の側壁に形成される第４の絶縁膜の膜厚
の２倍の大きさ分、従来例に比べて、スルーホール部の
下層配線の寸法を小さくすることができるので高集積化
に有利となる。
【図１】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図２】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図３】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図４】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図５】本発明の一実施例の説明に使用する断面図であ
る。
る。
【図６】従来の半導体装置の製造方法の説明に使用する
断面図である。
断面図である。
【図７】従来の半導体装置の製造方法の説明に使用する
断面図である。
断面図である。
１ シリコン基板 ２ 下地絶縁膜 ３ 下層配線 ４ 第１の絶縁膜 ５ 第２の絶縁膜 ６ ＳＯＧ膜 ７ 第３の絶縁膜 ８ 開孔部 ９ 第４の絶縁膜 １０ スルーホール １１ 上層配線
Claims (3)
- 【請求項１】 半導体上に設けられた所定の絶縁膜の上
に、下層配線を形成する工程と、前記下層配線を覆う第
１の絶縁膜、前記第１の絶縁膜を覆う第２の絶縁膜、前
記第２の絶縁膜を覆うスピンオンガラス膜および前記ス
ピンオンガラス膜を覆う第３の絶縁膜を順次形成する工
程と、前記下層配線上の前記第２の絶縁膜、前記スピン
オンガラス膜および前記第３の絶縁膜を貫通する開孔を
形成する工程と、前記開孔部および前記第３の絶縁膜上
に第４の絶縁膜を形成した後、異方性エッチング法によ
り前記開孔部の側壁にのみ前記第４の絶縁膜を残し、他
の部分の前記第４の絶縁膜を除去する工程と、前記第３
の絶縁膜と前記第４の絶縁膜とをマスクにして前記下層
配線上の前記第１の絶縁膜を除去する工程と、前記開孔
部の前記下層配線と接続し前記第３の絶縁膜上に延在す
る上層配線を形成する工程とを含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】 スパッタ法により上層配線を形成する請
求項１記載の半導体装置の製造方法。 - 【請求項３】 第１の絶縁膜は窒化シリコン膜であり、
第２の絶縁膜は酸化シリコン膜である請求項１記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15660492A JPH065711A (ja) | 1992-06-16 | 1992-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15660492A JPH065711A (ja) | 1992-06-16 | 1992-06-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065711A true JPH065711A (ja) | 1994-01-14 |
Family
ID=15631374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15660492A Withdrawn JPH065711A (ja) | 1992-06-16 | 1992-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065711A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0963989A (ja) * | 1995-08-18 | 1997-03-07 | Nec Corp | 半導体装置及びその製造方法 |
| US6624061B2 (en) | 1998-05-28 | 2003-09-23 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film |
-
1992
- 1992-06-16 JP JP15660492A patent/JPH065711A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0963989A (ja) * | 1995-08-18 | 1997-03-07 | Nec Corp | 半導体装置及びその製造方法 |
| US6624061B2 (en) | 1998-05-28 | 2003-09-23 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1117005A (ja) | 半導体装置及びその製造方法 | |
| JPH065711A (ja) | 半導体装置の製造方法 | |
| JP3312409B2 (ja) | 多層配線構造の半導体装置 | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH07326668A (ja) | 半導体装置の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPH08153795A (ja) | コンタクト孔の形成方法 | |
| JPH05347358A (ja) | 半導体装置及びその製造方法 | |
| JPH06140518A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JP3003235B2 (ja) | 半導体装置の製造方法 | |
| JPH0629399A (ja) | 半導体装置の製造方法 | |
| JP3112036B2 (ja) | 半導体装置の製造方法 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPH0680735B2 (ja) | 半導体装置 | |
| JPH03126246A (ja) | 半導体装置 | |
| JP2000036537A (ja) | 半導体装置およびその製造方法 | |
| JP2002261160A (ja) | 半導体装置及びその製造方法 | |
| JPH07135211A (ja) | 半導体装置およびその製造方法 | |
| JPH0846037A (ja) | コンタクトホールの形成方法 | |
| JPH01312854A (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPH05144947A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |