JP3003235B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3003235B2 JP3003235B2 JP3022513A JP2251391A JP3003235B2 JP 3003235 B2 JP3003235 B2 JP 3003235B2 JP 3022513 A JP3022513 A JP 3022513A JP 2251391 A JP2251391 A JP 2251391A JP 3003235 B2 JP3003235 B2 JP 3003235B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxynitride
- semiconductor device
- aluminum wiring
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にパッシベーション膜の形成方法に関する。
関し、特にパッシベーション膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の最上層の配線層（通常はア
ルミニウム膜が用いられている）を腐蝕から防止するた
めパッシベーション膜を被着するのが普通である。
ルミニウム膜が用いられている）を腐蝕から防止するた
めパッシベーション膜を被着するのが普通である。
【０００３】従来技術を図３を参照して説明する。ま
ず、図３（ａ）に示すように、半導体チップの下層部１
を形成した後に、アルミニウム配線２を形成する。次に
アルミニウム配線２の保護膜としてパッシベーション膜
３、たとえばプラズマ気相成長法によるシリコンオキシ
ナイトライド膜をアルミニウム配線２上に被着する。膜
厚はパッシベーション効果を充分確保するため少なくと
も１．０μｍとする。一方、半導体装置の微細化により
アルミニウム配線間隔は１．０μｍ以下になっている。
このようなアルミニウム配線幅を有する半導体装置の場
合、気相成長法によりパッシベーション膜をアルミニウ
ム配線２上に被着すると、カバレッジが悪く空孔４が形
成される。
ず、図３（ａ）に示すように、半導体チップの下層部１
を形成した後に、アルミニウム配線２を形成する。次に
アルミニウム配線２の保護膜としてパッシベーション膜
３、たとえばプラズマ気相成長法によるシリコンオキシ
ナイトライド膜をアルミニウム配線２上に被着する。膜
厚はパッシベーション効果を充分確保するため少なくと
も１．０μｍとする。一方、半導体装置の微細化により
アルミニウム配線間隔は１．０μｍ以下になっている。
このようなアルミニウム配線幅を有する半導体装置の場
合、気相成長法によりパッシベーション膜をアルミニウ
ム配線２上に被着すると、カバレッジが悪く空孔４が形
成される。
【０００４】次にボンディングバッド部となるアルミニ
ム配線上のパッシベーション膜３をリソグラフィー技術
により除去するため、図３（ｂ）に示すようにフォトレ
ジスト膜５を塗布する。フォトレジスト膜５の塗布後の
ベークにより空孔４内の空気は温度上昇により体積膨張
しアルミニウム配線の端部から噴出してフォトレジスト
膜を部分的に吹きとばしてしまうことがある。
ム配線上のパッシベーション膜３をリソグラフィー技術
により除去するため、図３（ｂ）に示すようにフォトレ
ジスト膜５を塗布する。フォトレジスト膜５の塗布後の
ベークにより空孔４内の空気は温度上昇により体積膨張
しアルミニウム配線の端部から噴出してフォトレジスト
膜を部分的に吹きとばしてしまうことがある。
【０００５】
【発明が解決しようとする課題】上述した従来のパッシ
べーション膜形成方法ではアルミニウム配線間において
空孔が発生するのでボンディングパッド部となるパッシ
べーション膜を除去するため、フォトレジストを塗布
し、その後にベ―クを行うとき、べークにより空孔内の
空気が体積膨張し、アルミニウム配線端部よりフォトレ
ジスト膜を吹きとばし噴出する。
べーション膜形成方法ではアルミニウム配線間において
空孔が発生するのでボンディングパッド部となるパッシ
べーション膜を除去するため、フォトレジストを塗布
し、その後にベ―クを行うとき、べークにより空孔内の
空気が体積膨張し、アルミニウム配線端部よりフォトレ
ジスト膜を吹きとばし噴出する。
【０００６】このように本来フォトレジスト膜で被覆さ
れるべき部分にフォトレジスト膜が被覆されない状態に
なる。この部分は、ボンディングパッドとなる部分のパ
ッシベーション膜除去のときに同時に除去されてしま
う。この結果パッシベーション膜があるべき部分にパッ
シベーション膜が存在しなくなり、半導体装置の信頼性
の低下，歩留りの低下をひき起すという問題があった。
れるべき部分にフォトレジスト膜が被覆されない状態に
なる。この部分は、ボンディングパッドとなる部分のパ
ッシベーション膜除去のときに同時に除去されてしま
う。この結果パッシベーション膜があるべき部分にパッ
シベーション膜が存在しなくなり、半導体装置の信頼性
の低下，歩留りの低下をひき起すという問題があった。
【０００７】本発明の目的はパッシベーション膜を空孔
を生じさせることなく形成し、パッシベーション効果を
向上することができる半導体装置の製造方法を提供する
ことにある。
を生じさせることなく形成し、パッシベーション効果を
向上することができる半導体装置の製造方法を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、配線層を有する半導体装置のパッシベーシヨ
ン膜を形成する工程において、第１のシリコンオキシナ
イトライド膜を前記配線層表面に被着する工程と、前記
第１のシリコンオキシナイトライド膜を異方性ドライエ
ッチング法により前記配線層の側面に残るようにエッチ
ングする工程と、第２のシリコンオキシナイトライド膜
を被着する工程とを含んでパッシベーション膜を形成す
るというものである。
造方法は、配線層を有する半導体装置のパッシベーシヨ
ン膜を形成する工程において、第１のシリコンオキシナ
イトライド膜を前記配線層表面に被着する工程と、前記
第１のシリコンオキシナイトライド膜を異方性ドライエ
ッチング法により前記配線層の側面に残るようにエッチ
ングする工程と、第２のシリコンオキシナイトライド膜
を被着する工程とを含んでパッシベーション膜を形成す
るというものである。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１（ａ），（ｂ），（ｃ）は本発明の第
１の実施例を説明すための主な工程順に示した半導体チ
ップの断面図である。
１の実施例を説明すための主な工程順に示した半導体チ
ップの断面図である。
【００１１】まず図１（ａ）に示すように、半導体チッ
プの下層部１１上に、アルミニウム配線１２を形成す
る。アルミニウム配線間隔は１．０μｍ，アルミニウム
配線膜厚は１．０μｍとする。次に、気相成長法、好ま
しくはプラズマ気相成長法により第１のシリコンオキシ
ナイトライド膜１３を３００ｎｍ被着する。
プの下層部１１上に、アルミニウム配線１２を形成す
る。アルミニウム配線間隔は１．０μｍ，アルミニウム
配線膜厚は１．０μｍとする。次に、気相成長法、好ま
しくはプラズマ気相成長法により第１のシリコンオキシ
ナイトライド膜１３を３００ｎｍ被着する。
【００１２】次に、図１（ｂ）に示すように、異方性ド
ライエッチング法によりシリコンオキシナイトライド膜
１３をアルミニウム配線１２の側面にのみ残るようにエ
ッチングを行う。これによりアルミニウム配線１２の側
面に側壁１３ａが形成される。
ライエッチング法によりシリコンオキシナイトライド膜
１３をアルミニウム配線１２の側面にのみ残るようにエ
ッチングを行う。これによりアルミニウム配線１２の側
面に側壁１３ａが形成される。
【００１３】次に、図１（ｃ）に示すように、気相成長
法、好ましくはプラズマ気相成長法により第２のシリコ
ンオキシナイトライド膜１４を１．０μｍ被着する。従
来はアルミニウム配線上に側壁１３ａを形成することな
しに直接シリコンオキシナイトライド膜を厚く被着する
と、カバレッジが悪く配線間隔部に空孔が発生していた
が、本実施例ではアルミニウム配線の側面に幅３００ｎ
ｍの側壁１３ａが形成され、約７５°のテーパーが形成
されたことにより第２のシリコンオキシナイトライド膜
１４を被着しても空孔が発生しない。
法、好ましくはプラズマ気相成長法により第２のシリコ
ンオキシナイトライド膜１４を１．０μｍ被着する。従
来はアルミニウム配線上に側壁１３ａを形成することな
しに直接シリコンオキシナイトライド膜を厚く被着する
と、カバレッジが悪く配線間隔部に空孔が発生していた
が、本実施例ではアルミニウム配線の側面に幅３００ｎ
ｍの側壁１３ａが形成され、約７５°のテーパーが形成
されたことにより第２のシリコンオキシナイトライド膜
１４を被着しても空孔が発生しない。
【００１４】次にリソグラフィー工程によりフオトレジ
ストを塗布後ボンディングパッド（図示しない）上のシ
リコンオキシナイトライド膜１４を除去する。
ストを塗布後ボンディングパッド（図示しない）上のシ
リコンオキシナイトライド膜１４を除去する。
【００１５】次に本発明の第２の実施例を図２（ａ），
（ｂ），（ｃ）を参照して説明する。
（ｂ），（ｃ）を参照して説明する。
【００１６】まず図２（ａ）に示すように、半導体チッ
プの下層部２１にアルミニウム配線２２を形成する。第
２の実施例の場合はアルミニウム配線間隔が第１の実施
例の場合よりきびしく０．８μｍで、アルミニウム配線
膜厚は１．０μｍである。
プの下層部２１にアルミニウム配線２２を形成する。第
２の実施例の場合はアルミニウム配線間隔が第１の実施
例の場合よりきびしく０．８μｍで、アルミニウム配線
膜厚は１．０μｍである。
【００１７】次に気相成長法、好ましくはプラズマ気相
成長法により第１のシリコンオキシナイトライド膜２３
を３００ｎｍ被着し、異方性ドライエッチング法により
第１のシリコンオキシナイトライド膜２３をアルミニウ
ム配線２２の側面にのみ残るようエッチバックして側壁
２３ａを形成する。
成長法により第１のシリコンオキシナイトライド膜２３
を３００ｎｍ被着し、異方性ドライエッチング法により
第１のシリコンオキシナイトライド膜２３をアルミニウ
ム配線２２の側面にのみ残るようエッチバックして側壁
２３ａを形成する。
【００１８】次に図２（ｂ）に示すようにシリケートガ
ラスを塗布し、異方性ドライエッチング法によりアルミ
ニウム配線間隔部にシリケートガラス膜２６が残るよう
エッチングを行う。
ラスを塗布し、異方性ドライエッチング法によりアルミ
ニウム配線間隔部にシリケートガラス膜２６が残るよう
エッチングを行う。
【００１９】第２の実施例の場合はアルミニウム配線間
隔が狭く、アルミニウム配線側面の側壁２３ａのみでは
次に被着する第２のシリコンオキシナイトライド膜に空
孔の発生を完全には防止できない。これを防ぐためにア
ルミニウム配線間隔部にシリケートガラス膜２６を被着
させるのである。
隔が狭く、アルミニウム配線側面の側壁２３ａのみでは
次に被着する第２のシリコンオキシナイトライド膜に空
孔の発生を完全には防止できない。これを防ぐためにア
ルミニウム配線間隔部にシリケートガラス膜２６を被着
させるのである。
【００２０】次に図２（ｃ）に示すように、気相成長
法、好ましくはプラズマ気相成長法により第２のシリコ
ンオキシナイトライド膜２４を１．０μｍ被着する。
法、好ましくはプラズマ気相成長法により第２のシリコ
ンオキシナイトライド膜２４を１．０μｍ被着する。
【００２１】次にリソグラフィー技術により図示しない
ボンディングパッド上の第２のシリコンオキシナイトラ
イド膜２５を除去する。
ボンディングパッド上の第２のシリコンオキシナイトラ
イド膜２５を除去する。
【００２２】以上、第１，第２の絶縁膜はともにシリコ
ンオキシナイトライド膜として説明したが、これらは、
酸化シリコン膜や窒化シリコン膜でよい。第１，第２の
絶縁膜の種類は同じでなくてもよい。
ンオキシナイトライド膜として説明したが、これらは、
酸化シリコン膜や窒化シリコン膜でよい。第１，第２の
絶縁膜の種類は同じでなくてもよい。
【００２３】
【発明の効果】以上説明したように本発明は、アルミニ
ウム配線の側面に絶縁性の側壁を形成した後にパッシベ
ーション膜を形成することにより、アルミニウム配線間
隔部に空孔を発じさせることがないので次のボンディン
グパッド部のバッシベーション膜を除去するリソグラフ
ィー工程でのフォトレジスト膜のパターン異常が生じる
ことがなく、本来あるべき部分のパッシベーション膜が
除去されるということがないので半導体装置の信頼性，
歩留りを向上させることができるという効果を有する。
ウム配線の側面に絶縁性の側壁を形成した後にパッシベ
ーション膜を形成することにより、アルミニウム配線間
隔部に空孔を発じさせることがないので次のボンディン
グパッド部のバッシベーション膜を除去するリソグラフ
ィー工程でのフォトレジスト膜のパターン異常が生じる
ことがなく、本来あるべき部分のパッシベーション膜が
除去されるということがないので半導体装置の信頼性，
歩留りを向上させることができるという効果を有する。
【図１】本発明の第１の実施例を説明するため工程順に
（ａ），（ｂ），（ｃ）に分図して示す断面図である。
（ａ），（ｂ），（ｃ）に分図して示す断面図である。
【図２】本発明の第２の実施例を説明するため工程順に
（ａ），（ｂ），（ｃ）に分図して示す断面図である。
（ａ），（ｂ），（ｃ）に分図して示す断面図である。
【図３】従来例を説明するため工程順に（ａ），（ｂ）
に分図して示す断面図である。
に分図して示す断面図である。
１，１１，２１ 半導体チップの下層部 ２，１２，２２ アルミニウム配線 ３ パッシベーション膜 １３，２３ 第１のシリコンオキシナイトライド膜 １３ａ，２３ａ 側壁 ４ 空孔 ５ フォトレジスト膜 ２６ シリケートガラス膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/318 H01L 21/316
Claims (1)
- 【請求項１】 配線層を有する半導体装置のパッシベー
シヨン膜を形成する工程において、第１のシリコンオキ
シナイトライド膜を前記配線層表面に被着する工程と、
前記第１のシリコンオキシナイトライド膜を異方性ドラ
イエッチング法により前記配線層の側面に残るようにエ
ッチングする工程と、第２のシリコンオキシナイトライ
ド膜を被着する工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022513A JP3003235B2 (ja) | 1991-02-18 | 1991-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022513A JP3003235B2 (ja) | 1991-02-18 | 1991-02-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04262533A JPH04262533A (ja) | 1992-09-17 |
| JP3003235B2 true JP3003235B2 (ja) | 2000-01-24 |
Family
ID=12084847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022513A Expired - Fee Related JP3003235B2 (ja) | 1991-02-18 | 1991-02-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3003235B2 (ja) |
-
1991
- 1991-02-18 JP JP3022513A patent/JP3003235B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04262533A (ja) | 1992-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JP3003235B2 (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH05326385A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP2827690B2 (ja) | 半導体装置の製造方法 | |
| JPH065711A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| KR100279047B1 (ko) | 반도체 장치의 층간 접촉구 형성 방법 | |
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JP2787903B2 (ja) | 半導体装置の製造方法 | |
| JP2636753B2 (ja) | 半導体装置の製造方法 | |
| JP3079608B2 (ja) | 半導体装置の製造方法 | |
| JP3214103B2 (ja) | 半導体装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPH01283848A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991019 |
|
| LAPS | Cancellation because of no payment of annual fees |