JP4485145B2 - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP4485145B2 JP4485145B2 JP2003141664A JP2003141664A JP4485145B2 JP 4485145 B2 JP4485145 B2 JP 4485145B2 JP 2003141664 A JP2003141664 A JP 2003141664A JP 2003141664 A JP2003141664 A JP 2003141664A JP 4485145 B2 JP4485145 B2 JP 4485145B2
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- conductive material
- plate
- inductor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
Description
【産業上の利用分野】
本発明は一般的に集積回路に関し、更に特定すれば、誘導性および容量性素子を有する集積回路に関するものである。
【0002】
【従来の技術】
電気システムは多数の構成物で形成されており、この中にはトランジスタのような能動回路素子およびコンデンサ、インダクタ、および抵抗器のような受動回路素子が含まれている。電気システムの性能を向上させるべく、多くのシステム設計者が、サイズ、重さ、およびこれら構成物を伝搬する電気信号の速度を最適化しようと試みている。システム設計者のサイズおよび重量の要求に促されて、半導体素子製造業者は、能動および受動回路素子の双方を1つの半導体基板に集積することにより、集積回路を形成するようになった。半導体素子製造業者は能動回路素子のサイズを縮小するための優れた技術を開発したが、コンデンサやインダクタのような受動回路素子は未だに半導体ダイ面積の大部分を占めている。
【0003】
【発明が解決しようとする課題】
したがって、誘導および容量素子を含む集積回路、および典型的に必要とされるダイ面積を縮小させる集積回路があれば有利であろう。
【0004】
【課題を解決するための手段】
本発明は、環状の第1及び第2導電材料層から形成された第1及び第2プレートからなるコンデンサと、前記第1及び第2導電材料層の間に配置された誘電体材料層と、前記誘電体材料層上に形成され、かつ前記第2導電材料層によって実質的に包囲されるインダクタと、前記第1導電材料層の一方側から第1導電材料層の中心に向かって延在し、第1導電材料層の中心に位置する端部を終端とする電気相互接続部と、前記誘電体材料層を貫通し、かつ、電気相互接続部の端部を前記インダクタに接続する通路とを備え、前記第2導電材料層は前記誘電体材料層の上に形成され、前記電気相互接続部及び第1導電材料層はフィールド酸化物層を介して半導体基板上に配置され、前記第1プレートは閉環構造を有するとともに前記第2プレートはギャップを備えた開環構造を有し、前記インダクタは前記第2プレートのギャップを貫通して延びる端部を有する集積回路を提供する。
【0006】
【発明の実施の形態】
図1は、従来技術による2端子受動回路網20の回路図であり、インダクタ21とこれに直列な平行板コンデンサ22とから成るものである。ネットワーク20は、インダクタ21の第1端子で形成されている第1端子即ちポート24と、平行板コンデンサ22の第2プレートで形成されている第2端子即ちポート25とを有する。インダクタ21の第2端子は、ノード23において、平行板コンデンサ22の第1プレートに電気的に結合されている。
【0007】
図2は、図1のネットワーク20のような2端子受動回路ネットワークを形成するために製造された本発明の半導体ダイ28の、図4の切断線2−2に沿って描いた高倍率拡大断面図である。図面中同一要素を表わすために同一参照番号を用いていることは理解されよう。半導体ダイ28は、第1受動回路素子領域14と、実質的にこれに包囲された第2受動回路素子領域15とを有する。半導体ダイ28は、例えば、ガリウム砒素、シリコン、ゲルマニウム等のような半導体基板29から成る。好ましくは、半導体基板29は、ガリウム砒素である。当技術において公知の技術を用いて、半導体基板29上にフィールド酸化物の選択層27を形成する。このフィールド酸化物の選択層27は、例えば、約0.2ミクロンおよび約0.4ミクロンの間の範囲の厚さを有する。フィールド酸化物の選択層27の厚さは、本発明を限定するものではないことは、理解されよう。第1導電材料層30(第1導電層とも呼ぶ)をフィールド酸化物層27上に形成し、その後平行板コンデンサ22(図1)の一方のプレートを形成するようにパターニングする。導電材料層30には、アルミニウム、チタニウム、タングステン、金等を用いることができる。例として、導電材料層30を、約1.0ミクロンの厚さを有するアルミニウムとする。導電材料層30は導電材料の単一層として示されかつ扱われているが、導電材料層30は多数層の導電材料で構成されてもよく、この場合、最初の導電材料層が、フィールド酸化物層27と接触するか、または半導体基板29と接触するオーミック接触層として機能する。
【0008】
ここで図3を参照すると、当業者には公知の技術を用いてフィールド酸化物層27上で導電材料層30をパターニングした後の、導電材料層30の平面図が示されている。より具体的には、導電材料層30をパターニングして、矩形状の閉環構造32を形成する。電気相互接続部33が、環構造32の一方側から環構造32の中央に向かって延在し、端部34を終端とする。電気相互接続部33は、端部が中央部に配置された矩形状構造として示されているが、電気相互接続部33の形状および端部34の位置は本発明の限定とはならないことは理解されよう。言い換えれば、電気相互接続部33は、インダクタを平行板コンデンサと電気的に相互接続するのに適するものであれば、どのような形状でもよい。以下に述べるように、 矩形状の閉環構造32は、図1に示すコンデンサ22の第1プレートとして機能する。
【0009】
再び図2を参照して、誘電体材料層36を導電材料層30上に形成する。より具体的には、誘電体材料層36(誘電体層とも呼ぶ)を、第1プレート32、電気相互接続部33、およびフィールド酸化物層27の露出された部分の上に形成する。誘電体材料層36は、平行板コンデンサ22の誘電体材料として機能し、窒化シリコン、二酸化シリコン等で形成することができる。一例として、誘電体材料層36を、約0.1ミクロンおよび約1.0ミクロンの間の範囲の厚さを有する窒化シリコンとする。誘電体材料層36に選択された材料の種類および厚さによって、コンデンサ22の値が少なくとも部分的に決定されることを、当業者であれば認めよう。誘電体層36の厚さの範囲は、単に一例として与えられているだけであり、誘電体層36の厚さを限定するものでないことは理解されよう。
【0010】
誘電体材料層36を貫通する通路(via)37を形成し、電気相互接続部33の端部34を露出させる。通路37は、コンデンサ22の第1プレート32をインダクタ21の第2端子と電気的に接続する手段を構成する。通路37のような通路を形成する方法は、当業者には公知である。
【0011】
第2導電材料層39(第2導電層とも呼ぶ)を誘電体材料層36および導電材料層30の露出された部分の上に形成する。より具体的には、第2導電材料層39は通路37および電気相互接続部33の接触端34を塞ぐことによって、電気相互接続部33を第2導電材料層39と結合させる。即ち、導電材料層30の第1部分を導電材料層39の第2領域の第1部分と電気的に結合させる。一例として、第2導電材料層39は約2.5ミクロンの厚さを有するものとする。好ましくは、第2導電材料層39をパターニングして、導電材料層39の第2領域内に平面螺旋状インダクタ21、導電材料層39の第1領域内にコンデンサ22の第2プレート42、第1端子24、および導電面43を形成する。ここで、第2プレート42は平面螺旋状インダクタ21を包囲する。当業者であれば認めるように、第1端子24が示されているのは、典型的に、誘電体材料層36を通じてこれを見ることができるからである。導電材料層をパターニングする方法は、当業者には公知である。
【0012】
次に図4を参照すると、導電材料層39をパターニングした後の導電材料層39の平面図が示されている。より具体的には、この平面図は、螺旋状インダクタ21、コンデンサ22の第2プレート42、電気相互接続部33、導電面43、および第1端子24を示す。第2導電材料層39が通路37(図2)を塞ぐと共に、電気相互接続部33と接触することによって、インダクタ21をコンデンサ22の第1プレート32と電気的に接続する。当業者であれば認めるであろうが、電気相互接続部33は、螺旋状インダクタ21の一部として電気的に機能する。即ち、電気相互接続部33はインダクタ21の一部である。更に、電気相互接続部33は、典型的に、誘電体材料層36を通じて目視可能であり、そのために描かれている。更に、螺旋状インダクタ21の螺旋は矩形状に巻回する。即ち、螺旋状インダクタ21は、矩形型平面螺旋状インダクタである。ネットワーク20を形成する構造および電気的接続の理解を助けるために、通路37の位置を、通路37の参照番号を付した矢印によって示すことにする。
【0013】
更に、第2プレート42は、好ましくは第1プレート32に対応する形状を有する矩形状環構造となっている。ここで、好ましくは、第2プレートは上側であり、誘電体材料層36の部分だけ、第1プレート32から垂直方向に離間されている。一実施例では、第2プレート42は、ギャップ44を有する開環構造であり、このギャップ44をネットワーク20の第1端子24が貫通する。このように、誘電体材料層36を間に有する第1プレート32および第2プレート42が平行板コンデンサ22(図1)を形成する。第2プレート42はギャップ44を有するものとして示されているが、第2プレート42はギャップ44を有さない閉環構造でもよいことは理解されよう。更に、第2プレート42はネットワーク20(図1)の第2端子25として機能することも理解されよう。当業者であればよく承知しているであろうが、導電材料層39は、第2端子25(図1)が第2プレート42から延在するように、パターニングすることができる。
【0014】
図5は、インダクタ51とコンデンサ52とを並列に有する従来技術によるインダクタ−コンデンサ・ネットワーク50を示す回路図であり、ここでは、並列なインダクタ−コンデンサ・ネットワーク50は第1端子54と第2端子55とを有する。ネットワーク50は、図1のネットワーク20を形成するために用いられ図2−図4に示されたものと、同じ技術を用いて形成される。ネットワーク20およびネットワーク50を形成する方法間の相違は、第2導電材料層39のパターンにある。したがって、ネットワーク50の断面図は、第2導電材料層39のパターンを除いて、図2に示すネットワーク20の断面図と同一である。言い換えれば、図2に示す構造を用いてネットワーク50が実現されるが、この場合、図2のパターニングされた第2導電材料層39が、図6に示すようなパターンを有する導電材料層39で置き換えられている。一例として、第2導電材料層39は、約2.5ミクロンの厚さを有するものとする。
【0015】
次に図6を参照すると、パターニングされた第2導電材料層39の平面図が示されている。ここでは、第2導電材料層39は、当技術では公知の技術を用いてパターニングされている。より具体的には、この平面図は、本発明による螺旋状インダクタ51、第2プレート56、電気相互接続部33、および導電面43を示す。図2に示した構造と同様、第2導電材料層39は通路37を塞ぐことによって、電気相互接続部33に接触すると共に、インダクタ51をコンデンサ52(図5)の第1プレート32(図2および3に示す)と電気的に接続する。ネットワーク50を形成する構造および電気接続の理解を助けるために、通路37の位置を、通路37の参照番号を付した矢印で示す。
【0016】
第2プレート56は、第1プレート32に対応する形状を有する矩形状の閉環構造であり、ここでは第2プレート56が上側となり、誘電体材料層36の部分だけ、第1プレート32から垂直方向に離間されている。螺旋状インダクタ51の第1端子を第2プレート56に電気的に接続するように、第2導電材料層39をパターニングする。言い換えれば、螺旋状インダクタ51の第1端子と第2プレート56の一部は、第2導電材料層39の同一部分で形成されているのである。このように、インダクタ51の第2端子をコンデンサ52の第1プレート32に電気的に結合すると共に、コンデンサ52の第2プレート56を螺旋状インダクタ51の第1端子に電気的に結合することによって、並列インダクタ−コンデンサ・ネットワーク50を形成する。図5に示すように、第2プレート56はネットワーク50の第1端子54として機能し、一方第1プレート32はネットワーク50の第2端子55として機能する。
【0017】
図7は、コンデンサ62と並列なインダクタ61を有する、従来技術のインダクタ−コンデンサ・ネットワーク60の回路図を示すものである。この場合、並列なインダクタ−コンデンサ・ネットワーク60は、第1端子64と第2端子65とを有する。第2端子65は接地電位に結合されている。即ち、第2端子65は接地されている、または接地電位に短絡されている。本発明の半導体ダイの、切断線8−8に沿って描いた高倍率拡大断面図を図8に示す。半導体ダイは、第1受動回路素子領域14とそれに包囲された第2受動回路素子領域15とを有し、フィールド酸化物層27と第1導電材料層30とを有する半導体基板29で構成されている。この場合の半導体基板29およびフィールド酸化物層27は、図2に関して論じたものと同一である。
【0018】
次に図9を参照すると、導電材料層30をフィールド酸化物層27上でパターニングした後の、導電材料層30の平面図が示されている。導電材料層30をパターニングして、矩形の形状またはパターンを有する閉環構造59を形成する。環状構造59は電気相互接続部63を包囲するが、これとは電気的に絶縁されており、第1端部64と第2端部69とを有する。電気相互接続部63は矩形状構造として示されているが、電気相互接続部63の形状は本発明を限定するものではなく、電気相互接続部63は、螺旋状インダクタを平行板コンデンサと電気的に相互接続するのに適した形状であれば、どのような形状を有してもよいことは理解されよう。矩形状閉環構造59は、図7に示すコンデンサ62の第1プレートとして機能する。
【0019】
再び図8を参照する。誘電体材料層36を導電材料層30上に形成する。誘電体材料層36の形成は、図2に関連して既に論じた。誘電体材料層36を貫通する第1通路37を形成し、電気相互接続部63の第1端部64を露出させる。また、誘電体材料層36を貫通して通路67を形成し、電気は接続部63の第2端部69を露出させる。誘電体材料層36を介して通路68を形成し、コンデンサ62の第1プレート59の一部を露出させる。
【0020】
第2導電体材料層39を、誘電体材料層36、電気相互接続部63の端部64,69、およびコンデンサ62の第1プレート59の露出された部分の上に形成する。より具体的には、第2導電材料層39は、通路37,67,68を塞ぐ。通路68は、コンデンサ62の第1プレート59を螺旋状インダクタ61の第2端子と、電気的に接続する手段を形成する。一例として、第2導電材料層39は、約2.5ミクロンの厚さを有するものとする。第2導電材料層39をパターニングして、図7の螺旋状インダクタ61とコンデンサ62の第2プレート66とを形成する。
【0021】
次に図10を参照すると、第2導電材料層39をパターニングした後の導電材料層39の平面図が示されている。より具体的には、この平面図は、螺旋状インダクタ61とコンデンサ62の第2プレート66とを示している。ネットワーク60を形成する構造および電気接続の理解を助けるために、通路37,67,68の位置を、それぞれ通路37,67,68の参照番号を付した矢印で示す。第2導電材料層39は、通路37,67を塞ぐことによって、螺旋状インダクタ61の第2端子を、電気相互接続部63を通じて、コンデンサ62の第2プレート66に結合する。螺旋状インダクタ61の第2端子をコンデンサ62の第2プレート66に結合することにより、図7に示したネットワーク60の第2端子65と等価な回路が形成される。更に、第2プレート66は、第2導電材料層39によって形成された導電面の一部であり、螺旋状インダクタ61とは電気的に絶縁されている。図7のネットワーク60にしたがって、第2プレート即ち導電面を、接地電位に結合する。言い換えれば、ネットワーク60の第2端子65を接地する。
【0022】
加えて、第2導電材料層39は通路68を塞ぎ、これによって螺旋状インダクタ61の第1端子をコンデンサ62の第1プレート59に電気的に接続する。螺旋状インダクタ61の第1端子をコンデンサ62の第1プレート59に接続することによって、図7に示したネットワーク60の第1端子64に等価な回路を形成する。
【0023】
第11図は平行板コンデンサ72に接続されたインダクタ71を備えた、従来技術のインダクタ−コンデンサ・ネットワーク70の回路図を示す。ネットワーク70は、インダクタ71の第1端子で構成された第1端子即ちポート73、平行板コンデンサ72の第1プレートをインダクタ71の第2端子に接続するノードに形成された第2端子即ちポート74、および平行板コンデンサ72の第2プレートで形成された第3端子即ちポート75を有する。第3端子75は、接地電位に結合されている。
【0024】
本発明にしたがって処理された半導体ダイ78の(図13の切断線12−12に沿って描いた)高倍率拡大断面図を図12に示す。半導体ダイ78は、第1受動回路素子領域14と、これに包囲された第2受動回路素子領域15とを有し、例えば、ガリウム砒素、シリコン、ゲルマニウム等のような半導体基板で構成されている。半導体ダイ78は、半導体基板29上のフィールド酸化物層27、第1導電材料層30、誘電体材料層36、および通路37を有する。この場合、半導体基板29、フィールド酸化物層27、導電材料層30、誘電体材料層36、および通路37は、図3および図4を参照して論じたものと同一である。
【0025】
更に図12を参照すると、第2導電材料層39が、誘電体材料層36と電気相互接続部33の端部34との上に形成されている。第2導電材料層39は、例えば、約2.5ミクロンの厚さを有する。第2導電材料層39は通路37を塞ぎ、この場合、通路37はコンデンサ72の第1プレート32をインダクタ71の第2端子と電気的に接続するための手段を形成する。第2導電材料層39をパターニングして、螺旋状インダクタ71、平行板コンデンサ70の第2プレート、およびネットワーク70の第1端子73を形成する。
【0026】
次に図13を参照すると、当業者には公知の技術を用いて導電材料層39をパターニングした後の、導電材料層39の平面図が示されている。この平面図は、螺旋状インダクタ71と平行板コンデンサ72(図11)の第2プレート76とを示している。一実施例では、第2プレート76はギャップ77を有する開環構造であり、このギャップを貫通してネットワーク70の第1端子74が延在している。したがって、第1プレート32および第2プレート76は、それらの間に誘電体材料層36を有し、平行板コンデンサ72(図11)を形成する。更に、第2プレート76は、螺旋状インダクタ71とは電気的に絶縁されている第2導電材料層39の一部によって形成された、導電面の一部である。図11のネットワーク70にしたがって、第2プレート76、したがって導電面を接地電位に結合する。平行板コンデンサ72の第2プレート76はギャップ77を有するものとして示されているが、第2プレート76はギャップ77を有さない閉環構造でもよいことは理解されよう。
【0027】
図14は、導電材料層39の平面図であり、ここでは、導電材料層39は既にパターニングされたものである。この平面図は、円形平面螺旋状インダクタ81と、平行板コンデンサの第1プレート83とを示している。より具体的には、平面螺旋状インダクタ81は、円形の螺旋状インダクタである。第1プレート83は矩形形状を有するものとして示されているが、第1プレート83および第2プレート(図示せず)は、円形または多角形でもよいことは、当業者には理解できよう。
【0028】
図15は導電材料層39の平面図を示し、ここでは、平面螺旋状インダクタ91が八角形となるように、導電材料層39をパターニングする。言い換えれば、螺旋状インダクタ91は八角形螺旋状インダクタである。第2導電材料層39を更にパターニングして、平行板コンデンサ(図示せず)の第1プレート93を形成する。図14の第1プレート83と同様、第1プレート93は円形または八角形のような多角形を有してもよい。
【0029】
以上、全く新しい構造およびインダクタ−コンデンサ・ネットワークを有する集積回路を形成するための方法が説明された。このインダクタ−コンデンサ・ネットワークは、誘電体材料層によって分離された2層の導電材料層で形成された受動回路構造である。第2導電材料層は、第1受動回路素子領域14と、これに包囲された第2受動回路素子領域15とを有し、第2受動回路素子領域15は第1端子と第2端子とを有する。更に、第1受動回路素子領域14は、第2受動回路素子領域15および第1導電材料層と共動して、受動電気ネットワークを形成する。
【0030】
一実施例では、第2受動回路素子領域は平面螺旋状インダクタを備えると共に、第2受動回路素子領域はコンデンサを形成する2つの並列環状構造を備えている。螺旋状インダクタをコンデンサとして機能する2つの平行環構造内に配置することにより、コンデンサを半導体基板(solid plate)で形成しインダクタをこれら半導体基板の横に配置する従来構成よりも、用いる半導体ダイ面積が少なくて済む、インダクタ−コンデンサ・ネットワークを実現する手段が設けられる。本発明のインダクタ−コンデンサ・ネットワークは平面螺旋状インダクタを含むが、インダクタ−コンデンサ・ネットワークは比較的平坦な構造である。言い換えれば、このインダクタ−コンデンサ構造の厚さ(約30ミクロン)は、半導体基板とフィールド酸化物層とを組み合せた厚さ(約626ミクロン)に比較して薄く、したがってインダクタ−コンデンサ構造は本質的に平坦なものである。
【0031】
当業者であれば承知のように、螺旋状インダクタは、第1または第2導電材料層のいずれにも形成することができる。更に、平行板コンデンサのいずれのプレートを接地電位に設定してもよく、また導電層として機能することもできる。コンデンサはエネルギを蓄積可能な第1受動回路素子として機能し、インダクタはエネルギを蓄積可能な第2受動回路素子として機能する。
【図面の簡単な説明】
【図1】従来技術の2端子ネットワークを示す回路図。
【図2】本発明の第1実施例にしたがって処理された半導体ダイの、図4の2−2切断線に沿って描いた拡大断面図。
【図3】中間処理ステップ中における図2の半導体ダイの一部の平面図。
【図4】図2の半導体ダイの一部の平面図。
【図5】従来技術によるインダクタ−コンデンサ・ネットワークを示す回路図。
【図6】本発明の第2実施例による図5のネットワークの形成に用いられる半導体ダイの一実施例の部分平面図。
【図7】別の従来技術によるインダクタ−コンデンサネットワークを示す回路図。
【図8】本発明の第3実施例にしたがって処理された別の半導体ダイの、図10の8−8切断線に沿って描いた拡大断面図。
【図9】中間処理ステップ中における図8の半導体ダイの一部の平面図。
【図10】図8の半導体ダイの一部の平面図。
【図11】更に別の従来技術によるインダクタ−コンデンサ・ネットワークを示す回路図。
【図12】本発明の第4実施例にしたがって処理された更に別の半導体ダイの、図13の切断線12−12に沿って描いた拡大断面図。
【図13】図12の半導体ダイの処理における一ステップを示す平面図。
【図14】本発明の第5実施例による円形に形成された螺旋状インダクタの平面図。
【図15】本発明の第6実施例による八角形に形成された螺旋状インダクタの平面図。
【符号の説明】
14…第1受動回路素子領域
15…第2受動回路素子領域
21,51,61,71…インダクタ(エネルギを蓄積可能な第2受動回路素子)
22,52,62,72…コンデンサ(エネルギを蓄積可能な第1受動回路素子)
30…第1導電材料層
32,59,83,93…第1プレート(第1受動回路素子の第1部分)
33…電気相互接続部(第2受動回路素子の第1部分)
34…端部
36…誘電体材料層
37…通路
39…第2導電材料層
42,56,66,76…第2プレート(第1受動回路素子の第2部分)
Claims (5)
- 環状の第1及び第2導電材料層(30,39)から形成された第1及び第2プレート(32,42)からなるコンデンサ(22)と、
前記第1及び第2導電材料層(30,39)の間に配置された誘電体材料層(36)と、前記第2導電材料層(39)は前記誘電体材料層(36)の上に形成されていることと、
前記誘電体材料層(36)上に形成され、かつ前記第2導電材料層(39)によって実質的に包囲されるインダクタ(21)と、
前記第1導電材料層(30)の一方側から第1導電材料層(30)の中心に向かって延在し、第1導電材料層(30)の中心に位置する端部を終端とする電気相互接続部(33)と、
前記誘電体材料層(36)を貫通し、かつ、電気相互接続部(33)の端部を前記インダクタ(21)に接続する通路(37)と、
前記電気相互接続部(33)及び第1導電材料層(30)はフィールド酸化物層(27)を介して半導体基板(29)上に配置されていることと、
前記第1プレート(32)は閉環構造を有するとともに前記第2プレート(42)はギャップ(44)を備えた開環構造を有し、前記インダクタ(21)は前記第2プレート(42)のギャップ(44)を貫通して延びる端部(24)を有することと
を備えた集積回路。 - 前記インダクタは円形の螺旋状をなしている請求項1に記載の集積回路。
- 前記インダクタは矩形の螺旋状をなしている請求項1に記載の集積回路。
- 前記インダクタは前記通路に電気的に接続された第1端子を備える請求項1に記載の集積回路。
- 前記第2導電材料層は接地されている請求項1に記載の集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/115,833 US5416356A (en) | 1993-09-03 | 1993-09-03 | Integrated circuit having passive circuit elements |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6229007A Division JPH0786523A (ja) | 1993-09-03 | 1994-08-31 | 集積回路および形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004031936A JP2004031936A (ja) | 2004-01-29 |
JP4485145B2 true JP4485145B2 (ja) | 2010-06-16 |
Family
ID=22363667
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6229007A Pending JPH0786523A (ja) | 1993-09-03 | 1994-08-31 | 集積回路および形成方法 |
JP2003141664A Expired - Lifetime JP4485145B2 (ja) | 1993-09-03 | 2003-05-20 | 集積回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6229007A Pending JPH0786523A (ja) | 1993-09-03 | 1994-08-31 | 集積回路および形成方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5416356A (ja) |
JP (2) | JPH0786523A (ja) |
CN (1) | CN1040380C (ja) |
Families Citing this family (93)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0745468A (ja) * | 1993-06-29 | 1995-02-14 | Murata Mfg Co Ltd | セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置 |
US5416356A (en) * | 1993-09-03 | 1995-05-16 | Motorola, Inc. | Integrated circuit having passive circuit elements |
GB2290913B (en) * | 1994-06-30 | 1998-03-11 | Plessey Semiconductors Ltd | Multi-chip module inductor structure |
US5541442A (en) * | 1994-08-31 | 1996-07-30 | International Business Machines Corporation | Integrated compact capacitor-resistor/inductor configuration |
DE4432727C1 (de) * | 1994-09-14 | 1996-03-14 | Siemens Ag | Integrierte Schaltungsstruktur mit einem aktiven Mikrowellenbauelement und mindestens einem passiven Bauelement |
US5578860A (en) * | 1995-05-01 | 1996-11-26 | Motorola, Inc. | Monolithic high frequency integrated circuit structure having a grounded source configuration |
US5849355A (en) * | 1996-09-18 | 1998-12-15 | Alliedsignal Inc. | Electroless copper plating |
US6563192B1 (en) | 1995-12-22 | 2003-05-13 | Micron Technology, Inc. | Semiconductor die with integral decoupling capacitor |
US6285070B1 (en) * | 1995-12-22 | 2001-09-04 | Micron Technology, Inc. | Method of forming semiconductor die with integral decoupling capacitor |
DE69720701T2 (de) * | 1996-12-30 | 2004-01-15 | Koninkl Philips Electronics Nv | Anordnung mit einer integrierten spule |
US5844299A (en) * | 1997-01-31 | 1998-12-01 | National Semiconductor Corporation | Integrated inductor |
SE516249C2 (sv) | 1997-02-19 | 2001-12-10 | Ericsson Telefon Ab L M | Flödeskontroll vid switching |
DE69737411T2 (de) * | 1997-02-28 | 2007-10-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Verbesserter q-Induktor mit mehreren Metallisierungsschichten |
US5936299A (en) * | 1997-03-13 | 1999-08-10 | International Business Machines Corporation | Substrate contact for integrated spiral inductors |
US5872489A (en) * | 1997-04-28 | 1999-02-16 | Rockwell Science Center, Llc | Integrated tunable inductance network and method |
US5969590A (en) * | 1997-08-05 | 1999-10-19 | Applied Micro Circuits Corporation | Integrated circuit transformer with inductor-substrate isolation |
US6160303A (en) * | 1997-08-29 | 2000-12-12 | Texas Instruments Incorporated | Monolithic inductor with guard rings |
US6326314B1 (en) | 1997-09-18 | 2001-12-04 | National Semiconductor Corporation | Integrated inductor with filled etch |
KR100279753B1 (ko) * | 1997-12-03 | 2001-03-02 | 정선종 | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 |
US6075427A (en) * | 1998-01-23 | 2000-06-13 | Lucent Technologies Inc. | MCM with high Q overlapping resonator |
DE69840827D1 (de) * | 1998-06-30 | 2009-06-25 | Asulab Sa | Induktiver Sensor |
US6555913B1 (en) * | 1998-07-17 | 2003-04-29 | Murata Manufacturing Co., Ltd. | Electronic component having a coil conductor with photosensitive conductive paste |
US6310386B1 (en) * | 1998-12-17 | 2001-10-30 | Philips Electronics North America Corp. | High performance chip/package inductor integration |
US7531417B2 (en) * | 1998-12-21 | 2009-05-12 | Megica Corporation | High performance system-on-chip passive device using post passivation process |
US8178435B2 (en) * | 1998-12-21 | 2012-05-15 | Megica Corporation | High performance system-on-chip inductor using post passivation process |
US6495442B1 (en) | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
US7381642B2 (en) * | 2004-09-23 | 2008-06-03 | Megica Corporation | Top layers of metal for integrated circuits |
US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
US6965165B2 (en) * | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
US8421158B2 (en) * | 1998-12-21 | 2013-04-16 | Megica Corporation | Chip structure with a passive device and method for forming the same |
US6869870B2 (en) * | 1998-12-21 | 2005-03-22 | Megic Corporation | High performance system-on-chip discrete components using post passivation process |
JP2001044778A (ja) * | 1999-07-27 | 2001-02-16 | Fuji Electric Co Ltd | 複合電子部品 |
US7105420B1 (en) * | 1999-10-07 | 2006-09-12 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate horizontal air columns underneath metal inductor |
US6404615B1 (en) | 2000-02-16 | 2002-06-11 | Intarsia Corporation | Thin film capacitors |
US6539253B2 (en) | 2000-08-26 | 2003-03-25 | Medtronic, Inc. | Implantable medical device incorporating integrated circuit notch filters |
TW531806B (en) * | 2000-10-04 | 2003-05-11 | Infineon Technologies Ag | Method for fabricating a micorelectronic circuit having at least one monolithically integrated coil and micorelectonic circuit having at least one monolithically integrated coil |
US6486530B1 (en) | 2000-10-16 | 2002-11-26 | Intarsia Corporation | Integration of anodized metal capacitors and high temperature deposition capacitors |
US7372161B2 (en) * | 2000-10-18 | 2008-05-13 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
US7271489B2 (en) | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
US6567703B1 (en) * | 2000-11-08 | 2003-05-20 | Medtronic, Inc. | Implantable medical device incorporating miniaturized circuit module |
US6362012B1 (en) | 2001-03-05 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications |
US6373121B1 (en) * | 2001-03-23 | 2002-04-16 | United Microelectronics Corp. | Silicon chip built-in inductor structure |
US7038294B2 (en) * | 2001-03-29 | 2006-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planar spiral inductor structure with patterned microelectronic structure integral thereto |
JP3939504B2 (ja) * | 2001-04-17 | 2007-07-04 | カシオ計算機株式会社 | 半導体装置並びにその製造方法および実装構造 |
US6759275B1 (en) | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
TW503496B (en) * | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
TW544882B (en) * | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
TW584950B (en) * | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
JP3886413B2 (ja) * | 2002-05-17 | 2007-02-28 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US20030231093A1 (en) * | 2002-06-13 | 2003-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectronic inductor structure with annular magnetic shielding layer |
US7268579B2 (en) * | 2002-08-23 | 2007-09-11 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit having on-chip termination |
US6798039B1 (en) | 2002-10-21 | 2004-09-28 | Integrated Device Technology, Inc. | Integrated circuit inductors having high quality factors |
US7514359B2 (en) * | 2003-01-14 | 2009-04-07 | Alcatel-Lucent Usa Inc. | Adhering layers to metals with dielectric adhesive layers |
US7319277B2 (en) * | 2003-05-08 | 2008-01-15 | Megica Corporation | Chip structure with redistribution traces |
TWI236763B (en) * | 2003-05-27 | 2005-07-21 | Megic Corp | High performance system-on-chip inductor using post passivation process |
EP1538672B1 (en) * | 2003-05-29 | 2007-12-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
US7459790B2 (en) | 2003-10-15 | 2008-12-02 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
TWI300575B (en) * | 2003-11-18 | 2008-09-01 | Via Tech Inc | Coplanar transformer |
US7394161B2 (en) * | 2003-12-08 | 2008-07-01 | Megica Corporation | Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto |
US7151430B2 (en) * | 2004-03-03 | 2006-12-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method of and inductor layout for reduced VCO coupling |
KR100593659B1 (ko) * | 2004-07-21 | 2006-06-28 | 삼성전자주식회사 | 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법 |
KR100611072B1 (ko) * | 2004-08-11 | 2006-08-10 | 삼성전자주식회사 | 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법 |
US7423346B2 (en) * | 2004-09-09 | 2008-09-09 | Megica Corporation | Post passivation interconnection process and structures |
US7355282B2 (en) * | 2004-09-09 | 2008-04-08 | Megica Corporation | Post passivation interconnection process and structures |
US8008775B2 (en) | 2004-09-09 | 2011-08-30 | Megica Corporation | Post passivation interconnection structures |
US7521805B2 (en) * | 2004-10-12 | 2009-04-21 | Megica Corp. | Post passivation interconnection schemes on top of the IC chips |
JP4762531B2 (ja) * | 2004-11-30 | 2011-08-31 | 太陽誘電株式会社 | 電子部品及びその製造方法 |
US8384189B2 (en) | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
US7470927B2 (en) * | 2005-05-18 | 2008-12-30 | Megica Corporation | Semiconductor chip with coil element over passivation layer |
CN1901163B (zh) | 2005-07-22 | 2011-04-13 | 米辑电子股份有限公司 | 连续电镀制作线路组件的方法及线路组件结构 |
CN1905361B (zh) * | 2005-07-27 | 2012-06-13 | 精工爱普生株式会社 | 半导体装置及振荡器 |
US7473999B2 (en) * | 2005-09-23 | 2009-01-06 | Megica Corporation | Semiconductor chip and process for forming the same |
JP4907292B2 (ja) * | 2005-10-14 | 2012-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置及び前記半導体装置を用いた通信システム |
WO2007043602A1 (en) * | 2005-10-14 | 2007-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and communication system using the semiconductor device |
US20080122029A1 (en) * | 2006-11-03 | 2008-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Inductor utilizing pad metal layer |
US8749021B2 (en) * | 2006-12-26 | 2014-06-10 | Megit Acquisition Corp. | Voltage regulator integrated with semiconductor chip |
FR2911992A1 (fr) * | 2007-01-30 | 2008-08-01 | St Microelectronics Sa | Inductance multiniveaux |
CN100511640C (zh) * | 2007-03-21 | 2009-07-08 | 威盛电子股份有限公司 | 具有多重导线结构的螺旋电感元件 |
CN101556860B (zh) * | 2008-04-10 | 2011-10-12 | 财团法人工业技术研究院 | 含有电感与电容并联的电路元件 |
JP5252486B2 (ja) * | 2008-05-14 | 2013-07-31 | 学校法人慶應義塾 | インダクタ素子、集積回路装置、及び、三次元実装回路装置 |
US7935549B2 (en) | 2008-12-09 | 2011-05-03 | Renesas Electronics Corporation | Seminconductor device |
JP5424382B2 (ja) * | 2008-12-25 | 2014-02-26 | 株式会社指月電機製作所 | 誘導加熱用lcモジュール |
JP5335931B2 (ja) | 2008-12-26 | 2013-11-06 | メギカ・コーポレイション | 電力管理集積回路を有するチップ・パッケージおよび関連技術 |
JP5395458B2 (ja) | 2009-02-25 | 2014-01-22 | 学校法人慶應義塾 | インダクタ素子及び集積回路装置 |
US8624353B2 (en) * | 2010-12-22 | 2014-01-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer |
US9018624B2 (en) * | 2012-09-13 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic appliance |
CN103196958A (zh) * | 2013-04-08 | 2013-07-10 | 东南大学 | 一种基于有机基板的无源无线电容式湿度传感器封装结构 |
JP6601502B2 (ja) | 2015-10-16 | 2019-11-06 | 株式会社村田製作所 | Lc複合電子部品、およびlc複合電子部品の実装構造 |
US10110166B1 (en) * | 2017-06-07 | 2018-10-23 | Psemi Corporation | LNA with variable gain and switched degeneration inductor |
TWI670820B (zh) * | 2018-06-12 | 2019-09-01 | 世界先進積體電路股份有限公司 | 半導體結構 |
US10714410B1 (en) * | 2019-01-15 | 2020-07-14 | Vanguard International Semiconductor Corporation | Semiconductor structure |
JP7283434B2 (ja) * | 2020-04-20 | 2023-05-30 | 株式会社村田製作所 | 集積受動部品 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
LU38614A1 (ja) * | 1959-05-06 | |||
JPS4921984B1 (ja) * | 1969-05-28 | 1974-06-05 | ||
JPS5338274A (en) * | 1976-09-21 | 1978-04-08 | Oki Electric Ind Co Ltd | Lc compound circuit |
FR2563050B1 (fr) * | 1984-04-13 | 1987-01-16 | Thomson Csf | Combineur compact de dispositifs semiconducteurs, fonctionnant en hyperfrequences |
US4745104A (en) * | 1985-04-15 | 1988-05-17 | The Regents Of The University Of California | Pseudopterosin and synthetic derivatives thereof |
US4801883A (en) * | 1986-06-02 | 1989-01-31 | The Regents Of The University Of California | Integrated-circuit one-way isolation coupler incorporating one or several carrier-domain magnetometers |
JPS63140560A (ja) * | 1986-12-02 | 1988-06-13 | Mitsubishi Electric Corp | 半導体モノリシツクバイアス給電回路 |
US4969032A (en) * | 1988-07-18 | 1990-11-06 | Motorola Inc. | Monolithic microwave integrated circuit having vertically stacked components |
US5223735A (en) * | 1988-09-30 | 1993-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same |
JPH0389548A (ja) * | 1989-08-31 | 1991-04-15 | Fujitsu Ltd | 半導体集積回路 |
US5116776A (en) * | 1989-11-30 | 1992-05-26 | Sgs-Thomson Microelectronics, Inc. | Method of making a stacked copacitor for dram cell |
CA2072277A1 (en) * | 1991-07-03 | 1993-01-04 | Nobuo Shiga | Inductance element |
US5283462A (en) * | 1991-11-04 | 1994-02-01 | Motorola, Inc. | Integrated distributed inductive-capacitive network |
US5177381A (en) * | 1991-12-06 | 1993-01-05 | Motorola, Inc. | Distributed logarithmic amplifier and method |
JP3257813B2 (ja) * | 1992-01-30 | 2002-02-18 | テルモ株式会社 | 光電変換器 |
US5416356A (en) * | 1993-09-03 | 1995-05-16 | Motorola, Inc. | Integrated circuit having passive circuit elements |
-
1993
- 1993-09-03 US US08/115,833 patent/US5416356A/en not_active Expired - Lifetime
-
1994
- 1994-08-31 JP JP6229007A patent/JPH0786523A/ja active Pending
- 1994-09-01 CN CN94115626A patent/CN1040380C/zh not_active Expired - Lifetime
- 1994-09-29 US US08/287,336 patent/US5481131A/en not_active Expired - Lifetime
-
2003
- 2003-05-20 JP JP2003141664A patent/JP4485145B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5416356A (en) | 1995-05-16 |
JP2004031936A (ja) | 2004-01-29 |
CN1040380C (zh) | 1998-10-21 |
CN1109202A (zh) | 1995-09-27 |
US5481131A (en) | 1996-01-02 |
JPH0786523A (ja) | 1995-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4485145B2 (ja) | 集積回路 | |
EP0643402B1 (en) | Inductive structures for semiconductor integrated circuits | |
US5478773A (en) | Method of making an electronic device having an integrated inductor | |
TWI395240B (zh) | 積體半導體電感器及其形成方法與積體半導體濾波器 | |
EP1760731B1 (en) | Integrated electronic device | |
US5576680A (en) | Structure and fabrication process of inductors on semiconductor chip | |
JP2971280B2 (ja) | キャパシタとその製造方法 | |
TWI278983B (en) | A device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling | |
US7705420B2 (en) | Method for producing a conductor path on a substrate, and a component having a conductor path fabricated in accordance with such a method | |
SE534510C2 (sv) | Funktionell inkapsling | |
JP2000511350A (ja) | 集積回路のための導電体 | |
KR100420948B1 (ko) | 병렬 분기 구조의 나선형 인덕터 | |
US20070217122A1 (en) | Capacitor | |
US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
KR100395182B1 (ko) | 수동소자를갖는박막구조체를구비하는전자부품 | |
US5739560A (en) | High frequency masterslice monolithic integrated circuit | |
JPH0661058A (ja) | 半導体集積回路装置 | |
TW200915536A (en) | Inductor for semiconductor device and method of fabricating the same | |
CN101026155A (zh) | 薄膜器件 | |
JPS63184358A (ja) | 半導体集積回路 | |
JPH10125859A (ja) | 螺旋型インダクタ | |
JPH03138962A (ja) | 半導体集積回路 | |
WO2004042816A2 (en) | Monolithic bridge capacitor | |
JPH0661422A (ja) | 半導体集積回路装置 | |
JPH06350030A (ja) | 半導体集積回路用配線およびその配線の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070329 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100324 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |