SE516249C2 - Flödeskontroll vid switching - Google Patents

Description

Iuß 10 15 20 'H30 516.249 2 ATM-förbindelser där trafiken skickas med en starkt “skuraktig” karaktär kräver stora buffertar vilket är både dyrt och svårt att implementera.

Känd teknik visar två huvudsakliga switch-strukturer. Den ena med buffertar på utgående förbindelser. Denna struktur har bäst prestanda men är dyrbar och svår att implementera eftersom stora buffertar krävs. Anledningen är att varje buffert måste ha samma kapacitet som hela switchen då det i situationer “worst case" kan hända att alla ingångar skickar mot samma utgång samtidigt.

Eftersom ATM-switchar arbetar med en datahastighet per länk av upptill 622 megabits per sekund och en total kapacitet av 10 Gbps och mer är det extremt svårt att konstruera utbuffertar med tillräcklig bandbredd och minneskapacitet som krävs för vissa av de tjänster som ska kunna stödjas i en ATM-väljare.

I den andra strukturen placerar man buffertar vid ingàngarna till switchen. Bufferterna realiseras av vanliga FIFO-minnen och är vanligtvis placerade i s.k switchportar. Denna lösning med en buffert för varje ingång innebär att varje buffert endast behöver klara av samma cellhastighet som motsvarar trafiken på samma ingång. Problemet med denna modell är att flödeskontroll behövs då celler skulle gå förlorade om flera ingångar skickade samtidigt mot samma utgång. Ett annan nackdel med samma switchstruktur' är' det kända head-of-the-line (HOL) problemet.

Det uppkommer då vissa FIFO under en viss tid hindras av kontrollogiken att skicka cellen på tur till en viss utgång eftersom andra ingångar samtidigt vill skicka dit. I den stoppade FIFO:n hindras därför också alla bakomliggande celler att skickas, även de som ska till en annan utgång som kanske då inte alls är belastad av trafik. HOL-problemet resulterar alltså i ett dåligt utnyttjande av switchen. ou- n 10 15 20 25 516 249 3 . - » . .- G ' . ~ | - .n Inom detta teknikomràde är en avgörande faktor för kostnader och “time to market” om buffertarna kan realiseras med kommersiella minneskapslar eller mäste ingå i stora specialkonstruerade kretsar.

För att komma tillrätta med vissa av problemen användes i bland ATM-switchar med switchportar både in mot, och ut från, switchkärnan med respektive in- och utbuffertar vilket visas i exempelvis US, A, 5,493,566 där man har använt en form av STOP- GO lösning där fyllnadsgraden i ut-bufferterna övervakas och när en viss s.k “STOP-nivå” nås i bufferten så kommer en STOP-signal att skickas till vissa inportar med order om att sluta skicka till just den utgång där bufferten håller på att bli fylld. När utbufferten når en lägre s.k “GO-nivå” kommer det att skickas en GO-signal till de berörda inportarna att börja skicka celler igen. Denna lösning kräver att varje inport har en inbuffert som är uppdelad i ett FIFO-minne för varje utgång. Storleken på ut- bufferterna är här bl.a beroende på hur många celler en utbuffert maximalt kan mottaga efter en STOP-signal har sänts i en “worst case” situation.

Ovannämnda patent visar alltså ett system för flödeskontroll ATM-switch som genom en har både in- och utbuffertar.

Fyllnadsgraden hos utbuffertarna mäts och rapporteras till en s.k “access device” för inbuffertarna. Denna innefattar både in- buffertar och en strypmekanism för att kunna stoppa cellflödet och därmed hålla kvar cellerna i inbuffertarna när fyllnadsgraden i utbuffertarna överstiger en viss förutbestämd nivå. Ett statusmeddelande beträffande utbuffertens fyllnadsgrad med ett jämförs accessmeddelande som indikerar vilka ut- buffertar som är adresserade av celler i inbuffertarna, och bara .en u. 10 15 20 'i 25 ffl 30 . ø c | av o 516 249 4 . ø ø | u - v 0 ,, I ' I ' ' - . o u .o de celler som är adresserade till de överfulla utbuffertarna stoppas av strypmekanismen.

En annan känd metod för att kontrollera cellflödet är att använda ett s.k “Credit based scheme” där de olika ingångarna ställer en förfrågan om att sända ett visst antal celler under ett fast förutbestämt tidsintervall. Även här är varje inbuffert uppdelad i ett antal FIFO-minnen, ett för varje utgång. En kontrollprocedur bland alla FIFO som har ställt en förfrågan visar hur mycket trafik som är destinerad till varje utgång.

Utgângarna får sedan, baserat på resultatet av kontrollproceduren bland FIFO-minnena, bestämma hur många celler varje FIFO får sända.

När ingångarna ställer sin förfrågan om att få sända ett visst antal celler under ett visst tidsintervall så begär de bara att sända så mycket som de kan sända utan att det inte föreligger någon risk för köbildning vid utgångarna. I dessa fall behövs alltså inte några utbuffertar. Känd teknik visar också hur man vid “Credit based scheme” använder sig av utbuffertar som lagrar celler då man har långa förutbestämda tidsintervall mellan förfrågningarna. Enligt vad som är känt finns det då två olika inriktningar. Ett sätt där' man låter' cellerna skickas direkt genom switchkärnan så fort de fått tillstånd. Detta kräver stora och kostsamma utbuffertar eftersom antalet celler som sänds under det långa tidsintervallet kan variera kraftigt, speciellt vid användande av ATM-celler som ofta har en starkt skuraktig trafikfördelning.

Ett annat sätt är att åstadkomma s.k “shaping" vilket betyder att man försöker över tidsintervallet sprida ut skickandet av n .en ~| u -u 10 15 20 25 30 516 249 5:13 n. o ø n o nu 5 cellerna. Om exempelvis tidsintervallet mellan förfrågningar är satt till 100 celltider och inporten har 10 celler i sin buffert, kan man skicka ut en cell var tionde cellintervall. På så sätt kan storleken på utbuffertarna reduceras. Nackdelen med denna teknik är dock att man då väntar med att skicka celler som kanske mycket väl skulle kunnat ha skickats tidigare under tidsintervallet 'med hänsyn taget till den totala trafikintensiteten. Följden blir en dålig' utnyttjandegrad av switchen. Dessutom kommer man att vid skurvis trafik få förfrågningar på färre celler än vad switchkärnan klarar av vid låg trafik, samt nekade förfrågningar vid hög trafik vilket också bidrager till en dålig utnyttjandegrad av switchen.

REDOGÖRELSE FÖR UPPFINNINGEN Det får anses vara ett problem att i ett s.k “Credit based scheme” kunna hålla en hög utnyttjandegrad av switchen. Det får även anses vara ett problem att upprätthålla en hög säkerhet mot “cell loss” utan stora och kostsamma utbuffertar. Ett annat problem är också att utan “shaping" kunna ha små utbuffertar.

Uppfinningen söker medelst ett förfarande och en anordning att minimera utbuffertarna i en switch, använda korta tidsintervaller mellan förfrágningarna och ändå upprätthålla en mycket god utnyttjandegrad genom att använda en form av “överallokering” samt att ta hänsyn utbuffertarnas fyllnadsnivå (“credits”) vid bestämmandet hur många celler som kan sändas från varje inport under det nästkommande tidsintervallet. Denna process kan i fortsättningen kallas för “kreditgivning”.

En inport talar här om för varje utbuffert hur många celler den har i sin buffert som är adresserade till just den utbufferten. lO 15 20 '125 30 . s 1 e 249 6 Detta. möjliggörs alltså genonn att varje inports inbuffert är uppdelade i ett antal FIFO-minnen, ett för varje utport.

Inportarna kommer konsekvent att begära att få sända mer celler totalt än vad den kommer att kunna sända under nästa specifika tidsintervall, s.k överallokering, för att på så sätt öka utnyttjandegraden av switchen. En begäran att sända för mànga celler (överallokering) innebär här att inportarna begär att få sända så många celler, som vid en switcharkitektur utan utbuffertar, hade medfört en köbildning vid utgàngarna och därmed förlorade celler om ingen utbuffert fanns.

Det kommer att bestämmas hur många celler varje ingång kan sända under nästa tidsintervall, men som tillägg till vad ingángarna har begärt att få sända baseras beslutet enligt uppfinningen även på hur många celler som redan finns i varje utbuffert. En tom eller nästan tom utbuffert kommer att resultera i en generös tilldelning och en nästan full utbuffert kommer att resultera i att nästan inga inportar får skicka celler. För att undvika “cell loss” krävs en noggrann övervakning av utbuffertarna med indelning i ett antal fyllnadsgradsnivàer, 3 - 5 olika nivåer vilket borde räcka eftersom det endast förekommer korta tidsintervall och därmed ett litet antal celler att ta hand om.

Enligt uppfinningsidén ska mycket korta tidsintervall mellan förfrágningarna användas, exempelvis 3-10 celltider, för att inte spridningen av trafiken inom tidsintervallet ska bli så stort. Detta innebär också att man undviker att använda “shaping” som bidrar till en lägre utnyttjandegrad av switchen. va. .o företrädesvis mellan» 10 15 20 25 516 i 249 ' 7 Detta tillsammans med ovanstående åtgärder medför att betydligt mindre utbuffertar kan användas. Uppfinningen medger alltså en hög utnyttjandegrad switchen tack vare användandet aV aV utbuffertar. Den medger också en minimering av utbuffertarnas storlek tack vare de korta tidsintervallerna mellan varje förfrågan från ingångarna samt att hänsyn tas till övervakningen av utbuffertarnas fyllnadsgrad.

FIGURBESKRIVNING Utföringsexempel av skall uppfinningen beskrivas nedan i anslutning till bifogade ritningar på vilka: - figur 1 visar ett enkelt blockschema där celler/paket buffras före switching, enligt känd teknik, - figur 2 visar ett enkelt blockschema där celler/paket buffras efter switching, enligt känd teknik, - figur 3 visar ett blockschema med cellvägarna enligt en föredragen utföringsform av uppfinningen innefattande buffertar både före och efter switchkärnan, och - figur 4 visar ett blockschema med signalvägarna enligt en föredragen utföringsform av uppfinningen innefattande buffertar både före och efter switchkärnan.

FÖREDRAGEN UTFöRINGsFoRM Figur 1 visar känd teknik med buffertarna på ingången enligt ett vanligt sätt att bygga switchar och figur 2 visar en annan typ med buffertar på utgången. En tredje typ av switch har enligt känd teknik buffertar på både in- och utgångarna och det är mo» vn 10 15 20 516 249 ¿::= =;tf;=.:j[:j;§ï- ' 8 denna typ som 'uppfinningen är applicerbar' på. Figur 3 visar uppfinningen enligt en föredragen utföringsform. Figuren koncentrerar sig på att visa vägarna för cellerna genom switchen 1 och visar för enkelhets skull endast tre inportar 2-4. Vidare visas av samma skäl endast tre utportar 5-7. Det måste dock förstås att switchar av idag har ett mycket större antal in- “ respektive utgångar.

Som figuren 3 visar innefattar switchen en switchkärna 8 som i sig innefattar ett antal kopplingspunkter (exempelvis 9 och 10) i matrisfonn så att alla ingångar kan nå alla utgångar. Vid varje utgång sitter en utbuffert 11-13 som samlar ihop cellerna och. skickar dem vidare till respektive utport 5-7. I denna föredragna utföringsform sitter alltså utbuffertarna 11-13 inuti switchkärnan 8. Ett annat alternativ är att placera dem i utportarna 5-7.

I varje inport 2-4 finns en buffert 31-33 som var för sig i sin tur är indelade i ett antal FIFO-minnen 41-43 i vilka cellerna 51 sorteras in beroende på vilken utport 5-7 de ska till. Varje inbuffert är alltså uppdelad i lika många FIFO-minnen som det finns antal utportar. Detta för att man med någon form av intelligens i switchen ska kunna behandla inportarnas förfrågningar om att få sända celler samt avgöra vilka utportar som kan ta emot celler och i så fall hur många och från vilka FIFO-minnen. Vi kan här illustrera intelligensen i switchen med en kontrollenhet 20 vilken visas i figur 4.

Inportarna 2-4 meddelar kontrollenheten 20 hur många celler den har i sina inbuffertar 31-33 och genom att de är sorterade i FIFO-minnen kan alltså meddelas exakt hur många celler 51 som är avsedda för de olika utportarna 5-7. Inportarna kommer totalt alltid att begära att få sända mer celler än vad respektive 10 15 20 25 :wa 30 516 i 249 ' 9 utgång klarar av att processa utan att placera någon cell i sin utbuffert 11-13, s.k överallokering, naturligtvis förutsatt att inportarna 2-4 har så många celler i sina inbuffertar 31-33.

Inportarnas förfrågan om att sända celler sker med korta tidsintervall, företrädesvis var tredje, fjärde eller femte cellintervall och kontrollenheten avläser förfrågningarna frán- inportarna och samtidigt sker en övervakning av utbuffertarnas 11-13 fyllnadsgrad. Utbuffertarna är uppdelade i så många fyllnadsnivàer 14 som behövs för att en noggrann avläsning av dess fyllnadsgrad är möjlig. Kontrollenheten 20 tar hänsyn till utbuffertarnas ll-13 fyllnadsgrad och tillåter många celler att sändas under nästkommande tidsintervall om bufferten är tom eller nästan tom samtidigt som den kan tillåta väldigt få eller inga celler' att passera switchkärnan 8 cml bufferten är full eller nästan full.

Att intelligensen i switchen här illustreras med en kontrollenhet 20 belägen inne i switchkärnan 8 ska inte ses som en begränsning till denna hárdvarukonstruktion utan endast som ett enkelt sätt att visa en föredragen utföringsform. Tänkbart är också andra lösningar, exemplevis skulle kontrollenheten mycket väl kunna sitta utanför switchkärnan 8, eller också kan man tänka sig en lösning utan en separat kontrollenhet där utportarna skulle kunna läsa av utbuffertens fyllnadsgrad och med dessa fakta tillsammans med information skickat från inportarna med förfrågningar om att sända ett visst antal celler kunna enkelt räkna ut hur många celler som kan tillåtas skickas under nästa tidsintervall.

Figur 4 illusterar sålunda enligt föredragen utföringsform de signalvägarna som behövs för att realisera uppfinningen. Vi tänker oss att kontrollenheten 20 sitter inuti switchkärnan 8 10 15 ø n ø u oo 249 O u 1 o u. o a . | . - »n n c o na i 51.6 och via förbindelsen 22 mottager information från de olika inportarna 2-4 hur många celler de begär att få sända från sina FIFO-minnen mot respektive utport. Informationen sammanställs i kontrollenheten och belastningen mot varje utport beräknas. Via förbindelsen 21 får kontrollenheten veta fyllnadsgraden hos varje utbuffert 11-13 och kan då lätt beräkna hur många celler som kan få sändas mot respektive utbuffert och genom någon tänkbar form av prioritetsuppdelning även vilka inportar som får sända sina celler om flera tävlar om det. Informationen om sändningstillstànd sänds sedan via förbindelsen 22 till berörda inportar cellerna skickas switchkärnan 8 mot varpå genom respektive utbuffertar 11-13.

Det kan även tänkas att beslutet om hur många celler som får sändas under nästkommande tidsintervall även grundar sig på hur som faktiskt givits pågående tidsintervall. många celler sändningstillstànd under I figur 3 och 4 ser vi utbuffertarna 11-13 implementerade inuti switchkärnan 8. Det är även tänkbart att implementera dem i utportarna 5-7. :nu oo

Claims (11)

516 249 1:: H PATENTKRÄV

1. l. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem innefattande minst en switch (1), där flödeskontrollen sker genom att: - ansluta inportar (2-4) vid ingångarna till en switchkärna (8), - ansluta utportar (5-7) vid utgångarna till switchkärnan (8), - placera minst en inbuffert (31-33) i anslutning till varje inport och att indela nämnda inbuffert i ett flertal FIFO- minnen (41-43), ett för varje utport (5-7), - låta inportarna ställa en förfrågan om att under ett visst tidsintervall få skicka celler från sina FIFO-minnen genom switchkärnan (8), k ä n n e t e c k n a t av att: - nämnda förfrågningar återkommer med mycket korta tidsintervaller, - förfràgningarna överallokerar utgångarna från switchkärnan, - utbuffertar (ll-13) placeras i anslutning till utportarna (5-7). - det antal celler som inportarna (2-4) i sina förfrågningar ansöker om att få sända från sina FIFO-minnen (41-43) baseras både på hur många celler som finns i dessa samt på hur många celler som finns i utbufferten som adresseras av respektive FIFO-minne.

2. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkrav 1, k ä n n e - t e c k n a t av att förfràgningarna kommer med 3-5 cellintervalls mellanrum. 5 1 6 ~ 2 49 Éïï* šÉÉš - IlÉï ll

3. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkrav l, 1< ä n r1 e - t e c k n a t av att antalet celler som inportarna (2-4) i sina förfrågningar ansöker om att få sända från sina FIFO- minnen (41-43) under nästkommande tidsintervall även baseras på hur många celler som faktiskt fick sändningstillstånd under pågående tidsintervall.

4. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem innefattande minst en switch (1), där flödeskontrollen sker genom att: - ansluta inportar (2-4) vid ingångarna till en switchkärna (8), - ansluta utportar (5-7) vid utgångarna till switchkärnan (3), - placera minst en inbuffert (31-33) i anslutning till varje inport och att indela nämnda inbuffert i ett flertal FIFO- minnen (41-43), ett för varje utport (5-7), - låta inportarna ställa en förfrågan om att få skicka celler från sina FIFO-minnen (41-43) genom switchkärnan, k ä n n e - t e c k n a t av utbuffertar (ll-13) är placerade i anslutning till utportarna (5-7) och att beslutet om hur många celler som får skickas från varje FIFO-minne (41-43) baseras både på hur många celler som finns i dessa samt på hur många celler som finns i den utbuffert som adresseras av respektive FIFO-minne.

5. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkrav 4, k ä n n e t e c k n a t av att utbuffertarna (ll-13) och inportarna (2-4) övervakas av en kontrollenhet (20) som bestämmer hur många celler som ska skickas från varje FIFO-minne. 516 249 zg-:fg /3

6. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkrav 5, k ä n n e t e c k n a t av att utbuffertarnas (ll-13) fyllnadsgrad läses av i ett antal fyllnadsnivåer, företrädesvis 3-5.

7. Förfarande vid switching av datapaket/celler i ett data- /telekommunikationssystem enligt något av patentkraven 1-6, (1) k ä n n e t e c k n a t av att som switch används en ATM- switch.

8. Anordning för switching av datapaket/celler i ett data- /telekommunikationssystem innefattande minst en switch (1) vilken minst innefattar: - en switchkärna (8), - en inport (2-4) vid varje ingång till switchkärnan (8), anordnad att ställa en förfrågan om att under ett visst tidsintervall få skicka celler genom switchkärnan (8) - en utport (5-7) vid varje utgång från switchkärnan (8), (31-33) varje inbuffert är indelad i ett flertal FIFO-minnen (41-43), - en inbuffert i anslutning till varje inport, där ett för varje utport (5-7), k ä n n e t e c k n a d av: - att ett nwcket kort tidsintervall används mellan nämnda förfrågningar, - att inportarna (2-4) är anordnade att överallokera utgångarna från switchkärnan (8) med sina förfrågningar, - att utbuffertar (ll-13) är placerade i anslutning till utgångarna, - att en kontrollenhet (20) är anordnad att övervaka inportarnas (2-4) förfrågningar och utbuffertarnas (ll-13) fyllnadsgrad samt att beräkna hur många celler som ska få .s1e 2 49 “ " H tillåtelse att skickas från varje FIFO-minne (41-43) mot varje utport (5-7) under kommande tidsintervall.

9. Anordning för switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkravet 8, k ä n n e - t e c k n a d av att ett tidsintervall mellan förfrågningarna pà 3-5 cellintervall.

10. Anordning för switching av datapaket/celler i ett data- /telekommunikationssystem enligt patentkravet 9, k ä n n e - t e c k n a d av att utbuffertarna (ll-13) är indelade i ett antal fyllnadsnivåer (14), företrädesvis 3-5.

11. Anordning för switching av datapaket/celler i ett data- /telekommunikationssystem enligt något av patentkraven 8-10, (1) k ä n n e t e c k n a d av att switchen är en ATM-switch.