JPH0669072B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0669072B2 JPH0669072B2 JP60204711A JP20471185A JPH0669072B2 JP H0669072 B2 JPH0669072 B2 JP H0669072B2 JP 60204711 A JP60204711 A JP 60204711A JP 20471185 A JP20471185 A JP 20471185A JP H0669072 B2 JPH0669072 B2 JP H0669072B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- wiring layer
- recess
- lower electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は高速・高周波動作の可能な半導体装置、特に多
層配線を有する半導体装置の製造方法に関する。
層配線を有する半導体装置の製造方法に関する。
従来の技術 半導体装置の動作速度の向上に伴い、半導体装置を構成
する半導体素子間を結ぶ電極配線による伝搬速度の遅延
が問題となってきている。特に半導体素子のパターンの
微細化に伴って、半導体素子のゲート容量と多層電極配
線相互の層間容量とが同程度になりつつあり、層間容量
に基因する伝搬速度の遅延の問題が顕著になっている。
する半導体素子間を結ぶ電極配線による伝搬速度の遅延
が問題となってきている。特に半導体素子のパターンの
微細化に伴って、半導体素子のゲート容量と多層電極配
線相互の層間容量とが同程度になりつつあり、層間容量
に基因する伝搬速度の遅延の問題が顕著になっている。
層間容量を減少する方法としては、多層電極配線間の層
間絶縁膜として誘導率の小さい絶縁膜たとえばポリイミ
ド樹脂を用いる方法、層間絶縁膜を厚くする方法などが
検討されている。最近では層間容量をさらに減少するた
めに、層間絶縁膜として誘電率ε＝１の空気を用いたエ
アーブリッジ法が検討されている。
間絶縁膜として誘導率の小さい絶縁膜たとえばポリイミ
ド樹脂を用いる方法、層間絶縁膜を厚くする方法などが
検討されている。最近では層間容量をさらに減少するた
めに、層間絶縁膜として誘電率ε＝１の空気を用いたエ
アーブリッジ法が検討されている。
第４図に従来のエアーブリッジ法を示す。11はGaAs半導
体基板、12は１層目の電極配線、13はSi3N4膜、14aおよ
び14bは１層目の電極配線12と２層目の電極配線15との
接続用のコンタクト電極である。１層目の電極配線12と
２層目の電極配線15との間の層間絶縁膜としては空気が
用いられており、またそれらの間隔16はコンタクト電極
14aおよび14bの厚さによって規定されている。従来のエ
アーブリッジ法では層間絶縁膜として空気を用いている
ので層間容量が小さく、したがって半導体装置の高速動
作が可能となる。
体基板、12は１層目の電極配線、13はSi3N4膜、14aおよ
び14bは１層目の電極配線12と２層目の電極配線15との
接続用のコンタクト電極である。１層目の電極配線12と
２層目の電極配線15との間の層間絶縁膜としては空気が
用いられており、またそれらの間隔16はコンタクト電極
14aおよび14bの厚さによって規定されている。従来のエ
アーブリッジ法では層間絶縁膜として空気を用いている
ので層間容量が小さく、したがって半導体装置の高速動
作が可能となる。
第５図に従来のエアーブリッジを形成するための半導体
装置の製造方法を示す。FET（図示せず）の形成されたG
aAs半導体基板11上にSi3N4膜13をスペーサとしたリフト
オフ法により１層目の電極配線12を形成する（第５図
（ａ））。次に１層目の電極配線12上の所定の場所に、
１層目の電極配線と２層目の電極配線との接続用のコン
タクト電極14aおよび14bを形成する（第５図（ｂ））。
１層目の電極配線と２層目の電極配線の交差部17に可溶
性の樹脂18を選択的に形成する（第５図（ｃ））。次い
で２層目の電極配線15を形成し（第５図（ｄ））、最終
的に前記樹脂18を溶剤中で除去して、１層目と２層目の
電極配線間の間隔16をエアーギャップとするエアーブリ
ッジが形成される（第５図（ｅ））。
装置の製造方法を示す。FET（図示せず）の形成されたG
aAs半導体基板11上にSi3N4膜13をスペーサとしたリフト
オフ法により１層目の電極配線12を形成する（第５図
（ａ））。次に１層目の電極配線12上の所定の場所に、
１層目の電極配線と２層目の電極配線との接続用のコン
タクト電極14aおよび14bを形成する（第５図（ｂ））。
１層目の電極配線と２層目の電極配線の交差部17に可溶
性の樹脂18を選択的に形成する（第５図（ｃ））。次い
で２層目の電極配線15を形成し（第５図（ｄ））、最終
的に前記樹脂18を溶剤中で除去して、１層目と２層目の
電極配線間の間隔16をエアーギャップとするエアーブリ
ッジが形成される（第５図（ｅ））。
発明が解決しようとする問題点 第４図および第５図に示した従来のエアーブリッジ法に
おいては、２層目の電極配線15が層間部でGaAs半導体基
板11から離れて空中に浮いて形成されているため以下に
示すような問題点が生じる。まず第１の問題点は１層目
の電極配線と２層目の電極配線の短絡が発生し易いこと
である。機械的振動あるいは熱的な影響などにより２層
目の電極配線がたれ下がってきて、１層目の電極配線と
接触し電気的に短絡する。
おいては、２層目の電極配線15が層間部でGaAs半導体基
板11から離れて空中に浮いて形成されているため以下に
示すような問題点が生じる。まず第１の問題点は１層目
の電極配線と２層目の電極配線の短絡が発生し易いこと
である。機械的振動あるいは熱的な影響などにより２層
目の電極配線がたれ下がってきて、１層目の電極配線と
接触し電気的に短絡する。
２番目の問題点はチップ面積が大きくなることである。
前述したように機械的振動あるいは熱的な影響などによ
り１層目の電極配線と２層目の電極配線との短絡が生じ
る。この短絡は２層目の電極配線のブリッジ部分が長い
程顕著に生じる。短絡の発生を軽減するため第４図およ
び第５図に示しているようにブリッジ部分の所定の長さ
ごとにポストとなるコンタクト電極14bを形成すること
が考えられている。このようにするとブリッジ部分の長
さを所定の長さ（通常は20〜30μｍ程度）以下にしつ
つ、全体のブリッジの長さを任意に長くすることがで
き、しかも短絡の発生を軽減することができる。しかし
20〜30μｍおきにポストを設けなければならずチップ面
積が約50％増加する。
前述したように機械的振動あるいは熱的な影響などによ
り１層目の電極配線と２層目の電極配線との短絡が生じ
る。この短絡は２層目の電極配線のブリッジ部分が長い
程顕著に生じる。短絡の発生を軽減するため第４図およ
び第５図に示しているようにブリッジ部分の所定の長さ
ごとにポストとなるコンタクト電極14bを形成すること
が考えられている。このようにするとブリッジ部分の長
さを所定の長さ（通常は20〜30μｍ程度）以下にしつ
つ、全体のブリッジの長さを任意に長くすることがで
き、しかも短絡の発生を軽減することができる。しかし
20〜30μｍおきにポストを設けなければならずチップ面
積が約50％増加する。
３番目の問題点は半導体基板の裏面のラッピング後およ
びチップ分割後の歩留まりが極めて悪いことである。ダ
イヤモンドスクライバーを用いて半導体基板をチップ状
に分割しクラッキングする際、半導体基板の表面に圧力
が加わりそれにより２層目の電極配線が１層目の電極配
線に短絡しチップ歩留まりは数％であった。また半導体
基板の裏面のラッピングの際にも同様に短絡が発生しチ
ップ歩留まりは数％であった。したがって良品のチップ
を含む半導体基板を前述のような後工程処理を行なった
後はチップ歩留まりはほぼ０％であり、良品のチップを
得るのは非常に困難であった。
びチップ分割後の歩留まりが極めて悪いことである。ダ
イヤモンドスクライバーを用いて半導体基板をチップ状
に分割しクラッキングする際、半導体基板の表面に圧力
が加わりそれにより２層目の電極配線が１層目の電極配
線に短絡しチップ歩留まりは数％であった。また半導体
基板の裏面のラッピングの際にも同様に短絡が発生しチ
ップ歩留まりは数％であった。したがって良品のチップ
を含む半導体基板を前述のような後工程処理を行なった
後はチップ歩留まりはほぼ０％であり、良品のチップを
得るのは非常に困難であった。
問題点を解決するための手段 本発明の半導体装置の製造方法は前記従来の問題点に鑑
みてなされたものであり、第１の目的は表面が平坦化さ
れたエアーブリッジの製造方法を提供することにある。
みてなされたものであり、第１の目的は表面が平坦化さ
れたエアーブリッジの製造方法を提供することにある。
本発明の第２の目的はエアーブリッジの工程数を減少す
ることにある。
ることにある。
本発明の第３の目的は再現性の向上にある。
本発明の第４の目的は製造歩留まりの向上するエアーブ
リッジの製造方法を提供することにある。
リッジの製造方法を提供することにある。
本発明の第５の目的は信頼性の向上にある。
そこでこのような目的を達成する本発明の半導体装置の
製造方法は、半導体基板の主面の下層電極配線層と上層
電極配線層との交差部を含んだ領域に、対向した一対の
メサ形状面と対向した一対の逆メサ形状面とを有する凹
部を形成する工程と、前記基板の主面から前記メサ形状
面と前記凹部の底面を通る下層電極配線層を形成する工
程と、前記下層電極配線層の形成された前記凹部内に可
溶性膜を形成し前記基板の主面を略平坦にする工程と、
前記基板の主面から前記凹部内の可溶性膜の表面を通る
上層電極配線層を形成する工程と、前記凹部内の可溶性
膜を除去する工程とを備えたことを特徴とするものであ
る。
製造方法は、半導体基板の主面の下層電極配線層と上層
電極配線層との交差部を含んだ領域に、対向した一対の
メサ形状面と対向した一対の逆メサ形状面とを有する凹
部を形成する工程と、前記基板の主面から前記メサ形状
面と前記凹部の底面を通る下層電極配線層を形成する工
程と、前記下層電極配線層の形成された前記凹部内に可
溶性膜を形成し前記基板の主面を略平坦にする工程と、
前記基板の主面から前記凹部内の可溶性膜の表面を通る
上層電極配線層を形成する工程と、前記凹部内の可溶性
膜を除去する工程とを備えたことを特徴とするものであ
る。
作 用 本発明の半導体装置の製造方法においては多層電極配線
層の交差部に一対のメサ形状と一対の逆メサ形状を有す
る凹部を形成し、そのメサ形状を通って凹部の底面にわ
たって下層電極配線層を形成し、下層電極配線層に交差
するように半導体基板の表面に凹部の表面を横切って上
層電極配線層を形成する。下層電極配線層は凹部の底面
に、上層電極配線層は凹部の表面に形成されるため、半
導体基板の表面は平坦になっている。本発明の半導体装
置の製造方法によると、表面が平坦化されたエアーブリ
ッジを得ることができる。
層の交差部に一対のメサ形状と一対の逆メサ形状を有す
る凹部を形成し、そのメサ形状を通って凹部の底面にわ
たって下層電極配線層を形成し、下層電極配線層に交差
するように半導体基板の表面に凹部の表面を横切って上
層電極配線層を形成する。下層電極配線層は凹部の底面
に、上層電極配線層は凹部の表面に形成されるため、半
導体基板の表面は平坦になっている。本発明の半導体装
置の製造方法によると、表面が平坦化されたエアーブリ
ッジを得ることができる。
また本発明の半導体装置の製造方法によると、下層電極
配線層と上層電極配線層の交差部に形成される凹部の表
面を上層電極配線層が横切る凹部の幅は、その断面形状
が逆メサ形状となっているため狭い。それ故従来例で述
べたようなポストとなるコンタクト電極は不要となるの
で、チップ面積の減少化と共にエアーブリッジ製造工程
の工程数を減少することが可能となる。
配線層と上層電極配線層の交差部に形成される凹部の表
面を上層電極配線層が横切る凹部の幅は、その断面形状
が逆メサ形状となっているため狭い。それ故従来例で述
べたようなポストとなるコンタクト電極は不要となるの
で、チップ面積の減少化と共にエアーブリッジ製造工程
の工程数を減少することが可能となる。
また凹部の形成にはエッチャントのエッチング速度の結
晶方位依存性を用いるので再現性が極めて良い。また制
御性にも優れている。
晶方位依存性を用いるので再現性が極めて良い。また制
御性にも優れている。
さらに下層電極配線層は凹部のメサ形状を通って形成さ
れるため上層電極配線層の断線が生じないこと、半導体
基板の表面が平坦化されるため半導体基板の裏面のラッ
ピング工程およびスクライブ工程あるいはエアーブリッ
ジ形成後の製造工程などにおいて、半導体基板の表面か
らの圧力などによって上層電極配線層が凹部内にたれ下
がって、凹部底面に形成されている下層電極配線層と接
触し短絡を起こすことなどがなく、半導体装置の製造歩
留まりが向上する。
れるため上層電極配線層の断線が生じないこと、半導体
基板の表面が平坦化されるため半導体基板の裏面のラッ
ピング工程およびスクライブ工程あるいはエアーブリッ
ジ形成後の製造工程などにおいて、半導体基板の表面か
らの圧力などによって上層電極配線層が凹部内にたれ下
がって、凹部底面に形成されている下層電極配線層と接
触し短絡を起こすことなどがなく、半導体装置の製造歩
留まりが向上する。
また以上述べたことなどにより、および層間絶縁物とし
て空気，窒素，アルゴンなどの気体を用いるあるいは真
空にすることにより、信頼性の高い半導体装置を得るこ
とができる。さらに上層電極配線層が横切る凹部の幅は
狭いため、上層電極配線層が機械的振動，熱的影響，経
時変化あるいはエレクトロマイグレーションなどによっ
て凹部内にたれ下がり、下層電極配線層と電気的に短絡
することなどがなく、半導体装置の信頼性を向上させる
ことができる。
て空気，窒素，アルゴンなどの気体を用いるあるいは真
空にすることにより、信頼性の高い半導体装置を得るこ
とができる。さらに上層電極配線層が横切る凹部の幅は
狭いため、上層電極配線層が機械的振動，熱的影響，経
時変化あるいはエレクトロマイグレーションなどによっ
て凹部内にたれ下がり、下層電極配線層と電気的に短絡
することなどがなく、半導体装置の信頼性を向上させる
ことができる。
実施例 以下実施例を用いて本発明を詳細に説明する。第１図は
本発明の一実施例方法により製作された半導体装置の平
面図（ａ）および断面図（ｂ），（ｃ）である。第１図
（ａ）で21はGaAs半導体基板、22は多層電極配線層の交
差部に設けられた深さ１μｍの凹部、23は凹部の〔０
〕方向の辺、24は〔０１〕方向の辺を表わしてい
る。25は〔０〕方向に形成されている電源配線，接
地配線として用いた３μｍ幅の下層電極配線層、26は
〔０１〕方向に形成されている信号配線として用いた
３μｍ幅の上層電極配線層である。凹部22で下層電極配
線層25と上層電極配線層26とは交差している。第１図
（ｂ）は（ａ）のＡ−Ａ′方向の断面図を示しており凹
部22の側面には（111）面のメサ形状28が形成されてい
る。下層電極配線層25はGaAs半導体基板21の表面27から
メサ形状28を通って、さらに凹部の底面29,メサ形状28
を通って配線されている。一方上層電極配線層26は凹部
22の上に間隔をあけて形成されている。
本発明の一実施例方法により製作された半導体装置の平
面図（ａ）および断面図（ｂ），（ｃ）である。第１図
（ａ）で21はGaAs半導体基板、22は多層電極配線層の交
差部に設けられた深さ１μｍの凹部、23は凹部の〔０
〕方向の辺、24は〔０１〕方向の辺を表わしてい
る。25は〔０〕方向に形成されている電源配線，接
地配線として用いた３μｍ幅の下層電極配線層、26は
〔０１〕方向に形成されている信号配線として用いた
３μｍ幅の上層電極配線層である。凹部22で下層電極配
線層25と上層電極配線層26とは交差している。第１図
（ｂ）は（ａ）のＡ−Ａ′方向の断面図を示しており凹
部22の側面には（111）面のメサ形状28が形成されてい
る。下層電極配線層25はGaAs半導体基板21の表面27から
メサ形状28を通って、さらに凹部の底面29,メサ形状28
を通って配線されている。一方上層電極配線層26は凹部
22の上に間隔をあけて形成されている。
第１図（ｃ）は（ａ）のＢ−Ｂ′方向の断面図であり、
凹部22の側面は逆メサ形状30となっている。凹部Ｂ−
Ｂ′〔０１〕方向のパターン幅は本実施例では５μｍ
としているが、３μｍと下層電極配線層25のパターン幅
と同一寸法にしても良い。
凹部22の側面は逆メサ形状30となっている。凹部Ｂ−
Ｂ′〔０１〕方向のパターン幅は本実施例では５μｍ
としているが、３μｍと下層電極配線層25のパターン幅
と同一寸法にしても良い。
第２図および第３図は本発明の第１の実施例方法を示す
製造工程図である。第２図は第１図の半導体装置のＡ−
Ａ′方向の断面図を、第３図はＢ−Ｂ′方向の断面図を
示している。まずFETの形成された（100）面のGaAs半導
体基板21の主面にSi3N4膜31を形成し、次いで下層電極
配線層と上層電極配線層との交差部32に開口を有するレ
ジストパターン33を形成する（第２図（ａ）および第３
図（ａ））。交差部32の開口は、一対の辺23を〔０
〕方向（下層電極配線層の形成される方向）に、あと
一対の辺24を〔０１〕方向（上層電極配線層の形成さ
れる方向）に有する長方形よりなっている。次にレジス
トパターン33をマスクとして交差部32のNi3N4膜31を除
去し、レジストパターン33を除去する（第２図（ｂ）お
よび第３図（ｂ））。Si3N4膜31をマスクとして、交差
部32のGaAs半導体基板21を硫酸系エッチャントで異方性
エッチングし深さ１μｍの凹部22を形成する（第２図
（ｃ）および第３図（ｃ））。凹部22の形状はメサ形状
28および逆メサ形状30からなる（111）面の側面と、（1
00）面の底面29からなる台形となる。次にSi3N4膜31を
除去した後、下層電極配線層25をメサ形状28から底面29
にわたって〔０〕方向に形成する（第２図（ｄ）お
よび第３図（ｄ））。下層電極配線層25は基板21の主面
から底面にわたって、メサ形状28を通って〔０〕方
向に形成されているので断線なく形成することが可能で
ある。次に凹部22の表面平坦化を行なう。まず基板21の
主面に可溶性樹脂34たとえばポリイミド樹脂を全面に２
〜５μｍ程度塗布し、キュアを行なう（第２図（ｅ）お
よび第３図（ｅ））。次いで平行平板型ドライエッチン
グ装置を用いて前記樹脂34を基板21の主面よりエッチン
グし、凹部22にのみ埋め込まれたように前記樹脂34を残
し基板21の表面を平坦化する（第２図（ｆ）および第３
図（ｆ））。次に交差部の凹部22を〔０１〕方向に横
切って、下層電極配線層25と凹部22の表面で交差する上
層電極配線層26を形成する（第２図（ｇ）および第３図
（ｇ））。本実施例では上層電極配線層26を２本形成し
たが限定されるものではない。最後に有機溶剤たとえば
ヒドラジンヒドラードで前記樹脂34を溶解し、第２図
（ｈ）および第３図（ｈ）に示すようにエアーブリッジ
を形成する。
製造工程図である。第２図は第１図の半導体装置のＡ−
Ａ′方向の断面図を、第３図はＢ−Ｂ′方向の断面図を
示している。まずFETの形成された（100）面のGaAs半導
体基板21の主面にSi3N4膜31を形成し、次いで下層電極
配線層と上層電極配線層との交差部32に開口を有するレ
ジストパターン33を形成する（第２図（ａ）および第３
図（ａ））。交差部32の開口は、一対の辺23を〔０
〕方向（下層電極配線層の形成される方向）に、あと
一対の辺24を〔０１〕方向（上層電極配線層の形成さ
れる方向）に有する長方形よりなっている。次にレジス
トパターン33をマスクとして交差部32のNi3N4膜31を除
去し、レジストパターン33を除去する（第２図（ｂ）お
よび第３図（ｂ））。Si3N4膜31をマスクとして、交差
部32のGaAs半導体基板21を硫酸系エッチャントで異方性
エッチングし深さ１μｍの凹部22を形成する（第２図
（ｃ）および第３図（ｃ））。凹部22の形状はメサ形状
28および逆メサ形状30からなる（111）面の側面と、（1
00）面の底面29からなる台形となる。次にSi3N4膜31を
除去した後、下層電極配線層25をメサ形状28から底面29
にわたって〔０〕方向に形成する（第２図（ｄ）お
よび第３図（ｄ））。下層電極配線層25は基板21の主面
から底面にわたって、メサ形状28を通って〔０〕方
向に形成されているので断線なく形成することが可能で
ある。次に凹部22の表面平坦化を行なう。まず基板21の
主面に可溶性樹脂34たとえばポリイミド樹脂を全面に２
〜５μｍ程度塗布し、キュアを行なう（第２図（ｅ）お
よび第３図（ｅ））。次いで平行平板型ドライエッチン
グ装置を用いて前記樹脂34を基板21の主面よりエッチン
グし、凹部22にのみ埋め込まれたように前記樹脂34を残
し基板21の表面を平坦化する（第２図（ｆ）および第３
図（ｆ））。次に交差部の凹部22を〔０１〕方向に横
切って、下層電極配線層25と凹部22の表面で交差する上
層電極配線層26を形成する（第２図（ｇ）および第３図
（ｇ））。本実施例では上層電極配線層26を２本形成し
たが限定されるものではない。最後に有機溶剤たとえば
ヒドラジンヒドラードで前記樹脂34を溶解し、第２図
（ｈ）および第３図（ｈ）に示すようにエアーブリッジ
を形成する。
以上の実施例から明らかなように、本発明の半導体装置
の製造方法においてはエアーブリッジを半導体基板内に
埋め込んで形成するため基板表面は平坦となる。それ故
半導体基板の裏面のラッピング工程およびスクライブ工
程あるいはエアーブリッジ形成後の製造工程などにおい
て、半導体基板の表面からの圧力などによって上層電極
配線層が凹部内にたれ下がって、凹部底面に形成されて
いる下層電極配線層と接触し短絡を起こすことなどがな
く、半導体装置の製造歩留まりが向上する。また下層電
極配線層が凹部のメサ形状を通って形成されるため、下
層電極配線層の断線が生じることがなく製造歩留まりが
さらに向上する。
の製造方法においてはエアーブリッジを半導体基板内に
埋め込んで形成するため基板表面は平坦となる。それ故
半導体基板の裏面のラッピング工程およびスクライブ工
程あるいはエアーブリッジ形成後の製造工程などにおい
て、半導体基板の表面からの圧力などによって上層電極
配線層が凹部内にたれ下がって、凹部底面に形成されて
いる下層電極配線層と接触し短絡を起こすことなどがな
く、半導体装置の製造歩留まりが向上する。また下層電
極配線層が凹部のメサ形状を通って形成されるため、下
層電極配線層の断線が生じることがなく製造歩留まりが
さらに向上する。
また本発明の半導体装置の製造方法では、従来例で述べ
たようなエアーブリッジ部分のポストとなるべくコンタ
クト電極が不要であるので、チップ面積の減少と共にエ
アーブリッジ製造工程の工程数を減少することもでき
る。
たようなエアーブリッジ部分のポストとなるべくコンタ
クト電極が不要であるので、チップ面積の減少と共にエ
アーブリッジ製造工程の工程数を減少することもでき
る。
また、下層電極配線層は上層電極配線との交差部分では
基板表面よりも下側に位置しているが、その他の部分で
は基板表面上にあるため、容易にその後の表面配線層と
の電気的接合を行うことができるので、チップ面積の減
少と共にエアーブリッジ製造工程や表面配線層との接合
工程や、下層電極配線層と表面配線層との接合工程のた
めの領域を省略することができる。
基板表面よりも下側に位置しているが、その他の部分で
は基板表面上にあるため、容易にその後の表面配線層と
の電気的接合を行うことができるので、チップ面積の減
少と共にエアーブリッジ製造工程や表面配線層との接合
工程や、下層電極配線層と表面配線層との接合工程のた
めの領域を省略することができる。
さらに凹部の形成には異方性エッチャントを用いること
ができ、メサ形状，逆メサ形状が再現性良く、また制御
性良く得られる。
ができ、メサ形状，逆メサ形状が再現性良く、また制御
性良く得られる。
また以上述べたことなどにより、および層間絶縁物とし
て空気，窒素，アルゴンなどの気体を用いるあるいは真
空にすることにより、信頼性の高い半導体装置を得るこ
とができる。さらに上層電極配線層が横切る凹部の幅は
狭いため、上層電極配線層が機械的振動，熱的影響，経
時変化あるいはエレクトロマイグレーションなどによっ
て凹部内にたれ下がり、下層電極配線層と電気的に短絡
することなどがなく、半導体装置の信頼性を向上させる
ことができる。
て空気，窒素，アルゴンなどの気体を用いるあるいは真
空にすることにより、信頼性の高い半導体装置を得るこ
とができる。さらに上層電極配線層が横切る凹部の幅は
狭いため、上層電極配線層が機械的振動，熱的影響，経
時変化あるいはエレクトロマイグレーションなどによっ
て凹部内にたれ下がり、下層電極配線層と電気的に短絡
することなどがなく、半導体装置の信頼性を向上させる
ことができる。
以上の実施例においては半導体基板としてはGaAs半導体
基板を用いたが、何らこれに限定されるものではなくSi
半導体基板でも良く、また他の化合物半導体基板でも良
い。さらに下層および上層電極配線層としては本実施例
ではTi/Pt/Au/Auメッキ層からなる積層金属電極を用い
たが、特に限定されるものでなくAl,PolySiなどの電極
でも良い。また凹部に埋め込んで形成した可溶性樹脂34
はたとえばPSG膜でも良い。しかし可溶性樹脂の方が、
膜厚を厚くできる，塗布工程が容易である，除去工程お
よび平坦化処理工程が容易であるなどの理由により好ま
しい。
基板を用いたが、何らこれに限定されるものではなくSi
半導体基板でも良く、また他の化合物半導体基板でも良
い。さらに下層および上層電極配線層としては本実施例
ではTi/Pt/Au/Auメッキ層からなる積層金属電極を用い
たが、特に限定されるものでなくAl,PolySiなどの電極
でも良い。また凹部に埋め込んで形成した可溶性樹脂34
はたとえばPSG膜でも良い。しかし可溶性樹脂の方が、
膜厚を厚くできる，塗布工程が容易である，除去工程お
よび平坦化処理工程が容易であるなどの理由により好ま
しい。
さらに凹部を〔０１〕方向に並行して複数本形成する
ことにより複数本の下層電極配線層と複数本の上層電極
配線層の交差を面積効率良く形成することができる。
ことにより複数本の下層電極配線層と複数本の上層電極
配線層の交差を面積効率良く形成することができる。
凹部の形状としては下層電極配線層が〔０〕方向に
形成され、〔０〕方向にメサ形状面を形成しておく
必要があるため、〔０〕方向の辺の長さが〔０
１〕方向の辺の長さより長い長方形の形状をしている方
が好ましい。前述の辺の長さを等しくすると凹部の上を
横切る上層電極配線層の凹部上での長さが長くなり、そ
の分だけ信頼性が低下すると考えられる。
形成され、〔０〕方向にメサ形状面を形成しておく
必要があるため、〔０〕方向の辺の長さが〔０
１〕方向の辺の長さより長い長方形の形状をしている方
が好ましい。前述の辺の長さを等しくすると凹部の上を
横切る上層電極配線層の凹部上での長さが長くなり、そ
の分だけ信頼性が低下すると考えられる。
また前述の実施例では上層と下層の電極配線層の２層構
造のみを示したが、一般的には２層以上からなる多層配
線層に本発明を適用することができる。上層電極配線層
を複数の層からなる複数の電極配線層とすると、たとえ
ばゲートアレイなどを構成する場合上層の電極配線層の
フォトマスクを変えるのみで容易にゲートアレイを構成
できるのでロジックの変更が容易となる特徴がある。
造のみを示したが、一般的には２層以上からなる多層配
線層に本発明を適用することができる。上層電極配線層
を複数の層からなる複数の電極配線層とすると、たとえ
ばゲートアレイなどを構成する場合上層の電極配線層の
フォトマスクを変えるのみで容易にゲートアレイを構成
できるのでロジックの変更が容易となる特徴がある。
さらに実施例では上層電極配線層と下層電極配線層とが
直交している例を示したが、これも何ら限定されるもの
ではなく下層電極配線層に対して上層電極配線層が、あ
るいはその一部が斜めに交差していても良い。
直交している例を示したが、これも何ら限定されるもの
ではなく下層電極配線層に対して上層電極配線層が、あ
るいはその一部が斜めに交差していても良い。
また上層電極配線層が凹部を横切る幅は狭く、また上層
電極配線層はほぼ同一平面上に平坦に形成されているた
め上層電極配線層と下層電極配線層との電気的短絡はな
く、さらに凹部の〔０１〕方向の辺の長さは下層電極
配線層のパターン幅と同程度にすることができるのでチ
ップ面積の減少が図れ、また後工程処理などによるチッ
プ歩留まりの減少がなくしたがって歩留まりの向上が図
れる。実施例で半導体装置としてGaAsゲートアレーを製
作した結果、後工程処理による歩留まりの低下はなく、
ゲートアレーのチップ歩留まりは80％であった。
電極配線層はほぼ同一平面上に平坦に形成されているた
め上層電極配線層と下層電極配線層との電気的短絡はな
く、さらに凹部の〔０１〕方向の辺の長さは下層電極
配線層のパターン幅と同程度にすることができるのでチ
ップ面積の減少が図れ、また後工程処理などによるチッ
プ歩留まりの減少がなくしたがって歩留まりの向上が図
れる。実施例で半導体装置としてGaAsゲートアレーを製
作した結果、後工程処理による歩留まりの低下はなく、
ゲートアレーのチップ歩留まりは80％であった。
発明の効果 以上の実施例の説明より明らかなように、本発明の半導
体装置の製造方法によれば、下層電極配線層を半導体基
板内に形成された凹部に形成し、その凹部の表面を上層
電極配線層が同一平面上に平坦に形成される。され故製
造歩留まりの向上が図れる。またエアーブリッジ部分の
ポストとなるべくコンタクト電極が不要であり、さら
に、下層電極配線層は上層電極配線との交差部分では基
板表面よりも下側に位置しているものの、その他の部分
では基板表面上にあるため、容易にその後の表面配線層
との電気的接合を行うことができるので、製造工程数の
減少が図れ、下層電極配線層と表面配線層との接合工程
のための領域も省略することができる。
体装置の製造方法によれば、下層電極配線層を半導体基
板内に形成された凹部に形成し、その凹部の表面を上層
電極配線層が同一平面上に平坦に形成される。され故製
造歩留まりの向上が図れる。またエアーブリッジ部分の
ポストとなるべくコンタクト電極が不要であり、さら
に、下層電極配線層は上層電極配線との交差部分では基
板表面よりも下側に位置しているものの、その他の部分
では基板表面上にあるため、容易にその後の表面配線層
との電気的接合を行うことができるので、製造工程数の
減少が図れ、下層電極配線層と表面配線層との接合工程
のための領域も省略することができる。
さらに再現性および制御性も良い。また機械的振動，熱
的影響，経時変化あるいはエレクトロマイグレーション
などに強く、信頼性が向上する。
的影響，経時変化あるいはエレクトロマイグレーション
などに強く、信頼性が向上する。
以上のように本発明の半導体装置の製造方法は顕著な効
果を発揮するものであり、工業的に優れた価値を有する
ものである。
果を発揮するものであり、工業的に優れた価値を有する
ものである。
第１図（ａ）は本発明の一実施例における半導体装置の
製造方法により製作された半導体装置の平面図，第１図
（ｂ）は第１図（ａ）のＡ−Ａ′線断面図，第１図
（ｃ）は第１図（ａ）のＢ−Ｂ′線断面図、第２図
（ａ）〜（ｈ）および第３図（ａ）〜（ｈ）は同実施例
における半導体装置の製造方法を示す工程図、第４図は
従来の半導体装置の製造方法により製作した半導体装置
の断面図、第５図（ａ）〜（ｅ）は同従来の半導体装置
の製造方法を示す工程図である。 21……GaAs半導体基板、22……凹部、25……下層電極配
線層、26……上層電極配線層、28……メサ形状、30……
逆メサ形状、31……Si3N4膜、32……交差部、34……可
溶性樹脂。
製造方法により製作された半導体装置の平面図，第１図
（ｂ）は第１図（ａ）のＡ−Ａ′線断面図，第１図
（ｃ）は第１図（ａ）のＢ−Ｂ′線断面図、第２図
（ａ）〜（ｈ）および第３図（ａ）〜（ｈ）は同実施例
における半導体装置の製造方法を示す工程図、第４図は
従来の半導体装置の製造方法により製作した半導体装置
の断面図、第５図（ａ）〜（ｅ）は同従来の半導体装置
の製造方法を示す工程図である。 21……GaAs半導体基板、22……凹部、25……下層電極配
線層、26……上層電極配線層、28……メサ形状、30……
逆メサ形状、31……Si3N4膜、32……交差部、34……可
溶性樹脂。
Claims (6)
- 【請求項１】半導体基板の主面の下層電極配線層と上層
電極配線層との交差部を含んだ領域に、対向した一対の
メサ形状面と、対向した一対の逆メサ形状面とを有する
凹部を形成する工程と、前記基板の主面から前記メサ形
状面と前記凹部の底面を通る下層電極配線層を形成する
工程と、前記下層電極配線層の形成された前記凹部内に
可溶性膜を形成し前記基板の主面を略平坦にする工程
と、前記基板の主面から前記凹部内の可溶性膜の表面を
通る上層電極配線層を形成する工程と、前記凹部内の可
溶性膜を除去する工程とを備えてなる半導体装置の製造
方法。 - 【請求項２】下層電極配線層と上層電極配線層との交差
部を含んだ領域が少なくとも複数の交差部を含んでいる
特許請求の範囲第１項記載の半導体装置の製造方法。 - 【請求項３】可溶性膜として可溶性樹脂を用いてなる特
許請求の範囲第１項記載の半導体装置の製造方法。 - 【請求項４】半導体基板の主面の（100）面の下層電極
配線層と上層電極配線層との交差部を含み、対向した一
対の辺を〔０〕方向に有し、対向した一対の辺を
〔０１〕方向に有する領域に、〔０〕方向には少
なくとも（111）面よりなるメサ形状面を有し、〔０
１〕方向には少なくとも（111）面よりなる逆メサ形状
面を有する凹部を形成する工程と、前記基板の主面から
前記メサ形状面と前記凹部の底面を通る下層電極配線層
を略〔０〕方向に形成する工程と、前記下層電極配
線層の形成された前記凹部内に可溶性膜を形成し前記基
板の主面を略平坦にする工程と、前記基板の主面から前
記凹部内の可溶性膜を通る上層電極配線層を略〔０
１〕方向に形成する工程と、前記凹部内の可溶性膜を除
去する工程とを備えてなる半導体装置の製造方法。 - 【請求項５】下層電極配線層と上層電極配線層との交差
部を含み、対向した一対の辺を〔０〕方向に有し、
対向した一対の辺を〔０１〕方向に有する領域が、少
なくとも複数の交差部を含んでいる特許請求の範囲第４
項記載の半導体装置の製造方法。 - 【請求項６】可溶性膜として可溶性樹脂を用いてなる特
許請求の範囲第４項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60204711A JPH0669072B2 (ja) | 1985-09-17 | 1985-09-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60204711A JPH0669072B2 (ja) | 1985-09-17 | 1985-09-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6265345A JPS6265345A (ja) | 1987-03-24 |
| JPH0669072B2 true JPH0669072B2 (ja) | 1994-08-31 |
Family
ID=16495043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60204711A Expired - Lifetime JPH0669072B2 (ja) | 1985-09-17 | 1985-09-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669072B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2705111B2 (ja) * | 1988-06-10 | 1998-01-26 | 日本電気株式会社 | 半導体集積回路の多層配線構造の製造方法 |
| JPH04349648A (ja) * | 1991-05-28 | 1992-12-04 | Sharp Corp | 半導体装置のクロスオーバー型二層配線電極の形成方法 |
| KR100582410B1 (ko) | 2004-06-30 | 2006-05-22 | 주식회사 하이닉스반도체 | 반도체 장치 및 반도체 장치의 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS498192A (ja) * | 1972-05-10 | 1974-01-24 | ||
| JPS6037149A (ja) * | 1983-08-09 | 1985-02-26 | Fujitsu Ltd | 半導体装置 |
-
1985
- 1985-09-17 JP JP60204711A patent/JPH0669072B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6265345A (ja) | 1987-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5770513A (en) | Method for producing semiconductor device with heat dissipation structure | |
| US4996582A (en) | Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly | |
| JP2803408B2 (ja) | 半導体装置 | |
| JPH0640591B2 (ja) | モノリシツク半導体構造とその製法 | |
| JP3913402B2 (ja) | 高周波回路装置 | |
| US4596069A (en) | Three dimensional processing for monolithic IMPATTs | |
| US4692791A (en) | Monolithic IMPATT with stripline leads | |
| JPH0669072B2 (ja) | 半導体装置の製造方法 | |
| JPH0963847A (ja) | インダクタ素子及びその製造方法 | |
| JPS6265346A (ja) | 半導体装置の製造方法 | |
| JP3608640B2 (ja) | 半導体装置およびその実装方法 | |
| JP2669392B2 (ja) | 半導体装置およびその実装構造 | |
| JP2871222B2 (ja) | 配線基板の製造方法 | |
| JP3129284B2 (ja) | 半導集積回路装置の製造方法 | |
| JPH0230180B2 (ja) | ||
| JP3129577B2 (ja) | 半導体集積回路用配線およびその配線の形成方法 | |
| JP3082807B2 (ja) | 半導体装置の配線構造 | |
| JPH0669070B2 (ja) | 半導体装置 | |
| JPH0519303B2 (ja) | ||
| JP3214410B2 (ja) | 半導体配線装置 | |
| JPS60198846A (ja) | 半導体装置 | |
| JP2961728B2 (ja) | 半導体チップ搭載用基板 | |
| JPS6260241A (ja) | 多層配線構造の製造方法 | |
| JPH0766515A (ja) | 薄膜配線部を備えた電子部品の製造方法 | |
| JP3120840B2 (ja) | 半導体装置およびその製造方法 |