JPH0766515A - 薄膜配線部を備えた電子部品の製造方法 - Google Patents
薄膜配線部を備えた電子部品の製造方法Info
- Publication number
- JPH0766515A JPH0766515A JP21413193A JP21413193A JPH0766515A JP H0766515 A JPH0766515 A JP H0766515A JP 21413193 A JP21413193 A JP 21413193A JP 21413193 A JP21413193 A JP 21413193A JP H0766515 A JPH0766515 A JP H0766515A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film wiring
- bonding pad
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 良好なワイヤボンディング性を有し、かつ高
精度の微細なボンディングパッド７の形成・配置が可能
な薄膜配線部８ａを備えた電子部品を、歩留まりよく得
ることが可能な製造方法の提供。 【構成】 支持基板主面上にポリイミド樹脂系絶縁層を
介して導体配線領域を配置し、かつ上面の所定箇所にボ
ンディングパッド７を形成・配置する工程を具備する薄
膜配線部を備えた電子部品の製造方法において、前記ボ
ンディングパッド７の形成・配置を、Cu層１１，エッチ
ングバリヤ層１２およびNi層１３が順次積層されて成る
積層体を順次選択的にエッチング処理して行う。
精度の微細なボンディングパッド７の形成・配置が可能
な薄膜配線部８ａを備えた電子部品を、歩留まりよく得
ることが可能な製造方法の提供。 【構成】 支持基板主面上にポリイミド樹脂系絶縁層を
介して導体配線領域を配置し、かつ上面の所定箇所にボ
ンディングパッド７を形成・配置する工程を具備する薄
膜配線部を備えた電子部品の製造方法において、前記ボ
ンディングパッド７の形成・配置を、Cu層１１，エッチ
ングバリヤ層１２およびNi層１３が順次積層されて成る
積層体を順次選択的にエッチング処理して行う。
Description
【０００１】
【産業上の利用分野】この発明は薄膜配線部を備えた電
子部品の製造方法に係り、さらに詳しくは、薄膜配線部
上面にボンディングパッドを有する電子部品の製造方法
に関する。
子部品の製造方法に係り、さらに詳しくは、薄膜配線部
上面にボンディングパッドを有する電子部品の製造方法
に関する。
【０００２】
【従来の技術】近年、電子部品もしくは電子回路の高速
化，小形化，高密度化（大容量化）などが図られてお
り、たとえばモジュール化もしくはパッケージ化した半
導体装置を、いわゆる薄膜配線基板面に搭載・実装する
ことが広く知られている。なお、前記薄膜配線基板の配
線部の構成においては、高速化を考慮した場合、導体配
線領域（導体配線層）間の絶縁（層間絶縁）に誘電率の
低いポリイミド樹脂系が用いられている。図３は、従
来、実装用に使用されている薄膜配線基板の要部構成を
断面的に示したもので、１は薄膜配線部1aを備えた支持
基板、２は前記支持基板１の主面上に一体的に配置され
たポリイミド樹脂系絶縁層、３は前記ポリイミド樹脂系
絶縁層２面の所要領域において、このポリイミド樹脂系
絶縁層２を貫通する形で記薄膜配線部1aに接続し、かつ
ポリイミド樹脂系絶縁層２面に一体的に配置されたTi層
などの接着層である。さらに、前記接着層３面上には、
Cuなどの導電体層４、硬度面に寄与するNi層５、および
AuやAlなどから成るボンディング層６が順次積層・配置
された構成を採るボンディングパッド７を具備してい
る。
化，小形化，高密度化（大容量化）などが図られてお
り、たとえばモジュール化もしくはパッケージ化した半
導体装置を、いわゆる薄膜配線基板面に搭載・実装する
ことが広く知られている。なお、前記薄膜配線基板の配
線部の構成においては、高速化を考慮した場合、導体配
線領域（導体配線層）間の絶縁（層間絶縁）に誘電率の
低いポリイミド樹脂系が用いられている。図３は、従
来、実装用に使用されている薄膜配線基板の要部構成を
断面的に示したもので、１は薄膜配線部1aを備えた支持
基板、２は前記支持基板１の主面上に一体的に配置され
たポリイミド樹脂系絶縁層、３は前記ポリイミド樹脂系
絶縁層２面の所要領域において、このポリイミド樹脂系
絶縁層２を貫通する形で記薄膜配線部1aに接続し、かつ
ポリイミド樹脂系絶縁層２面に一体的に配置されたTi層
などの接着層である。さらに、前記接着層３面上には、
Cuなどの導電体層４、硬度面に寄与するNi層５、および
AuやAlなどから成るボンディング層６が順次積層・配置
された構成を採るボンディングパッド７を具備してい
る。
【０００３】そして、前記ボンディングパッドを備えた
薄膜配線基板は、一般的に次のような手段で製造されて
いる。すなわち、前記薄膜配線部1aを備えた支持基板１
面に、ポリイミド樹脂系絶縁層２を被着形成した後、そ
のポリイミド樹脂系絶縁層２面上に、たとえば薄膜法に
よってTiなどの接着層３を形成する。次いで、前記接着
層３面上に、Cuなどから成る導電体層４，形成するボン
ディングパッド７の硬度を上げるためのNi層５，および
Auなどのボンディング層６を順次成膜し、この成膜で形
成した積層体を、フォットリソグラフィ技術によりレジ
ストパターニングして、ウエットエッチング法による選
択的なパターニングで、所定領域面に所要のボンディン
グパッド７を形成・配置している。
薄膜配線基板は、一般的に次のような手段で製造されて
いる。すなわち、前記薄膜配線部1aを備えた支持基板１
面に、ポリイミド樹脂系絶縁層２を被着形成した後、そ
のポリイミド樹脂系絶縁層２面上に、たとえば薄膜法に
よってTiなどの接着層３を形成する。次いで、前記接着
層３面上に、Cuなどから成る導電体層４，形成するボン
ディングパッド７の硬度を上げるためのNi層５，および
Auなどのボンディング層６を順次成膜し、この成膜で形
成した積層体を、フォットリソグラフィ技術によりレジ
ストパターニングして、ウエットエッチング法による選
択的なパターニングで、所定領域面に所要のボンディン
グパッド７を形成・配置している。
【０００４】
【発明が解決しようとする課題】しかし、前記構成の薄
膜配線基板の場合は、次のような不都合な問題が認めら
れる。すなわち、配線部1a面上に所要の半導体チップな
どをマウントし、その半導体チップなどの電極端子を対
応するボンディングパッド７に、ワイヤボンディングし
て、所要の実装回路装置を構成することになる。そし
て、この実装回路装置について、高密度実装などが要求
されるに伴い、配線の高密度化やボンディングパッド７
の狭ピッチ化が必然的に望まれることになる。
膜配線基板の場合は、次のような不都合な問題が認めら
れる。すなわち、配線部1a面上に所要の半導体チップな
どをマウントし、その半導体チップなどの電極端子を対
応するボンディングパッド７に、ワイヤボンディングし
て、所要の実装回路装置を構成することになる。そし
て、この実装回路装置について、高密度実装などが要求
されるに伴い、配線の高密度化やボンディングパッド７
の狭ピッチ化が必然的に望まれることになる。
【０００５】ところで、前記ボンディングパッド７のパ
ターン化においては、アルコール：塩化銅：塩酸系エッ
チング液を用いて、Ni層５のウエットエッチングを行っ
た際、Ni層５のエッチング除去と同時に導電体層４のエ
ッチング除去が進行する。ここで、前記ボンディングパ
ッド７の低抵抗化を図るために、Cuなどから成る導電体
層４の膜厚を厚めにした場合、前記Ni層５および導電体
層４の同時的なエッチング除去作用により、微細なボン
ディングパッド７のパターニングが非常に困難となる。
つまり、Ni層５およびCu層４に対して、Ni用エッチング
液の選択性が劣り、Ni層５だけでなくCu層４に対しても
同時にエッチング作用を呈するため、結果的に図４に拡
大して示すごとく、サイドエッチングなどの影響を大き
く受け、パターン微細化が困難となる。このような問題
に対して、Ni用エッチング液として、フッ酸系などを使
用することも考えられるが、保存性・作業性など取扱い
上問題があるばかりでなく、エッチング速度の点でも、
あるいは薄膜配線基板の材質などの制約が実用に適さな
い状況にある。
ターン化においては、アルコール：塩化銅：塩酸系エッ
チング液を用いて、Ni層５のウエットエッチングを行っ
た際、Ni層５のエッチング除去と同時に導電体層４のエ
ッチング除去が進行する。ここで、前記ボンディングパ
ッド７の低抵抗化を図るために、Cuなどから成る導電体
層４の膜厚を厚めにした場合、前記Ni層５および導電体
層４の同時的なエッチング除去作用により、微細なボン
ディングパッド７のパターニングが非常に困難となる。
つまり、Ni層５およびCu層４に対して、Ni用エッチング
液の選択性が劣り、Ni層５だけでなくCu層４に対しても
同時にエッチング作用を呈するため、結果的に図４に拡
大して示すごとく、サイドエッチングなどの影響を大き
く受け、パターン微細化が困難となる。このような問題
に対して、Ni用エッチング液として、フッ酸系などを使
用することも考えられるが、保存性・作業性など取扱い
上問題があるばかりでなく、エッチング速度の点でも、
あるいは薄膜配線基板の材質などの制約が実用に適さな
い状況にある。
【０００６】本発明は上記事情に対処してなされたもの
で、良好なワイヤボンディング性を有し、かつ高精度の
微細なボンディングパッドの形成・配置が可能な薄膜配
線部を備えた電子部品を、歩留まりよく得ることが可能
な製造方法の提供を目的とする。
で、良好なワイヤボンディング性を有し、かつ高精度の
微細なボンディングパッドの形成・配置が可能な薄膜配
線部を備えた電子部品を、歩留まりよく得ることが可能
な製造方法の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る薄膜配線部
を有する電子部品の製造方法は、支持基板主面上にポリ
イミド樹脂系絶縁層を介して導体配線領域を配置し、か
つ上面の所定箇所にボンディングパッドを形成・配置す
る工程を具備する薄膜配線部を備えた電子部品の製造方
法において、前記ボンディングパッドの形成・配置を、
Cu層，エッチングバリヤ層およびNi層が順次積層されて
成る積層体を順次選択的にエッチング処理して行うこと
を特徴とする。
を有する電子部品の製造方法は、支持基板主面上にポリ
イミド樹脂系絶縁層を介して導体配線領域を配置し、か
つ上面の所定箇所にボンディングパッドを形成・配置す
る工程を具備する薄膜配線部を備えた電子部品の製造方
法において、前記ボンディングパッドの形成・配置を、
Cu層，エッチングバリヤ層およびNi層が順次積層されて
成る積層体を順次選択的にエッチング処理して行うこと
を特徴とする。
【０００８】本発明方法においては、前記のようにボン
ディングパッドの形成で、導電性に関与するCu層、およ
び硬度の付与に寄与するNi層を選択的なエッチングが可
能な積層構成を採った点に特徴づけられ、前記選択エッ
チング性により、微細で高精度なボンディングパッドの
形成・配置を図ったことを骨子とする。
ディングパッドの形成で、導電性に関与するCu層、およ
び硬度の付与に寄与するNi層を選択的なエッチングが可
能な積層構成を採った点に特徴づけられ、前記選択エッ
チング性により、微細で高精度なボンディングパッドの
形成・配置を図ったことを骨子とする。
【０００９】
【作用】本発明によれば、Cuなどの導電体層およびNi層
の間に、エッチングバリヤ層を介在させたことにより、
Ni用エッチング液によるNi層の選択的なエッチング除去
時に、Ni用エッチング液がCu層などに作用する問題は容
易・確実に解消される。そして、前記Ni層の選択的なエ
ッチング除去後、エッチングバリヤ層を除き、露出した
Cu層などを、Cu用エッチング液で選択的にエッチング除
去することになる。つまり、導電体層を成すCu層など
は、比較的強力なNi用エッチング液の作用が回避される
ので、いわゆるサイドエッチングなども防止ないし抑制
され、高精度のパターニングもしくは狭ピッチで微細に
パターニングされたボンディングパッドが形成・配置さ
れることになる。
の間に、エッチングバリヤ層を介在させたことにより、
Ni用エッチング液によるNi層の選択的なエッチング除去
時に、Ni用エッチング液がCu層などに作用する問題は容
易・確実に解消される。そして、前記Ni層の選択的なエ
ッチング除去後、エッチングバリヤ層を除き、露出した
Cu層などを、Cu用エッチング液で選択的にエッチング除
去することになる。つまり、導電体層を成すCu層など
は、比較的強力なNi用エッチング液の作用が回避される
ので、いわゆるサイドエッチングなども防止ないし抑制
され、高精度のパターニングもしくは狭ピッチで微細に
パターニングされたボンディングパッドが形成・配置さ
れることになる。
【００１０】
【実施例】以下図１ (a)〜 (c)および図２を参照して本
発明の実施例を説明する。
発明の実施例を説明する。
【００１１】図１ (a)〜 (c)は、本発明に係る薄膜配線
部を備えた電子部品、たとえば薄膜配線基板の製造工程
の実施態様を模式的に示したもので、先ず薄膜配線部8a
を備え、かつ厚さ10〜20μm 程度の所要のポリイミド樹
脂系絶縁体層９を設けた薄膜配線基板８を用意する。次
いで、前記薄膜配線基板８のポリイミド樹脂系絶縁体層
９面上に、たとえば薄膜法によって、接着層10を成す厚
さ0.01〜 0.1μm 程度のTi層，導電体層11を成す厚さ 1
〜 0.5μm 程度のCu層，エッチングバリヤ層12を成す厚
さ0.05〜 0.2μm 程度のTi層，厚さ 1〜 0.5μm 程度の
Ni層13およびボンディング層14を成す厚さ 1〜 5μm 程
度のAu層もしくはAl層を順次成膜・配置する（図１
(a))。なお、前記接着層10を成すTi層は、ポリイミド樹
脂系絶縁体層９に設けたスルホール接続部8bを介して薄
膜配線部8aに電気的に接続している。次に、前記薄膜配
線基板８のボンディング層14面に、いわゆるフォトリソ
グラフィ技術を用いて、レジストパターンを形成した
後、常套の手段に従いボンディング層14を選択エッチン
グしてから、Ni用エッチング液として常套的に使用され
ているアルコール：塩化銅：塩酸系のエッチング液で処
理し、Ni層13を選択的にエッチング除去する（図１
(b))。引き続いて、たとえばTiエッチング液（過酸化水
素，ジエチレンジアミン四酢酸，アンモニア水系）で処
理して、前記Ni層13の選択的なエッチング除去で露出し
たエッチングバリヤ層12を除去し、さらにCu用エッチン
グ液（たとえば過硫酸アンモニウム水溶液）で処理す
る。このCu用エッチング液によって、露出しているCu層
11を選択的にエッチング除去してから、前記Tiエッチン
グ液系のエッチング液で処理して、前記Cu層11の選択的
なエッチング除去で露出したTi層10をエッチング除去す
る（図１(c) 。
部を備えた電子部品、たとえば薄膜配線基板の製造工程
の実施態様を模式的に示したもので、先ず薄膜配線部8a
を備え、かつ厚さ10〜20μm 程度の所要のポリイミド樹
脂系絶縁体層９を設けた薄膜配線基板８を用意する。次
いで、前記薄膜配線基板８のポリイミド樹脂系絶縁体層
９面上に、たとえば薄膜法によって、接着層10を成す厚
さ0.01〜 0.1μm 程度のTi層，導電体層11を成す厚さ 1
〜 0.5μm 程度のCu層，エッチングバリヤ層12を成す厚
さ0.05〜 0.2μm 程度のTi層，厚さ 1〜 0.5μm 程度の
Ni層13およびボンディング層14を成す厚さ 1〜 5μm 程
度のAu層もしくはAl層を順次成膜・配置する（図１
(a))。なお、前記接着層10を成すTi層は、ポリイミド樹
脂系絶縁体層９に設けたスルホール接続部8bを介して薄
膜配線部8aに電気的に接続している。次に、前記薄膜配
線基板８のボンディング層14面に、いわゆるフォトリソ
グラフィ技術を用いて、レジストパターンを形成した
後、常套の手段に従いボンディング層14を選択エッチン
グしてから、Ni用エッチング液として常套的に使用され
ているアルコール：塩化銅：塩酸系のエッチング液で処
理し、Ni層13を選択的にエッチング除去する（図１
(b))。引き続いて、たとえばTiエッチング液（過酸化水
素，ジエチレンジアミン四酢酸，アンモニア水系）で処
理して、前記Ni層13の選択的なエッチング除去で露出し
たエッチングバリヤ層12を除去し、さらにCu用エッチン
グ液（たとえば過硫酸アンモニウム水溶液）で処理す
る。このCu用エッチング液によって、露出しているCu層
11を選択的にエッチング除去してから、前記Tiエッチン
グ液系のエッチング液で処理して、前記Cu層11の選択的
なエッチング除去で露出したTi層10をエッチング除去す
る（図１(c) 。
【００１２】このように、ボンディング層14，Ni層13，
エッチングバリヤ層12，Cu層11およびTi層10を、順次対
応するエッチング液を用い、選択的なエッチング処理を
施すことにより、微小（微細）で高精度な、かつボンデ
ィング性の良好なボンディングパッドを有する薄膜配線
基板を得ることができる。たとえば、上記製造工程にお
いて、最小導体幅50μm ，最小導体間隔50μm のパター
ンを形成した場合、図２に拡大して断面状態を示すごと
く、サイドエッチングが小さく、またバラツキの少ない
寸法・精度を有したものを、歩留まりよく製造し得るこ
とが確認された。 なお、本発明は上記例示した薄膜配
線基板に限定されるものでなく、本発明の趣旨を逸脱し
ない範囲でいろいろの変形を取り得る。すなわち、本発
明はいわゆるボンディングパッドの形成手段を骨子とし
たものであるから、この種のボンディングパッドを具備
する他の電子部品の製造にも適用し得る。
エッチングバリヤ層12，Cu層11およびTi層10を、順次対
応するエッチング液を用い、選択的なエッチング処理を
施すことにより、微小（微細）で高精度な、かつボンデ
ィング性の良好なボンディングパッドを有する薄膜配線
基板を得ることができる。たとえば、上記製造工程にお
いて、最小導体幅50μm ，最小導体間隔50μm のパター
ンを形成した場合、図２に拡大して断面状態を示すごと
く、サイドエッチングが小さく、またバラツキの少ない
寸法・精度を有したものを、歩留まりよく製造し得るこ
とが確認された。 なお、本発明は上記例示した薄膜配
線基板に限定されるものでなく、本発明の趣旨を逸脱し
ない範囲でいろいろの変形を取り得る。すなわち、本発
明はいわゆるボンディングパッドの形成手段を骨子とし
たものであるから、この種のボンディングパッドを具備
する他の電子部品の製造にも適用し得る。
【００１３】
【発明の効果】以上説明したように、本発明に係る薄膜
配線部を有する電子部品の製造方法においては、薄膜配
線部上面に配設されるボンディングパッド領域が、適正
な硬度および良好な対ワイヤボンディング性など備えた
ボンディングパッドを有する電子部品を歩留まりよく製
造し得る。つまり、ボンディングパッドの積層型構成に
おけるNi層、および導電体層の選択的なエッチング処理
を確実に実施し得るので、微細なパターンの場合でも良
好な寸法精度で、かつワイヤボンディング性も大幅に向
上・改善され、またNi層，導電体層間の相互拡散が押さ
えられ、さらに熱信頼性の高いボンディングが可能ボン
ディングパッドを備え、品質のすぐれたモジュール（実
装回路装置）などの構成に適する電子部品の提供が可能
となる。
配線部を有する電子部品の製造方法においては、薄膜配
線部上面に配設されるボンディングパッド領域が、適正
な硬度および良好な対ワイヤボンディング性など備えた
ボンディングパッドを有する電子部品を歩留まりよく製
造し得る。つまり、ボンディングパッドの積層型構成に
おけるNi層、および導電体層の選択的なエッチング処理
を確実に実施し得るので、微細なパターンの場合でも良
好な寸法精度で、かつワイヤボンディング性も大幅に向
上・改善され、またNi層，導電体層間の相互拡散が押さ
えられ、さらに熱信頼性の高いボンディングが可能ボン
ディングパッドを備え、品質のすぐれたモジュール（実
装回路装置）などの構成に適する電子部品の提供が可能
となる。
【図１】本発明に係る薄膜配線部を備えた電子部品の製
造方法の実施態様を模式的に示すもので、 (a)はボンデ
ィングパッドを形成する各層を積層した状態の断面図、
(b)はボンディング層およびNi層を選択エッチングした
状態の断面図、 (c)は接着層まで選択エッチングしてボ
ンディングパッド化した状態の断面図。
造方法の実施態様を模式的に示すもので、 (a)はボンデ
ィングパッドを形成する各層を積層した状態の断面図、
(b)はボンディング層およびNi層を選択エッチングした
状態の断面図、 (c)は接着層まで選択エッチングしてボ
ンディングパッド化した状態の断面図。
【図２】本発明に係る薄膜配線部を備えた電子部品の製
造方法において、微細なパターニングしたときのサイド
エッチングの状態を模式的に示す拡大断面図。
造方法において、微細なパターニングしたときのサイド
エッチングの状態を模式的に示す拡大断面図。
【図３】従来の薄膜配線部を備えた回路基板の要部構成
を示す断面図。
を示す断面図。
【図４】従来の製造方法で、微細なパターニングしたと
きのサイドエッチングの状態を模式的に示す拡大断面
図。
きのサイドエッチングの状態を模式的に示す拡大断面
図。
１，８…薄膜配線部を備えた支持基板 1a，8a…薄膜
配線部 ２，９…ポリイミド樹脂系絶縁体層 ３，
10…接着層（Ti層） ４，11…導電体層（Cu層）
５，13…Ni層 ６，14…ボンディング層（Au層，Al
層） ７…ボンディングパッド 12…エッチングバ
リヤ層 8b…スルホール接続部
配線部 ２，９…ポリイミド樹脂系絶縁体層 ３，
10…接着層（Ti層） ４，11…導電体層（Cu層）
５，13…Ni層 ６，14…ボンディング層（Au層，Al
層） ７…ボンディングパッド 12…エッチングバ
リヤ層 8b…スルホール接続部
Claims (1)
- 【請求項１】 支持基板主面上にポリイミド樹脂系絶縁
層を介して導体配線領域を配置し、かつ上面の所定箇所
にボンディングパッドを形成・配置する工程を具備する
薄膜配線部を備えた電子部品の製造方法において、 前記ボンディングパッドの形成・配置を、Cu層，エッチ
ングバリヤ層およびNi層が順次積層されて成る積層体を
順次選択的にエッチング処理して行うことを特徴とする
薄膜配線部を備えた電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21413193A JPH0766515A (ja) | 1993-08-30 | 1993-08-30 | 薄膜配線部を備えた電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21413193A JPH0766515A (ja) | 1993-08-30 | 1993-08-30 | 薄膜配線部を備えた電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766515A true JPH0766515A (ja) | 1995-03-10 |
Family
ID=16650745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21413193A Withdrawn JPH0766515A (ja) | 1993-08-30 | 1993-08-30 | 薄膜配線部を備えた電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766515A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049369A (ja) * | 2007-08-17 | 2009-03-05 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型の印刷回路基板及びその製造方法 |
| JP2017017307A (ja) * | 2015-06-26 | 2017-01-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | プリント回路基板及びプリント回路基板の製造方法 |
-
1993
- 1993-08-30 JP JP21413193A patent/JPH0766515A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049369A (ja) * | 2007-08-17 | 2009-03-05 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型の印刷回路基板及びその製造方法 |
| JP2017017307A (ja) * | 2015-06-26 | 2017-01-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | プリント回路基板及びプリント回路基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889325A (en) | Semiconductor device and method of manufacturing the same | |
| JP4558539B2 (ja) | 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法 | |
| US6395626B1 (en) | Method of forming bonding projecting electrodes | |
| JPWO2008013054A1 (ja) | インターポーザー及びこれを利用した電子機器 | |
| JP2009522767A (ja) | ３次元パッケージモジュール、その製造方法及び３次元パッケージモジュールに適用される受動素子の製造方法 | |
| JP2001196381A (ja) | 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法 | |
| TW200936000A (en) | Wire bonding substrate and fabrication thereof | |
| KR100746862B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100679470B1 (ko) | 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법 | |
| US11810843B2 (en) | Integrated capacitor with extended head bump bond pillar | |
| JPH0766515A (ja) | 薄膜配線部を備えた電子部品の製造方法 | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JP2019062062A (ja) | 配線基板、電子装置、及び、配線基板の製造方法 | |
| JPH08213401A (ja) | バンプ電極及びその製造方法 | |
| JP2661158B2 (ja) | リードパターンの形成方法 | |
| JP4401627B2 (ja) | コンタクトプローブの製造方法 | |
| JPS62199022A (ja) | 半導体装置の実装具 | |
| JPH0992675A (ja) | 半導体装置及びその製造方法 | |
| JP4428376B2 (ja) | 半導体チップ搭載用基板の製造法 | |
| JP2000091458A (ja) | 半導体装置及びその製造方法 | |
| JPH02153543A (ja) | フレキシブルプリント基板 | |
| JP2000124345A (ja) | 高密度配線板 | |
| JPH06140560A (ja) | リードフレームおよびその製造方法 | |
| JP2000031639A (ja) | 両面回路基板の製造方法と両面回路基板 | |
| JPH08222626A (ja) | 電極パッドの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |