JP3214410B2

JP3214410B2 - 半導体配線装置

Info

Publication number: JP3214410B2
Application number: JP25518897A
Authority: JP
Inventors: 友明廣川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-09-19
Filing date: 1997-09-19
Publication date: 2001-10-02
Anticipated expiration: 2017-09-19
Also published as: JPH1197527A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の配線
構造に関する。

【０００２】

【従来の技術】従来、半導体配線装置、特に上下２層の
配線間に空洞が存在する電極配線においては、その配線
構造として、空間配線の下に柱状の絶縁膜の柱を等間隔
で形成し、電極のたわみを低減した配線装置（特開平７
−１９３１２５号；以下第１の従来技術という）や、空
間配線のクロス部分の下層電極配線をメタルから半導体
活性層にして、下層電極配線の段差を最小限とし、より
上層電極配線との交差空間量をふやす配線装置（特開平
８−２８８３８４；以下第２の従来技術という）があ
る。

【０００３】第１の従来技術は、図４に示すように半導
体基板１１上に形成された第１の柱状絶縁膜１４で支え
られる第１層配線１３と、半導体基板１１上に形成され
た第２の柱状絶縁膜１８で支えられる第２層配線１７と
を備えており、第２の柱状絶縁膜１８の高さを第１の柱
状絶縁膜１４の高さよりも高く設定し、第１層配線１３
と半導体基板１１との間、第２層配線１７と半導体基板
１１の間、第１層配線１３と第２層配線１７との間にそ
れぞれ空洞１９が存在する構成としたものである。この
結果、第１および第２の各柱状絶縁膜１４、１８はそれ
ぞれ第１層配線１３および第２層配線１７の延設方向に
沿って等間隔で配設されることになる。

【０００４】また、第２の従来技術においては、図５に
示すように基板２１上に例えば厚み２μｍの下部配線２
２と例えば厚み３μｍのエアブリッジ配線２７が形成さ
れ、下部配線２２とエアブリッジ配線２７の交差部分の
み、例えば厚み０．３μｍの下層配線２８を配置すると
いうものである。なお、下層配線２８の例としては、ソ
ース、ドレイン電極、ゲート電極、あるいはＭＩＭ下地
電極等がある。この構成によれば、エアブリッジ配線
と、その直下の下層配線との間隔を従来と比べて大きく
したので、エアブリッジ配線がつぶれた場合にも下層配
線に接触しにくくショートを防止する効果が得られるよ
うである。

【０００５】

【発明が解決しようとする課題】ところが、第１の従来
技術では、その問題点として、第１に空間配線の下に柱
状の絶縁膜柱を形成するのが困難である。その理由は、
その柱状の絶縁膜柱を形成するプロセスが煩雑であった
ためである。更に問題点の第２としては、微細な電極パ
ターンでは柱状の柱を形成するのが困難である。その理
由は、柱状の絶縁膜を形成するためよけいに面積が必要
となるからである。

【０００６】また、第２の従来技術では、半導体装置の
特性が十分機能しないおそれがある。その理由は、空間
配線のクロス部分の下層電極配線が半導体活性層を用い
ているため、その部分の抵抗値が高く、これが余計な寄
生抵抗となってしまうからであり、またマイクロ波等高
周波を信号として使用する場合には、この部分で信号の
ロスを生じてしまうからである。

【０００７】本発明の目的は、上層配線と下層配線の間
に空洞が存在する電極配線において、上層配線の特に数
十μｍ単位で形成された微細な電極パターンのたわみを
最小限とし、品質を保ちながら小型・軽量化を図ること
にある。

【０００８】また、本発明の他の目的は、クロス配線の
下層配線部分の抵抗値を低減し、またマイクロ波等高周
波を信号として使用する場合においても、信号のクロス
を最小限とすることで、信号処理の高速化、伝送効率向
上及び低消費電力を図ることにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明による半導体配線装置においては、半導体基
板上に第１層配線と第２層配線と突起とを有し、前記第
２層配線は上層配線、前記第１層配線は下層配線であ
り、両配線の交差部に空洞が形成され、前記突起は、第
２層配線に沿って第１層配線の一部に立上がらせ、前記
第２層配線の厚みよりも高く、低抵抗体により形成され
ているものである。

【００１０】

【００１１】また、突起は、第２層配線の両側に配置さ
れているものである。

【００１２】また、第２層配線に沿ってその両側に形成
された突起間の距離は、第２層配線の空洞部分の長さよ
り短く、かつ第２層配線幅より長いものである。

【００１３】

【００１４】また、第１層配線は低抵抗体により形成さ
れているものである。

【００１５】本発明は、半導体基板上に形成された下層
の第１層配線と、前記半導体基板上に形成された上層の
第２層配線とを備え、第１層配線と第２層配線の間に空
洞が存在する電極配線において、第１層配線の一部に、
第２層配線に沿って第２層配線の厚みより高い突起を両
側に配置し、この両側の突起間の距離を、第２層配線の
空洞部長より短くかつ第２層配線幅より長くすることに
より、数十μｍ単位で形成された微細な電極パターンに
おいても、上部から加えられる物理的圧力を突起が受止
めてその圧力を有効に低減するため、上層配線のたわみ
を最小限にできる。

【００１６】また、第１層配線を低抵抗体により形成
し、更に低抵抗体厚膜の突起を第１層配線の電極に接す
る様にすることにより下層配線の抵抗値を低減し、また
マイクロ波等高周波を信号として使用する場合において
も、信号のロスを最小限とすることで、信号処理の高速
化、伝送効率向上及び低消費電力を図ることができる。

【００１７】さらに、本発明では第２層配線の下に柱を
いれるようなことが無いため、最小の面積でかつ非常に
簡便なプロセスで効果をあげることができる。

【００１８】

【発明の実施の形態】次に本発明の実施の形態を図によ
って説明する。図１において、半導体基板１上に下層配
線として第１層配線２が形成され、上層配線として第２
層配線４が、第１層配線２と直交する方向に形成され、
第２層配線４と第１層配線２との間には、図１（ｂ）に
示すように空洞Ｓが形成されている。図中３は第１層配
線２に接続された第１電極、５は第２層配線４に接続さ
れた第２電極である。本発明は、第１層配線２の一部
に、突起６の厚膜を第２層配線４に沿ってその両側縁に
立上らせたものである。突起６の厚膜は低抵抗体、例え
ば貴金属である。突起６は、半導体基板１の上方から加
えられる物理的圧力を支えるものであり、突起６の立上
り高さ（図中ｄ寸法）は、第２層配線４の厚み（図中ｅ
寸法）より高く、更にこの両側の突起６、６間の距離
（図中ａ寸法）を、第２層配線４の空洞部分の長さ（図
中ｃ寸法）より短くかつ第２層配線４の線幅（図中ｂ寸
法）より長くすることにより、有効的に上層配線のたわ
みを抑えることができる。図からも明確な様に、本発明
では第２層配線４の下に柱をいれるようなことが無いた
め、最小の面積で効果を上げることができ、小型・軽量
化を図ることができる。

【００１９】第１層配線２を低抵抗体、例えば貴金属に
より形成し、更に貴金属の突起６を第１の電極３に接す
る様にすることにより、下層配線の抵抗値を低減し、ま
たマイクロ波等高周波を信号として使用する場合におい
ても、信号のロスを最小限とすることで、信号処理の高
速化、伝送効率向上及び低消費電力を図ることができ
る。

【００２０】

【実施例】次に、本発明の実施例について、その製法を
工程断面図面を参照して詳細に説明する。

【００２１】図２（ａ）〜（ｆ）は本発明の第１の実施
例を示している。図２（ａ）には、半導体基板１上に、
第１層配線２を下層配線とし、第２層配線４を上層配線
として上下二層の配線を備え、第１層配線２と第２層配
線４の間に空洞Ｓが存在する電極配線を形成した断面図
である。

【００２２】この構造は、有機溶媒に可溶な物質等を使
用し、第２層配線４を形成し、引き続き、例えばポリイ
ミド等の物質７を塗布し、第１、２層配線２、４共に埋
め込む（図２（ｂ））工程と、第２層配線４に沿って両
側の箇所にスルーホールを形成（図２（ｃ））する工程
とによって得られる。

【００２３】本発明においては、引き続きＴｉ−Ｐｔ−
Ａｕ等のメタルスパッタ膜８をスパッタ法により成長す
る（図２（ｄ））。ここでＴｉは下地メタルとの密着性
を高めるため使用され、Ｐｔは、特に下地半導体にＧａ
Ａｓを用いた際には、下地のＡｓ拡散を抑えるために使
用される。更に、メッキ法によりＡｕ等をスルーホール
を埋め込む様に成長し（図２（ｅ））、その後全面ドラ
イエッチングでエッチバックし、有機溶媒でポリイミド
を除去し、Ａｕの突起６を第１配線２上に厚膜状に残し
て完成する（図２（ｆ））。本実施例では第２層配線４
の下に柱をいれるようなことが無いため簡便なプロセス
で効果をあげることができる。

【００２４】図３は、本発明の他の実施例の製造工程断
面図である。図３（ａ）は、半導体基板１上に下層配線
として第１層配線２を、上層配線として第２層配線４を
備え、第１層配線２と第２層配線４の間に空洞Ｓが存在
する電極配線を形成した断面図である。この実施例にお
いては、引き続き、通常のポジレジスト１０を塗布し
（図３（ｂ））、第２層配線４に沿って両側の箇所を露
光、スルーホールパターンを形成し（図３（ｃ））、引
き続きＴｉ−Ａｕ等のメタルを蒸着法により成長する
（図３（ｄ））。ここではＴｉは下地メタルとの密着性
を高めるため使用される。

【００２５】最後に、リフトオフ法によりメタルをリフ
トオフし、Ｔｉ−Ａｕの突起６を第１層配線２上に残し
て完成する（図３（ｅ））。本実施例では、前実施例に
比べ更に非常に簡便なプロセスで効果をあげることがで
きる。

【００２６】

【発明の効果】以上のように本発明は、半導体基板上に
上層配線，下層配線として第２層配線と第１層配線が形
成され、両層間に空洞を有する電極配線において、第１
層配線上に厚膜の突起を設けたものであり、特に、数十
μｍ単位で形成された微細な電極パターンにおいては、
パターン形成後の後工程、具体的にはペレットダイシン
グ、ペレットスクライブ−ペレッタイズ工程等でのウェ
ーハ固定等で配線パターンに上部から物理的圧力が加わ
ることにより上層配線のたわみが生じ、極端な場合には
下層配線と接触してしまうことさえあるが、本発明によ
れば、このような問題に対し、上部から物理的圧力を突
起上に受け止めて上層配線への負担を有効に低減でき
る。また、突起は、第２層配線の厚み（図中ｅ寸法）よ
り高く、更にこの両側の突起構造間の距離（図中ａ寸
法）を、第２層配線の空洞部長（図中ｃ寸法）より短く
かつ第２層配線（図中ｂ寸法）より長くすることによ
り、有効に上層配線のたわみを抑えることができる。本
発明では第２層配線の下に柱をいれるようなことが無い
ため、最小の面積でかつ非常に簡便なプロセスで効果を
あげることができる。

【００２７】更に突起，第１層配線層に貴金属のような
低抵抗体を用いて、クロス配線の下層配線部分の抵抗値
を低減し、またマイクロ波等高周波を信号として使用す
る場合においても、信号のロスを最小限とすることで、
信号処理の高速化、伝送効率向上及び低消費電力を図る
ことができる。

【図面の簡単な説明】

【図１】（ａ）は本発明の構成を示す図、（ｂ）は
（ａ）のＡ−Ａ’線断面図、（ｃ）は（ａ）のＢ−Ｂ’
線断面図である。

【図２】本発明の一実施例の製造工程を工程順に示すも
ので、図１（ａ）のＡ−Ａ’に相当する部分の断面図で
ある。

【図３】本発明の他の実施例の製造工程を工程順に示す
もので、図１（ａ）のＡ−Ａ’に相当する部分の断面図
である。

【図４】第１の従来技術を示す図である。

【図５】第２の従来技術を示す図である。

【符号の説明】

１半導体基板２第１層配線３第１電極４第２層配線５第２電極６Ａｕ突起７ポリイミド樹脂膜８Ｔｉ−Ｐｔ−Ａｕスパッタ膜９Ａｕメッキ膜ａ突起構造間の距離ｂ第２層配線幅ｃ第２層配線の空洞部の長さｄＡｕ突起高さｅ第２層配線の厚みＳ空洞

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上に第１層配線と第２層配線
と突起とを有し、前記第２層配線は上層配線、前記第１層配線は下層配線
であり、両配線の交差部に空洞が形成され、前記突起は、第２層配線に沿って第１層配線の一部に立
上がらせ、前記第２層配線の厚みよりも高く、低抵抗体
により形成されていることを特徴とする半導体配線装
置。
【請求項２】前記突起は、第２層配線の両側に配置さ
れていることを特徴とする請求項１に記載の半導体配線
装置。
【請求項３】前記第２層配線に沿ってその両側に形成
された前記突起間の距離は、第２層配線の空洞部分の長
さより短く、かつ第２層配線幅より長いことを特徴とす
る請求項２に記載の半導体配線装置。
【請求項４】前記第１層配線は、低抵抗体により形成
されていることを特徴とする請求項１に記載の半導体配
線装置。