JP3226488B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線を有する
半導体装置、特に、配線間容量の低減を図る半導体装置
及びその製造方法に関する。

【０００２】

【従来の技術】近年、半導体素子の高集積化及び高速化
に伴い、多層配線を有する半導体装置において、素子の
動作速度に影響を与える層間絶縁膜の容量の低減が望ま
れている。一般に、多層配線の配線間容量には、上層配
線と下層配線との間の容量（上下配線間容量）と、同一
の配線層内において互いに隣接する配線間の容量（隣接
配線間容量）とがある。この配線間容量を低減するに
は、配線を覆う層間絶縁膜に用いる絶縁材料の誘電率を
小さくすればよく、さらに配線間容量を低減するため
に、配線間にそれぞれ空隙を設ける方法が特開平第９−
１１６００４号公報に開示されている。

【０００３】以下、特開平第９−１１６００４号公報に
開示された、従来の半導体装置の製造方法について図面
を参照しながら説明する。

【０００４】図１９（ａ）〜（ｅ）は従来の半導体装置
の製造方法の工程順の断面構成を示している。まず、図
１９（ａ）に示すように、シリコンからなる半導体基板
１０１の上に、例えば、酸化シリコンからなる絶縁膜１
０２とアルミニウムからなる第１の導体膜とを順次堆積
し、該第１の導体膜に対してフォトリソグラフィー及び
エッチングを用いたパターニングを行なって下層配線パ
ターン１０３を形成する。

【０００５】次に、図１９（ｂ）に示すように、半導体
基板１０１の上に全面にポリイミドからなる層間絶縁膜
１０４を圧着する。このとき、下層配線パターン１０３
の側面には該層間絶縁膜１０４が充填されないため、互
いに隣接する下層配線パターン１０３の間に空隙１０５
がそれぞれ形成される。続いて、図１９（ｃ）に示すよ
うに、層間絶縁膜１０４に対してフォトリソグラフィー
及びエッチングを用いて該層間絶縁膜１０４にパターニ
ングを行なって下層配線パターン１０３と上層側の配線
とを接続する接続孔１０４ａを形成する。

【０００６】次に、図１９（ｄ）に示すように、接続孔
１０４ａにタングステンを充填してプラグ１０６を形成
した後、図１９（ｅ）に示すように、層間絶縁膜１０４
の上にアルミニウムからなる第２の導体膜を堆積し、該
第２の導体膜に対してフォトリソグラフィー及びエッチ
ングを用いたパターニングを行なって上層配線パターン
１０７を形成する。

【０００７】

【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置の製造方法は、互いに隣接する配線間に
空隙を設けるため、上下配線間容量を低減できず、さら
に、隣接配線間容量のうちの側面間の容量は低減される
ものの、隣接配線間容量のうちの上面間又は下面間で生
ずる容量、いわゆるフリンジ成分を低減できないという
問題を有している。

【０００８】本発明は前記従来の問題点に鑑み、フリン
ジ成分を含む隣接配線間容量を低減できると共に上下配
線間容量を低減できるようにすることを目的とする。

【０００９】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、配線パターンの側面及び上面に、空隙が
共に形成されている構成とするものである。

【００１０】本発明に係る第１の半導体装置は、半導体
基板上に形成された第１の絶縁膜と、第１の絶縁膜の上
に形成された配線パターンと、配線パターンの上に形成
された第２の絶縁膜とを備え、配線パターンの側面及び
上面と第２の絶縁膜との間には空隙が形成されている。

【００１１】本発明の半導体装置によると、半導体基板
上に形成された配線パターンは、側面のみならず上面に
も空隙が形成されているため、隣接配線間容量のうちの
フリンジ成分と上下配線間容量とが共に低減される。

【００１２】本発明の半導体装置は、第１の絶縁膜の上
に配線パターンと間隔をおいて形成され、第２の絶縁膜
を支える支柱をさらに備えていることが好ましい。

【００１３】本発明の半導体装置において、第１の絶縁
膜が、その上部における互いに隣接する配線パターンの
間の領域の少なくとも一部が除去されることにより形成
された凹状溝を有していることが好ましい。

【００１４】本発明に係る半導体装置の製造方法は、半
導体基板上の第１の絶縁膜の上に第１の配線パターンを
形成する第１の配線パターン形成工程と、第１の配線パ
ターンの上を含む半導体基板の上に全面にわたって第２
の絶縁膜を堆積する第２の絶縁膜堆積工程と、第２の絶
縁膜における第１の配線パターンの上に導体膜からなる
プラグを形成するプラグ形成工程と、第２の絶縁膜を除
去する第２の絶縁膜除去工程と、プラグの上部に粘性及
び絶縁性を持つ薄膜を第１の配線パターンの上面との間
に間隔をおくように圧入させた後、薄膜を硬化させるこ
とにより、該薄膜からなる第３の絶縁膜を形成する第３
の絶縁膜形成工程と、第３の絶縁膜に対してプラグの上
面が露出するように研磨を行なった後、第３の絶縁膜の
上に、プラグと電気的に接続するように第２の配線パタ
ーンを形成する第２の配線パターン形成工程とを備えて
いる。

【００１５】本発明の半導体装置の製造方法によると、
第１の配線パターンの上に全面にわたって第２の絶縁膜
を堆積した後、該第２の絶縁膜における第１の配線パタ
ーンの上に導体膜からなるプラグを形成する。次いで、
第２の絶縁膜を除去した後、プラグの上部に粘性及び絶
縁性を持つ薄膜を第１の配線パターンの上面との間に間
隔をおくように圧入し、薄膜を硬化させることにより、
該薄膜からなる第３の絶縁膜を形成するため、第１の配
線パターンの側面及び上面と該薄膜との間には空隙が形
成されるので、隣接配線間容量のうちのフリンジ成分と
上下配線間容量とが共に低減される。

【００１６】本発明の半導体装置の製造方法において、
プラグ形成工程が、第２の絶縁膜における第１の配線パ
ターン同士の間の領域に開口部を設けた後、該開口部に
導体膜を充填することにより、該導体膜からなり薄膜を
支える支柱を形成する支柱形成工程を含むことが好まし
い。

【００１７】本発明の半導体装置の製造方法は、プラグ
形成工程と第３の絶縁膜形成工程との間に、第１の絶縁
膜の上における第１の配線パターン同士の間の領域に、
薄膜を支える支柱を形成する支柱形成工程をさらに備え
ていることが好ましい。

【００１８】本発明の半導体装置の製造方法において、
支柱形成工程が第２の絶縁膜に対して選択的にエッチン
グを行なうことにより支柱を形成する工程を含むことが
好ましい。

【００１９】本発明の半導体装置の製造方法において、
薄膜が熱硬化性をも有し、第３の絶縁膜形成工程が、基
板上に形成された薄膜とプラグの上面とを対向させた
後、該薄膜をプラグの上部に圧入する圧入工程と、プラ
グの上部が圧入された薄膜に対して熱処理を行なって該
薄膜を硬化させた後、該薄膜から基板を剥離する剥離工
程とを含むことが好ましい。

【００２０】本発明の半導体装置の製造方法において、
薄膜が光硬化性をも有し、第３の絶縁膜形成工程が、基
板上に形成された薄膜とプラグの上面とを対向させた
後、該薄膜をプラグの上部に圧入する圧入工程と、プラ
グの上部が圧入された薄膜に光を照射して該薄膜を硬化
させた後、該薄膜から基板を剥離する剥離工程とを含む
ことが好ましい。

【００２１】本発明の半導体装置の製造方法において、
第３の絶縁膜形成工程が、ローラの周面に付着された薄
膜を第１の配線パターンの上に転写する転写工程を含む
ことが好ましい。

【００２２】本発明の半導体装置の製造方法は、プラグ
形成工程と第３の絶縁膜形成工程との間に、プラグ及び
第１の配線パターンをマスクとして第１の絶縁膜に対し
てエッチングを行なうことにより、第１の絶縁膜の上部
における互いに隣接する配線パターンの間の領域に自己
整合的に凹状溝を形成する凹状溝形成工程をさらに備え
ていることが好ましい。

【００２３】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。

【００２４】図１は本発明の第１の実施形態に係る半導
体装置の断面構成を示している。図１に示すように、例
えば、シリコンからなる半導体基板１の上には、酸化シ
リコンからなる第１の絶縁膜２が形成され、該第１の絶
縁膜２の上にはアルミニウム合金からなる下層配線パタ
ーン３が形成され、該下層配線パターン３の上にはポリ
イミドからなる第２の絶縁膜４が形成され、下層配線パ
ターン３の側面及び上面と第２の絶縁膜４との間には空
隙５がそれぞれ形成されている。第２の絶縁膜４の上に
はアルミニウム合金からなる上層配線パターン６が形成
されており、例えば、タングステンからなるプラグ７を
介して下層配線パターン３と電気的に接続されている。
また、下層配線パターン３が相対的にまばらな領域に
は、第２の絶縁膜４を支えるタングステンからなる支柱
８が形成されている。

【００２５】ここでは、説明の都合上、半導体装置の配
線部分のみを図示しているが、トランジスタやキャパシ
タ等の半導体素子を備えた半導体装置を想定している。

【００２６】このように、本実施形態によると、下層配
線パターン３及び上層配線パターン６の層間絶縁膜であ
る第２の絶縁膜４と下層配線パターン３との間には、該
下層配線パターン３の側面のみならずプラグ７の形成部
分を除く上面にも空隙が形成されているため、隣接配線
間容量と上下配線間容量とを低減でき、さらに、隣接配
線間容量のうちのフリンジ成分をも低減できるので、半
導体装置の高集積化及び高速化を確実に図ることができ
る。

【００２７】また、第１の絶縁膜２における下層配線パ
ターン３が相対的にまばらな領域には支柱８が設けられ
ているため、該領域において下層配線パターン３の上面
が第２の絶縁膜４の下面と接触することを防止できる。

【００２８】なお、この支柱８は下層配線パターン３の
疎密状態により選択的に設ければよい。また、支柱８の
材料に、下層配線パターン３と上層配線パターン６とを
電気的に接続するビアであるプラグ７と同一のタングス
テンを用いたが、絶縁性材料を用いてもよい。このよう
にすると、支柱８に起因する下層配線パターン３の電気
的特性の劣化の影響を受けにくくできる。

【００２９】また、本実施形態においては、下層配線パ
ターン３及び上層配線パターン６の２層からなる多層配
線の場合を説明したが、３層以上の多層配線を有する半
導体装置であっても同様の効果を得ることができる。

【００３０】（第１の製造方法）以下、前記のように構
成された半導体装置の第１の製造方法について図面を参
照しながら説明する。

【００３１】図２〜図４は本発明の第１の実施形態に係
る半導体装置の第１の製造方法における工程順の断面構
成を示している。まず、図２（ａ）に示すように、シリ
コンからなる半導体基板１１上に、酸化シリコンからな
る第１の絶縁膜１２とアルミニウム合金からなる導体膜
とを順次堆積する。次に、導体膜上にレジスト膜を塗布
し、フォトリソグラフィーを用いてマスクパターンを形
成した後、該マスクパターンを用いて導体膜に対してエ
ッチングを行なって該導体膜からなる第１の配線パター
ンとしての下層配線パターン１３を形成する。

【００３２】次に、図２（ｂ）に示すように、プラズマ
ＣＶＤ法を用いて、半導体基板１１の上に全面にわたっ
て酸化シリコンからなる第２の絶縁膜１４を堆積した
後、図２（ｃ）に示すように、フォトリソグラフィーを
用いて、下層配線パターン１３の上の第２の絶縁膜１４
に選択的に接続孔１４ａを形成すると共に、第１の絶縁
膜１２の上の下層配線パターン１３が相対的にまばらな
領域に支柱形成孔１４ｂを形成する。

【００３３】次に、図２（ｄ）に示すように、蒸着法等
を用いて、半導体基板１１の上に全面にわたってタング
ステンからなる導体膜を堆積させて、該導体膜を第２の
絶縁膜１４の接続孔１４ａ及び支柱形成孔１４ｂに充填
し、エッチバックを行なうことにより、それぞれタング
ステンからなるプラグ１５Ａと支柱１５Ｂとを同時に形
成する。その後、図２（ｅ）の斜視図に示すように、第
２の絶縁膜１４に対してドライエッチングを行なって該
第２の絶縁膜１４を除去する。ここで、第２の絶縁膜１
４に対して第１の絶縁膜１２との間にエッチング選択比
を持たせるため、第１の絶縁膜１２にポリイミドを用い
てもよい。

【００３４】一方、図３（ａ）に示すように、例えば、
石英ガラスからなる基板２１の上面に熱硬化性を持つポ
リイミドを塗布した後、必要に応じて該ポリイミドが流
れない程度の粘性を持つように硬化させて該ポリイミド
からなる薄膜２２Ａを形成する。

【００３５】次に、図３（ｂ）に示すように、基板２１
をヒータ２３の上に載置し、半導体基板１１の主面（素
子形成面）側を基板２１の薄膜２２Ａと対向させ、該薄
膜２２Ａを下層配線パターン１３との間に間隔をおくよ
うにプラグ１５Ａ及び支柱１５Ｂの上部に圧入すると共
に、ヒータ２３を用いて薄膜２２Ａが硬化する程度に基
板２１を加熱する。

【００３６】次に、図３（ｃ）に示すように、薄膜２２
Ａから基板２１を剥離する。ここで、基板２１の剥離を
容易にするために、圧入工程前に、プラグ１５Ａ及び支
柱１５Ｂの上面に薄膜２２Ａとの密着性を高める密着剤
を塗布したり、また、剥離時に基板２１に対して超音波
振動を加えたりするとよい。

【００３７】次に、図３（ｄ）に示すように、化学機械
研磨法を用いて、薄膜２２Ａに対してプラグ１５Ａの上
面が露出するように研磨を行なって、第３の絶縁膜とし
ての層間絶縁膜２２Ｂを形成した後、図４（ａ）に示す
ように、層間絶縁膜２２Ｂの上面に全面にわたってアル
ミニウム合金からなる導体膜を堆積すると共に該導体膜
上にレジスト膜を塗布し、フォトリソグラフィーを用い
たパターニングを行なって該導体膜からなる第２の配線
パターンとしての上層配線パターン２４を形成する。

【００３８】ここで、図４（ａ）は図２（ｅ）のＩ−Ｉ
線における断面構成を示し、図４（ｂ）は図２（ｅ）の
II−II線における断面構成を示し、図４（ａ）又は
（ｂ）に示すように、下層配線パターン１３は、その側
面のみならず、その上面と層間絶縁膜２２Ｂの下面との
間にも空隙２５を形成できる。

【００３９】さらに、図２（ｃ）及び（ｄ）に示すプラ
グ形成工程において、マスクとなる第２の絶縁膜１４及
びプラグ１５Ａとなるタングステンを用いて支柱１５Ｂ
をプラグ１５Ａと同時に形成するため、支柱１５Ｂを形
成するための新たな工程を設ける必要がない。

【００４０】なお、層間絶縁膜２２Ｂにポリイミドを用
いたが、これに限らず、絶縁性を有する材料、望ましく
はより誘電率が小さい材料、例えば、ポリテトラフルオ
ロエチレン（テフロン）、ガラスエポキシ、水酸化シル
セスキオキサン又はメチルシルセスキオキサン等を用い
てもよい。

【００４１】また、下層配線パターン１３及び上層配線
パターン２４にアルミニウム合金を用いたが、これに限
らず、アルミニウム、銅又は金等の金属を含む導電性材
料であればよい。

【００４２】また、従来のように、配線間に空隙を設け
た後にプラグを形成すると、プラグ形成用の導電性材料
が空隙をふさいで短絡を起こすことも考えられるが、本
製造方法においては、プラグを形成した後に空隙を設け
るため、プラグ形成に起因する短絡の発生を防止でき
る。また、配線パターンが相対的に密な状態であっても
本製造方法を用いることができる。

【００４３】（第２の製造方法）以下、前記のように構
成された半導体装置の第２の製造方法について図面を参
照しながら説明する。

【００４４】図５〜図７は本発明の第１の実施形態に係
る半導体装置の第２の製造方法における工程順の断面構
成を示している。第１の製造方法の図２（ｃ）及び
（ｄ）に示すプラグ形成工程において、層間絶縁膜２２
Ｂとなる薄膜２２Ａを支える支柱１５Ｂを同時に形成し
ているが、第２の製造方法の図５（ｂ）及び（ｃ）に示
すプラグ形成工程においては、プラグ１５Ａのみを製造
する。その後、図５（ｅ）に示すように、フォトリソグ
ラフィーを用いて、第２の絶縁膜１４の支柱形成領域に
パターニングを施し、第２の絶縁膜１４を選択的に除去
することにより、第２の絶縁膜１４からなる支柱１４Ａ
を形成する。

【００４５】この後に続く図６（ａ）〜（ｄ）及び図７
（ａ），（ｂ）は第１の製造方法と同様である。

【００４６】なお、図５（ｅ）に示す支柱形成工程にお
いて、硬化する前の薄膜２２Ａのたわみを防止する支柱
１４Ａを第２の絶縁膜１４を用いて形成したが、これに
限らず、第２の絶縁膜１４を除去した後、半導体基板１
１の上に、例えば第２の絶縁膜１４の誘電率よりも小さ
い誘電率を持つ他の絶縁性材料を新たに堆積させ、該絶
縁性材料から支柱を形成してもよく、これにより、支柱
の材料の選択の自由度を上げられる。

【００４７】このように、第２の製造方法によると、支
柱１４Ａに絶縁性材料を用いているため、支柱形成時の
位置ずれにより配線間が短絡するというような事態を防
止できる。

【００４８】（第３の製造方法）以下、前記のように構
成された半導体装置の第３の製造方法について図面を参
照しながら説明する。

【００４９】図８〜図１０は本発明の第１の実施形態に
係る半導体装置の第３の製造方法における工程順の断面
構成を示している。層間絶縁膜形成工程において、図３
（ａ）〜（ｄ）に示す第１の製造方法では粘性及び絶縁
性を持つ薄膜２２Ａに熱硬化性を持つポリイミドを用い
たが、第３の製造方法では光硬化性を持つポリイミドか
らなる薄膜３０Ａを用いる。

【００５０】具体的には、図９（ｂ）に示すように、例
えば、石英ガラスからなる基板２１の上面に紫外線硬化
性を持つポリイミドを塗布した後、必要に応じて該ポリ
イミドが流れない程度の粘性を持つように硬化させて該
ポリイミドからなる薄膜３０Ａを形成する。

【００５１】次に、図９（ｂ）に示すように、半導体基
板１１の主面（素子形成面）側を基板２１の薄膜３０Ａ
と対向させ、該薄膜３０Ａを下層配線パターン１３との
間に間隔をおくようにプラグ１５Ａ及び支柱１５Ｂの上
部に圧入すると共に、基板２１の薄膜３０Ａと反対側の
面から該薄膜３０Ａに紫外線を照射させて該薄膜３０Ａ
を硬化させる。

【００５２】次に、図９（ｃ）に示すように、薄膜３０
Ａから基板２１を剥離し、図９（ｄ）に示すように、化
学機械研磨法を用いて、薄膜３０Ａをプラグ１５Ａの上
面が露出するように研磨して層間絶縁膜３０Ｂを形成す
る。

【００５３】この後に続く図１０（ａ）及び（ｂ）は第
１の製造方法と同様である。

【００５４】このように第３の製造方法によると、層間
絶縁膜３０Ｂに紫外線硬化性を持つポリイミドを用いて
いるため、第２の製造方法の場合よりも硬化時間を短縮
できる。

【００５５】なお、層間絶縁膜３０Ｂにポリイミドを用
いたがこれに限らず、紫外線硬化性を有する絶縁性材
料、望ましくはより誘電率が小さい材料、例えば、紫外
線硬化性エポキシ樹脂等を用いてもよく、また、可視光
により硬化する樹脂であってもよい。

【００５６】（第４の製造方法）以下、前記のように構
成された半導体装置の第４の製造方法について図面を参
照しながら説明する。

【００５７】図１１〜図１４は本発明の第１の実施形態
に係る半導体装置の第４の製造方法における工程順の断
面構成を示している。層間絶縁膜形成工程において、第
１〜第３の製造方法では粘性及び絶縁性を持つ薄膜を石
英ガラス等からなる平面性に優れた基板２１に塗布して
おき、該基板２１の塗布面を半導体基板１１に対向させ
ることにより、該半導体基板１１上のプラグ１５Ａ等の
上部を薄膜に圧入したが、第４の製造方法では基板２１
の代わりに印刷ローラを用いている。

【００５８】具体的には、図１２（ａ）に示すように、
印刷ローラ３１を備えたステージ３２上の所定位置に図
１１（ａ）〜（ｅ）に示す工程において上面に下層配線
パターン１３、プラグ１５Ａ及び支柱１５Ｂ等が形成さ
れた半導体基板１１を載置すると共に、載置された半導
体基板１１から印刷ローラ３１の直径で規制される位置
に熱硬化性ポリイミドを塗布し該熱硬化性ポリイミドか
らなる薄膜２２Ａを形成する。

【００５９】次に、図１２（ｂ）に示すように、印刷ロ
ーラ３１を半導体基板１１方向に回転させることにより
ローラの周面に薄膜２２Ａを付着させ、さらに、図１３
（ａ）及び（ｂ）に示すように、印刷ローラ３１を回転
させながら前進させ、ローラ周面の薄膜２２Ａが半導体
基板１１上の下層配線パターン１３の上面と間隔をおい
てプラグ１５Ａ及び支柱１５Ｂの各上部に圧入されるよ
うに該薄膜２２Ａを印刷ローラ３１側から半導体基板１
１側に転写する。このとき、転写圧力や薄膜２２Ａの粘
度をこの転写条件を満たすように最適化する必要があ
る。

【００６０】次に、図１４（ａ）に示すように、ヒータ
２３を用いて、半導体基板１１に転写された薄膜２２Ａ
が硬化するように該半導体基板１１を加熱し、その後、
図１４（ｂ）に示すように、化学機械研磨法等を用い
て、薄膜２２Ａをプラグ１５Ａの上面が露出するように
研磨して薄膜２２Ａからなる層間絶縁膜２２Ｂを形成す
る。その後、図１４（ｃ）に示すように、層間絶縁膜２
２Ｂの上に上層配線パターン２４を形成する。

【００６１】ここで、図１４（ｃ）は図１１（ｅ）のＩ
−Ｉ線における断面構成を示し、図１４（ｄ）は図１１
（ｅ）のII−II線における断面構成を示し、図１４
（ｃ）又は（ｄ）に示すように、下層配線パターン１３
は、その側面のみならず、その上面と層間絶縁膜２２Ｂ
の下面との間にも空隙２５を形成できる。

【００６２】このように、第４の製造方法によると、層
間絶縁膜形成工程において、薄膜２２Ａを支持するため
の基板２１が不要となると共に、印刷法を用いているた
め層間絶縁膜形成工程の所要時間を短縮できる。さら
に、半導体基板１１の面積が比較的大きい場合にも容易
に対応できるので、量産性に優れる。

【００６３】なお、薄膜２２Ａに熱硬化性ポリイミドを
用いたが、これに限らず、光硬化性ポリイミドであって
もよく、また、転写条件を満たせば、第１及び第３の製
造方法に示した材料であってもよい。

【００６４】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。

【００６５】図１５は本発明の第２の実施形態に係る半
導体装置の断面構成を示している。図１５において、図
１に示す構成部材と同一の構成部材には同一の符号を付
すことにより説明を省略する。本実施形態においては、
半導体基板１と下層配線パターン３とを絶縁する第１の
絶縁膜２における互いに隣接する下層配線パターン３の
間の領域に、第１の絶縁膜２が除去されてなる凹状溝２
ａが形成されている。

【００６６】このようにすると、下層配線パターン３の
上面は層間絶縁膜となる第２の絶縁膜４の下面との間に
空隙２５が設けられると共に、下層配線パターン３の下
方の周辺部にも空隙２５が広がることになり、下層配線
パターン３の上面のみならず、該下層配線パターン３の
下方の周辺部の誘電率が空気並みに小さくなるため、隣
接間容量のうちのフリンジ成分をさらに低減でき、これ
により、半導体装置のさらなる高集積化及び高速化を図
ることができる。

【００６７】なお、本実施形態においては、下層配線パ
ターン３及び上層配線パターン６の２層からなる多層配
線の場合を説明したが、３層以上の多層配線を有する半
導体装置であっても、層間絶縁膜の配線間の間に該層間
絶縁膜を除去してなる凹状溝を形成すれば、同様の効果
を得ることができる。

【００６８】以下、前記のように構成された半導体装置
の製造方法について図面を参照しながら説明する。

【００６９】図１６〜図１８は本発明の第２の実施形態
に係る半導体装置の製造方法における工程順の断面構成
を示している。まず、図１６（ａ）に示すように、シリ
コンからなる半導体基板１１上に、例えば、ポリイミド
からなる第１の絶縁膜とアルミニウム合金からなる導体
膜とを順次堆積する。次に、フォトリソグラフィー工程
及びその後のエッチング工程を経て、該導体膜からなる
下層配線パターン１３を形成する。

【００７０】次に、図１６（ｂ）に示すように、プラズ
マＣＶＤ法を用いて、半導体基板１１の上に全面にわた
って酸化シリコンからなる第２の絶縁膜１４を堆積した
後、図１６（ｃ）に示すように、フォトリソグラフィー
を用いて、下層配線パターン１３の上の第２の絶縁膜１
４に選択的に接続孔１４ａを形成すると共に、第１の絶
縁膜１２の上の下層配線パターン１３が相対的にまばら
な領域に支柱形成孔１４ｂを形成する。

【００７１】次に、図１６（ｄ）に示すように、蒸着法
等を用いて、半導体基板１１の上に全面にわたってタン
グステンからなる導体膜を堆積させて、該導体膜を第２
の絶縁膜１４の接続孔１４ａ及び支柱形成孔１４ｂに充
填し、エッチバックを行なうことにより、それぞれタン
グステンからなるプラグ１５Ａと支柱１５Ｂとを同時に
形成し、その後、図１６（ｅ）に示すように、第２の絶
縁膜１４に対してドライエッチングを行なってこれを除
去する。

【００７２】次に、図１７（ａ）の斜視図に示すよう
に、下層配線パターン１３及び支柱１５Ｂをマスクとし
て第１の絶縁膜１２に対してドライエッチングを行なっ
て、該第１の絶縁膜１２における、下層配線パターン１
３同士の間、支柱１５Ｂ同士の間及び下層配線パターン
１３と支柱１５Ｂとの間のそれぞれの領域に自己整合的
に凹状溝１２ａを形成する。

【００７３】ここで、酸化シリコンからなる第２の絶縁
膜１４のエッチング時に第１の絶縁膜１２との間にエッ
チング選択比を持たせるために、第１の絶縁膜１２にポ
リイミドを用いたが、酸化シリコンを用いてもよい。こ
のようにすると、第２の絶縁膜１４と第１の絶縁膜１２
とを連続してエッチングすることができるので、工程が
増えない。

【００７４】一方、図１７（ｂ）に示すように、例え
ば、石英ガラスからなる基板２１の上面に熱硬化性を持
つポリイミドを塗布した後、必要に応じて該ポリイミド
が流れない程度の粘性を持つように硬化させて該ポリイ
ミドからなる薄膜２２Ａを形成する。

【００７５】次に、図１７（ｃ）に示すように、基板２
１をヒータ２３の上に載置し、半導体基板１１の主面
（素子形成面）側を基板２１の薄膜２２Ａと対向させ、
該薄膜２２Ａを下層配線パターン１３との間に間隔をお
くようにプラグ１５Ａ及び支柱１５Ｂの上部に圧入する
と共に、ヒータ２３を用いて薄膜２２Ａが硬化する程度
に基板２１を加熱する。

【００７６】次に、図１７（ｄ）に示すように、薄膜２
２Ａから基板２１を剥離した後、図１７（ｅ）に示すよ
うに、化学機械研磨法を用いて、薄膜２２Ａをプラグ１
５Ａの上面が露出するように研磨して層間絶縁膜２２Ｂ
を形成した後、図１８（ａ）に示すように、層間絶縁膜
２２Ｂの上面に全面にわたってアルミニウム合金からな
る導体膜を堆積し、フォトリソグラフィーを用いてパタ
ーニングを行なって該導体膜からなる上層配線パターン
２４を形成する。

【００７７】ここで、図１８（ａ）は図１７（ａ）のII
I −III 線における断面構成を示し、図１８（ｂ）は図
１７（ａ）のIV−IV線における断面構成を示し、図１８
（ａ）又は（ｂ）に示すように、下層配線パターン１３
は、その側面のみならず、上面と層間絶縁膜２２Ｂの下
面との間に空隙２５を形成できる上に、さらに、第１の
絶縁膜１２における下層配線パターン１３の下方の周辺
部にも該空隙２５を広げることができる。

【００７８】なお、層間絶縁膜２２Ｂにポリイミドを用
いたがこれに限らず、絶縁性を有する材料、望ましくは
より誘電率が小さい材料、例えば、ポリテトラフルオロ
エチレン（テフロン）、ガラスエポキシ、水酸化シルセ
スキオキサン又はメチルシルセスキオキサン等を用いて
もよい。

【００７９】また、下層配線パターン１３及び上層配線
パターン２４にアルミニウム合金を用いたが、これに限
らず、アルミニウム、銅又は金等の金属を含む導電性材
料であればよい。

【００８０】また、本実施形態においても、第１の実施
形態に係る第２〜第４の製造方法と同様な方法を用いて
製造できることはいうまでもない。

【００８１】また、従来のように、配線間に空隙を設け
た後にプラグを形成すると、プラグ形成用の導電性材料
が空隙をふさいで短絡を起こすことも考えられるが、本
製造方法においては、プラグを形成した後に空隙を設け
るため、プラグ形成に起因する短絡の発生を防止でき
る。また、配線パターンが相対的に密な状態であっても
本製造方法を用いることができる。

【００８２】

【発明の効果】本発明の半導体装置によると、半導体基
板上に形成された配線パターンは、側面のみならず上面
にも空隙が形成されているため、隣接配線間容量のうち
のフリンジ成分と上下配線間容量とが共に低減されるの
で、装置の高集積化及び高速化を図ることができる。

【００８３】本発明の半導体装置が、第１の絶縁膜の上
に、配線パターンと間隔をおいて形成され、第２の絶縁
膜を支える支柱をさらに備えていると、配線パターンの
上に空隙を設けるように第２の絶縁膜を形成する際に、
配線パターン又はプラグが相対的にまばらな領域におい
て、第２の絶縁膜を支える支柱によって第２の絶縁膜が
配線パターン側にたわむことを防止できるため、配線間
容量の低減を確実に達成できる。

【００８４】本発明の半導体装置において、第１の絶縁
膜が、その上部における互いに隣接する配線パターンの
間の領域の少なくとも一部が除去されることにより形成
された凹状溝を有していると、第１の絶縁膜における配
線パターンの下方の周辺部が除去されているため、該周
辺部の誘電率が空気並みに小さくなっているので、隣接
配線間容量のうちのフリンジ成分が配線パターンの上部
のみならず下部においても低減され、その結果、さらな
る装置の高集積化及び高速化を図ることができる。

【００８５】本発明の半導体装置の製造方法は、第２の
絶縁膜を除去した後、プラグの上部に粘性及び絶縁性を
持つ薄膜を第１の配線パターンの上面との間に間隔をお
くように圧入し、薄膜を硬化させることにより、該薄膜
からなる第３の絶縁膜を形成するため、第１の配線パタ
ーンの側面及び上面と該薄膜との間には空隙が形成され
るので、隣接配線間容量のうちのフリンジ成分と上下配
線間容量とが共に低減される。これにより、装置の高集
積化及び高速化を図ることができる。

【００８６】本発明の半導体装置の製造方法において、
プラグ形成工程が、第２の絶縁膜における第１の配線パ
ターン同士の間の領域に開口部を設けた後、該開口部に
導体膜を充填することにより、導体膜からなり薄膜を支
える支柱を形成する支柱形成工程を含むと、第３の層間
絶縁膜形成工程において、配線パターン又はプラグが相
対的にまばらな領域であっても、導体膜からなる支柱に
よって粘性及び絶縁性を持つ薄膜が第１の配線パターン
側にたわむことを防止できるため、配線間容量の低減を
確実に達成できる。また、この支柱をプラグの形成と同
一工程で形成するため、支柱を形成する新たな工程をわ
ざわざ設ける必要がない。

【００８７】本発明の半導体装置の製造方法は、プラグ
形成工程と第３の絶縁膜形成工程との間に、第１の絶縁
膜の上における第１の配線パターン同士の間の領域に、
薄膜を支える支柱を形成する支柱形成工程をさらに備え
ていると、支柱の材料を選択する自由度が向上するた
め、例えば、絶縁性材料を用いれば、位置ずれによる短
絡等の故障を未然に防ぐことができる。

【００８８】本発明の半導体装置の製造方法において、
支柱形成工程が第２の絶縁膜に対して選択的にエッチン
グを行なうことにより支柱を形成する工程を含むと、絶
縁性材料からなる支柱を新たな工程を設けることなく容
易に且つ確実に形成できる。

【００８９】本発明の半導体装置の製造方法において、
薄膜が熱硬化性をも有し、第３の絶縁膜形成工程が、基
板上に形成された薄膜とプラグの上面とを対向させた
後、薄膜をプラグの上部に圧入する圧入工程と、プラグ
の上部が圧入された薄膜に対して熱処理を行なって該薄
膜を硬化させた後、該薄膜から基板を剥離する剥離工程
とを含むと、第１の配線パターンの上面と第３の絶縁膜
の下面との間に確実に空隙を設けることができる。

【００９０】本発明の半導体装置の製造方法において、
薄膜が光硬化性をも有し、第３の絶縁膜形成工程が、基
板上に形成された薄膜とプラグの上面とを対向させた
後、薄膜をプラグの上部に圧入する圧入工程と、プラグ
の上部が圧入された薄膜に光を照射して該薄膜を硬化さ
せた後、該薄膜から基板を剥離する剥離工程とを含む
と、第１の配線パターンの上面と第３の絶縁膜の下面と
の間に確実に空隙を設けることができる上に、薄膜を硬
化させるのにに要する時間を短縮できるため、製造の効
率を向上させることができる。

【００９１】本発明の半導体装置の製造方法において、
第３の絶縁膜形成工程が、ローラの周面に付着された薄
膜を第１の配線パターンの上に転写する転写工程を含む
と、粘性を有する薄膜を半導体基板上に形成された第１
の配線パターンの上に容易に転写することができる。

【００９２】本発明の半導体装置の製造方法は、プラグ
形成工程と第３の絶縁膜形成工程との間に、プラグ及び
第１の配線パターンをマスクとして第１の絶縁膜に対し
てエッチングを行なうことにより、第１の絶縁膜の上部
における互いに隣接する配線パターンの間の領域に自己
整合的に凹状溝を形成する凹状溝形成工程をさらに備え
ていると、第１の配線パターンの下方の周辺部に位置す
る第１の絶縁膜を除去して、自己整合的に凹状溝を形成
するため、この凹状溝の内部に広がる空隙により、第１
の配線パターンの下方の周辺部の誘電率が空気並みに小
さくなる。その結果、隣接配線間容量のうちのフリンジ
成分が、配線パターンの上部のみならず下部においても
低減されるので、さらなる装置の高集積化及び高速化を
図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置を示
す構成断面図である。

【図２】（ａ）〜（ｅ）は本発明の第１の実施形態に係
る半導体装置の第１の製造方法を示す工程順の構成断面
図である。

【図３】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る半導体装置の第１の製造方法を示す工程順の構成断面
図である。

【図４】（ａ）及び（ｂ）は本発明の第１の実施形態に
係る半導体装置の第１の製造方法を示す工程順の構成断
面図である。

【図５】（ａ）〜（ｅ）は本発明の第１の実施形態に係
る半導体装置の第２の製造方法を示す工程順の構成断面
図である。

【図６】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る半導体装置の第２の製造方法を示す工程順の構成断面
図である。

【図７】（ａ）及び（ｂ）は本発明の第１の実施形態に
係る半導体装置の第２の製造方法を示す工程順の構成断
面図である。

【図８】（ａ）〜（ｅ）は本発明の第１の実施形態に係
る半導体装置の第３の製造方法を示す工程順の構成断面
図である。

【図９】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る半導体装置の第３の製造方法を示す工程順の構成断面
図である。

【図１０】（ａ）及び（ｂ）は本発明の第１の実施形態
に係る半導体装置の第３の製造方法を示す工程順の構成
断面図である。

【図１１】（ａ）〜（ｅ）は本発明の第１の実施形態に
係る半導体装置の第４の製造方法を示す工程順の構成断
面図である。

【図１２】（ａ）及び（ｂ）は本発明の第１の実施形態
に係る半導体装置の第４の製造方法を示す工程順の構成
断面図である。

【図１３】（ａ）及び（ｂ）は本発明の第１の実施形態
に係る半導体装置の第４の製造方法を示す工程順の構成
断面図である。

【図１４】（ａ）〜（ｄ）は本発明の第１の実施形態に
係る半導体装置の第４の製造方法を示す工程順の構成断
面図である。

【図１５】本発明の第２の実施形態に係る半導体装置を
示す構成断面図である。

【図１６】（ａ）〜（ｅ）は本発明の第２の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。

【図１７】（ａ）〜（ｅ）は本発明の第２の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。

【図１８】（ａ）及び（ｂ）は本発明の第２の実施形態
に係る半導体装置の製造方法を示す工程順の構成断面図
である。

【図１９】従来の半導体装置の製造方法を示す工程順の
構成断面図である。

【符号の説明】

１ 半導体基板 ２ 第１の絶縁膜 ２ａ 凹状溝 ３ 下層配線パターン ４ 第２の絶縁膜 ５ 空隙 ６ 上層配線パターン ７ プラグ ８ 支柱 １１ 半導体基板 １２ 第１の絶縁膜 １２ａ 凹状溝 １３ 下層配線パターン（第１の配線パターン） １４ 第２の絶縁膜 １４ａ 接続孔 １４ｂ 支柱形成孔（開口部） １４Ａ 支柱 １５Ａ プラグ １５Ｂ 支柱 ２１ 基板 ２２Ａ 薄膜 ２２Ｂ 層間絶縁膜（第３の絶縁膜） ２３ ヒータ ２４ 上層配線パターン（第２の配線パターン） ２５ 空隙 ３０Ａ 薄膜 ３０Ｂ 層間絶縁膜（第３の絶縁膜） ３１ 印刷ローラ ３２ ステージ １０１ 半導体基板 １０２ 絶縁膜 １０３ 下層配線パターンからなる １０４ 層間絶縁膜第 １０５ 空隙 １０６ プラグ １０７ 上層配線パターン

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−218150（ＪＰ，Ａ) 特開 平９−116004（ＪＰ，Ａ) 特開 平１−310560（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上の第１の絶縁膜の上に第１
   の配線パターンを形成する第１の配線パターン形成工程
   と、 前記第１の配線パターンの上を含む前記半導体基板の上
   に全面にわたって第２の絶縁膜を堆積する第２の絶縁膜
   堆積工程と、 前記第２の絶縁膜における前記第１の配線パターンの上
   に導体膜からなるプラグを形成するプラグ形成工程と、 前記第２の絶縁膜を除去する第２の絶縁膜除去工程と、 前記プラグの上部に粘性及び絶縁性を持つ薄膜を前記第
   １の配線パターンの上面との間に間隔をおくように圧入
   させた後、前記薄膜を硬化させることにより、前記薄膜
   からなる第３の絶縁膜を形成する第３の絶縁膜形成工程
   と、 前記第３の絶縁膜に対して前記プラグの上面が露出する
   ように研磨を行なった後、前記第３の絶縁膜の上に、前
   記プラグと電気的に接続するように第２の配線パターン
   を形成する第２の配線パターン形成工程とを備えている
   ことを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記プラグ形成工程は、 前記第２の絶縁膜における前記第１の配線パターン同士
   の間の領域に開口部を設けた後、該開口部に前記導体膜
   を充填することにより、前記導体膜からなり前記薄膜を
   支える支柱を形成する支柱形成工程を含むことを特徴と
   する請求項１に記載の半導体装置の製造方法。
3. 【請求項３】 前記プラグ形成工程と前記第３の絶縁膜
   形成工程との間に、 前記第１の絶縁膜の上における前記第１の配線パターン
   同士の間の領域に、前記薄膜を支える支柱を形成する支
   柱形成工程をさらに備えていることを特徴とする請求項
   １に記載の半導体装置の製造方法。
4. 【請求項４】 前記支柱形成工程は、 前記第２の絶縁膜に対して選択的にエッチングを行なう
   ことにより前記支柱を形成する工程を含むことを特徴と
   する請求項３に記載の半導体装置の製造方法。
5. 【請求項５】 前記薄膜は熱硬化性をも有し、 前記第３の絶縁膜形成工程は、 基板上に形成された前記薄膜と前記プラグの上面とを対
   向させた後、前記薄膜を前記プラグの上部に圧入する圧
   入工程と、 前記プラグの上部が圧入された前記薄膜に対して熱処理
   を行なって前記薄膜を硬化させた後、前記薄膜から前記
   基板を剥離する剥離工程とを含むことを特徴とする請求
   項１に記載の半導体装置の製造方法。
6. 【請求項６】 前記薄膜は光硬化性をも有し、 前記第３の絶縁膜形成工程は、 基板上に形成された前記薄膜と前記プラグの上面とを対
   向させた後、前記薄膜を前記プラグの上部に圧入する圧
   入工程と、 前記プラグの上部が圧入された前記薄膜に光を照射して
   前記薄膜を硬化させた後、前記薄膜から前記基板を剥離
   する剥離工程とを含むことを特徴とする請求項１に記載
   の半導体装置の製造方法。
7. 【請求項７】 前記第３の絶縁膜形成工程は、 ローラの周面に付着された前記薄膜を前記第１の配線パ
   ターンの上に転写する転写工程を含むことを特徴とする
   請求項１に記載の半導体装置の製造方法。
8. 【請求項８】 前記プラグ形成工程と前記第３の絶縁膜
   形成工程との間に、 前記プラグ及び第１の配線パターンをマスクとして前記
   第１の絶縁膜に対してエッチングを行なうことにより、
   前記第１の絶縁膜の上部における互いに隣接する前記配
   線パターンの間の領域に自己整合的に凹状溝を形成する
   凹状溝形成工程をさらに備えていることを特徴とする請
   求項１に記載の半導体装置の製造方法。