CN111834528A - 一种空腔电感结构及其制造方法 - Google Patents

一种空腔电感结构及其制造方法 Download PDF

Info

Publication number
CN111834528A
CN111834528A CN202010736129.4A CN202010736129A CN111834528A CN 111834528 A CN111834528 A CN 111834528A CN 202010736129 A CN202010736129 A CN 202010736129A CN 111834528 A CN111834528 A CN 111834528A
Authority
CN
China
Prior art keywords
metal layer
inductor structure
silicon substrate
cavity
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010736129.4A
Other languages
English (en)
Inventor
陈天放
曹立强
徐成
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202010736129.4A priority Critical patent/CN111834528A/zh
Publication of CN111834528A publication Critical patent/CN111834528A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明公开了一种空腔电感结构,包括:具有空腔结构的硅衬底;形成于硅衬底上,且位于空腔结构内螺旋电感结构;绝缘层,覆盖硅衬底的第一表面;铜柱;第一金属层,电连接至螺旋电感结构的外侧端口以及铜柱的第一端;第一介质层,包覆第一金属层的表面及间隙;第二金属层,电连接至第一金属层;第二介质层,包覆第二金属层的表面及间隙;第三金属层,电连接至铜柱的第二端;第三介质层,包覆第三金属层的间隙;以及外接焊球,电连接至第三金属层。

Description

一种空腔电感结构及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种空腔电感结构及其制造方法。
背景技术
近年来,随着无线通信市场的飞速发展,射频微波电路在无线个人通讯,无线局域网(WLAN),卫星通信,汽车电子中得到了广泛应用。小型化、低造价、低耗能、高性能的片上射频器件的需求也在不断地增加。为了满足低损耗、高集成度的要求,片上集成螺旋电感已成为压控振荡器、低噪声放大器、混频器以及滤波器等许多通信模块中的重要元件。
电感的一项重要指标是品质因数(Q),品质因数越高,电感元件的效率就越高。而品质因数的提高受限于衬底的寄生效应以及电感线本身电阻,因此,当前对片上集成螺旋电感的优化主要有两种方式,一是减小电感的方块电阻,另一类就是从衬底入手减小衬底损耗。其中,方块电阻的减小可以通过增加线圈的厚度或选用电阻率较低的Cu作为线圈金属等方式实现,而衬底损耗的减小则可以通过选用GaAs或玻璃衬底实现,但GaAs成本较高,而玻璃衬底又容易产生热膨胀系数不匹配的问题。
硅基集成电路制造成本相对较低,其相对与GaAs基集成电路具有相当大的竞争力。但是硅衬底在高频下的高损耗限制了硅基射频电感性能。为了改善硅基电感元件性能,上海卓弘微系统科技有限公司在CN109979912专利中,给出了一种衬底掏空的层叠电感结构及其实现方法,其采用微机械体加工技术在硅衬底上形成多层金属互连线悬浮结构,如图1所示,其中,101为螺旋导线;100为衬底;102、104、106、108为介质层;103、103a、103b、103c、105、105a、105b、105c、107、109、111、113为导电层;以及115、115a、115b、115c、117、117a、117b、117c、119、121为导电插塞群。该方法虽然减小了寄生电容的影响,扩展了电感的工作频带,大幅度提高了在高频带范围内的性能,但是该结构没有减少衬底以上部分的介质损耗,同时浪费了衬底空腔区域空间。
发明内容
针对现有技术中的部分或全部问题,本发明一方面提供一种空腔电感结构,包括:
硅衬底,所述硅衬底包括空腔结构;
螺旋电感结构,布置于所述硅衬底上,且位于所述空腔结构内;
绝缘层,所述绝缘层覆盖所述硅衬底布置有所述螺旋电感结构一侧的表面;
铜柱,包括第一铜柱及第二铜柱,所述铜柱贯穿所述硅衬底;
第一金属层,所述第一金属层电连接至所述螺旋电感结构的外侧端口以及所述铜柱的第一端;
第一介质层,所述第一介质层包覆所述第一金属层的表面及间隙;
第二金属层,所述第二金属层电连接至所述第一金属层;
第二介质层,所述第二介质层包覆所述第二金属层的表面及间隙;
第三金属层,所述第三金属层电连接至所述铜柱的第二端;
第三介质层,所述第三介质层包覆所述第二金属层的间隙;以及
外接焊球,所述外接焊球电连接至所述第三金属层。
进一步地,所述绝缘层的材料为氧化硅。
进一步地,所述螺旋电感结构为四边形、六边形或八边形。
进一步地,所述第一金属层实现对所述螺旋电感结构的外侧端口的扇出功能。
进一步地,所述第二金属层实现对所述螺旋电感结构的内侧端口的扇出功能。
进一步地,所述第一金属层和/或所述第二金属层和/或所述第三金属层的材料为铜、铝、钨或其合金。
进一步地,所述第一介质层和/或所述第二介质层和/或所述第三介质层的材料为树脂、PI、氧化硅或氮化硅。
本发明一方面提供一种空腔电感结构的制造方法,包括:
在硅衬底的第一表面刻蚀深槽,形成螺旋线圈图形以及盲孔;
在所述第一表面及所述深槽内沉积绝缘层;
在所述深槽内沉积阻挡层及种子层,并填充电镀铜,形成螺旋电感结构及铜柱;
在所述第一表面形成第一金属层、第一介质层、第二金属层以及第二介质层;
将所述第一表面与载片粘合;
磨削所述硅衬底的第二表面,使得所述铜柱的第二端暴露出来;
在所述第二表面形成第三金属层、第三介质层以及外接焊球;
在所述第二表面未与所述螺旋电感结构对应的区域涂胶;
从所述第二表面刻蚀硅衬底,形成空腔结构;以及
去除载片。
进一步地,所述盲孔的高度大于所述螺旋线圈图形的高度。
本发明提供的一种空腔电感结构制造方法,通过在硅基板上制作深槽电感并刻蚀去除电感区域的硅衬底,以形成一种空腔电感结构。一方面,其去除了电感线圈附近的衬底和介质,减少了介质和硅衬底引起的传输损耗和介质损耗,有效提高了电感性能;另一方面,深槽结构使得该方法可用于制作更高厚度的金属,可以进一步提高电感品质因数,同时,利用了硅基板上纵向空间,减小了平面面积开销。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出现有技术中的一种衬底掏空的层叠电感结构的结构示意图;
图2示出本发明一个实施例的一种空腔电感结构的剖面示意图;
图3示出本发明一个实施例的一种空腔电感结构中深槽电感结构的平面结构示意图;
图4a-4m示出根据本发明一个实施例的一种空腔电感结构的制造方法形成空腔电感结构的过程剖面示意图;以及
图5示出本发明一个实施例的一种空腔电感结构的制造方法的流程示意图。
具体实施方式
以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明并不限于这些特定细节。此外,应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是,本发明的实施例以特定顺序对工艺步骤进行描述,然而这只是为了阐述该具体实施例,而不是限定各步骤的先后顺序。相反,在本发明的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
本发明提供的一种空腔电感结构制造方法,通过在硅基板上制作深槽电感并刻蚀去除电感区域的硅衬底,以形成一种空腔电感结构,有效提高了电感的性能。下面结合实施例附图,对本发明的方案作进一步描述。
图2示出本发明一个实施例的一种空腔电感结构200的剖面示意图。如图2所示,一种空腔电感结构200,包括硅衬底201,螺旋电感结构202,绝缘层203,第一铜柱241,第二铜柱242,第一金属层251,第一介质层261,第二金属层252,第二介质层262,第三金属层253,第三介质层263,以及外接焊球207。
所述硅衬底201包括空腔结构211,所述空腔结构211位于所述螺旋电感结构202的下方区域。
所述螺旋电感结构202布置于所述硅衬底201上,且其大部分位于所述空腔结构211内;在本发明的一个实施例中,所述螺旋电感结构202为如图3所述的四边形结构,但应理解的是,在本发明的其他实施例中,所述螺旋电感结构202也可以为六边形或八边形结构。
所述绝缘层203覆盖所述硅衬底201布置有所述螺旋电感结构202一侧的表面,但露出所述第一铜柱241、第二铜柱242及所述螺旋电感结构202的表面。在本发明的一个实施例中,所述绝缘层的材料为氧化硅SiO2
所述第一铜柱241及第二铜柱242贯穿所述硅衬底201,且其高度高于所述螺旋电感结构202的高度,其起到金属层间的电和/或信号互连作用。
所述第一金属层251形成于所述绝缘层203的表面,实现与所述第一铜柱241、第二铜柱242以及螺旋电感结构202的电互连。
所述第一介质层261包覆所述第一金属层251的表面及间隙,起到绝缘保护的作用。在本发明的一个实施例中,所述第一介质层的材料为为树脂、PI、氧化硅或氮化硅。
所述第二金属层252与所述第一金属层251电互连,之间通过所述对一介质层261隔离。在本发明的一个实施例中,所述第二金属层还可以设置有焊盘,用于和外部电路连接。
所述第二介质层262包覆所述第二金属层252的表面及间隙,起到绝缘保护的作用。在本发明的一个实施例中,所述第二介质层的材料为为树脂、PI、氧化硅或氮化硅。
在本发明的又一个实施例中,所述第一铜柱241的第一端通过所述第一金属层251与所述螺旋电感结构202的外侧端口电连接,实现对所述螺旋电感结构202的外侧端口的扇出功能;以及,所述第二铜柱242的第一端通过所述第二金属层252与所述螺旋电感202结构的外侧端口电连接,实现对所述螺旋电感结构202的内侧端口的扇出功能。在本发明的一个实施例中,所述第一金属层和/或所述第二金属层的材料为铜、铝、钨或其合金。
所述第三金属层253形成于所述硅衬底201的第二表面,实现与所述第一铜柱241及第二铜柱242的电互连,所述第三金属层253具有外接焊盘。
所述第三介质层263包覆所述第三金属层253的间隙,起到绝缘保护的作用。在本发明的一个实施例中,所述第三介质层263的材料为为树脂、PI、氧化硅或氮化硅。
所述外接焊球207设置在所述第三金属层的外接焊盘上。
下面结合图5及图4a-4m来详细描述形成该种空腔电感结构的过程。
首先,在步骤501,刻蚀深槽。如图4a所示,在硅衬底201的第一表面刻蚀深槽,形成螺旋线圈图形511以及盲孔512;在本发明的一个实施例中,采用深反应离子刻蚀法在硅衬底的第一表面刻蚀处深槽;在本发明的又一个实施例中,所述盲孔的深度大于所述螺旋线圈图形的深度;
接下来,在步骤502,形成绝缘层。如图4b所示,在所述硅衬底的第一表面及所述深槽内沉积绝缘层203;在本发明的一个实施例中,采用等离子体增强化学气相沉积法沉积二氧化硅,以形成绝缘层;
接下来,在步骤503,电镀铜。如图4c所示,在所述深槽内填充电镀铜,形成螺旋电感结构202、第一铜柱241以及第二铜柱242,具体来说,电镀铜包括,使用物理气相沉积的方法沉积钛作为阻挡层、铜作为种子层,然后填充电镀铜;
接下来,在步骤504,形成电镀种子层。如图4d所示,在绝缘层203上形成电镀种子层541,并形成电镀开口。电镀种子层的具体形成方法可以通过化学镀、PVD等工艺形成,在本发明的一个具体实施例中,可以通过PVD沉积一层200-1000埃的铬和一层500-3000埃的铜形成该电镀种子层,然后通过光刻形成电镀开口;
接下来,在步骤505,形成第一金属层。如图4e所示,所述第一金属层251与所述第一铜柱241、第二铜柱242以及螺旋电感结构202电互连,并实现了所述螺旋电感结构202的外侧端口与所述第一铜柱241的电互连。第一金属层251在电镀种子层上图形化电镀形成,具体的图形化电镀方法进一步包括,掩膜,电镀,去除掩膜以及去除裸露电镀种子层,所述第一金属层的材料可以为铜、铝、钨等导电金属材料;
接下来,步骤506,形成第一介质层。如图4f所示,在第一金属层251上,通过旋涂、沉积等工艺形成第一介质层261,其材料可以为PI、树脂等有机材料或者氧化硅、氮化硅等无机绝缘材料;
接下来,在步骤507,形成第二金属层及第二介质层。如图4g所示,所述第二金属层252与所述第一金属层251电互连,并实现了所述螺旋电感结构202的内侧端口与所述第一铜柱242的电互连。第二金属层252在第一介质层261上图形化电镀形成,具体的图形化电镀方法进一步包括,掩膜,电镀,去除掩膜以及去除裸露电镀种子层,所述第二金属层的材料可以为铜、铝、钨等导电金属材料,然后,在第二金属层252上,通过旋涂、沉积等工艺形成第二介质层262,所述第二介质层的材料可以为PI、树脂等有机材料或者氧化硅、氮化硅等无机绝缘材料;
接下来,在步骤508,铜柱露头。如图4h所示,首先,在第二介质层上方粘合载片581,在本发明的一个实施例中,所述载片为晶圆、玻璃等材料,采用加热、光照等可拆键合粘接材料粘合于第二介质层上方;然后,在所述硅衬底的第二表面,使用化学机械抛光和背面磨削法将盲孔中的第一铜柱、第二铜柱的第二端暴露出来;
接下来,在步骤509,形成第三金属层及第三介质层。如图4i所示,所述第三金属层253与所述第一铜柱241及第二铜柱242的第二端电互连,且所述第三金属层253具有外接焊盘。第三金属层253在硅衬底201的第二表面上图形化电镀形成,具体的图形化电镀方法进一步包括,掩膜,电镀,去除掩膜以及去除裸露电镀种子层,所述第三金属层的材料可以为铜、铝、钨等导电金属材料,然后,在第三金属层253上,通过旋涂、沉积等工艺形成第三介质层263,所述第三介质层的材料可以为PI、树脂等有机材料或者氧化硅、氮化硅等无机绝缘材料;
接下来,在步骤510,形成外接焊球。如图4j所示,通过电镀、植球等工艺,在所述第三金属层253的外接焊盘的对应位置,形成外接焊球207;
接下来,在步骤511,形成保护层。如图4k所示,在所述硅衬底的第二表面的非刻蚀区进行涂胶,形成保护层5111,其中,所述非刻蚀区是指未与所述螺旋电感结构202相对应的区域;
接下来,在步骤512,形成空腔结构。如图4l所示,去除所述螺旋电感结构202上方的硅衬底,以形成空腔结构211,使得所述螺旋电感结构除表面残余的绝缘层外,大部分都位于所述空腔结构中。在本发明的一个实施例中,具体可以采用酸、碱和溶剂等液体化学试剂,通过湿法刻蚀的方式形成空腔结构,也可以采用干法刻蚀的方式;以及
最后,在步骤513,去胶及拆键合。如图4m所示,去除所述载板581及保护层5111。在本发明的一个实施例中,具体的去除方法可以依据所采用的粘接材料的特性,采用加热拆键合、激光照射拆键合等方式实现,并可采用进一步的清洗工艺来彻底清除保护层5111。
基于本发明提供的一种空腔电感结构的制造方法,通过去除电感线圈附近的衬底和介质,减少了介质和硅衬底引起的传输损耗和介质损耗,同时其采用了硅深孔工艺,可以制作更高厚度的金属,有效地提升了电感的品质因数。
尽管上文描述了本发明的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此,此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种空腔电感结构,其特征在于,包括:
硅衬底,所述硅衬底包括空腔结构;
螺旋电感结构,其形成于所述硅衬底的第一表面,且位于所述空腔结构内;
绝缘层,其覆盖所述硅衬底的第一表面;
铜柱;
第一金属层,其电连接至所述螺旋电感结构的外侧端口以及所述铜柱的第一端;
第一介质层,其包覆所述第一金属层的表面及间隙;
第二金属层,其电连接至所述第一金属层;
第二介质层,其包覆所述第二金属层的表面及间隙;
第三金属层,其电连接至所述铜柱的第二端;
第三介质层,其包覆所述第三金属层的间隙;以及
外接焊球,其电连接至所述第三金属层。
2.如权利要求1所述的空腔电感结构,其特征在于,所述绝缘层的材料为氧化硅。
3.如权利要求1所述的空腔电感结构,其特征在于,所述螺旋电感结构为四边形、六边形或八边形。
4.如权利要求1所述的空腔电感结构,其特征在于,所述第一金属层实现对所述螺旋电感结构的外侧端口的扇出功能。
5.如权利要求1所述的空腔电感结构,其特征在于,所述第二金属层实现对所述螺旋电感结构的内侧端口的扇出功能。
6.如权利要求1所述的空腔电感结构,其特征在于,所述第一金属层和/或所述第二金属层和/或所述第三金属层的材料为铜、铝、钨或其合金。
7.如权利要求1所述的空腔电感结构,其特征在于,所述第一介质层和/或所述第二介质层和/或所述第三介质层的材料为树脂、PI、氧化硅或氮化硅。
8.一种空腔电感结构的制造方法,其特征在于,包括步骤:
在硅衬底的第一表面刻蚀深槽,形成螺旋线圈图形以及盲孔;
在所述硅衬底的第一表面及所述深槽内形成绝缘层;
在所述深槽内填充电镀铜,形成螺旋电感结构及铜柱;
在所述硅衬底的第一表面形成第一金属层、第一介质层、第二金属层以及第二介质层;
将所述硅衬底的第一表面与载片粘合;
去除部分硅衬底,使得所述铜柱的第二端暴露出来;
在所述硅衬底的第二表面形成第三金属层、第三介质层以及外接焊球;
在所述硅衬底的第二表面未与所述螺旋电感结构对应的区域涂胶;
从所述第二表面刻蚀硅衬底与所述螺旋电感结构对应的区域,形成空腔结构;以及
去胶及去除载片。
9.如权利要求8所述的制造方法,其特征在于,所述绝缘层通过沉积氧化硅形成。
10.如权利要求8所述的制造方法,其特征在于,所述盲孔的高度大于所述螺旋线圈图形的高度。
CN202010736129.4A 2020-07-28 2020-07-28 一种空腔电感结构及其制造方法 Withdrawn CN111834528A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010736129.4A CN111834528A (zh) 2020-07-28 2020-07-28 一种空腔电感结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010736129.4A CN111834528A (zh) 2020-07-28 2020-07-28 一种空腔电感结构及其制造方法

Publications (1)

Publication Number Publication Date
CN111834528A true CN111834528A (zh) 2020-10-27

Family

ID=72925607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010736129.4A Withdrawn CN111834528A (zh) 2020-07-28 2020-07-28 一种空腔电感结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111834528A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115308897A (zh) * 2022-08-26 2022-11-08 觉芯电子(无锡)有限公司 一种具有线圈堆叠结构的电磁驱动微镜及生产工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115308897A (zh) * 2022-08-26 2022-11-08 觉芯电子(无锡)有限公司 一种具有线圈堆叠结构的电磁驱动微镜及生产工艺

Similar Documents

Publication Publication Date Title
US7763976B2 (en) Integrated circuit module with integrated passive device
TWI227608B (en) Method of manufacturing high-frequency module device
US7057279B2 (en) High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method
KR100656300B1 (ko) 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
US7187559B2 (en) Circuit board device and its manufacturing method
US6180445B1 (en) Method to fabricate high Q inductor by redistribution layer when flip-chip package is employed
US7940143B2 (en) Vertical transmission line structure that includes bump elements for flip-chip mounting
US20060114077A1 (en) Electronic device and method of manufacturing the same
KR20020021366A (ko) 고주파 모듈 장치 및 그 제조 방법
JP2006287196A (ja) 高qプレーナインダクタおよびipd応用例
CN107492437A (zh) 一种玻璃基高q值电感及其制备方法
KR20040002389A (ko) 고주파 모듈 및 그 제조 방법
KR100760915B1 (ko) 반도체 소자의 인덕터 구조 및 그 제조 방법
CN111834528A (zh) 一种空腔电感结构及其制造方法
US6781229B1 (en) Method for integrating passives on-die utilizing under bump metal and related structure
US6853079B1 (en) Conductive trace with reduced RF impedance resulting from the skin effect
KR20030030958A (ko) 인덕턴스 및 그 제조방법
CN211088020U (zh) 玻璃集成电感
KR100394875B1 (ko) 집적 3차원 솔레노이드 인덕터 및 그 제조 방법
CN111081451A (zh) 玻璃集成电感及制备方法
KR20000071920A (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 형성 방법
US20220157930A1 (en) Passive component
JP3108495B2 (ja) 配線構造体の製作方法
KR100379900B1 (ko) 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201027

WW01 Invention patent application withdrawn after publication