JPS61256742A - 多層配線構造体及びその製造方法 - Google Patents
多層配線構造体及びその製造方法Info
- Publication number
- JPS61256742A JPS61256742A JP9903985A JP9903985A JPS61256742A JP S61256742 A JPS61256742 A JP S61256742A JP 9903985 A JP9903985 A JP 9903985A JP 9903985 A JP9903985 A JP 9903985A JP S61256742 A JPS61256742 A JP S61256742A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring layer
- interlayer
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体集積回路をはじめとする各種固体デバ
イスに用いられる多層配線構造体及びその製造方法に関
するものである。
イスに用いられる多層配線構造体及びその製造方法に関
するものである。
従来この種の゛多層配置＃ｉＩは、次のような方法で形
成されていた。すなわち、２層配線を例にとると、まず
第１層金属をス・母ツタリング等によシ堆積し、ホトリ
ソグラフィ及び反応性イオンエツチング（ＲＩＥ ）
ｔ−用いて第１配線層を形成する。引き続き気相反応（
ＣＶＤ ）等により絶縁膜を堆積し、ホトリソグラフィ
及びＲＩＥを用いて接続孔（いわゆるスルーホール）を
形成する。、最後に第２層金属を堆積し、パターン加工
することによ多層間接続部及び第２配線層を形成する。
成されていた。すなわち、２層配線を例にとると、まず
第１層金属をス・母ツタリング等によシ堆積し、ホトリ
ソグラフィ及び反応性イオンエツチング（ＲＩＥ ）
ｔ−用いて第１配線層を形成する。引き続き気相反応（
ＣＶＤ ）等により絶縁膜を堆積し、ホトリソグラフィ
及びＲＩＥを用いて接続孔（いわゆるスルーホール）を
形成する。、最後に第２層金属を堆積し、パターン加工
することによ多層間接続部及び第２配線層を形成する。
しかしながら、このような従来の方法では、ＬＳＩの高
密度化・高速化にとって必要な、スルーホールの微細化
や層間絶縁膜の厚膜化を行なおうとする際に、以下に述
べるような困難がちる。その第１点は、スルーホールが
小さくかつ深くなるにつれて、絶縁膜にスルーホールを
形成する加工が難しくなってくることであシ、第２点は
、第２層金属を堆積する際に小さくかつ深いスルーホー
ル内に金属が充分入らず、従って第１配線層と第２配線
層との接続抵抗が大となシ、著しい場合には接続されな
い事態が生じることである。
密度化・高速化にとって必要な、スルーホールの微細化
や層間絶縁膜の厚膜化を行なおうとする際に、以下に述
べるような困難がちる。その第１点は、スルーホールが
小さくかつ深くなるにつれて、絶縁膜にスルーホールを
形成する加工が難しくなってくることであシ、第２点は
、第２層金属を堆積する際に小さくかつ深いスルーホー
ル内に金属が充分入らず、従って第１配線層と第２配線
層との接続抵抗が大となシ、著しい場合には接続されな
い事態が生じることである。
本発明はこのような問題点を解決するために、層間絶縁
膜を形成する前に、第１配線層と第２配線層とを接続す
る層間接続部を形成する構造としたもので、以下図面に
ついて詳細に説明する０ 〔発明の実施例〕 第１図は、本発明の一実施例を示す工程断面図であり、
以下順を追って説明する。
膜を形成する前に、第１配線層と第２配線層とを接続す
る層間接続部を形成する構造としたもので、以下図面に
ついて詳細に説明する０ 〔発明の実施例〕 第１図は、本発明の一実施例を示す工程断面図であり、
以下順を追って説明する。
即ち、第１図（、）に示すように、基板１上に金属層２
及び金属層３を堆積し、その後ホ） ＩＪソグラフィ及
びエツチングによって金属層３を第１配線層パターンで
パターン加工する。引き続き第１図（ｂ）に示すように
、層間接続部となる金属層４を堆積する。金属層２，３
．４の具備すべき条件は、金属層３のエツチングに際し
金属層２がエツチングされない条件が存在すること、及
び金属層４，２がエツチングされ金属層３がエツチング
されない条件が存在することである。このような条件は
、例えば金属層４，２をＡｔ（又はＡｔ合金、以下同じ
）で、金属層３ｉＭｏ（又はＭＯ合金、以下同じ）で構
成し、Ｍｏの加工をＣＦ４＋ ０２グラズマエツチング
あるいはＲＩＥで行ない、Ａ／＝の加工をＳＩＣ／、４
ＲＩＥで行なうことによって可能である。金属層３ ’
ｉ Ａｔで、金属層４ 、２ ｔ−Ｍｏで構成すること
も可能でおるが、Ｍｏに比べＡｔの導電性が大きいため
、配線の低抵抗化のためには、前者の条件の方が有利と
なる。
及び金属層３を堆積し、その後ホ） ＩＪソグラフィ及
びエツチングによって金属層３を第１配線層パターンで
パターン加工する。引き続き第１図（ｂ）に示すように
、層間接続部となる金属層４を堆積する。金属層２，３
．４の具備すべき条件は、金属層３のエツチングに際し
金属層２がエツチングされない条件が存在すること、及
び金属層４，２がエツチングされ金属層３がエツチング
されない条件が存在することである。このような条件は
、例えば金属層４，２をＡｔ（又はＡｔ合金、以下同じ
）で、金属層３ｉＭｏ（又はＭＯ合金、以下同じ）で構
成し、Ｍｏの加工をＣＦ４＋ ０２グラズマエツチング
あるいはＲＩＥで行ない、Ａ／＝の加工をＳＩＣ／、４
ＲＩＥで行なうことによって可能である。金属層３ ’
ｉ Ａｔで、金属層４ 、２ ｔ−Ｍｏで構成すること
も可能でおるが、Ｍｏに比べＡｔの導電性が大きいため
、配線の低抵抗化のためには、前者の条件の方が有利と
なる。
このように金属層４を堆積した後、第１図（Ｃ）に示す
ように、ホトリソグラフィによシレジストパターン５を
形成し、上述したようなガスを用いたエツチングにより
、選択的に層間接続部４と第１配線Ｎ２，３を形成する
。ここでレジストノ母ターン５は層間接続部４形成のた
めのマスクに、第１図（、）で・９ターン形成された金
属層３は第１配線層２，３形成のためのマスクとなる。
ように、ホトリソグラフィによシレジストパターン５を
形成し、上述したようなガスを用いたエツチングにより
、選択的に層間接続部４と第１配線Ｎ２，３を形成する
。ここでレジストノ母ターン５は層間接続部４形成のた
めのマスクに、第１図（、）で・９ターン形成された金
属層３は第１配線層２，３形成のためのマスクとなる。
従来層間接続部にスルーホールを形成する場合には、小
さく深い孔にエツチングガスが十分に供給されにくいこ
とから、微細化・厚膜化が困難であう友が、上記層間接
続部４を形成する場合には、その周囲に十分なエツチン
グガスが供給されるため加工が容易となシ、又、従来の
ようにスルーホールに金属層を埋め込む必要もないため
、微細化・厚膜化が図れる。
さく深い孔にエツチングガスが十分に供給されにくいこ
とから、微細化・厚膜化が困難であう友が、上記層間接
続部４を形成する場合には、その周囲に十分なエツチン
グガスが供給されるため加工が容易となシ、又、従来の
ようにスルーホールに金属層を埋め込む必要もないため
、微細化・厚膜化が図れる。
次いで、第１図（ｄ）に示すように、層間絶縁膜６とし
て耐熱性有機塗布膜、例えばポリイミドをスピン塗布し
、適切な温度でアニールし安定化させる。その後、第１
図（、）に示すように、この層間絶縁膜６を全面エツチ
ングして層間接続部４の上面を露出させる。全面エツチ
ングには、０２ＲＩＥ又はＣＦ４＋ ０２ＲＩＥが用い
られる。層間絶縁膜６は耐熱性有機塗布膜に限らず、シ
リコン酸化膜あるいはシリコン窒化膜と有機塗布膜の組
み合せでも良い。肝要なのは、層間絶縁膜６形成後及び
全面エツチング後の形状が平坦に近いことである。
て耐熱性有機塗布膜、例えばポリイミドをスピン塗布し
、適切な温度でアニールし安定化させる。その後、第１
図（、）に示すように、この層間絶縁膜６を全面エツチ
ングして層間接続部４の上面を露出させる。全面エツチ
ングには、０２ＲＩＥ又はＣＦ４＋ ０２ＲＩＥが用い
られる。層間絶縁膜６は耐熱性有機塗布膜に限らず、シ
リコン酸化膜あるいはシリコン窒化膜と有機塗布膜の組
み合せでも良い。肝要なのは、層間絶縁膜６形成後及び
全面エツチング後の形状が平坦に近いことである。
その後第１図（、）に示すように、金属層、例えハＡｔ
１に堆積して後、ホトリソグラフィ及びエツチングによ
って第２配線層２を形成する。
１に堆積して後、ホトリソグラフィ及びエツチングによ
って第２配線層２を形成する。
以上、２層配線を例に説明したが、同様の構造及びグロ
セスを繰返すことにより、３層、４層等の配線の製造が
可能であることは言うまでもない。
セスを繰返すことにより、３層、４層等の配線の製造が
可能であることは言うまでもない。
〔発明の効果〕
以上説明したように本発明によれば、第１配線層と第２
配線層とを接続する層間接続部の形成を層間絶縁膜形成
前に行なうことによシ、微細スルーホールを必要としな
いため以下に述べる多くの利点がある。
配線層とを接続する層間接続部の形成を層間絶縁膜形成
前に行なうことによシ、微細スルーホールを必要としな
いため以下に述べる多くの利点がある。
まず微細スルーホール加工及びそのスルーホールへの金
属の埋込みに伴なう困難がなくなるため、厚い絶縁膜を
用いた多層配線の高速化（低寄生容量化）・高密度化が
もたらされる。
属の埋込みに伴なう困難がなくなるため、厚い絶縁膜を
用いた多層配線の高速化（低寄生容量化）・高密度化が
もたらされる。
さらに１間絶縁膜の平坦化も可能となるため、配線層の
断線や短絡がなくなシ歩留りや信頼性も向上する。
断線や短絡がなくなシ歩留りや信頼性も向上する。
又、本発明によれば、第１配線層が単層でなく２層以上
の金属の積層体構造から構成されていることより次のよ
うな利点がある。すなわち、第１配線層の下層金属と層
間接続部の金属がＡｔ等の抵抗率の低い金属を使えるの
で、多層配線構造体の全体の抵抗が低くできる。
の金属の積層体構造から構成されていることより次のよ
うな利点がある。すなわち、第１配線層の下層金属と層
間接続部の金属がＡｔ等の抵抗率の低い金属を使えるの
で、多層配線構造体の全体の抵抗が低くできる。
第１図は本発明の一実施例金示す工程断面図である。
１・・・基板、２，３・・・金属層（第１配線層）、４
・・・金属層（／−＃間接続部）５・・・フォトレジス
ト、６・・・層間絶縁膜、７・・・第２配線層。 出願人代理人 弁理士 鈴 江 武 彦第１図 第１図
・・・金属層（／−＃間接続部）５・・・フォトレジス
ト、６・・・層間絶縁膜、７・・・第２配線層。 出願人代理人 弁理士 鈴 江 武 彦第１図 第１図
Claims (2)
- （１）第１配線層が２層以上の金属の積層構造から構成
されており、この第１配線層上に層間接続部が、第１配
線層最上層と異なる金属で柱状に形成され、上記層間接
続部の周囲に絶縁膜が埋め込まれている部分が形成され
、この絶縁膜上に第２配線層が層間接続部に接続されて
形成されることを特徴とする多層配線構造体。 - （２）２層以上の金属から成る積層金属層の堆積に引き
続き、ホトリソグラフィ及びエッチングにより選択的に
この積層金属層の最上層を第１配線層パターンでパター
ン加工する工程と、その後金属層を堆積する工程とホト
リソグラフィにより層間接続部パターンを形成しその後
エッチングにより選択的に層間接続部及び第１配線層を
形成する工程と、その後層間絶縁膜を形成する工程と、
この層間絶縁膜を全面エッチングして上記層間接続部上
面を露出させる工程と、引き続き第２配線層を形成する
工程とを含むことを特徴とする多層配線構造体の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9903985A JPS61256742A (ja) | 1985-05-10 | 1985-05-10 | 多層配線構造体及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9903985A JPS61256742A (ja) | 1985-05-10 | 1985-05-10 | 多層配線構造体及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61256742A true JPS61256742A (ja) | 1986-11-14 |
Family
ID=14236304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9903985A Pending JPS61256742A (ja) | 1985-05-10 | 1985-05-10 | 多層配線構造体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61256742A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01118435A (ja) * | 1987-10-31 | 1989-05-10 | Tokyo Tungsten Co Ltd | アルミニュウムとモリブデンの複合材料及びその製造方法 |
| JPH01223748A (ja) * | 1988-03-02 | 1989-09-06 | Nec Corp | 多層配線の形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967649A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
| JPS60177652A (ja) * | 1984-02-24 | 1985-09-11 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS613431A (ja) * | 1984-06-15 | 1986-01-09 | Nec Corp | 多層配線を有する半導体装置およびその製造方法 |
| JPS61208850A (ja) * | 1985-03-13 | 1986-09-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1985
- 1985-05-10 JP JP9903985A patent/JPS61256742A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967649A (ja) * | 1982-10-12 | 1984-04-17 | Hitachi Ltd | 多層配線の製造方法 |
| JPS60177652A (ja) * | 1984-02-24 | 1985-09-11 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS613431A (ja) * | 1984-06-15 | 1986-01-09 | Nec Corp | 多層配線を有する半導体装置およびその製造方法 |
| JPS61208850A (ja) * | 1985-03-13 | 1986-09-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01118435A (ja) * | 1987-10-31 | 1989-05-10 | Tokyo Tungsten Co Ltd | アルミニュウムとモリブデンの複合材料及びその製造方法 |
| JPH01223748A (ja) * | 1988-03-02 | 1989-09-06 | Nec Corp | 多層配線の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0360055A (ja) | 集積回路の製造方法 | |
| JPS61280638A (ja) | 半導体装置の製造方法 | |
| JP2985326B2 (ja) | 半導体装置の製造方法 | |
| JPS61256742A (ja) | 多層配線構造体及びその製造方法 | |
| JP2817752B2 (ja) | 半導体装置の製造方法 | |
| JPH0629401A (ja) | 半導体素子およびその製造方法 | |
| TWI701793B (zh) | 電子元件及其製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS6197946A (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPS58225650A (ja) | 配線の層間構造体及びその製法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH04304657A (ja) | 半導体装置およびその製造方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS634650A (ja) | 多層配線構造体およびその製造方法 | |
| JPS6395649A (ja) | 半導体装置の製造方法 | |
| JPH0291968A (ja) | メモリ装置の製造方法 |