JP3207430B2 - コンデンサ構造およびその製造方法 - Google Patents
コンデンサ構造およびその製造方法Info
- Publication number
- JP3207430B2 JP3207430B2 JP51797596A JP51797596A JP3207430B2 JP 3207430 B2 JP3207430 B2 JP 3207430B2 JP 51797596 A JP51797596 A JP 51797596A JP 51797596 A JP51797596 A JP 51797596A JP 3207430 B2 JP3207430 B2 JP 3207430B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- layer
- electrode
- contact
- capacitor electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 272
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims description 235
- 238000002161 passivation Methods 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 238000001465 metallisation Methods 0.000 claims description 32
- 239000004020 conductor Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000011010 flushing procedure Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 36
- 230000008569 process Effects 0.000 description 22
- 239000003989 dielectric material Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 238000011109 contamination Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000000411 inducer Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/014—Capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 発明の分野 本発明は、集積回路用コンデンサおよびその製造方
法、並びに集積回路へのチップ上コンデンサの集積方法
に関する。
法、並びに集積回路へのチップ上コンデンサの集積方法
に関する。
発明の背景 集積回路に高容量コンデンサを集積することは、従来
の高容量コンデンサが集積回路チップの広い領域を占め
てしまうのに加えて、コンデンサ領域に相互接続の配線
経路を配置することができないということにより、デバ
イスの充填密度およびレイアウトの効率が下がってしま
う、という要因によって制限される。遠隔通信装置を含
む多くの適用において、例えば結合／減結合コンデンサ
およびフィルタとして、たくさんのコンデンサが必要と
される。これらのコンデンサは、本質的に周辺回路を巨
大化させてしまうが、ディスクリート部品としてチップ
に外付けされることが多い。所謂コードレス電話などの
ように、軽量・小型で携帯性に優れる電子機器への要求
が増大しつつある状況においては、ディスクリート部品
の数を減らす必要がある。
の高容量コンデンサが集積回路チップの広い領域を占め
てしまうのに加えて、コンデンサ領域に相互接続の配線
経路を配置することができないということにより、デバ
イスの充填密度およびレイアウトの効率が下がってしま
う、という要因によって制限される。遠隔通信装置を含
む多くの適用において、例えば結合／減結合コンデンサ
およびフィルタとして、たくさんのコンデンサが必要と
される。これらのコンデンサは、本質的に周辺回路を巨
大化させてしまうが、ディスクリート部品としてチップ
に外付けされることが多い。所謂コードレス電話などの
ように、軽量・小型で携帯性に優れる電子機器への要求
が増大しつつある状況においては、ディスクリート部品
の数を減らす必要がある。
集積回路用コンデンサの最小の大きさは、主として、
従来のコンデンサの、二酸化シリコンや窒化シリコン等
の誘電体の比較的低い誘電率（ｅ＜10）によって決ま
る。従って、デバイスの大きさが小さくなるという理由
により、誘電率の高い他の誘電体、例えば誘電率が極め
て高い（ｅ＞＞100）酸化タンタルやさらには強誘電性
の誘電体等に関心が集まっている。
従来のコンデンサの、二酸化シリコンや窒化シリコン等
の誘電体の比較的低い誘電率（ｅ＜10）によって決ま
る。従って、デバイスの大きさが小さくなるという理由
により、誘電率の高い他の誘電体、例えば誘電率が極め
て高い（ｅ＞＞100）酸化タンタルやさらには強誘電性
の誘電体等に関心が集まっている。
近年、半導体産業においては、実際にランダムアクセ
スメモリ（RAM）素子に強誘電性の誘電体を使用するよ
うになってきている。強誘電性の誘電体を使用すること
により、低電圧PROGRAMMABILITY、高速アクセスおよび
低消費電力を含む利点を有する不揮発性メモリを形成す
ることができる。
スメモリ（RAM）素子に強誘電性の誘電体を使用するよ
うになってきている。強誘電性の誘電体を使用すること
により、低電圧PROGRAMMABILITY、高速アクセスおよび
低消費電力を含む利点を有する不揮発性メモリを形成す
ることができる。
集積回路の適用においてこの大躍進を可能にした強誘
電性の誘電体材料は、ジルコン酸チタン酸鉛PbZrxTil−
X O3（PZT）、チタン酸バリウム（BT）およびチタン酸
ストロンチウムバリウム（BST）等のペロブスカイト構
造をした強誘電性誘導体の化合物を含んでいる。
電性の誘電体材料は、ジルコン酸チタン酸鉛PbZrxTil−
X O3（PZT）、チタン酸バリウム（BT）およびチタン酸
ストロンチウムバリウム（BST）等のペロブスカイト構
造をした強誘電性誘導体の化合物を含んでいる。
これらの強誘電性材料は、高い誘電率（〜500）を有
している。従って、それら強誘電性材料は、例えば結合
／減結合コンデンサおよびフィルタ素子として使用され
る、小さくて誘電率の高い集積回路用コンデンサを作製
するための誘電体として十分にふさわしい。
している。従って、それら強誘電性材料は、例えば結合
／減結合コンデンサおよびフィルタ素子として使用され
る、小さくて誘電率の高い集積回路用コンデンサを作製
するための誘電体として十分にふさわしい。
それにもかかわらず、単一の集積回路に強誘電性材料
を集積化するには、幾つかの試みと問題に取り組む必要
がある。これらの試みには、上下の電極として適切な材
料の選択や、汚染物質による問題を回避したり制御した
りするためのバリア層やキャップ層に適切な材料を選択
することが含まれる。強誘電性材料は、従来の集積回路
材料において使用されている典型的な化学元素ではない
元素を含んでいるため、強誘電性材料に含まれる元素
や、電極材料から生じる重金属や、周囲の材料の相互拡
散により、汚染や電気特性の低下をもたらす虞がある。
これは、強誘電性材料が活性領域に極めて近接して配置
されるため、極めて重要な問題である。
を集積化するには、幾つかの試みと問題に取り組む必要
がある。これらの試みには、上下の電極として適切な材
料の選択や、汚染物質による問題を回避したり制御した
りするためのバリア層やキャップ層に適切な材料を選択
することが含まれる。強誘電性材料は、従来の集積回路
材料において使用されている典型的な化学元素ではない
元素を含んでいるため、強誘電性材料に含まれる元素
や、電極材料から生じる重金属や、周囲の材料の相互拡
散により、汚染や電気特性の低下をもたらす虞がある。
これは、強誘電性材料が活性領域に極めて近接して配置
されるため、極めて重要な問題である。
強誘電性材料の公知の形成方法では、強誘電性の結晶
相を形成するために、比較的高温での熱処理が行われ
る。強誘電性材料の結晶化温度が比較的高いため、比較
的低温で処理される必要がある最終過程（例えば、相互
接続配線の形成や接点の金属化のような工程中）におい
て、強誘電性材料を用いることが制限される。例えば、
強誘電性の前駆体は、公知のゾルゲル法により、アモル
ファス状に析出する。そして、それに続いて行われる通
常650℃以上の温度でのアニールにより、析出したまま
のアモルファス相は、所望の強誘電性の誘電特性つまり
特性関数を有する結晶相、すなわちペロブスカイト構造
の強誘電性の誘電体相に変態する。従って、相互接続金
属配線がAl合金（融点：〜600℃）または高温での熱処
理（すなわち、熱処理温度が高いことおよび昇温時間が
長いことの一方または両方）に耐えられない他の材料で
できている場合には、強誘電層の析出およびアニールを
含むすべての高温処理工程を、金属配線形成後に行わな
ければならない。
相を形成するために、比較的高温での熱処理が行われ
る。強誘電性材料の結晶化温度が比較的高いため、比較
的低温で処理される必要がある最終過程（例えば、相互
接続配線の形成や接点の金属化のような工程中）におい
て、強誘電性材料を用いることが制限される。例えば、
強誘電性の前駆体は、公知のゾルゲル法により、アモル
ファス状に析出する。そして、それに続いて行われる通
常650℃以上の温度でのアニールにより、析出したまま
のアモルファス相は、所望の強誘電性の誘電特性つまり
特性関数を有する結晶相、すなわちペロブスカイト構造
の強誘電性の誘電体相に変態する。従って、相互接続金
属配線がAl合金（融点：〜600℃）または高温での熱処
理（すなわち、熱処理温度が高いことおよび昇温時間が
長いことの一方または両方）に耐えられない他の材料で
できている場合には、強誘電層の析出およびアニールを
含むすべての高温処理工程を、金属配線形成後に行わな
ければならない。
これらの理由のため、一般に強誘電性コンデンサの形
成は、通常の処理フロー中の、能動デバイスの完成後
で、かつ相互接続金属配線の形成前に行われる。
成は、通常の処理フロー中の、能動デバイスの完成後
で、かつ相互接続金属配線の形成前に行われる。
例えば、能動デバイスの作製後、フィールド分離層上
に通常のコンデンサ構造を形成することが多い。強誘電
性コンデンサを作製する際には、下層の構造を拡散およ
び汚染から保護するために、適切なバリア層が全体に堆
積される。表面上に導電性材料よりなる第１層を堆積し
て、第１電極（下層電極）を形成する。強誘電性コンデ
ンサの場合には、下層電極は、一般に白金等の導電性材
料よりなる単一層でできていてもよいし、あるいは、好
ましくは適当な接着層およびバリア層の少なくとも一方
を含む複数層の積層構造でできているとよい。PZTやBST
等の強誘電性の誘電体材料よりなる層は、下層電極上に
堆積される。そして、その後、その誘電体上に第２の導
電層を堆積して、第２電極（上層電極）を形成する。そ
の上層電極も、複数層の積層構造でできていてもよい。
電極および誘電体を形成している複数の層を一緒にパタ
ーン化して、コンデンサ構造を形作る単一の積層構造を
形成してもよい。
に通常のコンデンサ構造を形成することが多い。強誘電
性コンデンサを作製する際には、下層の構造を拡散およ
び汚染から保護するために、適切なバリア層が全体に堆
積される。表面上に導電性材料よりなる第１層を堆積し
て、第１電極（下層電極）を形成する。強誘電性コンデ
ンサの場合には、下層電極は、一般に白金等の導電性材
料よりなる単一層でできていてもよいし、あるいは、好
ましくは適当な接着層およびバリア層の少なくとも一方
を含む複数層の積層構造でできているとよい。PZTやBST
等の強誘電性の誘電体材料よりなる層は、下層電極上に
堆積される。そして、その後、その誘電体上に第２の導
電層を堆積して、第２電極（上層電極）を形成する。そ
の上層電極も、複数層の積層構造でできていてもよい。
電極および誘電体を形成している複数の層を一緒にパタ
ーン化して、コンデンサ構造を形作る単一の積層構造を
形成してもよい。
その代わりとして、個々に、複数の層を堆積し、下層
電極、ゴンデンサの誘電体および上層電極を形作るよう
に、順次、パターン化してもよい。強誘電性のコンデン
サ構造が形成された後、コンデンサ構造を封止するため
に、全体にキャップ層を堆積する。そのキャップ層は、
別の拡散バリアを形成するために必要であり、強誘電性
材料および重金属電極材料がその周辺領域へ向かって拡
散していくのを防いでいる。また、キャップ層は、半導
体プロセスのさらに後に続く工程で使用される望ましく
ない物質が内部へ拡散してくるのを防いでいる。その望
ましくない物質とは、強誘電性の誘電体に対して害をも
たらす虞のあるものであり、例えば水素である。しかる
後、続けて従来の方法により相互接続金属配線の形成を
行う。
電極、ゴンデンサの誘電体および上層電極を形作るよう
に、順次、パターン化してもよい。強誘電性のコンデン
サ構造が形成された後、コンデンサ構造を封止するため
に、全体にキャップ層を堆積する。そのキャップ層は、
別の拡散バリアを形成するために必要であり、強誘電性
材料および重金属電極材料がその周辺領域へ向かって拡
散していくのを防いでいる。また、キャップ層は、半導
体プロセスのさらに後に続く工程で使用される望ましく
ない物質が内部へ拡散してくるのを防いでいる。その望
ましくない物質とは、強誘電性の誘電体に対して害をも
たらす虞のあるものであり、例えば水素である。しかる
後、続けて従来の方法により相互接続金属配線の形成を
行う。
この手法に関しては、技術的な問題が幾つかある。例
えば、コンデンサ構造は能動デバイスに近接して配置さ
れる。バリア層の欠陥レベルが、拡散を防いで能動デバ
イスの完全な状態を保護するのに十分なレベルでない場
合には、汚染は重大な問題である。キャップ層は、絶縁
体でなければならず、さらに好ましくは、後の処理にお
いてコンデンサ構造を保護するようになっているとよ
い。キャップ層で保護されていても、コンデンサは、相
互接続配線を形成する際の反応性イオンエッチング等の
後の処理中にイオンの衝撃を受ける虞がある。
えば、コンデンサ構造は能動デバイスに近接して配置さ
れる。バリア層の欠陥レベルが、拡散を防いで能動デバ
イスの完全な状態を保護するのに十分なレベルでない場
合には、汚染は重大な問題である。キャップ層は、絶縁
体でなければならず、さらに好ましくは、後の処理にお
いてコンデンサ構造を保護するようになっているとよ
い。キャップ層で保護されていても、コンデンサは、相
互接続配線を形成する際の反応性イオンエッチング等の
後の処理中にイオンの衝撃を受ける虞がある。
その上、相互接続金属配線下のコンデンサの配置によ
り、相互接続配線経路の間隙率が低減される。すなわ
ち、相互接続配線は、コンデンサにより占められた比較
的大きな領域を通るよりも、その領域を迂回して配線さ
れなければならない。従って、相互接続配線効率は、制
限されてしまい、下層のデバイスの充填効率を制限して
しまう。何層かの相互接続配線層および厚い誘電体層の
下に強誘電性コンデンサを配置すると、応力が生じ、そ
の応力が強誘電性材料の疲労に関係した応力を引き起こ
す虞がある。さらには、後に続く金属析出工程および焼
結、すなわち相互接続配線材料の形成において通常使用
される拡散した水素にさらされることは、PZT膜を化学
的に劣化させ、早く疲労を引き起こす。
り、相互接続配線経路の間隙率が低減される。すなわ
ち、相互接続配線は、コンデンサにより占められた比較
的大きな領域を通るよりも、その領域を迂回して配線さ
れなければならない。従って、相互接続配線効率は、制
限されてしまい、下層のデバイスの充填効率を制限して
しまう。何層かの相互接続配線層および厚い誘電体層の
下に強誘電性コンデンサを配置すると、応力が生じ、そ
の応力が強誘電性材料の疲労に関係した応力を引き起こ
す虞がある。さらには、後に続く金属析出工程および焼
結、すなわち相互接続配線材料の形成において通常使用
される拡散した水素にさらされることは、PZT膜を化学
的に劣化させ、早く疲労を引き起こす。
従って、強誘電性コンデンサには、集積回路用とし
て、小さくて高キャパシタンスを具えたコンデンサであ
る可能性があるにもかかわらず、周知の構造と処理方法
においてたくさんの処理すべき問題が解決されるべきま
ま残っている。その一方、従来の誘電体でもって形成さ
れる高誘電率コンデンサは、大きな領域を占めてしま
い、サブミクロン技術におけるデバイスの充填密度と相
互接続配線の効率を制限してしまう。
て、小さくて高キャパシタンスを具えたコンデンサであ
る可能性があるにもかかわらず、周知の構造と処理方法
においてたくさんの処理すべき問題が解決されるべきま
ま残っている。その一方、従来の誘電体でもって形成さ
れる高誘電率コンデンサは、大きな領域を占めてしま
い、サブミクロン技術におけるデバイスの充填密度と相
互接続配線の効率を制限してしまう。
発明の開示 従って、本発明は、上述した問題を低減もしくは回避
することができる、集積回路用のコンデンサ構造および
コンデンサの形成方法、並びに集積回路にチップ上コン
デンサを集積する方法を提供することを目的とする。
することができる、集積回路用のコンデンサ構造および
コンデンサの形成方法、並びに集積回路にチップ上コン
デンサを集積する方法を提供することを目的とする。
本発明の一つによれば、半導体基板上に形成された能
動デバイスを有する集積回路と、その集積回路上に設け
られた相互接続金属配線を含む層と、その金属配線に接
触するために、接続部が貫通して形成されてなる最上部
の絶縁層と、その全面に形成された表面のパッシベーシ
ョン層と、そのパッシベーション層の表面上にコンデン
サ構造が形成されてなる集積回路用コンデンサ構造であ
って、前記パッシベーション層および前記最上部の絶縁
層を貫通して形成された複数のコンタクト部と、前記パ
ッシベーション層の表面上に延び、前記複数のコンタク
ト部のうちの１つのコンタクト部を介してその下の前記
金属配線に電気的に接続する第１のコンデンサ電極を形
成する第１の導電層と、前記第１のコンデンサ電極上に
形成されたコンデンサの誘電体層と、その誘電体層上に
形成され、第２電極を形成するとともに、その下の前記
金属配線に電気的に接続するために、その一部が前記パ
ッシベーション層の表面上および前記複数のコンタクト
部のうちの少なくとも一つのコンタクト部上を、前記第
１電極に対して横方向に延びる第２の導電層とを具備し
てなるコンデンサ構造が提供される。
動デバイスを有する集積回路と、その集積回路上に設け
られた相互接続金属配線を含む層と、その金属配線に接
触するために、接続部が貫通して形成されてなる最上部
の絶縁層と、その全面に形成された表面のパッシベーシ
ョン層と、そのパッシベーション層の表面上にコンデン
サ構造が形成されてなる集積回路用コンデンサ構造であ
って、前記パッシベーション層および前記最上部の絶縁
層を貫通して形成された複数のコンタクト部と、前記パ
ッシベーション層の表面上に延び、前記複数のコンタク
ト部のうちの１つのコンタクト部を介してその下の前記
金属配線に電気的に接続する第１のコンデンサ電極を形
成する第１の導電層と、前記第１のコンデンサ電極上に
形成されたコンデンサの誘電体層と、その誘電体層上に
形成され、第２電極を形成するとともに、その下の前記
金属配線に電気的に接続するために、その一部が前記パ
ッシベーション層の表面上および前記複数のコンタクト
部のうちの少なくとも一つのコンタクト部上を、前記第
１電極に対して横方向に延びる第２の導電層とを具備し
てなるコンデンサ構造が提供される。
従って、上述した制約の幾つかを低減するために、コ
ンデンサは、できるだけ製造工程の最後近くで、別工程
で作製された集積回路（IC）のパッシベーション層上に
配置される。サブミクロンの集積回路に対する相互接続
金属配線の作製では、一般に、各相互接続配線のレベル
を平坦に維持するために、１または２以上の平坦化工程
を含む。それによって、平坦なパッシベーション層を有
する最表面が得られる。パッシベーション層の表面が平
坦であるため、コンデンサを積層するのに理想的な配置
が得られる。
ンデンサは、できるだけ製造工程の最後近くで、別工程
で作製された集積回路（IC）のパッシベーション層上に
配置される。サブミクロンの集積回路に対する相互接続
金属配線の作製では、一般に、各相互接続配線のレベル
を平坦に維持するために、１または２以上の平坦化工程
を含む。それによって、平坦なパッシベーション層を有
する最表面が得られる。パッシベーション層の表面が平
坦であるため、コンデンサを積層するのに理想的な配置
が得られる。
コンデンサは、第１電極、コンデンサの誘電体層およ
び第２電極を有しており、前記パッシベーション層上に
形成される。コンデンサの両電極からその下の金属配線
への電気的な接続は、コンデンサ構造の下面から、その
下の相互接続金属配線および適切な接続部の少なくとも
一方へ、絶縁層およびパッシベーション層を貫通する導
電性のコンタクト部を介して、なされる。
び第２電極を有しており、前記パッシベーション層上に
形成される。コンデンサの両電極からその下の金属配線
への電気的な接続は、コンデンサ構造の下面から、その
下の相互接続金属配線および適切な接続部の少なくとも
一方へ、絶縁層およびパッシベーション層を貫通する導
電性のコンタクト部を介して、なされる。
コンタクト部は、単純に、コンデンサの電極を、必要
に応じて、その下の相互接続配線に電気的に接続するた
めに開口されている。その下のデバイスへの相互接続配
線および接点を再配置する必要はない。従って、きわめ
て大きなコンデンサでさえも、その下の集積回路の相互
接続配線の効率を制限することなく、集積回路の最表面
上に形成することができる。
に応じて、その下の相互接続配線に電気的に接続するた
めに開口されている。その下のデバイスへの相互接続配
線および接点を再配置する必要はない。従って、きわめ
て大きなコンデンサでさえも、その下の集積回路の相互
接続配線の効率を制限することなく、集積回路の最表面
上に形成することができる。
コンデンサを形成するために使用されるプロセス技術
は、その下の集積回路を形成するために使用されるプロ
セス技術に全く依存していない。コンデンサは、その下
の集積回路の完全性を保持するのに支障のない温度で、
幾つかの適切なプロセス工程により形成され得る。例え
ば、Al合金等の一般的な低融点合金を使用して、コンデ
ンサの下の金属配線が形成される場合には、周知の低温
析出方法により形成される第１および第２のコンデンサ
電極並びに二酸化シリコン等のコンデンサ誘電体を形成
するために、同様な金属化方法を用いて、コンデンサが
形成される。
は、その下の集積回路を形成するために使用されるプロ
セス技術に全く依存していない。コンデンサは、その下
の集積回路の完全性を保持するのに支障のない温度で、
幾つかの適切なプロセス工程により形成され得る。例え
ば、Al合金等の一般的な低融点合金を使用して、コンデ
ンサの下の金属配線が形成される場合には、周知の低温
析出方法により形成される第１および第２のコンデンサ
電極並びに二酸化シリコン等のコンデンサ誘電体を形成
するために、同様な金属化方法を用いて、コンデンサが
形成される。
その一方で、コンデンサの下の集積回路にタングステ
ンや銅等の高温で金属化される金属が使用される場合に
は、コンデンサ構造を形成するために、代わりの適切な
導電層および誘電体層が使用され得る。
ンや銅等の高温で金属化される金属が使用される場合に
は、コンデンサ構造を形成するために、代わりの適切な
導電層および誘電体層が使用され得る。
コンデンサの誘電体は、高誘電率を有する誘電体、特
に強誘電性誘電体でできているとよい。
に強誘電性誘電体でできているとよい。
コンデンサの第１および第２電極並びに誘電体を形成
する各層は、従来通り、ドライエッチング等によりパタ
ーン化されてもよい。
する各層は、従来通り、ドライエッチング等によりパタ
ーン化されてもよい。
その代わりに、コンデンサの第１電極を、従来通り、
フォトリソグラフィおよびエッチングによりパターン化
して、コンデンサを形成してもよい。コンデンサの誘電
体層は、第１電極を被うとともに第１電極の側部の周囲
にまで延びるように堆積される。それから、その上に、
第２電極すなわち上部電極を形成するために、導電層が
堆積される。その上部電極は、その下の誘電体層および
第１電極を封止する。その結果、コンデンサの容量は、
第１電極の大きさによって決まり、実質的に第２電極
（上部電極）の大きさに依存しない。第２電極は、誘電
体材料を封止するとともに、保護している。この構造
は、誘電体が強誘電性誘電体である場合に、特に有効で
あり、バリア層やキャップ層を設ける必要がない。
フォトリソグラフィおよびエッチングによりパターン化
して、コンデンサを形成してもよい。コンデンサの誘電
体層は、第１電極を被うとともに第１電極の側部の周囲
にまで延びるように堆積される。それから、その上に、
第２電極すなわち上部電極を形成するために、導電層が
堆積される。その上部電極は、その下の誘電体層および
第１電極を封止する。その結果、コンデンサの容量は、
第１電極の大きさによって決まり、実質的に第２電極
（上部電極）の大きさに依存しない。第２電極は、誘電
体材料を封止するとともに、保護している。この構造
は、誘電体が強誘電性誘電体である場合に、特に有効で
あり、バリア層やキャップ層を設ける必要がない。
必要に応じて、例えば傷がつかないようにするため、
コンデンサの完成後、ポリイミドまたは他の適切な保護
材によるコーティングを、従来通りの方法で行なっても
よい。
コンデンサの完成後、ポリイミドまたは他の適切な保護
材によるコーティングを、従来通りの方法で行なっても
よい。
本発明に係るコンデンサ構造は、強誘電性のコンデン
サが能動デバイスから物理的に分離されているため、デ
バイス汚染の問題を低減するのに、特に有効である。強
誘電性コンデンサと能動デバイスとの間の距離は、相互
接続配線の下に強誘電性コンデンサが作製された従来の
構造のものよりも大きい。その上、窒化シリコン等の従
来通りのパッシベーション層は、強誘電性材料から元素
が拡散するのに対するバリア層となる。強誘電性材料の
プロセスは、その下のICの完成後に行なわれ、強誘電性
材料の品質低下を引き起こすプロセスを回避または低減
している。
サが能動デバイスから物理的に分離されているため、デ
バイス汚染の問題を低減するのに、特に有効である。強
誘電性コンデンサと能動デバイスとの間の距離は、相互
接続配線の下に強誘電性コンデンサが作製された従来の
構造のものよりも大きい。その上、窒化シリコン等の従
来通りのパッシベーション層は、強誘電性材料から元素
が拡散するのに対するバリア層となる。強誘電性材料の
プロセスは、その下のICの完成後に行なわれ、強誘電性
材料の品質低下を引き起こすプロセスを回避または低減
している。
好ましくは、強誘電性誘電体は、低温プロセスにより
析出されるとよい。そうすれば、従来より周知のアルミ
ニウム合金により金属配線ができている集積回路上に、
強誘電性コンデンサを形成することが可能となる。この
点について、強誘電性誘電体の、例えば500℃よりも低
い温度での低温プロセスによる形成が、同じ譲受人（ア
サイニー）により同時に出願された、Emeshらによる米
国特許出願第08/348848号に開示されている。その出願
には、その下の集積回路の、アルミニウム合金等の低融
点金属で形成された相互接続金属配線に悪影響を及ぼさ
ない方法が開示されている。
析出されるとよい。そうすれば、従来より周知のアルミ
ニウム合金により金属配線ができている集積回路上に、
強誘電性コンデンサを形成することが可能となる。この
点について、強誘電性誘電体の、例えば500℃よりも低
い温度での低温プロセスによる形成が、同じ譲受人（ア
サイニー）により同時に出願された、Emeshらによる米
国特許出願第08/348848号に開示されている。その出願
には、その下の集積回路の、アルミニウム合金等の低融
点金属で形成された相互接続金属配線に悪影響を及ぼさ
ない方法が開示されている。
その代わりに、コンデンサの下の集積回路の材料に悪
影響を及ぼさず、特により高い処理温度に対する制限が
ない場合には、強誘電性誘電体の他の周知の形成方法を
使用してもよい。
影響を及ぼさず、特により高い処理温度に対する制限が
ない場合には、強誘電性誘電体の他の周知の形成方法を
使用してもよい。
都合よく、本発明に係るコンデンサ構造は、従来通り
の矩形形状をした上下の電極を備えており、下層電極
（第１電極）の下面はコンタクト部と接触し、また上層
電極（第２電極）は、横方向に延びる小片を有してい
て、第１電極の隣のコンタクト部を介してコンデンサの
下の金属配線に電気的に接続するようになっている。
の矩形形状をした上下の電極を備えており、下層電極
（第１電極）の下面はコンタクト部と接触し、また上層
電極（第２電極）は、横方向に延びる小片を有してい
て、第１電極の隣のコンタクト部を介してコンデンサの
下の金属配線に電気的に接続するようになっている。
本発明の他の一つによれば、相互接続金属配線と、そ
の上に、実質的に平坦な表面をなすように形成されたパ
ッシベーション層とを有してなる集積回路用のコンデン
サを形成するにあたり、コンデンサの下の相互接続金属
配線に接触するためのコンタクト部を、パッシベーショ
ン層を貫通して開口する工程と、選択されたコンタクト
部を導電性の材料で充填する工程と、選択された前記コ
ンタクト部のうちの一つを介して、その下の前記相互接
続金属配線に接続される第１電極を形成するために、前
記パッシベーション層の表面上に第１の導電層を選択的
に堆積する工程と、前記第１電極上にコンデンサの誘電
体を形成し、そのコンデンサの誘電体上に、前記第１電
極に対して横方向に延び、かつ選択された前記コンタク
ト部のうちのもう一つを介して、その下の前記相互接続
金属配線に接続される第２のコンデンサ電極を形成する
第２の導電層を形成する工程とを含む製造方法が提供さ
れる。
の上に、実質的に平坦な表面をなすように形成されたパ
ッシベーション層とを有してなる集積回路用のコンデン
サを形成するにあたり、コンデンサの下の相互接続金属
配線に接触するためのコンタクト部を、パッシベーショ
ン層を貫通して開口する工程と、選択されたコンタクト
部を導電性の材料で充填する工程と、選択された前記コ
ンタクト部のうちの一つを介して、その下の前記相互接
続金属配線に接続される第１電極を形成するために、前
記パッシベーション層の表面上に第１の導電層を選択的
に堆積する工程と、前記第１電極上にコンデンサの誘電
体を形成し、そのコンデンサの誘電体上に、前記第１電
極に対して横方向に延び、かつ選択された前記コンタク
ト部のうちのもう一つを介して、その下の前記相互接続
金属配線に接続される第２のコンデンサ電極を形成する
第２の導電層を形成する工程とを含む製造方法が提供さ
れる。
従って、本発明に係る方法は、別の方法で完成された
集積回路のパッシベーション層の表面上にコンデンサ構
造を形成するのに適用可能である。
集積回路のパッシベーション層の表面上にコンデンサ構
造を形成するのに適用可能である。
都合よく、第１の導電層を堆積し、コンデンサの第１
電極を形成するために、その第１の導電層を、フォトリ
ソグラフィおよびドライエッチング等の周知の方法によ
るエッチングを行ってパターン化することなどにより、
第１電極を形成した後、その第１電極上に、第１電極を
被ってその側面を囲むように、コンデンサの誘電体層が
堆積され、さらに第２電極がそのコンデンサの誘電体を
封止するように堆積される。従って、その誘電体および
第２電極を形成する層は、従来通り、ドライエッチング
によりパターン化されてもよい。しかしながら、このコ
ンデンサ構造においては、その容量は、主として、第１
電極、すなわち下層電極の大きさによって決まり、実質
的には第２電極の大きさに依存しない。従って、コンデ
ンサの誘電体および第２電極をパターン化する際には、
第１電極ほどの高分解能のパターン化は要求されない。
コンデンサの誘電体層および第２電極となる層を、ウェ
ットエッチングを用いるか、あるいは所望のマスクパタ
ーンを有するマスクを介して堆積することによりパター
ン化するようにすれば、コンデンサの作製は著しく簡素
化される。
電極を形成するために、その第１の導電層を、フォトリ
ソグラフィおよびドライエッチング等の周知の方法によ
るエッチングを行ってパターン化することなどにより、
第１電極を形成した後、その第１電極上に、第１電極を
被ってその側面を囲むように、コンデンサの誘電体層が
堆積され、さらに第２電極がそのコンデンサの誘電体を
封止するように堆積される。従って、その誘電体および
第２電極を形成する層は、従来通り、ドライエッチング
によりパターン化されてもよい。しかしながら、このコ
ンデンサ構造においては、その容量は、主として、第１
電極、すなわち下層電極の大きさによって決まり、実質
的には第２電極の大きさに依存しない。従って、コンデ
ンサの誘電体および第２電極をパターン化する際には、
第１電極ほどの高分解能のパターン化は要求されない。
コンデンサの誘電体層および第２電極となる層を、ウェ
ットエッチングを用いるか、あるいは所望のマスクパタ
ーンを有するマスクを介して堆積することによりパター
ン化するようにすれば、コンデンサの作製は著しく簡素
化される。
コンデンサの誘電体が、強誘電性誘電体または誘電率
の高い他の誘電体により形成されると、有益である。つ
まり、そうすることによって、集積回路上に小型の高容
量コンデンサを形成することができるからである。
の高い他の誘電体により形成されると、有益である。つ
まり、そうすることによって、集積回路上に小型の高容
量コンデンサを形成することができるからである。
そのコンデンサ構造は、容易に作製される。製造プロ
セスは、コンデンサの下の集積回路（IC）の製造プロセ
スから完全に切り離されている。完成したICの状態を維
持するために一般的に使用される窒化物よりなるパッシ
ベーション層は、強誘電性材料および強誘電性誘電体と
一緒によく使われる重金属よりなる電極に対する効果的
なバリア層となる。バリア層およびキャップ層を追加す
る必要はない。実際に、従来の周知のコンデンサ構造と
比べて、本発明に係るコンデンサ構造では、強誘電性コ
ンデンサと能動デバイスとの分離が改善されている。
セスは、コンデンサの下の集積回路（IC）の製造プロセ
スから完全に切り離されている。完成したICの状態を維
持するために一般的に使用される窒化物よりなるパッシ
ベーション層は、強誘電性材料および強誘電性誘電体と
一緒によく使われる重金属よりなる電極に対する効果的
なバリア層となる。バリア層およびキャップ層を追加す
る必要はない。実際に、従来の周知のコンデンサ構造と
比べて、本発明に係るコンデンサ構造では、強誘電性コ
ンデンサと能動デバイスとの分離が改善されている。
本発明のもう一つによれば、基板上に形成された能動
デバイスと、相互接続金属配線と、その上の平坦な表面
を有するパッシベーション層とを有する基板を含む集積
回路チップに、そのパッシベーション層の上にコンデン
サを形成する工程を含む方法により、チップ上コンデン
サを集積するにあたり、相互接続金属配線に接続するた
めのコンタクト部を、パッシベーション層を貫通して形
成する工程と、前記コンタクト部を導電性の材料で充填
し、第１電極、コンデンサの誘電体および第２電極を堆
積することにより、前記パッシベーション層の表面上に
コンデンサを形成し、そのコンデンサの第１電極および
第２電極から、コンデンサの下のICの相互接続金属配線
に、選択されたコンタクト部を介して、電気的な接続が
なされる工程とを含む集積方向が提供される。
デバイスと、相互接続金属配線と、その上の平坦な表面
を有するパッシベーション層とを有する基板を含む集積
回路チップに、そのパッシベーション層の上にコンデン
サを形成する工程を含む方法により、チップ上コンデン
サを集積するにあたり、相互接続金属配線に接続するた
めのコンタクト部を、パッシベーション層を貫通して形
成する工程と、前記コンタクト部を導電性の材料で充填
し、第１電極、コンデンサの誘電体および第２電極を堆
積することにより、前記パッシベーション層の表面上に
コンデンサを形成し、そのコンデンサの第１電極および
第２電極から、コンデンサの下のICの相互接続金属配線
に、選択されたコンタクト部を介して、電気的な接続が
なされる工程とを含む集積方向が提供される。
本発明のさらにもう一つによれば、基板上に形成され
た能動デバイスと、相互接続金属配線と、その上の平坦
な表面を有し、かつその下の金属配線への接続部が開口
されてなるパッシベーション層とを有する基板を含む集
積回路チップに、コンデンサを集積するにあたり、前記
パッシベーション層を貫通するコンタクト部を開口する
ことによって、前記相互接続金属配線に開口するコンタ
クト部を形成する工程と、第１電極を形成するための導
電層、コンデンサの誘電体層、および第２電極を形成す
る第２の導電層を堆積することによって、前記パッシベ
ーション層の表面上にコンデンサを形成し、コンデンサ
の下のICの前記相互接続金属配線との電気的な接続を形
成するために、前記コンタクト部を導電性の材料で選択
的に充填し、導電性の材料で充填されてなる選択された
コンタクト部を介して、コンデンサの第１電極および第
２電極から、それぞれ、前記電気的接続がなされる工程
とを含む工程により、前記パッシベーション層上にコン
デンサを形成する工程を含む集積方法が提供される。
た能動デバイスと、相互接続金属配線と、その上の平坦
な表面を有し、かつその下の金属配線への接続部が開口
されてなるパッシベーション層とを有する基板を含む集
積回路チップに、コンデンサを集積するにあたり、前記
パッシベーション層を貫通するコンタクト部を開口する
ことによって、前記相互接続金属配線に開口するコンタ
クト部を形成する工程と、第１電極を形成するための導
電層、コンデンサの誘電体層、および第２電極を形成す
る第２の導電層を堆積することによって、前記パッシベ
ーション層の表面上にコンデンサを形成し、コンデンサ
の下のICの前記相互接続金属配線との電気的な接続を形
成するために、前記コンタクト部を導電性の材料で選択
的に充填し、導電性の材料で充填されてなる選択された
コンタクト部を介して、コンデンサの第１電極および第
２電極から、それぞれ、前記電気的接続がなされる工程
とを含む工程により、前記パッシベーション層上にコン
デンサを形成する工程を含む集積方法が提供される。
従って、別の工程で完成されたICのパッシベーション
層上に、そのICの相互接続金属配線の配線効率を下げる
ことなく、１または２以上の比較的大きなチップ上コン
デンサを形成することができる。コンデンサの周囲に配
線するのを避けることによって、大きなコンデンサが金
属配線層の下もしくは金属配線層間に形成される場合に
比べて、チップの著しい小型化が達成される。
層上に、そのICの相互接続金属配線の配線効率を下げる
ことなく、１または２以上の比較的大きなチップ上コン
デンサを形成することができる。コンデンサの周囲に配
線するのを避けることによって、大きなコンデンサが金
属配線層の下もしくは金属配線層間に形成される場合に
比べて、チップの著しい小型化が達成される。
完成した集積回路にコンデンサを集積することは、極
めて重要なことである。移動体通信装置等の多くのシス
テムは、一般に、たくさん（例えば、10個）のコンデン
サを用いた回路をチップに外付けする必要があるため、
少なくとも幾つかのコンデンサを上述したチップ上コン
デンサにすることは、極めて有効であり、システムの著
しい小型化をもたらす。さらに、本発明に係るコンデン
サは、ICに直接、接続されるので、特性が改善される。
特に、本発明に係るコンデンサ構造は、強誘電性誘電体
材料に関連するプロセス上の幾つかの困難を克服するこ
とができるという利点を有し、それゆえ、強誘電性誘電
体を用いた高容量コンデンサの製造に対して、改善され
た構造を提供する。
めて重要なことである。移動体通信装置等の多くのシス
テムは、一般に、たくさん（例えば、10個）のコンデン
サを用いた回路をチップに外付けする必要があるため、
少なくとも幾つかのコンデンサを上述したチップ上コン
デンサにすることは、極めて有効であり、システムの著
しい小型化をもたらす。さらに、本発明に係るコンデン
サは、ICに直接、接続されるので、特性が改善される。
特に、本発明に係るコンデンサ構造は、強誘電性誘電体
材料に関連するプロセス上の幾つかの困難を克服するこ
とができるという利点を有し、それゆえ、強誘電性誘電
体を用いた高容量コンデンサの製造に対して、改善され
た構造を提供する。
上述したように、本発明は、上述した問題の多くを克
服もしくは低減する、集積回路用のコンデンサ構造、お
よび集積回路用コンデンサの形成方法、並びに集積回路
にコンデンサを集積する方法を提供するものである。
服もしくは低減する、集積回路用のコンデンサ構造、お
よび集積回路用コンデンサの形成方法、並びに集積回路
にコンデンサを集積する方法を提供するものである。
図面の簡単な説明 以下に、添付図面を参照しながら、本発明の具体例を
詳述する。すなわち、 第１図は、従来技術の集積回路用コンデンサ構造を示
す図であり、 第２図は、強誘電性誘電体を適用した集積回路用コン
デンサ構造の公知の構造を示す図であり、 第３図は、本発明に係る第１の実施の形態のコンデン
サを含む集積回路の部分断面を示す図であり、 第４図は、本発明に係る第２の実施の形態のコンデン
サ構造を含む集積回路の部分断面を示す図であり、 第５図〜第10図は、第１の実施の形態のコンデンサ構
造を含む集積回路の部分断面を製造プロセス順に示す図
であり、 第11図〜第14図は、第２の実施の形態のコンデンサ構
造を含む集積回路の部分断面を製造プロセス順に示す図
である。
詳述する。すなわち、 第１図は、従来技術の集積回路用コンデンサ構造を示
す図であり、 第２図は、強誘電性誘電体を適用した集積回路用コン
デンサ構造の公知の構造を示す図であり、 第３図は、本発明に係る第１の実施の形態のコンデン
サを含む集積回路の部分断面を示す図であり、 第４図は、本発明に係る第２の実施の形態のコンデン
サ構造を含む集積回路の部分断面を示す図であり、 第５図〜第10図は、第１の実施の形態のコンデンサ構
造を含む集積回路の部分断面を製造プロセス順に示す図
であり、 第11図〜第14図は、第２の実施の形態のコンデンサ構
造を含む集積回路の部分断面を製造プロセス順に示す図
である。
発明を実施するための最良の形態 第１図には、周知の従来技術のコンデンサ構造10を含
む集積回路の一部が示されている。コンデンサ10は、シ
リコンウェハ等の一般的な半導体基板12上に形成された
二酸化シリコン層等のフィールド分離層14上に形成され
ている。基板には、公知の方法により作製された能動デ
バイス構造（図示せず）が含まれている。その能動デバ
イス構造には、例えばバイポーラやCMOSのトランジス
タ、ダイオード、メモリセル等々の集積回路において一
般的なデバイスが含まれる。第１層目の導電性材料は、
フィールド分離層（フィールド酸化層）14上に堆積さ
れ、コンデンサの第１電極18の形状にパターン化され
る。コンデンサの誘電体層20は、第１電極18上に形成さ
れる。その誘電体層上に、導電性材料よりなる層が堆積
され、コンデンサの第２電極22の形状にパターン化され
る。絶縁層24は、コンデンサの電極をその周囲の構造か
ら分離している。そして、１または２以上の相互接続金
属配線が、従来の方法により、コンタクト部（導電経
路）26を介してその配線層からコンデンサの電極に電気
的に接続するように、形成される。
む集積回路の一部が示されている。コンデンサ10は、シ
リコンウェハ等の一般的な半導体基板12上に形成された
二酸化シリコン層等のフィールド分離層14上に形成され
ている。基板には、公知の方法により作製された能動デ
バイス構造（図示せず）が含まれている。その能動デバ
イス構造には、例えばバイポーラやCMOSのトランジス
タ、ダイオード、メモリセル等々の集積回路において一
般的なデバイスが含まれる。第１層目の導電性材料は、
フィールド分離層（フィールド酸化層）14上に堆積さ
れ、コンデンサの第１電極18の形状にパターン化され
る。コンデンサの誘電体層20は、第１電極18上に形成さ
れる。その誘電体層上に、導電性材料よりなる層が堆積
され、コンデンサの第２電極22の形状にパターン化され
る。絶縁層24は、コンデンサの電極をその周囲の構造か
ら分離している。そして、１または２以上の相互接続金
属配線が、従来の方法により、コンタクト部（導電経
路）26を介してその配線層からコンデンサの電極に電気
的に接続するように、形成される。
第２図には、第１図に示すコンデンサ構造と同様の構
造で、強誘電性誘電体を適用してなる従来のコンデンサ
構造を含む集積回路の一部が示されている。コンデンサ
30は、上述したコンデンサ10と同様に、半導体基板32上
に、その表面上に形成されたフィールド分離層34を介し
て、形成されている。この第２図に示すコンデンサ構造
は、フィールド分離層34の全体の上にバリア層36が堆積
されている点で第１図に示す構造と異なっている。それ
から、導電層が堆積され、コンデンサの第１電極（下層
電極）38の形状にパターン化される。それから、コンデ
ンサの誘電体層40となる高誘電率を具えた強誘電性材料
が、第１電極38上に堆積される。そして、もう一つの導
電層が堆積され、コンデンサの第２電極（上層電極）42
の形状にパターン化される。コンデンサの積層体がコン
デンサ構造をなす形状にパターン化された後、もう一つ
の拡散バリアとなるキャップ層44で封止される。その上
に絶縁層46が堆積され、平坦化される。それから、図に
は表されていないが、第２電極および第１電極へのコン
タクト部が開口され、相互接続金属配線が周知の方法で
形成される。
造で、強誘電性誘電体を適用してなる従来のコンデンサ
構造を含む集積回路の一部が示されている。コンデンサ
30は、上述したコンデンサ10と同様に、半導体基板32上
に、その表面上に形成されたフィールド分離層34を介し
て、形成されている。この第２図に示すコンデンサ構造
は、フィールド分離層34の全体の上にバリア層36が堆積
されている点で第１図に示す構造と異なっている。それ
から、導電層が堆積され、コンデンサの第１電極（下層
電極）38の形状にパターン化される。それから、コンデ
ンサの誘電体層40となる高誘電率を具えた強誘電性材料
が、第１電極38上に堆積される。そして、もう一つの導
電層が堆積され、コンデンサの第２電極（上層電極）42
の形状にパターン化される。コンデンサの積層体がコン
デンサ構造をなす形状にパターン化された後、もう一つ
の拡散バリアとなるキャップ層44で封止される。その上
に絶縁層46が堆積され、平坦化される。それから、図に
は表されていないが、第２電極および第１電極へのコン
タクト部が開口され、相互接続金属配線が周知の方法で
形成される。
上述したように、この方法には、幾つかの技術的な困
難がある。強誘電性誘体を使用する場合には、バリア層
およびキャップ層を用いて、強誘電性誘電体材料の成分
による拡散および汚染を低減する必要がある。また、下
層に設けられた能動デバイスに対するコンタクトを形成
するための相互接続金属配線を、コンデンサ電極により
占められた比較的大きな領域を迂回して配線しなければ
ならず、デバイスの充填密度が下がってしまう。
難がある。強誘電性誘体を使用する場合には、バリア層
およびキャップ層を用いて、強誘電性誘電体材料の成分
による拡散および汚染を低減する必要がある。また、下
層に設けられた能動デバイスに対するコンタクトを形成
するための相互接続金属配線を、コンデンサ電極により
占められた比較的大きな領域を迂回して配線しなければ
ならず、デバイスの充填密度が下がってしまう。
第３図には、本発明に係る第１の実施の形態によるコ
ンデンサ構造100を含む集積回路の一部が示されてい
る。基板102は、通常の仕上げがなされたウェハででき
ており、パッシベーション膜で被覆された完成した複数
の集積回路を有している。従って、基板102には、１ま
たは21の相互接続金属配線および層間絶縁膜とともに、
集積回路の能動デバイス（図示せず）が形成されている
ことになる。その金属配線層には、第３図に示すように
相互接続配線104,106を形成する最上部の金属層も含ま
れる。その集積回路には、最上部の金属配線層を絶縁す
る最上部の絶縁層114も含まれる。その構造は、平坦化
されて滑らかな表面を形成している。そして、第３図に
は、複数の接続部のうちの１つの接続部118が示されて
いる。接続部118は、絶縁層114を貫通して延びており、
その下の相互接続金属配線104に外部から電気的に接続
し得る接点を形成している。パッシベーション層116
は、絶縁層114の表面上に堆積されており、接続部118内
にまで延びている。
ンデンサ構造100を含む集積回路の一部が示されてい
る。基板102は、通常の仕上げがなされたウェハででき
ており、パッシベーション膜で被覆された完成した複数
の集積回路を有している。従って、基板102には、１ま
たは21の相互接続金属配線および層間絶縁膜とともに、
集積回路の能動デバイス（図示せず）が形成されている
ことになる。その金属配線層には、第３図に示すように
相互接続配線104,106を形成する最上部の金属層も含ま
れる。その集積回路には、最上部の金属配線層を絶縁す
る最上部の絶縁層114も含まれる。その構造は、平坦化
されて滑らかな表面を形成している。そして、第３図に
は、複数の接続部のうちの１つの接続部118が示されて
いる。接続部118は、絶縁層114を貫通して延びており、
その下の相互接続金属配線104に外部から電気的に接続
し得る接点を形成している。パッシベーション層116
は、絶縁層114の表面上に堆積されており、接続部118内
にまで延びている。
コンデンサ100は、従来通り作製された集積回路上の
パッシベーション層116の平坦化された表面上に形成さ
れる。コンタクト部120,122は、絶縁層114およびパッシ
ベーション層116を貫通し、それぞれ相互接続配線104,1
06にまで達している。コンタクト部120,122は、導電性
材料124で充填されている。126および128で示す導電層
は、それぞれコンタクト部120,122内の導電性材料124に
接触してその表面を被って延び、コンデンサの第１電極
（下層電極）128、およびコンタクト部122に電気的に接
触する導電接触部126を形成するようにパターン化され
ている。コンデンサの第１電極128は、適切な形状と大
きさの電極となるように、ドライエッチング等の周知の
方法によりパターン化されている。一般的な誘電体材料
もしくは強誘電性誘電体材料よりなるコンデンサの誘電
体層130は、第１電極の表面を被うとともにその側端部
まで回り込み、第１電極を囲んで周囲から分離するよう
に、第１電極128上に選択的に堆積される。それから、1
34で示す第２電極層が誘電体層130を被って堆積され、
第２電極（上層電極）134を形成するようにパターン化
される。第２電極134は、第１電極128および誘電体層13
0に隣接するパッシベーション層116の表面132を被って
横に延びている。そして、第２電極134は、導電接触部1
26に接触しており、コンタクト部122を介して、下層に
設けられた相互接続金属配線106に電気的に相互接続さ
れている。従って、コンデンサ100は、パッシベーショ
ン層116の上に形成されている。そして、パッシベーシ
ョン層116を貫通してその下の相互接続金属配線104,106
に達するコンタクト部120,122により、コンデンサ100の
下側から電極128,134に対して相互接続されているとい
う点で、このコンデンサは、従来のコンデンサ構造に対
して逆の形になっている。このように、コンデンサが相
互接続金属配線の下に形成される従来の集積回路とは対
照的に、チップ上コンデンサは、下層に設けられた相互
接続配線の経路に邪魔されることなく、集積回路に集積
され得る。上に設けられたコンデンサの電極から、下に
設けられた金属配線までのコンタクト部を形成するため
の相互接続経路を設ける、というわずかな改変を必要と
するだけである。
パッシベーション層116の平坦化された表面上に形成さ
れる。コンタクト部120,122は、絶縁層114およびパッシ
ベーション層116を貫通し、それぞれ相互接続配線104,1
06にまで達している。コンタクト部120,122は、導電性
材料124で充填されている。126および128で示す導電層
は、それぞれコンタクト部120,122内の導電性材料124に
接触してその表面を被って延び、コンデンサの第１電極
（下層電極）128、およびコンタクト部122に電気的に接
触する導電接触部126を形成するようにパターン化され
ている。コンデンサの第１電極128は、適切な形状と大
きさの電極となるように、ドライエッチング等の周知の
方法によりパターン化されている。一般的な誘電体材料
もしくは強誘電性誘電体材料よりなるコンデンサの誘電
体層130は、第１電極の表面を被うとともにその側端部
まで回り込み、第１電極を囲んで周囲から分離するよう
に、第１電極128上に選択的に堆積される。それから、1
34で示す第２電極層が誘電体層130を被って堆積され、
第２電極（上層電極）134を形成するようにパターン化
される。第２電極134は、第１電極128および誘電体層13
0に隣接するパッシベーション層116の表面132を被って
横に延びている。そして、第２電極134は、導電接触部1
26に接触しており、コンタクト部122を介して、下層に
設けられた相互接続金属配線106に電気的に相互接続さ
れている。従って、コンデンサ100は、パッシベーショ
ン層116の上に形成されている。そして、パッシベーシ
ョン層116を貫通してその下の相互接続金属配線104,106
に達するコンタクト部120,122により、コンデンサ100の
下側から電極128,134に対して相互接続されているとい
う点で、このコンデンサは、従来のコンデンサ構造に対
して逆の形になっている。このように、コンデンサが相
互接続金属配線の下に形成される従来の集積回路とは対
照的に、チップ上コンデンサは、下層に設けられた相互
接続配線の経路に邪魔されることなく、集積回路に集積
され得る。上に設けられたコンデンサの電極から、下に
設けられた金属配線までのコンタクト部を形成するため
の相互接続経路を設ける、というわずかな改変を必要と
するだけである。
コンデンサ構造を形成するために、その下の基板材料
にふさわしい何らかの適切な材料と処理工程が採用され
る。例えば、従来の集積回路では、相互接続金属配線
は、窒化チタン（TIN）等の反射防止被覆がされたアル
ミニウム合金でできており、層間絶縁膜は二酸化シリコ
ンまたはBPSGでできており、パッシベーション層は窒化
シリコンでできている。コンデンサは、同様の金属化材
料を用いるとともに、二酸化シリコンや窒化シリコン等
の通常の誘電体を用いて、バリア層の表面上に形成され
る。
にふさわしい何らかの適切な材料と処理工程が採用され
る。例えば、従来の集積回路では、相互接続金属配線
は、窒化チタン（TIN）等の反射防止被覆がされたアル
ミニウム合金でできており、層間絶縁膜は二酸化シリコ
ンまたはBPSGでできており、パッシベーション層は窒化
シリコンでできている。コンデンサは、同様の金属化材
料を用いるとともに、二酸化シリコンや窒化シリコン等
の通常の誘電体を用いて、バリア層の表面上に形成され
る。
第３図に示す構造は、特に強誘電性誘電体を用いるの
に適した構造である。窒化シリコンでできた一般的なパ
ッシベーション層は、PZTやBSTなどの強誘電性材料に対
して好ましいバリア層を形成する。コンデンサの電極12
8,134は、白金または他の適切な金属化材料でできてい
る。
に適した構造である。窒化シリコンでできた一般的なパ
ッシベーション層は、PZTやBSTなどの強誘電性材料に対
して好ましいバリア層を形成する。コンデンサの電極12
8,134は、白金または他の適切な金属化材料でできてい
る。
第５図〜第10図には、コンデンサ構造の製造プロセス
の各段階における集積回路の断面が順番に示されてい
る。第５図には、従来通り一般的に仕上げられた集積回
路基板102の一部が示されている。その基板102には、特
に図示しないが、能動デバイス、電気的な接続部および
周知の方法により形成された１または２以上の層よりな
る相互接続金属配線が含まれている。第５図には、相互
接続配線104,106が示されている。その相互接続配線10
4,106は、最上層の金属配線を形成する導電層の一部で
できている。その上に設けられた二酸化シリコン等の絶
縁層114は、相互接続金属配線を分離するとともに、平
坦化されて実質的に平坦な表面を形成している。接続部
118は、その下に設けられた相互接続金属配線104に外部
から電気的に接続し得る接点を形成するために、絶縁層
114を貫通して形成されている。窒化シリコン等のパッ
シベーション層116は、誘電体層114上に形成されるとと
もに、接続部118内に延びており、その後に続く工程に
おいて接続部における金属部分を保護するようになって
いる。
の各段階における集積回路の断面が順番に示されてい
る。第５図には、従来通り一般的に仕上げられた集積回
路基板102の一部が示されている。その基板102には、特
に図示しないが、能動デバイス、電気的な接続部および
周知の方法により形成された１または２以上の層よりな
る相互接続金属配線が含まれている。第５図には、相互
接続配線104,106が示されている。その相互接続配線10
4,106は、最上層の金属配線を形成する導電層の一部で
できている。その上に設けられた二酸化シリコン等の絶
縁層114は、相互接続金属配線を分離するとともに、平
坦化されて実質的に平坦な表面を形成している。接続部
118は、その下に設けられた相互接続金属配線104に外部
から電気的に接続し得る接点を形成するために、絶縁層
114を貫通して形成されている。窒化シリコン等のパッ
シベーション層116は、誘電体層114上に形成されるとと
もに、接続部118内に延びており、その後に続く工程に
おいて接続部における金属部分を保護するようになって
いる。
別工程で仕上げられた集積回路にチップ上コンデンサ
を集積するために、第５図に示すように接続部を適切に
被って保護した後、第６図に示すように、パッシベーシ
ョン層116および絶縁層114を貫通して、コンタクト部12
0,122が、何等かの適当な周知の方法により、選択的に
開口される。コンタクト部120,122は、導電性材料124よ
りなる第１の層で充填される（第７図参照）。続いて導
電性材料よりなる第２の層が、コンタクト部120,122内
の導電性材料124に接触した状態で、パッシベーション
層116の表面上に積層される。導電性材料よりなる第２
の層は、コンデンサの第１電極128、およびその第１電
極に隣接する表面132上に電気的な接続領域（導電接触
部）126（第８図参照）を形成するように、パターン化
される。しかる後、誘電体層130が、第１電極128上にそ
の側部にまで回り込むように選択的に堆積され、第９図
に示すように、第１電極128を囲む。好ましくは、誘電
体層130は、誘電率の高い材料、特にPZT等の強誘電性誘
電体でできているとよい。続いて、もう一つの導電層
が、誘電体層130を囲むように誘電体層130を被って横に
延びる第２電極134を形成するために、堆積される。ま
た、その第２電極134を形成する導電層は、パッシベー
ション層の表面132、およびコンタクト部122を介してそ
の下の相互接続金属配線106に対する接点を形成する導
電性材料よりなる第２の層の導電接触部126に亘って延
びている（第10図参照）。従って、コンデンサは、第１
電極128、誘電体130および第２電極134で構成されてい
る。コンデンサの電極128,134は、コンデンサ構造100の
下に延びるコンタクト部120,122を介して、その下にあ
る集積回路の相互接続金属配線104,106に電気的に接続
されている。第10図に示すようにコンデンサ構造ができ
あがった後、必要に応じてその上全体にキャップ相が積
層される。そのキャップ層は、ポリイミド樹脂よりなる
層や他の適切な保護層などの傷付防止層である。
を集積するために、第５図に示すように接続部を適切に
被って保護した後、第６図に示すように、パッシベーシ
ョン層116および絶縁層114を貫通して、コンタクト部12
0,122が、何等かの適当な周知の方法により、選択的に
開口される。コンタクト部120,122は、導電性材料124よ
りなる第１の層で充填される（第７図参照）。続いて導
電性材料よりなる第２の層が、コンタクト部120,122内
の導電性材料124に接触した状態で、パッシベーション
層116の表面上に積層される。導電性材料よりなる第２
の層は、コンデンサの第１電極128、およびその第１電
極に隣接する表面132上に電気的な接続領域（導電接触
部）126（第８図参照）を形成するように、パターン化
される。しかる後、誘電体層130が、第１電極128上にそ
の側部にまで回り込むように選択的に堆積され、第９図
に示すように、第１電極128を囲む。好ましくは、誘電
体層130は、誘電率の高い材料、特にPZT等の強誘電性誘
電体でできているとよい。続いて、もう一つの導電層
が、誘電体層130を囲むように誘電体層130を被って横に
延びる第２電極134を形成するために、堆積される。ま
た、その第２電極134を形成する導電層は、パッシベー
ション層の表面132、およびコンタクト部122を介してそ
の下の相互接続金属配線106に対する接点を形成する導
電性材料よりなる第２の層の導電接触部126に亘って延
びている（第10図参照）。従って、コンデンサは、第１
電極128、誘電体130および第２電極134で構成されてい
る。コンデンサの電極128,134は、コンデンサ構造100の
下に延びるコンタクト部120,122を介して、その下にあ
る集積回路の相互接続金属配線104,106に電気的に接続
されている。第10図に示すようにコンデンサ構造ができ
あがった後、必要に応じてその上全体にキャップ相が積
層される。そのキャップ層は、ポリイミド樹脂よりなる
層や他の適切な保護層などの傷付防止層である。
第１電極（下層電極）128は、その電極の大きさを厳
密にするために、フォトリソグラフィおよびエッチング
によりパターン化される。第１電極128は、誘電体130お
よび第２電極134により囲まれて封止されるので、キャ
パシタンスは第１電極128の大きさによって決まる。従
って、キャパシタンスは、実質的に誘電体130および第
２電極134の大きさの影響を受けない。必要に応じて、
第２電極134および誘電体130は、所望のマスクパターン
を有するマスクを用いるなどして選択的に堆積される
か、あるいはウェットエッチング等の分解能がより低い
別の方法によりパターン化されてもよい。しかる後、接
続部118の金属部分に外部から電気的な接続を行うため
に、接続部118が開口され、第３図に示すような構造が
完成する。
密にするために、フォトリソグラフィおよびエッチング
によりパターン化される。第１電極128は、誘電体130お
よび第２電極134により囲まれて封止されるので、キャ
パシタンスは第１電極128の大きさによって決まる。従
って、キャパシタンスは、実質的に誘電体130および第
２電極134の大きさの影響を受けない。必要に応じて、
第２電極134および誘電体130は、所望のマスクパターン
を有するマスクを用いるなどして選択的に堆積される
か、あるいはウェットエッチング等の分解能がより低い
別の方法によりパターン化されてもよい。しかる後、接
続部118の金属部分に外部から電気的な接続を行うため
に、接続部118が開口され、第３図に示すような構造が
完成する。
第１の実施の形態における集積回路用コンデンサの形
成プロセスの説明は、シリコン半導体の技術に基づいて
いる。本実施の形態のプロセスは、バイポーラ、CMOSお
よびBiCMOSのプロセスを含む何らかの従来通りのプロセ
ス技術によって用意されたウェハに、コンデンサを集積
するのに使用可能である。その代わりに、コンデンサを
形成するプロセスは、コンデンサの下のICの形成プロセ
スから切り離されているので、このプロセスはまた、高
速IC用のGaAsプロセスの技術を含む化合物半導体など、
シリコン以外の半導体を用いて形成されたICにコンデン
サを集積する場合にも適用可能である。そのプロセスが
基板となる集積回路と適合すれば、いろいろな材料でそ
の構造を実施するうえで極めて高い適応性を有する。
成プロセスの説明は、シリコン半導体の技術に基づいて
いる。本実施の形態のプロセスは、バイポーラ、CMOSお
よびBiCMOSのプロセスを含む何らかの従来通りのプロセ
ス技術によって用意されたウェハに、コンデンサを集積
するのに使用可能である。その代わりに、コンデンサを
形成するプロセスは、コンデンサの下のICの形成プロセ
スから切り離されているので、このプロセスはまた、高
速IC用のGaAsプロセスの技術を含む化合物半導体など、
シリコン以外の半導体を用いて形成されたICにコンデン
サを集積する場合にも適用可能である。そのプロセスが
基板となる集積回路と適合すれば、いろいろな材料でそ
の構造を実施するうえで極めて高い適応性を有する。
第４図に示すように、本発明の第２の実施の形態によ
るコンデンサ構造200においては、そのコンデンサ構造
は、その下の集積回路を有する基板202の表面上で、集
積回路のパッシベーション層216の上に形成されている
という点で、第１の実施の形態のコンデンサ構造と同様
の構造をしている。コンデンサ200は、第１電極（下層
電極）228、誘電体層230および第２電極（上層電極）23
4で構成されている。本実施の形態のコンデンサ構造
は、パッシベーション層216および絶縁層214を貫通して
形成されたコンタクト部220,222が比較的大きく、例え
ば接続部（218）と同じ位の大きさであるという点で、
上記第１の実施の形態のコンデンサ構造と異なってい
る。第１の導電層は、その表面上に沿って堆積され、コ
ンタクト部220,222内に延びている。その第１の導電層
はコンタクト部222において導電接触部226を形成し、コ
ンタクト部220においてコンデンサの第１電極228を形成
するように、パターン化される。それから、コンデンサ
の誘電体層230が、第１電極228上に直接堆積され、第１
電極を封止するように、その側端部を被って延びる。し
かる後、第２の導電層が、全面に堆積され、第２電極23
4を形成するようにパターン化される。その第２電極234
は、誘電体230を囲み、パッシベーション層216の表面23
2およびコンタクト部222における第１の導電層の導電接
続部226を被って、横方向に延びている。従って、コン
デンサ構造は、第１および第２電極を形成する両導電層
と、その間のコンデンサの誘電体層のみで決まる。
るコンデンサ構造200においては、そのコンデンサ構造
は、その下の集積回路を有する基板202の表面上で、集
積回路のパッシベーション層216の上に形成されている
という点で、第１の実施の形態のコンデンサ構造と同様
の構造をしている。コンデンサ200は、第１電極（下層
電極）228、誘電体層230および第２電極（上層電極）23
4で構成されている。本実施の形態のコンデンサ構造
は、パッシベーション層216および絶縁層214を貫通して
形成されたコンタクト部220,222が比較的大きく、例え
ば接続部（218）と同じ位の大きさであるという点で、
上記第１の実施の形態のコンデンサ構造と異なってい
る。第１の導電層は、その表面上に沿って堆積され、コ
ンタクト部220,222内に延びている。その第１の導電層
はコンタクト部222において導電接触部226を形成し、コ
ンタクト部220においてコンデンサの第１電極228を形成
するように、パターン化される。それから、コンデンサ
の誘電体層230が、第１電極228上に直接堆積され、第１
電極を封止するように、その側端部を被って延びる。し
かる後、第２の導電層が、全面に堆積され、第２電極23
4を形成するようにパターン化される。その第２電極234
は、誘電体230を囲み、パッシベーション層216の表面23
2およびコンタクト部222における第１の導電層の導電接
続部226を被って、横方向に延びている。従って、コン
デンサ構造は、第１および第２電極を形成する両導電層
と、その間のコンデンサの誘電体層のみで決まる。
この第２の実施の形態によるコンデンサ構造の形成方
法において、第11図〜第14図に示すように、上記第１の
実施の形態の構造で説明した基板と同様に、集積回路が
形成された基板202が、能動デバイス、相互接続金属配
線204,206および最上部の絶縁層214が形成された状態で
用意される。接続部218は、その絶縁層214を貫通して形
成され、そして全面にパッシベーション層216が形成さ
れる。その後、コンタクト部220,222が、表面のパッシ
ベーション層216および絶縁層214を貫通して選択的に開
口され、それによって相互接続金属配線204,206の一部
が露出される（第11図参照）。
法において、第11図〜第14図に示すように、上記第１の
実施の形態の構造で説明した基板と同様に、集積回路が
形成された基板202が、能動デバイス、相互接続金属配
線204,206および最上部の絶縁層214が形成された状態で
用意される。接続部218は、その絶縁層214を貫通して形
成され、そして全面にパッシベーション層216が形成さ
れる。その後、コンタクト部220,222が、表面のパッシ
ベーション層216および絶縁層214を貫通して選択的に開
口され、それによって相互接続金属配線204,206の一部
が露出される（第11図参照）。
次いで、第１の導電層が全面に堆積され、パターン化
されて、コンタクト部222において導電接触部226が形成
されるとともに、コンタクト部220においてコンデンサ
の第１電極228が形成される（第12図参照）。その後、
コンデンサの誘電体層230が、第１電極228上に選択的に
堆積される（第13図参照）。そして、その上全面に第２
導電層が堆積され、パターン化されて、コンデンサの第
２電極（上層電極）234が、第１導電層の導電接触部226
へ向かって表面上を横方向に延びるように形成される
（第14図参照）。以上のようにして、第４図に示すよう
にコンデンサ構造が完成した後、特に図示しないが、必
要に応じて、全面にキャップ層または保護層が積層され
る。しかる後、接続部218において、パッシベーション
層を貫通して接続部218に達するように開口され、接点
が形成される。
されて、コンタクト部222において導電接触部226が形成
されるとともに、コンタクト部220においてコンデンサ
の第１電極228が形成される（第12図参照）。その後、
コンデンサの誘電体層230が、第１電極228上に選択的に
堆積される（第13図参照）。そして、その上全面に第２
導電層が堆積され、パターン化されて、コンデンサの第
２電極（上層電極）234が、第１導電層の導電接触部226
へ向かって表面上を横方向に延びるように形成される
（第14図参照）。以上のようにして、第４図に示すよう
にコンデンサ構造が完成した後、特に図示しないが、必
要に応じて、全面にキャップ層または保護層が積層され
る。しかる後、接続部218において、パッシベーション
層を貫通して接続部218に達するように開口され、接点
が形成される。
上述した２つの実施の形態は、種々変更されてもよい
のは当然である。例えば、上記第１の実施の形態におい
て、単一の導電層でコンタクト部120,122を充填すると
ともに、コンデンサの第１電極（下層電極）128を形成
するようにしてもよい。
のは当然である。例えば、上記第１の実施の形態におい
て、単一の導電層でコンタクト部120,122を充填すると
ともに、コンデンサの第１電極（下層電極）128を形成
するようにしてもよい。
また、コンデンサ構造は、電極を２つだけ有する簡素
な構造に制限されない。例えば、コンデンサ構造の下に
形成された集積回路における最上部の相互接続金属配線
の一部を介して、あるいは、その代わりに、コンデンサ
構造の第２電極（上層電極）を形成する導電層の一部に
よって形成された相互接続導体によって、２またはそれ
以上の数のコンデンサが相互に結合されていてもよい。
な構造に制限されない。例えば、コンデンサ構造の下に
形成された集積回路における最上部の相互接続金属配線
の一部を介して、あるいは、その代わりに、コンデンサ
構造の第２電極（上層電極）を形成する導電層の一部に
よって形成された相互接続導体によって、２またはそれ
以上の数のコンデンサが相互に結合されていてもよい。
また、上記各実施の形態のコンデンサ構造は、例えば
並列接続された２対の積層された電極（すなわち、４つ
の電極）を有するコンデンサを形成するために、積層す
る金属層、並びに層間絶縁層およびコンデンサの誘電体
層を堆積することによって、複数層の積層コンデンサを
形成する際にも適用可能である。
並列接続された２対の積層された電極（すなわち、４つ
の電極）を有するコンデンサを形成するために、積層す
る金属層、並びに層間絶縁層およびコンデンサの誘電体
層を堆積することによって、複数層の積層コンデンサを
形成する際にも適用可能である。
コンデンサの電極構造を形成する方法は、その第１電
極を形成すための第１導電層を全面に堆積し、その上に
コンデンサの誘電体層および第２導電層を堆積し、それ
から実質的にその積層体の各層を個々に、あるいは一斉
にパターン化してコンデンサ構造の第１および第２電極
を形成する場合も含んでいてもよい。その代わりに、例
えばフォトリソグラフィおよび選択エッチングによっ
て、あるいはマスク層を介した選択的な堆積によって、
各電極および誘電体が個々にパターン化されてもよい。
極を形成すための第１導電層を全面に堆積し、その上に
コンデンサの誘電体層および第２導電層を堆積し、それ
から実質的にその積層体の各層を個々に、あるいは一斉
にパターン化してコンデンサ構造の第１および第２電極
を形成する場合も含んでいてもよい。その代わりに、例
えばフォトリソグラフィおよび選択エッチングによっ
て、あるいはマスク層を介した選択的な堆積によって、
各電極および誘電体が個々にパターン化されてもよい。
しかしながら、第１および第２の実施の形態のコンデ
ンサ構造に対して説明した方法においては、第２電極
（上層電極）および誘電体が第１電極（下層電極）を封
止する際に、第１電極を形成するために、フォトリソグ
ラフィおよびドライエッチングなどによる分解能の高い
パターン化工程が１度だけ必要となる。誘電体および第
２電極を形成するため、特に大面積のコンデンサにおい
てそれらを形成するために、分解能がより低い方法、例
えば所望のマスクパターンを有するマスクを用いて選択
的に堆積する方法を使用してもよい。あるいは、処理
中、接続部の金属部分が適切に保護されるので、誘電体
層および第２電極層をパターン化するために、ウェット
エッチングを用いてもよい。
ンサ構造に対して説明した方法においては、第２電極
（上層電極）および誘電体が第１電極（下層電極）を封
止する際に、第１電極を形成するために、フォトリソグ
ラフィおよびドライエッチングなどによる分解能の高い
パターン化工程が１度だけ必要となる。誘電体および第
２電極を形成するため、特に大面積のコンデンサにおい
てそれらを形成するために、分解能がより低い方法、例
えば所望のマスクパターンを有するマスクを用いて選択
的に堆積する方法を使用してもよい。あるいは、処理
中、接続部の金属部分が適切に保護されるので、誘電体
層および第２電極層をパターン化するために、ウェット
エッチングを用いてもよい。
二酸化シリコン、窒化シリコンおよび酸窒素シリコン
のような従来の誘電体では、典型的に、最高でも２〜3f
F/μm2のキャパシタンスが達成され得るだけである。本
発明により作製されるコンデンサは、従来の誘電体を用
いても形成可能であるのは勿論であるが、従来の誘電体
を用いた高容量コンデンサではその面積が大きくなって
しまい、その作製にあたって大面積のコンデンサの周り
に相互接続配線の経路を配置するようにしなければ、コ
ンデンサの作製工程を従来のプロセス中に容易に組み込
むことができなかったという事情に鑑みれば、本発明に
よるコンデンサは、高容量コンデンサに適用される場合
に特に有益である。結合／減結合コンデンサやフィルタ
などの種々の適用においては、nFレンジのコンデンサが
必要となる。従って、誘電率が高い誘電体を使用するの
は好都合である。特に、強誘電性材料は、これらの高容
量コンデンサに好適である。これらの材料は、典型的
に、〜500の高い誘電率を有しており、それが故に高容
量コンデンサに使用するのに好適となっている。例え
ば、チタン酸ジルコン酸鉛（PZT）の誘電率は、塊状で1
000であり、上述したように堆積された薄膜で一般に300
を超える。この研究において、コンデンサの誘電体とし
てPZT薄膜を用いることにより、30fF/μm2よりも大きな
容量が得られた。BZTは、特に高周波用の集積回路への
適用に対して非常に興味深い、もう一つの強誘電性材料
である。
のような従来の誘電体では、典型的に、最高でも２〜3f
F/μm2のキャパシタンスが達成され得るだけである。本
発明により作製されるコンデンサは、従来の誘電体を用
いても形成可能であるのは勿論であるが、従来の誘電体
を用いた高容量コンデンサではその面積が大きくなって
しまい、その作製にあたって大面積のコンデンサの周り
に相互接続配線の経路を配置するようにしなければ、コ
ンデンサの作製工程を従来のプロセス中に容易に組み込
むことができなかったという事情に鑑みれば、本発明に
よるコンデンサは、高容量コンデンサに適用される場合
に特に有益である。結合／減結合コンデンサやフィルタ
などの種々の適用においては、nFレンジのコンデンサが
必要となる。従って、誘電率が高い誘電体を使用するの
は好都合である。特に、強誘電性材料は、これらの高容
量コンデンサに好適である。これらの材料は、典型的
に、〜500の高い誘電率を有しており、それが故に高容
量コンデンサに使用するのに好適となっている。例え
ば、チタン酸ジルコン酸鉛（PZT）の誘電率は、塊状で1
000であり、上述したように堆積された薄膜で一般に300
を超える。この研究において、コンデンサの誘電体とし
てPZT薄膜を用いることにより、30fF/μm2よりも大きな
容量が得られた。BZTは、特に高周波用の集積回路への
適用に対して非常に興味深い、もう一つの強誘電性材料
である。
コンデンサは、個々に独立して集積回路に相互接続さ
れていてもよいし、あるいは、例えば最上部の相互接続
金属配線を介して、コンデンサが相互に結合されていて
もよい。従って、複数の高容量コンデンサは、別のプロ
セスで完成された集積回路に積層され得るため、多くの
適用において、チップに外付けされるコンデンサの幾つ
かまたは全部をなくすことができる。
れていてもよいし、あるいは、例えば最上部の相互接続
金属配線を介して、コンデンサが相互に結合されていて
もよい。従って、複数の高容量コンデンサは、別のプロ
セスで完成された集積回路に積層され得るため、多くの
適用において、チップに外付けされるコンデンサの幾つ
かまたは全部をなくすことができる。
さらに、コンデンサ構造は、ICの作製に支障のない多
くの他の異なる材料から作製され得るものである。コン
デンサの電極を形成するのに適切な導電材料として、貴
金属と同じように周知の金属化物、例えばアルミニウム
合金、銅を含む金属化物、タングステン等々が含まれ
る。
くの他の異なる材料から作製され得るものである。コン
デンサの電極を形成するのに適切な導電材料として、貴
金属と同じように周知の金属化物、例えばアルミニウム
合金、銅を含む金属化物、タングステン等々が含まれ
る。
上述したように、白金は、Tiまたは他の耐熱性の金属
等を含む適切なバリア層および粘着層と結合して、強誘
電性コンデンサの金属電極として一般に好まれて使用さ
れる代表的なものである。しかしながら、本発明に係る
コンデンサ構造は、パッシベーション層によりその下の
集積回路から分離されるので、拡散および汚染に関する
問題を回避する。特に強誘電性誘電体が低温で析出され
る場合には、代わりの、あるいは従来の金属化物もま
た、強誘電性誘電体の場合と同様に使用されてもよい。
強誘電性誘電体が高温プロセスで析出される場合には、
タングステン、銅、あるいはより耐熱性に優れる他の貴
金属等が、代わりの金属化物として使用され得る。従っ
て、このコンデンサ構造の実施には、極めて高い適応性
がある。主要な制約は、処理条件、特に、その下の集積
回路の完全な状態を保持するのに支障のない処理温度で
ある、ということである。コンデンサ構造のパターン化
は、反応性イオンエッチングまたはイオンミリングによ
り行われるが、比較的大きな寸法のコンデンサでは、所
望のマスクパターンを有するマスクを用いてパターン化
されるか、またはウェットエッチングによりパターン化
される。そのマスクを用いる方法やウェットエッチング
は、コンデンサ構造の下の集積回路においてイオンによ
る損傷および放射線損傷が回避されねばならないよう
に、誘電性材料へのイオンによる損傷および放射線損傷
を回避する場合に、有益である。
等を含む適切なバリア層および粘着層と結合して、強誘
電性コンデンサの金属電極として一般に好まれて使用さ
れる代表的なものである。しかしながら、本発明に係る
コンデンサ構造は、パッシベーション層によりその下の
集積回路から分離されるので、拡散および汚染に関する
問題を回避する。特に強誘電性誘電体が低温で析出され
る場合には、代わりの、あるいは従来の金属化物もま
た、強誘電性誘電体の場合と同様に使用されてもよい。
強誘電性誘電体が高温プロセスで析出される場合には、
タングステン、銅、あるいはより耐熱性に優れる他の貴
金属等が、代わりの金属化物として使用され得る。従っ
て、このコンデンサ構造の実施には、極めて高い適応性
がある。主要な制約は、処理条件、特に、その下の集積
回路の完全な状態を保持するのに支障のない処理温度で
ある、ということである。コンデンサ構造のパターン化
は、反応性イオンエッチングまたはイオンミリングによ
り行われるが、比較的大きな寸法のコンデンサでは、所
望のマスクパターンを有するマスクを用いてパターン化
されるか、またはウェットエッチングによりパターン化
される。そのマスクを用いる方法やウェットエッチング
は、コンデンサ構造の下の集積回路においてイオンによ
る損傷および放射線損傷が回避されねばならないよう
に、誘電性材料へのイオンによる損傷および放射線損傷
を回避する場合に、有益である。
以上、特定の実施の形態について詳述したが、以下の
請求の範囲において限定される本発明の範囲内で、それ
ら実施の形態に対して種々の変更および変形がなされ得
ることは、いうまでもない。
請求の範囲において限定される本発明の範囲内で、それ
ら実施の形態に対して種々の変更および変形がなされ得
ることは、いうまでもない。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エメッシュ，イスマイル ティー. カナダ国，ケイ０エイ １エス０ オン タリオ，カンバーランド，フィールダウ ン ストリート 930 (56)参考文献 特開 平５−36899（ＪＰ，Ａ) 特開 平３−142973（ＪＰ，Ａ) 欧州特許出願公開574275（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822 H01L 27/105
Claims (18)
- 【請求項１】半導体基板（102）上に形成された能動デ
バイスを有する集積回路が、相互接続金属配線（104,10
6）を有する上部の層と、下部の相互接続金属配線に接
触する絶縁層（114,214）を介して形成された接続部（1
18）を有する最上部の絶縁層（114）とを有し、前記集
積回路を覆って形成されたパッシベーション層（116）
の表面上に形成されたコンデンサ構造であって、 第１のコンデンサ電極（128）と接触電極（126）とから
なる第１の導電層と、 前記第１のコンデンサ電極（128）上に形成されたコン
デンサ絶縁層（130）と、 前記コンデンサ絶縁層（130）を覆い、横方向に延び
て、前記第１の導電層によって形成された前記接触電極
に接触する第２のコンデンサ電極である第２の導電層
と、 前記パッシベーション層（116）と前記絶縁層（114）と
を貫通し、それぞれ接触電極（126）と前記第１のコン
デンサ電極（128）とに接触する複数のコンタクト部（1
20,122）とを備え、 それぞれ前記コンタクト部（120,122）を介した前記第
１のコンデンサ電極（128）および前記接触電極（126）
から、前記集積回路の相互接続金属配線（104,106）に
対して導電相互接続することを特徴とするコンデンサ構
造。 - 【請求項２】前記パッシベーション層（116）を貫通す
る複数のコンタクト部は、導電性材料（124）で充填さ
れ、前記パッシベーション層（116）の表面と面一であ
り、 前記第１のコンデンサ電極（128）である前記第１の導
電層は、前記導電性材料が充填された一方のコンタクト
部（120）に接触し、前記接触電極（126）である前記第
１の導電層は、前記導電性材料が充填された他方のコン
タクト部（122）に接触し、下部の集積回路の相互接続
金属配線（104,106）に導電相互接続することを特徴と
する請求の範囲第１項に記載のコンデンサ構造。 - 【請求項３】前記第１のコンデンサ電極（228）である
前記第１の導電層は、前記パッシベーション層（216）
の表面上に延び、 第２のコンデンサ電極（226）である前記第１の導電層
は、前記パッシベーション層（216）の表面上に延びる
とともに前記第１のコンデンサ電極（228）に対して横
方向に延び、 前記第１のコンデンサ電極（228）は、他方のコンタク
ト部（222）を介して前記集積回路における下部の相互
接続金属配線（204,206）に接触することを特徴とする
請求の範囲第１項に記載のコンデンサ構造。 - 【請求項４】前記第１のコンデンサ電極（128）は、上
面および側面を有する導電層であり、 前記コンデンサ絶縁層（130）は、前記第１のコンデン
サ電極（128）の前記上面および前記側面を覆い、 前記第２のコンデンサ電極（134）は、前記絶縁層（11
4）を覆って延び、前記コンデンサ絶縁層（130）を封止
することを特徴とする請求の範囲第１項、第２項または
第３項に記載のコンデンサ構造。 - 【請求項５】前記第１のコンデンサ電極（128）は、導
電性金属層および粘着層で形成された積層体であること
を特徴とする請求の範囲第１項〜第４項のいずれか一つ
に記載のコンデンサ構造。 - 【請求項６】前記パッシベーション層（116）は、窒化
シリコンで形成されたことを特徴とする請求の範囲第１
項〜第５項のいずれか一つに記載のコンデンサ構造。 - 【請求項７】半導体基板（102）上に形成された能動デ
バイスを有する集積回路が、相互接続金属配線（104,10
6）を有する上部の層と、下部の相互接続金属配線に接
触する絶縁層（114,214）を介して形成された接続部（1
18）を有する最上部の絶縁層（114）とを有し、実質的
に表面が平坦な前記集積回路を覆って形成されたパッシ
ベーション層（116）の表面上に形成されたコンデンサ
構造の製造方法であって、 下部の相互接続金属配線に接触させるために、前記パッ
シベーション層（116）を貫通する複数のコンタクト部
（120,122）を開口する工程と、 前記パッシベーション層（116）の表面上の第１のコン
デンサ電極（128）および隣接する接触電極（126）であ
る第１の導電層を形成し、前記第１のコンデンサ電極
（128）を、複数のコンタクト部のうちの一つを介して
下部の相互接続金属配線に接触させ、前記接触電極（12
6）を、複数のコンタクト部のうちの他の一つを介して
下部の相互接続金属配線に接触させる工程と、 前記第１のコンデンサ電極（128）上にコンデンサ絶縁
層（130）を形成する工程と、 前記コンデンサ絶縁層（130）を覆って延び、前記接触
電極（126）に接触する第２のコンデンサ電極である第
２の導電層を形成する工程とを含み、 前記パッシベーション層（116）によって下部の集積回
路から分離し、前記第１のコンデンサ電極（128）およ
び前記接触電極（126）の下部に位置するコンタクト部
を介して下部の相互接続金属配線に接触させることを特
徴とするコンデンサ構造の製造方法。 - 【請求項８】前記パッシベーション層を貫通する複数の
コンタクト部を開口する工程は、 前記パッシベーション層（116）の表面を覆い、複数の
コンタクト部の一つを覆って、第１のコンデンサ電極
（128）である第１の導電層を堆積し、前記集積回路の
相互接続金属配線に接触させる工程と、 前記パッシベーション層（116）の表面を覆う第１のコ
ンデンサ電極に対して横方向に延びる接触電極（126）
を形成する第２の導電層を堆積し、複数のコンタクト部
の他の一つを介して前記集積回路の相互接続金属配線に
接触させる工程と、 を含むことを特徴とする請求の範囲第７項に記載のコン
デンサ構造の製造方法。 - 【請求項９】第１の導電層を堆積する工程は、 導電性材料（124）によって前記コンタクト部の少なく
とも一つを充填させることを特徴とする請求の範囲第７
項または第８項に記載のコンデンサ構造の製造方法。 - 【請求項１０】第２の導電層を堆積する工程は、 導電性材料（124）によって前記コンタクト部の少なく
とも一つを充填させることを特徴とする請求の範囲第７
項、第８項または第９項に記載のコンデンサ構造の製造
方法。 - 【請求項１１】前記パッシベーション層を貫通する複数
のコンタクト部を開口する工程は、 前記パッシベーション層（116）の表面を面一にする導
電性材料（124）で前記複数のコンタクト部を充填する
工程をさらに含むことを特徴とする請求の範囲第７項に
記載のコンデンサ構造の製造方法。 - 【請求項１２】第１のコンデンサ電極（128）である第
１の導電層を形成する工程は、 第１のコンデンサ電極（128）と導電性材料が充填され
たコンタクト部の一つとの間の接触を形成させる工程を
さらに含むことを特徴とする請求の範囲第11項に記載の
コンデンサ構造の製造方法。 - 【請求項１３】第２のコンデンサ電極（134）である第
２の導電層を形成する工程は、 前記第２のコンデンサ電極（134）を第１のコンデンサ
電極（128）に対して横方向に延ばし、導電性材料が充
填されたコンタクト部の他の一つを介して相互接続金属
配線に接触させる工程をさらに含むことを特徴とする請
求の範囲第11項または第12項に記載のコンデンサ構造の
製造方法。 - 【請求項１４】前記パッシベーション層（116）の表面
上に第１の導電層を形成する工程は、 導電性材料の層の全面に堆積し、その後、第１のコンデ
ンサ電極（128）である第１の導電層をパターニングす
ることを特徴とする請求の範囲第７項〜第13項のいずれ
か一つに記載のコンデンサ構造の製造方法。 - 【請求項１５】前記第１のコンデンサ電極（128）を形
成する前記導電性材料の層の形成は、 バリア層および粘着層で形成される積層体であることを
特徴とする請求の範囲第７項〜第14項のいずれか一つに
記載のコンデンサ構造の製造方法。 - 【請求項１６】前記コンデンサ絶縁層（130）は、ステ
ンシルマスクを介して選択的に堆積されることを特徴と
する請求の範囲第７項〜第15項に記載のコンデンサ構造
の製造方法。 - 【請求項１７】第２のコンデンサ電極（134）は、ステ
ンシルマスクを介して第２の送電層を選択的に堆積させ
ることを特徴とする請求の範囲第７項〜第16項に記載の
コンデンサ構造の製造方法。 - 【請求項１８】前記コンデンサ絶縁層および前記第２の
コンデンサ電極は、全面に堆積した後、ウェットエッチ
ングによってパターニングすることを特徴とする請求の
範囲第７項〜第17項に記載のコンデンサ構造の製造方
法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/348,849 | 1994-11-28 | ||
| US08/348,849 US5563762A (en) | 1994-11-28 | 1994-11-28 | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
| US348,849 | 1994-11-28 | ||
| PCT/CA1995/000666 WO1996017386A1 (en) | 1994-11-28 | 1995-11-24 | A capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09512964A JPH09512964A (ja) | 1997-12-22 |
| JP3207430B2 true JP3207430B2 (ja) | 2001-09-10 |
Family
ID=23369818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51797596A Expired - Fee Related JP3207430B2 (ja) | 1994-11-28 | 1995-11-24 | コンデンサ構造およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5563762A (ja) |
| EP (1) | EP0795201B1 (ja) |
| JP (1) | JP3207430B2 (ja) |
| CA (1) | CA2205956A1 (ja) |
| DE (1) | DE69528079T2 (ja) |
| WO (1) | WO1996017386A1 (ja) |
Families Citing this family (146)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3989027B2 (ja) * | 1994-07-12 | 2007-10-10 | テキサス インスツルメンツ インコーポレイテツド | キャパシタ及びその製造方法 |
| JPH08316348A (ja) * | 1995-03-14 | 1996-11-29 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3373525B2 (ja) * | 1995-06-28 | 2003-02-04 | テルコーディア テクノロジーズ インコーポレイテッド | シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造 |
| US5631804A (en) | 1995-11-13 | 1997-05-20 | Micron Technology, Inc. | Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer |
| US5801916A (en) * | 1995-11-13 | 1998-09-01 | Micron Technology, Inc. | Pre-patterned contact fill capacitor for dielectric etch protection |
| US5736448A (en) * | 1995-12-04 | 1998-04-07 | General Electric Company | Fabrication method for thin film capacitors |
| US6563192B1 (en) | 1995-12-22 | 2003-05-13 | Micron Technology, Inc. | Semiconductor die with integral decoupling capacitor |
| US6285070B1 (en) | 1995-12-22 | 2001-09-04 | Micron Technology, Inc. | Method of forming semiconductor die with integral decoupling capacitor |
| JP2755243B2 (ja) * | 1996-01-23 | 1998-05-20 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JP3689963B2 (ja) * | 1996-02-02 | 2005-08-31 | ソニー株式会社 | 半導体素子の接続孔及びその形成方法、並びに半導体素子の配線構造及び半導体素子 |
| US5872697A (en) * | 1996-02-13 | 1999-02-16 | International Business Machines Corporation | Integrated circuit having integral decoupling capacitor |
| US5926359A (en) * | 1996-04-01 | 1999-07-20 | International Business Machines Corporation | Metal-insulator-metal capacitor |
| US5920453A (en) * | 1996-08-20 | 1999-07-06 | Ramtron International Corporation | Completely encapsulated top electrode of a ferroelectric capacitor |
| US6343855B1 (en) | 1996-09-12 | 2002-02-05 | Citizen Watch Co., Ltd. | Ferroelectric element process for producing the same and ink jet head |
| US5874770A (en) | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
| KR100190111B1 (ko) * | 1996-11-13 | 1999-06-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| FR2756103B1 (fr) * | 1996-11-19 | 1999-05-14 | Sgs Thomson Microelectronics | Fabrication de circuits integres bipolaires/cmos et d'un condensateur |
| FR2756100B1 (fr) | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos |
| JPH10163268A (ja) * | 1996-12-03 | 1998-06-19 | Seiko Epson Corp | 半導体装置の実装構造、およびそれを用いた通信装置 |
| US6130124A (en) * | 1996-12-04 | 2000-10-10 | Samsung Electronics Co., Ltd. | Methods of forming capacitor electrodes having reduced susceptibility to oxidation |
| KR100326979B1 (ko) * | 1996-12-18 | 2002-05-10 | 포만 제프리 엘 | 캐패시터형성방법및그캐패시터구조체 |
| KR100267087B1 (en) * | 1997-01-07 | 2000-10-02 | Samsung Electronics Co Ltd | Manufacturing method of capacitor device |
| TW378345B (en) * | 1997-01-22 | 2000-01-01 | Hitachi Ltd | Resin package type semiconductor device and manufacturing method thereof |
| TW334611B (en) * | 1997-02-24 | 1998-06-21 | Mos Electronics Taiwan Inc | The processes and structure for trenched stack-capacitor (II) |
| KR100230418B1 (ko) * | 1997-04-17 | 1999-11-15 | 윤종용 | 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법 |
| SE520173C2 (sv) * | 1997-04-29 | 2003-06-03 | Ericsson Telefon Ab L M | Förfarande för tillverkning av en kondensator i en integrerad krets |
| TW386289B (en) | 1997-07-03 | 2000-04-01 | Matsushita Electronics Corp | Capacitance element and manufacturing thereof |
| FR2766294B1 (fr) * | 1997-07-18 | 2001-01-19 | St Microelectronics Sa | Procede de fabrication d'une capacite metal-metal au sein d'un circuit integre, et circuit integre correspondant |
| US6184551B1 (en) * | 1997-10-24 | 2001-02-06 | Samsung Electronics Co., Ltd | Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs |
| US6569746B2 (en) | 1997-10-30 | 2003-05-27 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs |
| US5923970A (en) * | 1997-11-20 | 1999-07-13 | Advanced Technology Materials, Inc. | Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure |
| US6268779B1 (en) | 1999-03-19 | 2001-07-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Integrated oscillators and tuning circuits |
| US6906370B1 (en) * | 1998-04-09 | 2005-06-14 | Infineon Technologies Ag | Semiconductor component having a material reinforced contact area |
| DE19816219C1 (de) * | 1998-04-09 | 1999-09-23 | Siemens Ag | Halbleiterbauelement |
| US6225156B1 (en) * | 1998-04-17 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same |
| US6090656A (en) | 1998-05-08 | 2000-07-18 | Lsi Logic | Linear capacitor and process for making same |
| US5985765A (en) * | 1998-05-11 | 1999-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings |
| JP3221398B2 (ja) * | 1998-06-01 | 2001-10-22 | 日本電気株式会社 | 容量素子およびその製造方法 |
| FR2781603B1 (fr) * | 1998-07-21 | 2000-10-06 | St Microelectronics Sa | Procede de formation d'une capacite sur un circuit integre |
| JP3516593B2 (ja) * | 1998-09-22 | 2004-04-05 | シャープ株式会社 | 半導体装置及びその製造方法 |
| DE19851458C2 (de) * | 1998-11-09 | 2000-11-16 | Bosch Gmbh Robert | Monolithisch integrierte Schaltung mit mehreren, einen Nebenschluß nach Masse bildenden Kapazitäten und Verstärkerschaltung |
| US6303423B1 (en) | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| US6869870B2 (en) * | 1998-12-21 | 2005-03-22 | Megic Corporation | High performance system-on-chip discrete components using post passivation process |
| US6495442B1 (en) * | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
| US6965165B2 (en) * | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US8421158B2 (en) | 1998-12-21 | 2013-04-16 | Megica Corporation | Chip structure with a passive device and method for forming the same |
| US7381642B2 (en) * | 2004-09-23 | 2008-06-03 | Megica Corporation | Top layers of metal for integrated circuits |
| US7531417B2 (en) * | 1998-12-21 | 2009-05-12 | Megica Corporation | High performance system-on-chip passive device using post passivation process |
| US7405149B1 (en) | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
| US8178435B2 (en) * | 1998-12-21 | 2012-05-15 | Megica Corporation | High performance system-on-chip inductor using post passivation process |
| US20010013660A1 (en) | 1999-01-04 | 2001-08-16 | Peter Richard Duncombe | Beol decoupling capacitor |
| US6150707A (en) * | 1999-01-07 | 2000-11-21 | International Business Machines Corporation | Metal-to-metal capacitor having thin insulator |
| US6952029B1 (en) * | 1999-01-08 | 2005-10-04 | Micron Technology, Inc. | Thin film capacitor with substantially homogenous stoichiometry |
| US6198617B1 (en) * | 1999-01-12 | 2001-03-06 | United Microelectronics Corp. | Multi-layer metal capacitor |
| US6323044B1 (en) * | 1999-01-12 | 2001-11-27 | Agere Systems Guardian Corp. | Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug |
| US6075264A (en) * | 1999-01-25 | 2000-06-13 | Samsung Electronics Co., Ltd. | Structure of a ferroelectric memory cell and method of fabricating it |
| US6153901A (en) * | 1999-01-26 | 2000-11-28 | Lucent Technologies Inc. | Integrated circuit capacitor including anchored plug |
| US6124199A (en) | 1999-04-28 | 2000-09-26 | International Business Machines Corporation | Method for simultaneously forming a storage-capacitor electrode and interconnect |
| US6448190B1 (en) * | 1999-05-21 | 2002-09-10 | Symetrix Corporation | Method and apparatus for fabrication of integrated circuit by selective deposition of precursor liquid |
| TW454330B (en) * | 1999-05-26 | 2001-09-11 | Matsushita Electronics Corp | Semiconductor apparatus and its manufacturing method |
| JP3762148B2 (ja) * | 1999-06-30 | 2006-04-05 | 株式会社東芝 | 半導体装置の製造方法 |
| US6281092B1 (en) * | 1999-07-02 | 2001-08-28 | Lsi Logic Corporation | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step |
| EP1067605A1 (en) * | 1999-07-05 | 2001-01-10 | STMicroelectronics S.r.l. | Ferroelectric memory cell and corresponding manufacturing method |
| US6333202B1 (en) * | 1999-08-26 | 2001-12-25 | International Business Machines Corporation | Flip FERAM cell and method to form same |
| KR100305680B1 (ko) | 1999-08-26 | 2001-11-01 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
| ATE457317T1 (de) | 1999-10-12 | 2010-02-15 | Chemocentryx Inc | Chemokine rezeptor |
| US6507476B1 (en) * | 1999-11-01 | 2003-01-14 | International Business Machines Corporation | Tuneable ferroelectric decoupling capacitor |
| DE19962682A1 (de) * | 1999-12-23 | 2001-07-05 | Siemens Ag | Brennstoffzellenstack, die Verwendung eines Brennstoffzellenstacks und ein Verfahren zur Montage eines Brennstoffzellenstacks |
| US6384468B1 (en) | 2000-02-07 | 2002-05-07 | International Business Machines Corporation | Capacitor and method for forming same |
| US6404615B1 (en) * | 2000-02-16 | 2002-06-11 | Intarsia Corporation | Thin film capacitors |
| DE10008573A1 (de) * | 2000-02-24 | 2001-09-13 | Infineon Technologies Ag | Halbleiterbauelement und Herstellungsverfahren |
| JP3596416B2 (ja) * | 2000-03-29 | 2004-12-02 | セイコーエプソン株式会社 | セラミックスの製造方法およびその製造装置 |
| DE50110941D1 (de) * | 2000-04-28 | 2006-10-19 | Infineon Technologies Ag | Verfahren zur herstellung eines integrierten kondensators |
| US7247932B1 (en) * | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
| US20050191765A1 (en) * | 2000-08-04 | 2005-09-01 | Cem Basceri | Thin film capacitor with substantially homogenous stoichiometry |
| US6958508B2 (en) | 2000-10-17 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory having ferroelectric capacitor insulative film |
| US7372161B2 (en) * | 2000-10-18 | 2008-05-13 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| US7271489B2 (en) | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| US6498088B1 (en) * | 2000-11-09 | 2002-12-24 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
| US7192827B2 (en) * | 2001-01-05 | 2007-03-20 | Micron Technology, Inc. | Methods of forming capacitor structures |
| US6624501B2 (en) * | 2001-01-26 | 2003-09-23 | Fujitsu Limited | Capacitor and semiconductor device |
| WO2002075780A2 (en) * | 2001-03-21 | 2002-09-26 | Koninklijke Philips Electronics N.V. | Electronic device having dielectric material of high dielectric constant |
| US6492673B1 (en) * | 2001-05-22 | 2002-12-10 | Ramtron International Corporation | Charge pump or other charge storage capacitor including PZT layer for combined use as encapsulation layer and dielectric layer of ferroelectric capacitor and a method for manufacturing the same |
| US6511873B2 (en) * | 2001-06-15 | 2003-01-28 | International Business Machines Corporation | High-dielectric constant insulators for FEOL capacitors |
| DE10131940B4 (de) | 2001-07-02 | 2006-01-19 | Infineon Technologies Ag | Halbleiterchip und Verfahren zur Ausbildung von Kontakten auf einer Halbleiteranordnung |
| US6759275B1 (en) | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
| US6603352B2 (en) | 2001-12-03 | 2003-08-05 | Icefyre Semiconductor Corporation | Switched-mode power amplifier integrally performing power combining |
| TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
| TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
| TW503496B (en) | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
| US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
| JP3986859B2 (ja) * | 2002-03-25 | 2007-10-03 | 富士通株式会社 | 薄膜キャパシタ及びその製造方法 |
| JP2003318269A (ja) * | 2002-04-24 | 2003-11-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2004023078A (ja) * | 2002-06-20 | 2004-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6621683B1 (en) * | 2002-09-19 | 2003-09-16 | Infineon Technologies Aktiengesellschaft | Memory cells with improved reliability |
| KR100480641B1 (ko) * | 2002-10-17 | 2005-03-31 | 삼성전자주식회사 | 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법 |
| US7229875B2 (en) * | 2002-10-17 | 2007-06-12 | Samsung Electronics Co., Ltd. | Integrated circuit capacitor structure |
| JP2004146559A (ja) * | 2002-10-24 | 2004-05-20 | Elpida Memory Inc | 容量素子の製造方法 |
| KR100476936B1 (ko) * | 2002-10-30 | 2005-03-17 | 삼성전자주식회사 | 엠아이엠 구조의 커패시터를 갖는 반도체소자 및 그형성방법 |
| WO2004052182A2 (en) | 2002-12-11 | 2004-06-24 | Proteus Biomedical, Inc. | Monitoring and treating hemodynamic parameters |
| US7319277B2 (en) * | 2003-05-08 | 2008-01-15 | Megica Corporation | Chip structure with redistribution traces |
| JP3743891B2 (ja) | 2003-05-09 | 2006-02-08 | 松下電器産業株式会社 | 不揮発性メモリおよびその製造方法 |
| TWI236763B (en) * | 2003-05-27 | 2005-07-21 | Megic Corp | High performance system-on-chip inductor using post passivation process |
| US7342300B2 (en) * | 2003-06-30 | 2008-03-11 | Zarbana Digital Fund Llc | Integrated circuit incorporating wire bond inductance |
| TWI228807B (en) * | 2003-07-01 | 2005-03-01 | Advanced Semiconductor Eng | Wafer level passive component |
| US7087927B1 (en) | 2003-07-22 | 2006-08-08 | National Semiconductor Corporation | Semiconductor die with an editing structure |
| US6964908B2 (en) * | 2003-08-19 | 2005-11-15 | International Business Machines Corporation | Metal-insulator-metal capacitor and method of fabricating same |
| US20050063136A1 (en) * | 2003-09-18 | 2005-03-24 | Philofsky Elliott Malcolm | Decoupling capacitor and method |
| US6898068B2 (en) * | 2003-09-24 | 2005-05-24 | Texas Instruments Incorporated | Dual mask capacitor for integrated circuits |
| US6869895B1 (en) * | 2003-09-30 | 2005-03-22 | International Business Machines Corporation | Method for adjusting capacitance of an on-chip capacitor |
| US7459790B2 (en) * | 2003-10-15 | 2008-12-02 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| JP4243214B2 (ja) * | 2004-04-12 | 2009-03-25 | パナソニック株式会社 | 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置 |
| US7169665B2 (en) * | 2004-05-04 | 2007-01-30 | Tawian Semiconductor Manufacturing Company, Ltd. | Capacitance process by using passivation film scheme |
| US7572600B2 (en) * | 2004-08-04 | 2009-08-11 | Chemocentryx, Inc. | Enzymatic activities in chemokine-mediated inflammation |
| US7355282B2 (en) | 2004-09-09 | 2008-04-08 | Megica Corporation | Post passivation interconnection process and structures |
| US8008775B2 (en) | 2004-09-09 | 2011-08-30 | Megica Corporation | Post passivation interconnection structures |
| US7423346B2 (en) * | 2004-09-09 | 2008-09-09 | Megica Corporation | Post passivation interconnection process and structures |
| US7521805B2 (en) * | 2004-10-12 | 2009-04-21 | Megica Corp. | Post passivation interconnection schemes on top of the IC chips |
| JP2006228828A (ja) * | 2005-02-15 | 2006-08-31 | Seiko Npc Corp | キャパシタを有する半導体装置 |
| US8384189B2 (en) * | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| TWI330863B (en) | 2005-05-18 | 2010-09-21 | Megica Corp | Semiconductor chip with coil element over passivation layer |
| US7795663B2 (en) * | 2005-06-21 | 2010-09-14 | E. I. Du Pont De Nemours And Company | Acceptor doped barium titanate based thin film capacitors on metal foils and methods of making thereof |
| US20060287188A1 (en) * | 2005-06-21 | 2006-12-21 | Borland William J | Manganese doped barium titanate thin film compositions, capacitors, and methods of making thereof |
| CN1901163B (zh) | 2005-07-22 | 2011-04-13 | 米辑电子股份有限公司 | 连续电镀制作线路组件的方法及线路组件结构 |
| US7473999B2 (en) * | 2005-09-23 | 2009-01-06 | Megica Corporation | Semiconductor chip and process for forming the same |
| US20100204766A1 (en) * | 2005-12-22 | 2010-08-12 | Mark Zdeblick | Implantable integrated circuit |
| US7426102B2 (en) * | 2006-05-01 | 2008-09-16 | Vishay Intertechnology, Inc. | High precision capacitor with standoff |
| US7875546B1 (en) | 2006-09-01 | 2011-01-25 | National Semiconductor Corporation | System and method for preventing metal corrosion on bond pads |
| US8749021B2 (en) * | 2006-12-26 | 2014-06-10 | Megit Acquisition Corp. | Voltage regulator integrated with semiconductor chip |
| US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
| US7557455B1 (en) * | 2007-02-27 | 2009-07-07 | National Semiconductor Corporation | System and apparatus that reduce corrosion of an integrated circuit through its bond pads |
| JP4370340B2 (ja) * | 2007-03-26 | 2009-11-25 | Ｔｄｋ株式会社 | 電子部品 |
| US9331057B2 (en) * | 2007-10-26 | 2016-05-03 | Infineon Technologies Ag | Semiconductor device |
| US8473069B2 (en) | 2008-02-28 | 2013-06-25 | Proteus Digital Health, Inc. | Integrated circuit implementation and fault control system, device, and method |
| WO2009126846A1 (en) * | 2008-04-11 | 2009-10-15 | Sandisk 3D, Llc | Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom |
| US20100012914A1 (en) * | 2008-07-18 | 2010-01-21 | Sandisk 3D Llc | Carbon-based resistivity-switching materials and methods of forming the same |
| CN102265716B (zh) | 2008-12-26 | 2015-04-01 | 高通股份有限公司 | 具有功率管理集成电路的芯片封装和相关技术 |
| JP5234521B2 (ja) * | 2009-08-21 | 2013-07-10 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
| US8282846B2 (en) * | 2010-02-27 | 2012-10-09 | National Semiconductor Corporation | Metal interconnect structure with a side wall spacer that protects an ARC layer and a bond pad from corrosion and method of forming the metal interconnect structure |
| JP2011204852A (ja) * | 2010-03-25 | 2011-10-13 | Elpida Memory Inc | キャパシタおよびその製造方法、半導体装置 |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
| US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
| US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
| US9263511B2 (en) * | 2013-02-11 | 2016-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package with metal-insulator-metal capacitor and method of manufacturing the same |
| SG11202001472QA (en) * | 2017-09-26 | 2020-04-29 | Applied Materials Inc | Method, materials and process for native oxide removal and regrowth of dielectric oxides for better biosensor performance |
| KR20210027635A (ko) | 2019-08-29 | 2021-03-11 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4149301A (en) * | 1977-07-25 | 1979-04-17 | Ferrosil Corporation | Monolithic semiconductor integrated circuit-ferroelectric memory drive |
| FR2495837A1 (fr) * | 1980-12-09 | 1982-06-11 | Thomson Csf | Embase de microboitier d'encapsulation et microboitier comportant une telle embase |
| US5046043A (en) * | 1987-10-08 | 1991-09-03 | National Semiconductor Corporation | Ferroelectric capacitor and memory cell including barrier and isolation layers |
| JPH0654774B2 (ja) * | 1987-11-30 | 1994-07-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR940006708B1 (ko) * | 1989-01-26 | 1994-07-25 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| JPH03142973A (ja) * | 1989-10-30 | 1991-06-18 | Seiko Epson Corp | 半導体記憶装置 |
| EP0516031A1 (en) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Stacked ferroelectric memory cell and method |
| JP2722873B2 (ja) * | 1991-07-29 | 1998-03-09 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5352622A (en) * | 1992-04-08 | 1994-10-04 | National Semiconductor Corporation | Stacked capacitor with a thin film ceramic oxide layer |
| DE69317940T2 (de) * | 1992-06-12 | 1998-11-26 | Matsushita Electronics Corp., Takatsuki, Osaka | Halbleiterbauelement mit Kondensator |
| JP2550852B2 (ja) * | 1993-04-12 | 1996-11-06 | 日本電気株式会社 | 薄膜キャパシタの製造方法 |
| US5407855A (en) * | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
| US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| JP3695055B2 (ja) * | 1997-04-03 | 2005-09-14 | 富士ゼロックス株式会社 | 光データバス、光データバス装置および信号処理装置 |
-
1994
- 1994-11-28 US US08/348,849 patent/US5563762A/en not_active Expired - Fee Related
-
1995
- 1995-11-24 WO PCT/CA1995/000666 patent/WO1996017386A1/en active IP Right Grant
- 1995-11-24 EP EP95936913A patent/EP0795201B1/en not_active Expired - Lifetime
- 1995-11-24 DE DE69528079T patent/DE69528079T2/de not_active Expired - Fee Related
- 1995-11-24 CA CA002205956A patent/CA2205956A1/en not_active Abandoned
- 1995-11-24 JP JP51797596A patent/JP3207430B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-11 US US08/680,286 patent/US5789303A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5563762A (en) | 1996-10-08 |
| WO1996017386A1 (en) | 1996-06-06 |
| DE69528079T2 (de) | 2003-01-02 |
| DE69528079D1 (de) | 2002-10-10 |
| US5789303A (en) | 1998-08-04 |
| JPH09512964A (ja) | 1997-12-22 |
| EP0795201B1 (en) | 2002-09-04 |
| CA2205956A1 (en) | 1996-06-06 |
| EP0795201A1 (en) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3207430B2 (ja) | コンデンサ構造およびその製造方法 | |
| KR100729360B1 (ko) | 반도체 장치의 커패시터 구조체 및 그 제조 방법 | |
| JP3843708B2 (ja) | 半導体装置およびその製造方法ならびに薄膜コンデンサ | |
| US5536672A (en) | Fabrication of ferroelectric capacitor and memory cell | |
| US6525427B2 (en) | BEOL decoupling capacitor | |
| US20080001292A1 (en) | Hermetic Passivation Layer Structure for Capacitors with Perovskite or Pyrochlore Phase Dielectrics | |
| JP4002647B2 (ja) | 半導体素子の薄膜キャパシタ製造方法 | |
| US20060138595A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8822235B2 (en) | Electronic component with reactive barrier and hermetic passivation layer | |
| US7026680B2 (en) | Thin film capacitive element, method for producing same and electronic device | |
| US6809000B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3467445B2 (ja) | 半導体装置およびその製造方法 | |
| US6833574B2 (en) | Semiconductor device having ferroelectric substance capacitor | |
| JP3820003B2 (ja) | 薄膜キャパシタの製造方法 | |
| JP4634665B2 (ja) | キャパシタ内蔵回路基板及びその製造方法 | |
| JPH09275193A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2002124636A (ja) | 半導体装置及びその製造方法 | |
| JP2003218214A (ja) | 半導体装置及びその製造方法 | |
| KR20020076128A (ko) | 반도체 장치의 제조 방법 | |
| KR20000035524A (ko) | 반도체장치 및 그 제조방법 | |
| KR100358164B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100415543B1 (ko) | 강유전체 메모리 셀구조 및 그 제조방법 | |
| JP2002151658A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |