JPH0654774B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0654774B2
JPH0654774B2 JP30260487A JP30260487A JPH0654774B2 JP H0654774 B2 JPH0654774 B2 JP H0654774B2 JP 30260487 A JP30260487 A JP 30260487A JP 30260487 A JP30260487 A JP 30260487A JP H0654774 B2 JPH0654774 B2 JP H0654774B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
insulating film
provided
wiring pattern
inorganic
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30260487A
Other languages
English (en)
Other versions
JPH01144632A (en )
Inventor
正泰 安部
富恵 山本
康一 間瀬
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、多層配線構造を有する半導体装置及びその製
造方法に関するもので、特に有機系絶縁膜/無機系絶縁
膜からなる複合層間絶縁膜を有する半導体装置上の無機
絶縁膜系の層間膜あるいはパシベーション膜形成に使用
されるものである。

(従来の技術) 従来の層間絶縁膜構成を、第2図に用いて有機系絶縁膜
と無機系絶縁膜からなる複合層間絶縁膜上に、無機系絶
縁膜のパシベーション膜の形成プロセスを例にして説明
する。即ち熱SiO付半導体基板11上に形成された
所定のパターンを有する第1の配線(Al−Si,1.
0μm厚さ)12上に、プラズマCVD法によりプラズ
マSiN膜(以後P−SiNと表記)13を1.0μm
堆積し、通常のフォト・リソグラフィ法とRIE(React
ive Ion Etching)法により、所定のパターンのスルーホ
ールAを形成する。次にポリイミド樹脂14を塗布し、
所定の熱処理後、通常のフォト・リソグラフィ法とO
RIE法で、該スルーホールA上に開孔し、連結した開
孔部を形成する。(第2図(a)参照)次に開孔に用い
たポジ・レジストを除去後、通常のスパッタ法、フォト
・リソグラフィ法およびRIE法により、所定のパター
ンを有する第2の配線(Al−Si,1.0μm厚)1
5を形成する。シンター後、パシベーション膜としてP
−SiN(1.0μm厚)膜16を形成し、通常のフォ
ト・リソグラフィ法とCDE(Chemical Dry Etching)法
により、パッド開孔部18を形成する。そして開孔に用
いたフォト・レジストを除去して、従来の多層配線構造
を有する半導体装置を完成した。(第2図(b)参照)
第2図(c)はその平面図で、17はダイシングライ
ン、19はパシベーション用無機絶縁膜16のクラック
である。

(発明が解決しようとする問題点) 有機系絶縁膜14と無機系絶縁膜13からなる複合層間
膜は、(1)耐圧が高く、(2)電気的変動も少ない、(3)プ
ロセスが平易、(4)コスト的にも低いなど優れた特徴が
あり、一方、無機絶縁膜によるパシベーション膜16も
(1)耐湿性、(2)機械的強度について優れていることは周
知の通りである。このため、複合層間膜と無機パシベー
ション膜の組合せを採用した半導体装置が増加してい
る。

しかし、複合層間膜と無機パシベーション膜を組合せた
だけの従来の構造では、アッセンブリーした製品によ
り、回路基板への実装時の処理を模擬した熱衝撃試験
(280℃−30秒の急加熱)後のPCT(2.5気圧
−127℃)20時間で、試料の10%がコロージョン
・モードで不良となる。(第3図参照)ここでPCTと
は圧力と温度を加えた強制耐温試験のことであり、コロ
ージョンとは水分等による配線の腐蝕と考えてよい。

このコロージョンは全てパッド部18で発生しており、
原因はパッド部の無機パシベーション膜16に生じるク
ラック19である。また、クラック発生機構は、該熱衝
撃試験時に(1)無機パシベーション膜自体、(2)モールド
樹脂からのストレスによるもので、以下に示すような過
程が考えられる。つまり、無機パシベーション膜16
は、有機絶縁膜14上に形成されているため、ストレス
による力が加わると、力方向に容易に動く。特に、周辺
にパターンのないフィールド部を周辺に有するパッド部
18は、この力による移動量が大きいため、パッド部1
8の金属部分の変形が大きくなり、このパッド部を被覆
している無機パシベーション膜16にクラック19が形
成される。

本発明は上記実情に鑑みてなされたもので、熱衝撃時の
ストレスによるクラック発生を防止し、従来の複合層間
絶縁膜による多層配線構造の長所を有し、より信頼性の
高い多層配線構造を有する半導体装置を提供することを
目的としている。

(問題点を解決するための手段と作用) 本発明は、半導体基板上の絶縁膜上に設けられた第1の
配線パターンと、該配線パターン及び前記絶縁膜上に、
第1の無機絶縁膜、有機絶縁膜の順に積層された複合絶
縁膜と、該複合絶縁膜のスルーホール及び前記複合絶縁
膜上に設けられた第2の配線パターンと、周囲に広いフ
ィールド部を有する前記第2の配線パターンの周辺部の
一部領域に前記有機絶縁膜の除去部を設け、この除去部
を通して前記第1の無機絶縁膜上に直接設けられると共
に前記有機絶縁膜上に設けられた第2の無機絶縁膜とを
具備したことを第1の特徴とする。また半導体基板上の
絶縁膜上に第1の配線パターンを設け、該パターン及び
前記絶縁膜上に、第1の無機絶縁膜、有機絶縁膜の順に
積層された複合絶縁膜を設け、該絶縁膜のスルーホール
及び前記複合絶縁膜上に第2の配線パターンを設け、周
囲に広いフィールド部を有する前記第2の配線パターン
の周辺部の一部領域に、前記有機絶縁膜の除去部を前記
有機絶縁膜のスルーホールと同時に設け、前記有機絶縁
膜除去部を通して前記第1の無機絶縁膜に直接形成され
かつ前記有機絶縁膜上に形成される第2の無機絶縁膜を
設けることを第2の特徴とする。即ち上記のような有機
絶縁膜除去部を設けておき、無機絶縁膜どうしを直接接
触させることで、従来の多層配線構造の長所を有し、か
つ、熱衝撃ストレスに対する耐性が高く、信頼性の向上
した半導体装置が容易に得られるものである。

(実施例) 本発明の実施例を第1図を用いて説明する。即ち熱Si
膜の形成された半導体基板21上に、通常のスパッ
タ法、フォト・リソグラフィ法、RIE法により、所定
のパターンを有する第1のAl−Si配線22を形成し
た後、プラズマCVD法により1.0μm厚のP−Si
N膜23を堆積し、通常のフォト・リソグラフィ法とR
IE法で、所定のスルーホールAを形成した。スルーホ
ール形成に用いたフォト・レジスト除去後、ポリイミド
樹脂を塗布し、所定の熱処理(100℃×30分+25
0℃×60分)後、通常のフォト・リソグラフィ法とO
RIE法によりP−SiN膜のスルーホルAに連続す
るスルーホールを開孔すると同時に、周辺に広いフィー
ルド部を有する第2の配線パターンが形成される領域か
ら15μm離れた部分を、幅20μmで周辺のポリイミド
を除去(Bで示される)することにより、0.5μm厚の
ポリイミド膜24を形成した。この周辺に広いフィール
ド部を有する第2の配線パターンとしては、パッド部と
コンデンサー部を用いて評価した。(第1図(a)参
照)次に開孔に用いたフォト・レジスト除去後、通常の
スパッタ法,フォト・リソグラフィ法により、所定のパ
ターンを有する第2のAl−Si配線25を形成した。
次に、パシベーション膜として、プラズマCVD法によ
り1.0μm厚のP−SiN膜26を形成し、通常のフ
ォト・リソグラフィ法とCDE法により、所定のパッド
開孔部Cを形成した。(第1図(b)参照)第1図
(c)はその平面図で、27はダイシングライン、28
はボンディングパッド部を示す。

なお、本発明の実施例では、有機系絶縁膜として0.5
μm厚さのポリイミド膜を、無機絶縁膜として1.0μ
m厚のP−SiN膜を用いたが、それぞれ他の材料,組
合,膜厚でもよい。

また、周辺に広いフィールド部を有する第2の配線パタ
ーン周辺のポリイミド膜除去領域の寸法もクラック防止
効果があれば、他の値でも良いことは云うまでもない。

上記実施例によれば、従来の複合層間絶縁膜による多層
配線構造の長所、即ち耐圧が高い、電気的変動が小さ
い、耐湿性が高い、プロセスが平易かつ低コストなどを
有したまま、以下に示す理由から、より高い信頼性を実
現できた。(第3図参照)つまり有機絶縁膜上に形成さ
れた金属配線において、周囲に広いフィールド領域を有
するパターンの周辺の有機絶縁膜の一部を除去し、該有
機絶縁膜下の無機絶縁膜と該金属配線上に形成される無
機絶縁膜が直接接触しているため、無機パシベーション
膜自体、モールド樹脂などのストレスによる力を受けて
も、力方向への移動はない。よって、周囲に広いフィー
ルド領域を有するパッド部などの金属配線部の変形もほ
とんどなく、これら金属配線を被覆しているパシベーシ
ョン膜としての無機絶縁膜にもクラックが生じず、コロ
ージョンも発生しない。また有機絶縁膜物除去もスルー
ホール形成と同時に行なうので、何らの工程増加もな
い。

[発明の効果] 以上説明した如く本発明によれば、熱衝撃時のストレス
によるクラック発生を防止し、従来の複合層間絶縁膜に
よる多層配線構造の長所を有し、より信頼性の高い多層
配線構造を有する半導体装置を簡単な工程で得られるも
のである。

【図面の簡単な説明】

第1図は本発明の一実施例の工程及び構成説明図、第2
図は従来装置の工程及び構成説明図、第3図は従来及び
本発明のPCT結果比較図である。 21……熱SiO付半導体基板、22……第1の配線
(例えばAl−Si)、23……無機絶縁膜(層間用、
例えばP−SiN)、24……有機絶縁膜(層間用、例
えばPI)、25……第2の配線(例えばAl−S
i)、26……無機絶縁膜(パシベーション用、例えば
P−SiN)、27……ダイシング・ライン、28……
ボンディング・パッド部、B……有機絶縁膜除去部分。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上の絶縁膜上に設けられた第1
    の配線パターンと、該配線パターン及び前記絶縁膜上
    に、第1の無機絶縁膜、有機絶縁膜の順に積層された複
    合絶縁膜と、該複合絶縁膜のスルーホール及び前記複合
    絶縁膜上に設けられた第2の配線パターンと、周囲に広
    いフィールド部を有する前記第2の配線パターンの周辺
    部の一部領域に前記有機絶縁膜の除去部を設け、この除
    去部を通して前記第1の無機絶縁膜上に直接設けられる
    と共に前記有機絶縁膜上に設けられた第2の無機絶縁膜
    とを具備したことを特徴とする半導体装置。
  2. 【請求項2】半導体基板上の絶縁膜上に第1の配線パタ
    ーンを設け、該パターン及び前記絶縁膜上に、第1の無
    機絶縁膜、有機絶縁膜の順に積層された複合絶縁膜を設
    け、該絶縁膜のスルーホール及び前記複合絶縁膜上に第
    2の配線パターンを設け、周囲に広いフィールド部を有
    する前記第2の配線パターンの周辺部の一部領域に、前
    記有機絶縁膜の除去部を前記有機絶縁膜のスルーホール
    と同時に設け、前記有機絶縁膜除去部を通して前記第1
    の無機絶縁膜に直接形成されかつ前記有機絶縁膜上に形
    成される第2の無機絶縁膜を設けることを特徴とする半
    導体装置の製造方法。
JP30260487A 1987-11-30 1987-11-30 半導体装置及びその製造方法 Expired - Fee Related JPH0654774B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30260487A JPH0654774B2 (ja) 1987-11-30 1987-11-30 半導体装置及びその製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP30260487A JPH0654774B2 (ja) 1987-11-30 1987-11-30 半導体装置及びその製造方法
KR880015479A KR910009803B1 (ko) 1987-11-30 1988-11-24 반도체장치 및 그 제조방법
DE19883856439 DE3856439T2 (de) 1987-11-30 1988-11-30 Halbleiteranordnung mit einer zusammengesetzten isolierenden Zwischenschicht
EP19880119978 EP0318954B1 (en) 1987-11-30 1988-11-30 Semiconductor device having a composite insulating interlayer
DE19883856439 DE3856439D1 (de) 1987-11-30 1988-11-30 Halbleiteranordnung mit einer zusammengesetzten isolierenden Zwischenschicht
US07653481 US5055906A (en) 1987-11-30 1991-02-12 Semiconductor device having a composite insulating interlayer

Publications (2)

Publication Number Publication Date
JPH01144632A true JPH01144632A (en) 1989-06-06
JPH0654774B2 true JPH0654774B2 (ja) 1994-07-20

Family

ID=17910980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30260487A Expired - Fee Related JPH0654774B2 (ja) 1987-11-30 1987-11-30 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US5055906A (ja)
EP (1) EP0318954B1 (ja)
JP (1) JPH0654774B2 (ja)
KR (1) KR910009803B1 (ja)
DE (2) DE3856439T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US5300461A (en) * 1993-01-25 1994-04-05 Intel Corporation Process for fabricating sealed semiconductor chip using silicon nitride passivation film
GB9313720D0 (en) * 1993-07-02 1993-08-18 Plessey Semiconductors Ltd Multichip module substrate structure
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
EP0696056B1 (en) * 1994-07-29 2000-01-19 Sgs-Thomson Microelectronics, Inc. Method of testing and repairing an integrated circuit structure and forming a passivation structure
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
DE19540309A1 (de) * 1995-10-28 1997-04-30 Philips Patentverwaltung Halbleiterbauelement mit Passivierungsaufbau
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP5118300B2 (ja) * 2005-12-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20110079908A1 (en) * 2009-10-06 2011-04-07 Unisem Advanced Technologies Sdn. Bhd. Stress buffer to protect device features

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605061B2 (ja) * 1975-09-29 1985-02-08 Citizen Watch Co Ltd
JPS601846A (en) * 1983-06-18 1985-01-08 Toshiba Corp Multilayer interconnection structure semiconductor device and manufacture thereof
JPH0530050B2 (ja) * 1983-07-28 1993-05-07 Tokyo Shibaura Electric Co
US4654113A (en) * 1984-02-10 1987-03-31 Fujitsu Limited Process for fabricating a semiconductor device
JPH0552671B2 (ja) * 1984-03-30 1993-08-06 Tokyo Shibaura Electric Co
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device
JPS6370567A (en) * 1986-09-12 1988-03-30 Nippon Telegr & Teleph Corp <Ntt> Organic tunnel element

Also Published As

Publication number Publication date Type
DE3856439T2 (de) 2001-03-29 grant
JPH01144632A (en) 1989-06-06 application
EP0318954A2 (en) 1989-06-07 application
EP0318954B1 (en) 2000-11-02 grant
US5055906A (en) 1991-10-08 grant
KR910009803B1 (ko) 1991-11-30 grant
JP1926897C (ja) grant
EP0318954A3 (en) 1989-07-26 application
DE3856439D1 (de) 2000-12-07 grant

Similar Documents

Publication Publication Date Title
US7619297B2 (en) Electronic device including an inductor
US4970574A (en) Electromigrationproof structure for multilayer wiring on a semiconductor device
US6815324B2 (en) Reliable metal bumps on top of I/O pads after removal of test probe marks
US6780673B2 (en) Method of forming a semiconductor device package using a plate layer surrounding contact pads
US6656828B1 (en) Method of forming bump electrodes
US6528881B1 (en) Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer
US5059553A (en) Metal bump for a thermal compression bond and method for making same
US6560862B1 (en) Modified pad for copper/low-k
US5567981A (en) Bonding pad structure having an interposed rigid layer
US6538326B2 (en) Semiconductor device and manufacturing method thereof
US6586273B2 (en) Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal
US5559056A (en) Method and apparatus for capping metallization layer
JP2000228420A (ja) 半導体装置及びその製造方法
US6333559B1 (en) Method/structure for creating aluminum wirebound pad on copper BEOL
US6528417B1 (en) Metal patterned structure for SiN surface adhesion enhancement
US6008061A (en) Method of manufacturing semiconductor device having a test pad
JP2006173476A (ja) 半導体装置およびその製造方法
JP2000340569A (ja) 半導体装置の配線構造及びその形成方法
US5055906A (en) Semiconductor device having a composite insulating interlayer
US20010013657A1 (en) Semiconductor device and method of manufacturing the same
JP2003068779A (ja) 半導体装置及びその製造方法
JP2008021849A (ja) 半導体装置
JP2002076075A (ja) 半導体集積回路
US7285863B2 (en) Pad structures including insulating layers having a tapered surface
JP2004172169A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees