JPWO2009122496A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2009122496A1
JPWO2009122496A1 JP2010505157A JP2010505157A JPWO2009122496A1 JP WO2009122496 A1 JPWO2009122496 A1 JP WO2009122496A1 JP 2010505157 A JP2010505157 A JP 2010505157A JP 2010505157 A JP2010505157 A JP 2010505157A JP WO2009122496 A1 JPWO2009122496 A1 JP WO2009122496A1
Authority
JP
Japan
Prior art keywords
film
semiconductor device
conductive layer
barrier
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010505157A
Other languages
English (en)
Inventor
大川　成実
成実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2009122496A1 publication Critical patent/JPWO2009122496A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導体基板１０上に形成された絶縁層１２と、絶縁層に埋め込まれたＣｕを含む導電層１８ａと、導電層上及び絶縁層上に形成された導電性材料より成る第１のバリア膜２０ａとを有する下部電極２２と、下部電極上に形成された第１の誘電体膜２４ａと、第１の誘電体膜上に形成された上部電極２６ａとを有する容量素子２８と、絶縁層に埋め込まれたＣｕを含む配線１８ｂと、配線上及び絶縁層上に形成された導電性材料より成る第２のバリア膜２０ｂとを有している。

Description

本発明は、半導体装置及びその製造方法に係り、特に、容量素子を有する半導体装置及びその製造方法に関する。
アナログ回路を有するＬＳＩ等においては、容量素子が重要な構成要素である。
従来は、ポリシリコン層や不純物拡散層等を電極として用いて容量素子が構成されていたが、近時では、ＭＩＭ（Metal-Insulator-Metal）容量という容量素子が注目されている。
ＭＩＭ容量は、金属より成る一対の電極の間に容量絶縁膜を挟んで構成された容量素子である。ＭＩＭ容量は、容量精度の向上や、周波数特性の向上を図ることが可能であるため、大きな注目を集めている。
一方、配線の抵抗を低減すべく、近時では、配線の材料としてＣｕ（銅）を用いることが注目されている。
周波数特性の良好なＭＩＭ容量を得るためには、電極の電気抵抗を低く設定することが望ましい。また、配線を形成する際にＭＩＭ容量の下部電極も形成できれば、製造工程の簡略化に寄与し得る。このため、配線の材料としてのみならず、ＭＩＭ容量の下部電極の材料としてもＣｕを用いることが考えられる。
Ｃｕより成る下部電極は、層間絶縁膜に溝を形成し、かかる溝内及び層間絶縁膜上にＣｕ膜を形成し、この後、層間絶縁膜の表面が露出するまでＣｕ膜を研磨することにより溝内に埋め込まれる。
十分な静電容量を有するＭＩＭ容量を形成するためには、下部電極と上部電極との対向面積を十分に広く設定することが必要である。このため、ＭＩＭ容量の下部電極は、広い範囲に形成された溝内に埋め込まれることとなる。
なお、本願発明の背景技術としては以下のようなものがある。
特開２００１−２３７３７５号公報 特開２００２−３５３２２１号公報 特開２００５−３１１２９９号公報 特開２００５−１５０２３７号公報
しかし、広い範囲に溝を形成し、かかる溝内にＣＭＰ法によりＣｕ膜を埋め込む場合には、Ｃｕ膜の表面に極めて深いディッシングが形成されてしまう。そこで、格子状の溝を形成し、かかる溝内にＣｕ膜を埋め込むことにより、ディッシングを抑制する技術が提案されている。しかしながら、この技術では、必ずしも良好な電気的特性は得られない。
本発明の目的は、電気的特性の良好な容量素子を有する半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、半導体基板上に形成された絶縁層と、前記絶縁層に埋め込まれたＣｕを含む導電層と、前記導電層上及び前記絶縁層上に形成された導電性材料より成る第１のバリア膜とを有する下部電極と、前記下部電極上に形成された第１の誘電体膜と、前記第１の誘電体膜上に形成された上部電極とを有する容量素子と、前記絶縁層に埋め込まれたＣｕを含む配線と、前記配線上及び前記絶縁層上に形成された導電性材料より成る第２のバリア膜とを有することを特徴とする半導体装置が提供される。
また、本発明の他の観点によれば、下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有する容量素子を有する半導体装置の製造方法であって、半導体基板上に絶縁層を形成する工程と、第１の領域内における前記絶縁層にＣｕを含む第１の導電層を埋め込み、第２の領域内における前記絶縁層にＣｕを含む配線を埋め込む工程と、前記第１の導電層上、前記配線上及び前記絶縁層上に、導電性材料より成るバリアメタル膜を形成する工程と、前記バリアメタル膜上に誘電体膜を形成する工程と、前記誘電体膜上に第２の導電層を形成する工程と、前記第２の導電層をパターニングすることにより、前記第１の領域内に前記第２の導電層より成る上部電極を形成する工程と、前記誘電体膜及び前記バリアメタル膜をパターニングすることにより、前記バリアメタル膜より成る第１のバリア膜により前記第１の導電層の上面を覆い、前記第１の導電層と前記第１のバリア膜とを有する下部電極を形成し、前記バリアメタル膜より成る第２のバリア膜により前記配線の上面を覆う工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、Ｃｕの拡散を防止する導電性材料より成る第１のバリア膜が、Ｃｕを含む導電層を覆うように形成されており、これら導電層と第１のバリア膜とにより容量素子の下部電極が構成されている。本発明によれば、Ｃｕの拡散を防止するための第１のバリア膜として導電性材料が用いられているため、導電層上のバリア膜をエッチング除去することを要しない。このため、本発明によれば、エッチングによるダメージが導電層に加わるのを防止することができ、電気的特性の良好な容量素子を得ることが可能となる。しかも、本発明によれば、Ｃｕの拡散を防止する導電性材料より成る第２のバリア膜が配線を覆うように形成されているため、配線に含まれているＣｕが拡散するのを第２のバリア膜により防止することが可能である。従って、本発明によれば、信頼性を損なうことなく、電気的特性の良好な容量素子を有する半導体装置を提供することができる。
図１は、本発明の一実施形態による半導体装置を示す断面図（その１）である。 図２は、本発明の一実施形態による半導体装置を示す断面図（その２）である。 図３は、本発明の一実施形態による半導体装置を示す平面図（その１）である。 図４は、本発明の一実施形態による半導体装置を示す平面図（その２）である。 図５は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図６は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図７は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図８は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図９は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 図１０は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 図１１は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 図１２は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 図１３は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 図１４は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 図１５は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 図１６は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 図１７は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。 図１８は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。 図１９は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１５）である。 図２０は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１６）である。 図２１は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１７）である。 図２２は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１８）である。 図２３は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１９）である。 図２４は、本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２０）である。
符号の説明
１０…半導体基板
１２…層間絶縁膜
１４ａ〜１４ｅ…溝
１６…バリアメタル膜
１８ａ…導電層
１８ｂ…配線
１８ｃ、１８ｄ…配線
１８ｅ…位置合わせマーク
１９…段差
２０…バリアメタル膜
２０ａ〜２０ｄ…バリア膜
２２…下部電極
２４、２４ａ〜２４ｄ…誘電体膜
２６…導電層
２６ａ…上部電極
２６ｂ…導電層
２８…容量素子
３０…抵抗素子
３４…層間絶縁膜
３６ａ、３６ｂ…コンタクトホール
３８ａ、３８ｂ…導体プラグ
４０ａ、４０ｂ…配線
４２…フォトレジスト膜
４４…開口部
４６…フォトレジスト膜
４８…フォトレジスト膜
５０…凸部
特許文献１により提案されている技術では、層間絶縁膜に下部電極を埋め込んだ後、層間絶縁膜上及び下部電極上に窒化シリコン膜を形成し、この後、下部電極上の窒化シリコン膜がエッチング除去される。
窒化シリコン膜をエッチングする際に下部電極にダメージが加わってしまうため、特許文献１により提案されている技術では、必ずしも良好な電気的特性を得ることができない。
［一実施形態］
本発明の一実施形態による半導体装置及びその製造方法を図１乃至図２４を用いて説明する。
（半導体装置）
まず、本実施形態による半導体装置について図１乃至図４を用いて説明する。
図１は、本実施形態による半導体装置を示す断面図（その１）である。図２は、本実施形態による半導体装置を示す断面図（その２）である。図３は、本実施形態による半導体装置を示す平面図（その１）である。図４は、本実施形態による半導体装置を示す平面図（その２）である。
図１（ａ）は、容量素子（ＭＩＭ容量）が形成される領域の断面を示している。図１（ａ）は、図３のＡ−Ａ′線断面及び図４のＡ−Ａ′線断面に対応している。図１（ｂ）は、配線が形成される領域の断面を示している。図１（ｂ）は、図３のＢ−Ｂ′断面及び図４のＢ−Ｂ′線断面に対応している。図２（ａ）は、抵抗素子が形成される領域の断面を示している。図２（ａ）は、図３のＣ−Ｃ′線断面及び図４のＣ−Ｃ′線断面に対応している。図２（ｂ）は、位置合わせマークが形成される領域の断面を示している。図２（ｂ）は、図３のＤ−Ｄ′線断面及び図４のＤ−Ｄ′線断面に対応している。
半導体基板１０上には、図示しないトランジスタ等が形成されている。トランジスタ等が形成された半導体基板１０上には、多層配線構造（図示せず）が形成されている。
まず、容量素子２８について説明する。
図１（ａ）に示すように、容量素子が形成される領域２における層間絶縁膜１２には、導電層１８ａを埋め込むための溝１４ａが形成されている。かかる溝１４ａは、層間絶縁膜１２の一部を取り囲むように形成されている。本実施形態において層間絶縁膜１２の一部を取り囲むように溝１４ａを形成しているのは、導電層１８ａの表面にディッシングが生じるのを抑制するためである。
溝１４ａ内には、Ｃｕの拡散を防止する導電性材料より成るバリアメタル膜１６が形成されている。かかるバリアメタル膜１６の材料としては、例えばＴａ膜やＴａＮ膜等が用いられている。
バリアメタル膜１６が形成された溝１４ａ内には、Ｃｕを含む導電層１８ａが埋め込まれている。ここでは、導電層１８ａの材料として、Ｃｕが用いられている。導電層１８ａは、容量素子２８の下部電極２２の一部を構成するものである。
なお、ここでは、導電層１８ａの材料としてＣｕを用いる場合を例に説明したが、導電層１８ａの材料はＣｕに限定されるものではない。例えば、Ｃｕ合金膜等を導電層１８ａの材料として用いてもよい。かかるＣｕ合金膜としては、例えばＣｕとＡｌとの合金等を用いることができる。
層間絶縁膜１２上には、Ｃｕの拡散を防止する導電性材料より成るバリア膜２０ａが、導電層１８ａを覆うように形成されている。バリア膜２０ａは、ベタ状に形成されている。バリア膜２０ａの材料としては、例えばＴａ、ＴａＮ又はＴｉＮ等を含む膜が用いられている。バリア膜２０ａの膜厚は、例えば５０〜２００ｎｍ程度とする。
導電層１８ａとバリア膜２０ａとにより、容量素子２８の下部電極２２が構成されている。
バリア膜２０ａの表面は、ＣＭＰ法により研磨されており、これにより、バリア膜２０ａの表面が平坦化されている。バリア膜２０ａの表面が十分に平坦化されているため、良質な誘電体膜２４ａがバリア膜２０ａ上に形成されている。バリア膜２０ａの表面を平坦化することは、容量素子２８の信頼性や電気的特性を向上するのに寄与する。
なお、ここでは、バリア膜２０ａの表面が研磨により平坦化されている場合を例に説明したが、バリア膜２０ａの表面は必ずしも研磨されていなくてもよい。
バリア膜２０ａ上には、誘電体膜（容量絶縁膜）２４ａが形成されている。誘電体膜２４ａの膜厚は、例えば２０〜６０ｎｍ程度とする。誘電体膜２４ａの材料としては、例えばシリコン酸化膜やシリコン窒化膜等が用いられている。
誘電体膜２４ａ上には、導電層より成る上部電極２６ａが形成されている。上部電極２６ａの厚さは、例えば５０〜２００ｎｍ程度とする。上部電極２６ａの材料としては、例えばＴａ、ＴａＮ又はＴｉＮ等を含む膜が用いられている。
なお、ここでは、上部電極２６ａが単一の導電膜により形成されている場合を例に説明したが、上部電極２６ａの構造はこれに限定されるものではない。例えば、導電膜と絶縁膜とを順次積層して成る積層膜により、上部電極２６ａを構成してもよい。かかる絶縁膜としては、例えばＳｉＮ膜、ＳｉＣ膜等を用いることができる。
こうして、下部電極２２と誘電体膜２４ａと上部電極２６ａとを有する容量素子２８が構成されている。
次に、配線１８ｂについて説明する。
図１（ｂ）に示すように、配線が形成される領域４における層間絶縁膜１２には、配線１８ｂを埋め込むための溝１４ｂが形成されている。かかる溝１４ｂは、例えば線状に形成されている。
溝１４ｂ内には、Ｃｕの拡散を防止する導電性材料より成るバリアメタル膜１６が形成されている。かかるバリアメタル膜１６の材料としては、例えばＴａ膜やＴａＮ膜等が用いられている。
バリアメタル膜１６が形成された溝１４ｂ内には、Ｃｕを含む配線１８ｂが埋め込まれている。ここでは、配線１８ｂの材料として、Ｃｕが用いられている。
なお、ここでは、配線１８ｂの材料としてＣｕを用いる場合を例に説明したが、配線１８ｂの材料はＣｕに限定されるものではない。例えば、Ｃｕ合金等を配線１８ｂの材料として用いてもよい。
層間絶縁膜１２上には、Ｃｕの拡散を防止する導電性材料より成るバリア膜２０ｂが、配線１８ｂを覆うように形成されている。かかるバリア膜２０ｂは、配線１８ｂに沿うように形成されている。バリア膜２０ｂの材料としては、例えばＴａ、ＴａＮ又はＴｉＮ等を含む膜が用いられている。バリア膜２０ｂの膜厚は、例えば５０〜２００ｎｍ程度とする。バリア膜２０ｂは、バリア膜２０ａと同一の導電膜により構成されている。即ち、導電層１８ａを覆うように形成されたバリア膜２０ａと、配線１８ｂを覆うように形成されたバリア膜２０ｂとは、同一のバリアメタル膜２０（図１７及び図１８参照）をパターニングすることにより形成されている。
バリア膜２０ｂ上には、誘電体膜２４ｂが形成されている。誘電体膜２４ｂの膜厚は、例えば２０〜６０ｎｍ程度とする。誘電体膜２４ｂの材料としては、例えばシリコン酸化膜やシリコン窒化膜等が用いられている。誘電体膜２４ｂは、容量素子２８の誘電体膜２４ａと同一の誘電体膜により構成されている。即ち、バリア膜２０ａ上の誘電体膜２４ａとバリア膜２０ｂ上の誘電体膜２４ｂとは、同一の誘電体膜２４（図１７及び図１８参照）をパターニングすることにより形成されている。
こうして、配線１８ｂが形成されている。
次に、抵抗素子３０について説明する。
図２（ａ）に示すように、抵抗素子が形成される領域６には、配線１８ｃ、１８ｄを埋め込むための溝１４ｃ、１４ｄが形成されている。かかる溝１４ｃ、１４ｄは、例えば線状に形成されている。
溝１４ｃ、１４ｄ内には、Ｃｕの拡散を防止する導電性材料より成るバリアメタル膜１６が形成されている。かかるバリアメタル膜１６の材料としては、例えばＴａ膜やＴａＮ膜等が用いられている。
バリアメタル膜１６が形成された溝１４ｃ、１４ｄ内には、Ｃｕを含む配線１８ｃ、１８ｄが埋め込まれている。ここでは、配線１８ｃ、１８ｄの材料として、Ｃｕが用いられている。
なお、ここでは、配線１８ｃ、１８ｄの材料としてＣｕを用いる場合を例に説明したが、配線１８ｃ、１８ｄの材料はＣｕに限定されるものではない。例えば、Ｃｕ合金膜等を配線１８ｃ、１８ｄの材料として用いてもよい。
層間絶縁膜１２上には、Ｃｕの拡散を防止する導電性材料より成る抵抗層２０ｃが形成されている。抵抗層２０ｃは、一の配線１８ｃから他の配線１８ｄに至るように形成されているのみならず、一の配線１８ｃ及び他の配線１８ｄを覆うように形成されている。抵抗層２０ｃを配線１８ｃ、１８ｄを覆うように形成しているのは、配線１８ｃ、１８ｄからＣｕが拡散するのを防止するためである。抵抗層２０ｃの材料としては、例えばＴａ、ＴａＮ又はＴｉＮ等を含む膜が用いられている。抵抗層２０ｃの厚さは、例えば５０〜２００ｎｍ程度とする。抵抗層２０ｃは、バリア膜２０ａ、２０ｂと同一導電膜により構成されている。即ち、導電層１８ａを覆うように形成されたバリア膜２０ａと、配線１８ｂを覆うように形成されたバリア膜２０ｂと、抵抗層２０ｃとは、同一のバリアメタル膜２０（図１７及び図１８参照）をパターニングすることにより形成されている。
抵抗層２０ｃ上には、誘電体膜２４ｃが形成されている。誘電体膜２４ｃの膜厚は、例えば２０〜６０ｎｍ程度とする。誘電体膜２４ｃの材料としては、例えばシリコン酸化膜やシリコン窒化膜等が用いられている。誘電体膜２４ｃは、誘電体膜２４ａ、２４ｂと同一の誘電体膜により構成されている。即ち、バリア膜２０ａ上の誘電体膜２４ａと、バリア膜２０ｂ上の誘電体膜２４ｂと、抵抗層２０ｃ上の誘電体膜２４ｃとは、同一の誘電体膜２４（図１７及び図１８参照）をパターニングすることにより形成されている。
こうして、抵抗層２０ｃを有する抵抗素子３０が形成されている。
次に、位置合わせマーク１８ｅについて説明する。
位置合わせマーク１８ｅは、レチクル等の位置合わせ等を行う際に用いられるものである。
図２（ｂ）に示すように、位置合わせマークが形成される領域８には、位置合わせマーク１８ｅを埋め込むための溝１４ｅが形成されている。かかる溝１４ｅのパターンは、例えばリング状となっている（図３及び図４参照）。
溝１４ｅ内には、Ｃｕの拡散を防止する導電性材料より成るバリアメタル膜１６が形成されている。かかるバリアメタル膜１６の材料としては、例えばＴａ膜やＴａＮ膜等が用いられている。
バリアメタル膜１６が形成された溝１４ｅ内には、Ｃｕを含む位置合わせマーク１８ｅが埋め込まれている。ここでは、位置合わせマーク１８ｅの材料として、Ｃｕが用いられている。
なお、ここでは、位置合わせマーク１８ｅの材料としてＣｕを用いる場合を例に説明したが、位置合わせマーク１８ｅの材料はＣｕに限定されるものではない。例えば、Ｃｕ合金膜等を位置合わせマーク１８ｅの材料として用いてもよい。
位置合わせマーク１８ｅの周囲の層間絶縁膜１２は、位置合わせマーク１８ｅの上部が露出するようにエッチングされている。このため、位置合わせマーク１８ｅの上部は、層間絶縁膜１２の上面より上方に突出している。位置合わせマーク１８ｅの周囲における層間絶縁膜１２の表面には、段差１９が形成されている。
層間絶縁膜１２上及び位置合わせマーク１８ｅ上には、Ｃｕの拡散を防止する導電性材料より成るバリア膜２０ｄが形成されている。バリア膜２０ｄの材料としては、例えばＴａ、ＴａＮ又はＴｉＮ等を含む膜が用いられている。バリア膜２０ｄの膜厚は、例えば５０〜２００ｎｍ程度とする。バリア膜２０ｄは、バリア膜２０ａ、２０ｂや抵抗層２０ｃと同一の導電膜により構成されている。即ち、導電層１８ａを覆うように形成されたバリア膜２０ａと、配線１８ｂを覆うように形成されたバリア膜２０ｂと、抵抗層２０ｃと、位置合わせマークを覆うように形成されたバリア膜２０ｄとは、同一のバリアメタル膜２０（図１７及び図１８参照）をパターニングすることにより形成されている。
バリア膜２０ｄ上には、誘電体膜２４ｄが形成されている。誘電体膜２４ｄの膜厚は、例えば２０〜６０ｎｍ程度とする。誘電体膜２４ｄの材料としては、例えばシリコン酸化膜やシリコン窒化膜等が用いられている。誘電体膜２４ｄは、誘電体膜２４ａ〜２４ｃと同一の誘電体膜により構成されている。即ち、バリア膜１８ａ上の誘電体膜２０ａと、バリア膜２０ｂ上の誘電体膜２４ｂと、抵抗層２０ｃ上の誘電体膜２４ｃと、バリア膜２０ｄ上の誘電体膜２４ｄとは、同一の誘電体膜２４（図１７及び図１８参照）をパターニングすることにより形成されている。
誘電体膜２４ｄ上には、導電層２６ｂが形成されている。導電層２６ｂの厚さは、例えば５０〜２００ｎｍ程度とする。導電層２６ｂの材料としては、例えばＴａ、ＴａＮ又はＴｉＮ等を含む膜が用いられている。導電層２６ｂは、容量素子２８の上部電極２６ａと同一の導電層により構成されている。即ち、位置合わせマーク１８ｅ上に形成された導電層２６ｂと、容量素子２８の上部電極２６ａとは、同一の導電層２６（図１５及び図１６参照）をパターニングすることにより形成されている。
こうして、位置合わせマーク１８ｅが形成されている。
容量素子２８、配線１８ｂ、抵抗素子３０及び位置合わせマーク１８ｅが形成された半導体基板１０上には、層間絶縁膜３４が形成されている。層間絶縁膜３４の材料としては、例えばシリコン酸化膜が用いられている。層間絶縁膜３４の表面は、例えばＣＭＰ法により平坦化されている。
容量素子が形成される領域２においては、上部電極２６ａに達するコンタクトホール３６ａが層間絶縁膜３４に形成されている。容量素子が形成される領域２においては、かかるコンタクトホール３６ａが多数形成されている。容量素子が形成される領域２においてコンタクトホール３６ａを多数形成しているのは、容量素子２８の上方に形成される配線４０ａと容量素子２８の上部電極２６ａとの間の電気抵抗を十分に低減するためである。また、容量素子が形成される領域２には、下部電極２２に達するコンタクトホール３６ｂが層間絶縁膜３４及び誘電体膜２４ａに形成されている（図４参照）。
また、配線が形成される領域４においては、配線１８ｂ上のバリア膜２０ｂに達するコンタクトホール３６ｃが層間絶縁膜３４及び誘電体膜２４ｂに形成されている。
コンタクトホール３６ａ〜３６ｃ内には、例えばタングステンより成る導体プラグ３８ａ〜３８ｃがそれぞれ埋め込まれている。
容量素子が形成される領域２には、導体プラグ３８ａ、３８ｂが埋め込まれた層間絶縁膜３４上に配線４０ａ、４０ｂがそれぞれ形成されている（図１（ｂ）及び図４参照）。配線４０ａは、導体プラグ３８ａを介して、容量素子２８の上部電極２６ａに接続されている。配線４０ｂは、導体プラグ３８ｂを介して、容量素子２８の下部電極２２に接続されている。配線４０ａ、４０ｂの材料としては、例えばＴｉ膜と第１のＴｉＮ膜とＡｌ膜と第２のＴｉＮ膜とを順次積層して成る積層膜が用いられている。かかるＴｉ膜の膜厚は、例えば３０ｎｍ程度とする。第１のＴｉＮ膜の膜厚は、例えば６０ｎｍ程度とする。Ａｌ膜の膜厚は、例えば１０００ｎｍ程度とする。第２のＴｉＮ膜の膜厚は、例えば５０ｎｍ程度とする。
配線が形成される領域４においても、導体プラグ３８ｃが埋め込まれた層間絶縁膜３４上に配線４０ｃが形成されている。配線４０ｃの材料としては、上述した配線４０ａ、４０ｂと同様の材料が用いられている。
こうして、本実施形態による半導体装置が構成されている。
このように、本実施形態によれば、Ｃｕの拡散を防止する導電性材料より成るバリア膜２０ａが、Ｃｕを含む導電層１８ａを覆うように形成されており、これら導電層１８ａとバリア膜２０ａとにより容量素子２８の下部電極２２が構成されている。本実施形態によれば、Ｃｕの拡散を防止するためのバリア膜２０ａとして導電性材料が用いられているため、導電層１８ａ上のバリア膜をエッチング除去することを要しない。このため、本実施形態によれば、エッチングによるダメージが導電層１８ａに加わるのを防止することができ、電気的特性の良好な容量素子２８を形成することが可能となる。しかも、本実施形態によれば、Ｃｕの拡散を防止する導電性材料より成るバリア膜２０ｂが配線１８ｂを覆うように形成されているため、配線１８ｂに含まれているＣｕが拡散するのをバリア膜２０ｂにより防止することが可能である。従って、本実施形態によれば、信頼性を損なうことなく、電気的特性の良好な容量素子を有する半導体装置を提供することができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図５乃至図２４を用いて説明する。図５乃至図２４は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、トランジスタ（図示せず）等が形成された半導体基板１０上に、多層配線構造（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、上層部の層間絶縁膜１２に溝１４ａ〜１４ｅを形成する（図５及び図６参照）。
容量素子が形成される領域２においては、下部電極２２の一部を構成する導電層１８ａを埋め込むための溝１４ａが形成される（図５（ａ）参照）。かかる溝１４ａは、層間絶縁膜１２の一部を取り囲むように形成される。
配線が形成される領域４においては、配線１８ｂを埋め込むための溝１４ｂが形成される（図５（ｂ）参照）。かかる溝１４ｂは、例えば線状に形成される。配線１８ｂを埋め込むための溝１４ｂの幅は、例えば０．４μｍ程度とする。互いに隣接する溝１４ｂと溝１４ｂとの間の距離は、例えば０．４μｍ程度とする。
抵抗素子が形成される領域６においては、配線１８ｃ、１８ｄを埋め込むための溝１４ｃ、１４ｄが形成される（図６（ａ）参照）。かかる溝１４ｃ、１４ｄは、例えば線状に形成される。
位置合わせマークが形成される領域８においては、位置合わせマーク１８ｅを埋め込むための溝１４ｅが形成される（図６（ｂ）参照）。かかる溝１４ｅは、例えば矩形状に形成される。
溝１４ａ〜１４ｅの深さは、例えば０．５〜４．０μｍ程度とする。
次に、全面に、例えばスパッタリング法により、バリアメタル膜１６を形成する（図７及び図８参照）。かかるバリアメタル膜１６としては、例えばＴａ膜、ＴａＮ膜又はＴｉＮ膜等が用いられる。バリアメタル膜１６の膜厚は、例えば５〜７０ｎｍ程度とする。
次に、全面に、例えばスパッタリング法により、Ｃｕより成るシード層（図示せず）を形成する。
次に、電気めっき法により、Ｃｕを含む導電層１８を形成する。ここでは、導電層１８として、Ｃｕ層を形成する。なお、導電層１８の材料は、Ｃｕに限定されるものではない。例えばＣｕ合金より成る導電層１８を形成してもよい。導電層１８の厚さは、例えば０．７〜６．０μｍ程度とする。
次に、ＣＭＰ法により、層間絶縁膜１２の表面が露出するまで導電層１８を研磨する（図９及び図１０参照）。これにより、Ｃｕを含む導電層１８ａが、溝１４ａ内に埋め込まれる（図９（ａ）参照）。また、Ｃｕを含む配線１８ｂが、溝１４ｂ内に埋め込まれる（図９（ｂ）参照）。また、Ｃｕを含む配線１８ｃ、１８ｄが、溝１４ｃ、１４ｄ内にそれぞれ埋め込まれる（図１０（ａ）参照）。また、Ｃｕを含む位置合わせマーク１８ｅが溝１４ｅ内に埋め込まれる（図１０（ｂ）参照）。
次に、全面に、スピンコート法により、フォトレジスト膜４２を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜４２に開口部４４形成する。かかる開口部４４は、位置合わせマーク１８ｅ及び位置合わせマーク１８ｅの周囲を露出するように形成される。
次に、フォトレジスト膜４２をマスクとして、位置合わせマーク１８ｅの周囲の層間絶縁膜１２をエッチングする（図１１及び図１２参照）。層間絶縁膜１２をエッチングする際のエッチング量は、位置合わせマーク１８ｅの高さより小さく設定する。これにより、位置合わせマーク１８ｅの上部が層間絶縁膜１２上に突出することとなる。位置合わせマーク１８ｅの周囲における層間絶縁膜１２の表面には、段差１９が形成されることとなる。本実施形態によれば、層間絶縁膜１２上に突出するように位置合わせマーク１８ｅが形成されるため、位置合わせマーク１８ｅが後工程においてバリアメタル膜２０（図１３及び図１４参照）、導電層２６（図１５及び図１６参照）等により覆われた場合であっても、位置合わせ機能を確保することが可能となる。この後、フォトレジスト膜４２を剥離する。
次に、例えばスパッタリング法により、バリアメタル膜２０を形成する（図１３及び図１４参照）。かかるバリアメタル膜２０としては、例えばＴａ、ＴａＮ又はＴｉＮ等を含む膜を形成する。バリアメタル膜２０は、層間絶縁膜１２に埋め込まれた導電層１８ａ、配線１８ｂ〜１８ｄ及び位置合わせマーク１８ｅ等からＣｕが拡散するのを防止するためのものである。
次に、例えばＣＭＰ法により、バリアメタル膜２０の表面を研磨する。これにより、バリアメタル膜２０の表面が平坦化される。
なお、ここでは、バリアメタル膜２０の表面をＣＭＰ法により平坦化する場合を例に説明したが、必ずしもバリアメタル膜２０の表面をＣＭＰ法により平坦化しなくてもよい。バリアメタル膜２０の表面の平坦化は、必要に応じて適宜行えばよい。但し、バリアメタル膜２０の表面が十分に平坦でない場合には、バリアメタル膜２０の表面をＣＭＰ法により平坦化することが好ましい。
次に、例えばプラズマＣＶＤ法により、誘電体膜２４を形成する（図１５及び図１６参照）。かかる誘電体膜２４としては、例えばシリコン酸化膜又はシリコン窒化膜等を形成する。誘電体膜２４の膜厚は、例えば２０〜６０ｎｍ程度とする。シリコン酸化膜より成る誘電体膜２４をプラズマＣＶＤ法により形成する場合には、例えばＴＥＯＳガスを用いる。シリコン窒化膜より成る誘電体膜２４をプラズマＣＶＤ法により形成する場合には、例えばＳｉＨ４ガスとＮＨ３ガスとを用いる。
次に、例えばスパッタリング法により、導電層２６を形成する。かかる導電層２６としては、例えばＴａ、ＴａＮ又はＴｉＮ等を含む膜を形成する。導電層２６の厚さは、例えば５０〜２００ｎｍ程度とする。
次に、スピンコート法により、フォトレジスト膜４６を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜４６をパターニングする（図１７及び図１８参照）。容量素子が形成される領域２においては、フォトレジスト膜より成るパターン４６ａが、容量素子２８の上部電極２６ａの平面形状になるように形成される（図１７（ａ）参照）。位置合わせマークが形成される領域８においては、フォトレジスト膜より成るパターン４６ｂが、位置合わせマーク１８ｅ及び位置合わせマーク１８ｅの周囲を覆うように形成される（図１８（ｂ）参照）。
次に、例えばＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）法により、フォトレジスト膜４６をマスクとして、導電層２６をエッチングする。エッチングガスとしては、例えばＣＦ４ガスを用いる。
なお、ここでは、エッチングガスとしてＣＦ４ガスを用いる場合を例に説明したが、エッチングガスはＣＦ４ガスに限定されるものではない。例えば、ＣＦ４ガスとＯ２ガスとの混合ガスをエッチングガスとして用いてもよい。
こうして、容量素子が形成される領域２においては、導電層より成る上部電極２６ａが形成される。また、位置合わせマークが形成される領域８においては、位置合わせマーク１８ｅ及び位置合わせマーク１８ｅの周囲を覆うように形成される。
この後、フォトレジスト膜４６を剥離する。
次に、スピンコート法により、フォトレジスト膜４８を形成する。
次に、フォトリソグラフィ技術を用い、フォトレジスト膜４８をパターニングする（図１９及び図２０参照）。容量素子が形成される領域２においては、フォトレジスト膜４８より成るパターン４８ａが、容量素子２８の下部電極２２の一部を構成するバリア膜１８ａの平面形状になるように形成される（図１９（ａ）参照）。また、配線が形成される領域４においては、フォトレジスト膜４８より成るパターン４８ｂが、配線１８ｂに沿うように形成される（図１９（ｂ）参照）。配線が形成される領域４におけるパターン４８ｂの幅は、配線１８ｂの幅より広く設定する。より具体的には、パターン４８ｂの幅が配線１８ｂの幅より例えば０．１６μｍ大きくなるように、パターン４８ｂの幅を設定する。抵抗素子が形成される領域６においては、フォトレジスト膜４８より成るパターン４８ｃが、抵抗層２０ｃの平面形状になるように形成される（図２０（ａ）参照）。位置合わせマークが形成される領域８においては、フォトレジスト膜４８より成るパターン４８ｄが、位置合わせマーク１８ｅ及び位置合わせマーク１８ｅの周囲を覆うように形成される（図２０（ｂ）参照）。
次に、例えばＲＩＥ法により、フォトレジスト膜４８をマスクとして、誘電体膜２４とバリアメタル膜２０とをエッチングする。誘電体膜２４の材料としてシリコン酸化膜が用いられている場合には、例えばＣＦ４ガスを用いて誘電体膜２４をエッチングする。バリアメタル膜２０をエッチングする際には、例えばＣＦ４ガスを用いる。
なお、ここでは、誘電体膜２４をエッチングする際にＣＦ４ガスを用いる場合を例に説明したが、誘電体膜２４をエッチングする際に用いるエッチングガスはＣＦ４ガスに限定されるものではない。例えば、ＣＦ４ガスとＨ２ガスとの混合ガスを用いて誘電体膜２４をエッチングしてもよい。
また、ここでは、バリアメタル膜２０をエッチングする際にＣＦ４ガスを用いる場合を例に説明したが、バリアメタル膜２０をエッチングする際に用いるエッチングガスはＣＦ４ガスに限定されるものではない。例えば、ＣＦ４ガスとＯ２ガスとの混合ガスを用いてバリアメタル膜２０をエッチングしてもよい。
こうして、容量素子２が形成される領域においては、バリアメタル膜２０より成るバリア膜２０ａが導電層１８ａを覆うように形成される。かかるバリア膜２０ａは、導電層１８ａと相俟って容量素子２８の下部電極２２を構成する。容量素子が形成される領域２においては、下部電極２２と誘電体膜２４ａと上部電極２６ａとを有する容量素子２８が形成される（図１９（ａ）参照）。また、配線が形成される領域４においては、バリアメタル膜２０より成るバリア膜２０ｂが配線１８ｂに沿うように形成される（図１９（ｂ）参照）。また、抵抗素子が形成される領域６においては、バリアメタル膜２０より成る抵抗層２０ｃが形成される（図２０（ａ）参照）。かかる抵抗層２０ｃは、一の配線１８ｃから他の配線１８ｄに至る領域のみならず、一の配線１８ｃ及び他の配線１８ｄにそれぞれ沿うように形成される。即ち、抵抗素子が形成される領域６に埋め込まれた配線１８ｃ、１８ｄは、バリア膜２０ｃにより覆われる。また、位置合わせマークが形成される領域８においては、位置合わせマーク１８ｅが、バリアメタル膜２０ｄ、誘電体膜２４ｄ及び導電層２６ｂにより覆われた状態となる（図２０（ｂ）参照）。位置合わせマーク１８ｅが層間絶縁膜１２から突出するように形成されているため、位置合わせマーク１８ｅを覆う導電層２０ｄの表面にも凸部５０が形成される。このため、本実施形態によれば、位置合わせマーク１８ｅが導電層２６ｂにより覆われているにもかかわらず、位置合わせマーク１８ｅが形成されている箇所を認識することが可能となる。
この後、フォトレジスト膜４８を剥離する。
次に、例えばプラズマＣＶＤ法により、例えばシリコン酸化膜より成る層間絶縁膜３４を形成する（図２１及び図２２参照）。シリコン酸化膜より成る層間絶縁膜３４を形成する際には、例えばＴＥＯＳガスを用いる。
次に、例えばＣＭＰ法により、層間絶縁膜３４の表面を研磨する。これにより、層間絶縁膜３４の表面が平坦化される。
次に、フォトリソグラフィ技術を用い、容量素子２８の上部電極２６ａに達するコンタクトホール３６ａと、容量素子２８の下部電極２２に達するコンタクトホール３６ｂ（図４参照）と、配線１８ｂ上のバリア膜２０ｂに達するコンタクトホール３６ｃとを、層間絶縁膜３４にそれぞれ形成する。コンタクトホール３６ａ〜３６ｃの径は、例えば０．２８〜０．４０μｍ程度とする。コンタクトホール３６ａ〜３６ｃを形成する際に用いるエッチングガスとしては、例えばＣＦ４ガスを用いる。
なお、ここでは、コンタクトホール３６ａ〜３６ｃを形成する際にＣＦ４ガスを用いる場合を例に説明したが、コンタクトホール３６ａ〜３６ｃを形成する際に用いるエッチングガスはＣＦ４ガスに限定されるものではない。例えば、ＣＦ４ガスとＨ２ガスとの混合ガスをエッチングガスとして用いてもよい。
次に、例えばＣＶＤ法により、タングステン膜を形成する。タングステン膜の膜厚は、例えば５００〜８００ｎｍ程度とする。タングステン膜を形成する際に成膜室内に導入するガスとしては、例えばＷＦ６ガスとＨ２ガスとを含む混合ガスを用いる。
次に、例えばＣＭＰ法により、層間絶縁膜３４の表面が露出するまでタングステン膜を研磨する。これにより、タングステンより成る導体プラグ３８ａがコンタクトホール３６ａ内に埋め込まれ、タングステンより成る導体プラグ３８ｂがコンタクトホール３６ｂ内に埋め込まれ、タングステンより成る導体プラグ３８ｃがコンタクトホール３６ｃ内に埋め込まれる。
次に、例えばスパッタリング法により、例えばＴｉ膜、第１のＴｉＮ膜、Ａｌ膜及び第２のＴｉＮ膜を順次形成することにより、積層膜を形成する。Ｔｉ膜の膜厚は、例えば３０ｎｍ程度とする。第１のＴｉＮ膜の膜厚は、例えば６０ｎｍ程度とする。Ａｌ膜の膜厚は、例えば１０００ｎｍ程度とする。第２のＴｉＮ膜の膜厚は、例えば５０ｎｍ程度とする。
次に、フォトリソグラフィ技術を用い、積層膜をパターニングする。積層膜をパターニングする際には、例えばＲＩＥ法を用いる。積層膜をパターニングする際に用いるエッチングガスとしては、例えばＢＣｌ３ガスを用いる。
なお、ここでは、積層膜をパターニングする際にＢＣｌ３ガスを用いる場合を例に説明したが、積層膜をパターニングする際に用いるガスはＢＣｌ３ガスに限定されるものではない。例えば、積層膜をパターニングする際のエッチングガスとしてＣｌ２ガスを用いてもよい。
こうして、積層膜より成る配線４０ａ〜４０ｃが形成される（図４、図２３及び図２４参照）。配線４０ａは、導体プラグ３８ａを介して、容量素子２８の上部電極２６ａに電気的に接続される。また、配線４０ｂは、導体プラグ３８ｂ（図４参照）を介して、容量素子２８の下部電極２２に電気的に接続される。また、配線４０ｃは、導体プラグ３８ｃ及びバリア膜２０ｂを介して、配線１８ｂに電気的に接続される。
こうして、本実施形態による半導体装置が製造される。
本実施形態によれば、Ｃｕの拡散を防止する導電性材料より成るバリアメタル膜２０を全面に形成し、かかるバリアメタル膜２０をパターニングすることにより、導電層１８ａを覆うバリア膜２０ａと配線１８ｂを覆うバリア膜２０ｂとを形成する。本実施形態によれば、エッチングによるダメージが導電層１８ａに加わらないため、電気的特性の良好な容量素子２８を有する半導体装置を提供することが可能となる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、位置合わせマークが形成される領域８に導電層２６ｂが残存している場合を例に説明したが、位置合わせマークが形成される領域８に導電層を残存させなくてもよい。
また、上記実施形態では、位置合わせマークが形成される領域８にバリア膜２０ｄが残存している場合を例に説明したが、位置合わせマークが形成される領域８にバリア膜２０ｄを残存させなくてもよい。
本発明による半導体装置及びその製造方法は、電気的特性の良好な容量素子を有する半導体装置及びその製造方法を提供するのに有用である。

Claims (12)

  1. 半導体基板上に形成された絶縁層と、
    前記絶縁層に埋め込まれたＣｕを含む導電層と、前記導電層上及び前記絶縁層上に形成された導電性材料より成る第１のバリア膜とを有する下部電極と、前記下部電極上に形成された第１の誘電体膜と、前記第１の誘電体膜上に形成された上部電極とを有する容量素子と、
    前記絶縁層に埋め込まれたＣｕを含む配線と、
    前記配線上及び前記絶縁層上に形成された導電性材料より成る第２のバリア膜と
    を有することを特徴とする半導体装置。
  2. 請求の範囲第１項記載の半導体装置において、
    前記第１のバリア膜と前記第２のバリア膜とは、同一膜をパターニングすることにより形成されている
    ことを特徴とする半導体装置。
  3. 請求の範囲第１項又は第２項記載の半導体装置において、
    前記導電層は、前記絶縁層の一部を取り囲むように形成されている
    ことを特徴とする半導体装置。
  4. 請求の範囲第１項乃至第３項のいずれか１項に記載の半導体装置において、
    前記第１のバリア膜及び前記第２のバリア膜は、Ｔａ、ＴａＮ又はＴｉＮを含む
    ことを特徴とする半導体装置。
  5. 請求の範囲第１項乃至第４項のいずれか１項に記載の半導体装置において、
    前記第２のバリア膜上に形成された第２の誘電体膜を更に有し、
    前記第１の誘電体膜と前記第２の誘電体膜とは、同一膜をパターニングすることにより形成されている
    ことを特徴とする半導体装置。
  6. 請求の範囲第１項乃至第５項のいずれか１項に記載の半導体装置において、
    前記絶縁層上に形成された抵抗層を更に有し、
    前記第１のバリア膜、前記第２のバリア膜及び前記抵抗層は、同一膜をパターニングすることにより形成されている
    ことを特徴とする半導体装置。
  7. 下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有する容量素子を有する半導体装置の製造方法であって、
    半導体基板上に絶縁層を形成する工程と、
    第１の領域内における前記絶縁層にＣｕを含む第１の導電層を埋め込み、第２の領域内における前記絶縁層にＣｕを含む配線を埋め込む工程と、
    前記第１の導電層上、前記配線上及び前記絶縁層上に、導電性材料より成るバリアメタル膜を形成する工程と、
    前記バリアメタル膜上に誘電体膜を形成する工程と、
    前記誘電体膜上に第２の導電層を形成する工程と、
    前記第２の導電層をパターニングすることにより、前記第１の領域内に前記第２の導電層より成る上部電極を形成する工程と、
    前記誘電体膜及び前記バリアメタル膜をパターニングすることにより、前記バリアメタル膜より成る第１のバリア膜により前記第１の導電層の上面を覆い、前記第１の導電層と前記第１のバリア膜とを有する下部電極を形成し、前記バリアメタル膜より成る第２のバリア膜により前記配線の上面を覆う工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 請求の範囲第７項記載の半導体装置の製造方法において、
    前記第１の導電層と前記配線とを埋め込む工程は、前記絶縁層の一部を取り囲むように前記第１の領域内における前記絶縁層に第１の溝を形成するとともに、前記第２の領域内における前記絶縁層に第２の溝を線状に形成する工程と、前記第１の溝内に前記第１の導電層を埋め込み、前記第２の溝内に前記配線を埋め込む工程とを有する
    ことを特徴とする半導体装置の製造方法。
  9. 請求の範囲第７項又は第８項記載の半導体装置の製造方法において、
    前記バリアメタル膜を形成する工程の後、前記誘電体膜を形成する工程の前に、前記バリアメタル膜の表面を研磨することにより、前記バリアメタル膜の表面を平坦化する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  10. 請求の範囲第７項乃至第９項のいずれか１項に記載の半導体装置の製造方法において、
    前記バリアメタル膜は、Ｔａ、ＴａＮ又はＴｉＮを含む
    ことを特徴とする半導体装置の製造方法。
  11. 請求の範囲第７項乃至第１０項のいずれか１項に記載の半導体装置の製造方法において、
    前記第１の導電層と前記配線とを埋め込む工程では、第３の領域内における前記絶縁層にＣｕを含む第３の導電層を更に埋め込み、
    前記第１の導電層と前記配線とを埋め込む工程の後、前記バリアメタル膜を形成する工程の前に、前記第３の領域における前記絶縁層の上層部をエッチングすることにより、前記第３の導電層の上部を前記絶縁層上に露出させ、前記第３の導電層より成る位置合わせマークを形成する工程を更に有する
    ことを特徴とする半導体装置の製造方法。
  12. 請求の範囲第７項乃至第１１項のいずれか１項に記載の半導体装置の製造方法において、
    前記バリアメタル膜をパターニングする工程では、前記バリアメタル膜より成る抵抗層を更に形成する
    ことを特徴とする半導体装置の製造方法。
JP2010505157A 2008-03-31 2008-03-31 半導体装置及びその製造方法 Pending JPWO2009122496A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/056330 WO2009122496A1 (ja) 2008-03-31 2008-03-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2009122496A1 true JPWO2009122496A1 (ja) 2011-07-28

Family

ID=41134917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010505157A Pending JPWO2009122496A1 (ja) 2008-03-31 2008-03-31 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US20110042785A1 (ja)
JP (1) JPWO2009122496A1 (ja)
WO (1) WO2009122496A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130285201A1 (en) * 2012-04-27 2013-10-31 Freescale Semiconductor, Inc. Mim capacitor formation method and structure
JP6120528B2 (ja) * 2012-11-08 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9806032B1 (en) * 2016-12-20 2017-10-31 Globalfoundries Inc. Integrated circuit structure with refractory metal alignment marker and methods of forming same
JP7341811B2 (ja) 2019-09-20 2023-09-11 株式会社東芝 半導体装置及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312801A (ja) * 1998-04-28 1999-11-09 Tdk Corp 積層薄膜
JP2003264235A (ja) * 2002-03-08 2003-09-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2004014761A (ja) * 2002-06-06 2004-01-15 Mitsubishi Electric Corp 半導体装置
JP2004507105A (ja) * 2000-08-21 2004-03-04 モトローラ・インコーポレイテッド 受動素子を有する半導体デバイスおよびそれを作製する方法
JP2006032853A (ja) * 2004-07-21 2006-02-02 Matsushita Electric Ind Co Ltd 半導体基板上に設けられる位置合わせマーク及び配線パターンの形成方法、半導体装置の製造方法並びに半導体装置
JP2006228977A (ja) * 2005-02-17 2006-08-31 Sony Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441419B1 (en) * 1998-03-31 2002-08-27 Lsi Logic Corporation Encapsulated-metal vertical-interdigitated capacitor and damascene method of manufacturing same
US6057571A (en) * 1998-03-31 2000-05-02 Lsi Logic Corporation High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit
US6258459B1 (en) * 1998-04-28 2001-07-10 Tdk Corporation Multilayer thin film
US6100155A (en) * 1998-09-10 2000-08-08 Chartered Semiconductor Manufacturing, Ltd. Metal-oxide-metal capacitor for analog devices
JP3967544B2 (ja) * 1999-12-14 2007-08-29 株式会社東芝 Ｍｉｍキャパシタ
US6452251B1 (en) * 2000-03-31 2002-09-17 International Business Machines Corporation Damascene metal capacitor
JP4261031B2 (ja) * 2000-06-15 2009-04-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US20020155676A1 (en) * 2001-04-19 2002-10-24 Michael Stetter Zero mask MIMcap process for a low k BEOL
KR100531419B1 (ko) * 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
JP2004079924A (ja) * 2002-08-22 2004-03-11 Renesas Technology Corp 半導体装置
JP4173374B2 (ja) * 2003-01-08 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100532455B1 (ko) * 2003-07-29 2005-11-30 삼성전자주식회사 Ｍｉｍ 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법
JP2005150237A (ja) * 2003-11-12 2005-06-09 Toshiba Corp 半導体装置及びその製造方法
KR100668957B1 (ko) * 2003-12-31 2007-01-12 동부일렉트로닉스 주식회사 엠아이엠 캐패시터 제조 방법
US7582901B2 (en) * 2004-03-26 2009-09-01 Hitachi, Ltd. Semiconductor device comprising metal insulator metal (MIM) capacitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312801A (ja) * 1998-04-28 1999-11-09 Tdk Corp 積層薄膜
JP2004507105A (ja) * 2000-08-21 2004-03-04 モトローラ・インコーポレイテッド 受動素子を有する半導体デバイスおよびそれを作製する方法
JP2003264235A (ja) * 2002-03-08 2003-09-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2004014761A (ja) * 2002-06-06 2004-01-15 Mitsubishi Electric Corp 半導体装置
JP2006032853A (ja) * 2004-07-21 2006-02-02 Matsushita Electric Ind Co Ltd 半導体基板上に設けられる位置合わせマーク及び配線パターンの形成方法、半導体装置の製造方法並びに半導体装置
JP2006228977A (ja) * 2005-02-17 2006-08-31 Sony Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20120309164A1 (en) 2012-12-06
US20110042785A1 (en) 2011-02-24
WO2009122496A1 (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
JP3895126B2 (ja) 半導体装置の製造方法
US7332764B2 (en) Metal-insulator-metal (MIM) capacitor and method of fabricating the same
US6344964B1 (en) Capacitor having sidewall spacer protecting the dielectric layer
JP2007221161A (ja) 半導体デバイスで用いられるキャパシタとその製造方法
US20050145988A1 (en) Semiconductor device and method of fabricating the same
JP2017502522A (ja) 金属薄膜レジスタおよびプロセス
US20090267187A1 (en) Method for manufacturing an energy storage device and structure therefor
KR20040079677A (ko) 금속-절연체-금속 캐패시터 및 그 제조 방법
WO2009122496A1 (ja) 半導体装置及びその製造方法
US20070018341A1 (en) Contact etching utilizing partially recessed hard mask
KR101138166B1 (ko) 반도체 소자의 제조방법
JP2000164812A (ja) 半導体装置及びその製造方法
KR100977924B1 (ko) 적층형의 고집적도 ｍｉｍ 커패시터 구조 및 ｍｉｍ 커패시터 제조방법
CN103515308A (zh) 铜内连结构及其制造方法
US7005343B2 (en) Semiconductor device and method of manufacturing the same
JP4342226B2 (ja) 半導体装置及びその製造方法
US20130234288A1 (en) Trench Structure for an MIM Capacitor and Method for Manufacturing the Same
KR101044612B1 (ko) 반도체 소자의 제조 방법
JP2006310894A (ja) 半導体装置及びその製造方法
JP2006019379A (ja) 半導体装置及びその製造方法
JP2006253268A (ja) 半導体装置およびその製造方法
JP4379245B2 (ja) 半導体装置の製造方法
KR20020017264A (ko) 반도체장치의 제조방법
KR100774816B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법 및 구조
KR100340900B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016