JP2012138595A - 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 - Google Patents
薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 Download PDFInfo
- Publication number
- JP2012138595A JP2012138595A JP2012032164A JP2012032164A JP2012138595A JP 2012138595 A JP2012138595 A JP 2012138595A JP 2012032164 A JP2012032164 A JP 2012032164A JP 2012032164 A JP2012032164 A JP 2012032164A JP 2012138595 A JP2012138595 A JP 2012138595A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- film
- electrode
- barrier film
- conductive barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Abstract
【解決手段】支持基板10上に形成され、第1のキャパシタ電極14と;第1のキャパシタ電極上に形成されたキャパシタ誘電体膜16と;キャパシタ誘電体膜上に形成された第2のキャパシタ電極18とを有するキャパシタ部20と、第1のキャパシタ電極又は第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極26a、26bと、引き出し電極に接続された外部接続用電極34a、34bとを有している。
【選択図】図1
Description
本発明の第1実施形態による薄膜キャパシタ及びその製造方法を図1乃至図4を用いて説明する。図1は、本実施形態による薄膜キャパシタを示す断面図及び平面図である。図1(a)は、図1(b)のA−A′線断面図である。
まず、本実施形態による薄膜キャパシタについて図1を用いて説明する。
次に、本実施形態による薄膜キャパシタの製造方法を図2乃至図4を用いて説明する。図2乃至図4は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
本実施形態による薄膜キャパシタの評価結果について説明する。
本発明の第2実施形態による薄膜キャパシタ及びその製造方法を図5乃至図8を用いて説明する。図5は、本実施形態による薄膜キャパシタを示す断面図及び平面図である。図5(a)は、図5(b)のA−A′線断面図である。図1乃至図4に示す第1実施形態による薄膜キャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
まず、本実施形態による薄膜キャパシタを図5を用いて説明する。
次に、本実施形態による薄膜キャパシタの製造方法を図6乃至図8を用いて説明する。図6乃至図8は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
本発明の第3実施形態による薄膜キャパシタ及びその製造方法を図9乃至図13を用いて説明する。図9は、本実施形態による薄膜キャパシタを示す断面図及び平面図である。図9(a)は、図9(b)のA−A′線断面図である。図1乃至図8に示す第1又は第2実施形態による薄膜キャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
次に、本実施形態による薄膜キャパシタの製造方法を図10乃至図13を用いて説明する。図10乃至図13は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
次に、フォトリソグラフィ技術を用い、キャパシタ誘電体膜38をパターニングする。こうして、導電膜18に達する開口部41、41aが、キャパシタ誘電体膜38に形成される(図10(c)参照)。
次に、フォトリソグラフィ技術を用い、キャパシタ誘電体膜16をパターニングする。こうして、導電膜14に達する開口部17、17aが、キャパシタ誘電体膜16に形成される(図11(a)参照)。
こうして、キャパシタ電極14、キャパシタ誘電体膜16、キャパシタ電極18、キャパシタ誘電体膜38及びキャパシタ電極40を有するキャパシタ部20aが形成される。
本実施形態による薄膜キャパシタの評価結果について説明する。
本発明の第4実施形態による薄膜キャパシタ及びその製造方法を図14乃至図17を用いて説明する。図14は、本実施形態による薄膜キャパシタを示す断面図である。図1乃至図13に示す第1乃至第3実施形態による薄膜キャパシタ及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
次に、本実施形態による薄膜キャパシタの製造方法を図15乃至図17を用いて説明する。図15乃至図17は、本実施形態による薄膜キャパシタを示す工程断面図である。
本実施形態による薄膜キャパシタの評価結果について説明する。
本発明の第5実施形態による電子装置を図18を用いて説明する。図18は、本実施形態による電子装置を示す断面図である。図1乃至図17に示す第1乃至第4実施形態による薄膜キャパシタ及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第6実施形態による電子装置を図19を用いて説明する。図19は、本実施形態による電子装置を示す断面図である。図1乃至図18に示す第1乃至第5実施形態による薄膜キャパシタ及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第7実施形態による回路基板を図20を用いて説明する。図20は、本実施形態による回路基板を示す断面図である。なお、図20は、本実施形態による回路基板74上にLSI58が実装されている状態を示している。図1乃至図19に示す第1乃至第6実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第8実施形態による回路基板を図21を用いて説明する。図21は、本実施形態による回路基板を示す断面図である。なお、図21は、本実施形態による回路基板84上にLSI58が実装されている状態を示している。図1乃至図20に示す第1乃至第7実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本発明の第9実施形態による薄膜キャパシタ及びその製造方法を図22乃至図25を用いて説明する。図22は、本実施形態による薄膜キャパシタを示す断面図である。図1乃至図21に示す第1乃至第8実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
まず、本実施形態による薄膜キャパシタを図22を用いて説明する。
次に、本実施形態による薄膜キャパシタの製造方法を図23乃至図25を用いて説明する。図23乃至図25は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
本発明の第10実施形態による薄膜キャパシタ及びその製造方法を図26乃至図28を用いて説明する。図26は、本実施形態による薄膜キャパシタを示す断面図である。図1乃至図25に示す第1乃至第9実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
まず、本実施形態による薄膜キャパシタを図26を用いて説明する。
次に、本実施形態による薄膜キャパシタの製造方法を図27及び図28を用いて説明する。図27及び図28は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
本発明の第11実施形態による薄膜キャパシタ及びその製造方法を図29乃至図31を用いて説明する。図29は、本実施形態による薄膜キャパシタを示す断面図である。図1乃至図28に示す第1乃至第10実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
まず、本実施形態による薄膜キャパシタを図29を用いて説明する。
次に、本実施形態による薄膜キャパシタの製造方法を図30及び図31を用いて説明する。図30及び図31は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
本発明の第12実施形態による薄膜キャパシタ及びその製造方法を図32乃至図34を用いて説明する。図32は、本実施形態による薄膜キャパシタを示す断面図である。図1乃至図31に示す第1乃至第11実施形態による薄膜キャパシタ等及びその製造方法等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
まず、本実施形態による薄膜キャパシタを図32を用いて説明する。
次に、本実施形態による薄膜キャパシタの製造方法を図33及び図34を用いて説明する。図33及び図34は、本実施形態による薄膜キャパシタの製造方法を示す工程断面図である。
本発明は上記実施形態に限らず種々の変形が可能である。
(付記1)
支持基板上に形成され、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、
前記第1のキャパシタ電極又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、
前記引き出し電極に接続された外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
(付記2)
付記1記載の薄膜キャパシタにおいて、
前記キャパシタ部及び前記引き出し電極を覆うように形成され、水素又は水分の拡散を防止する絶縁性バリア膜を更に有する
ことを特徴とする薄膜キャパシタ。
(付記3)
付記1又は2記載の薄膜キャパシタにおいて、
前記第1のキャパシタ電極、前記キャパシタ誘電体膜及び前記第2のキャパシタ電極に開口部が形成されており、
前記引き出し電極は、前記開口部における前記第1のキャパシタ電極の内縁部から引き出されており、
前記外部接続用電極は、前記開口部内における前記引き出し電極上に形成されている
ことを特徴とする薄膜キャパシタ。
(付記4)
付記1又は2記載の薄膜キャパシタにおいて、
前記第1のキャパシタ電極、前記キャパシタ誘電体膜及び前記第2のキャパシタ電極に開口部が形成されており、
前記引き出し電極は、前記開口部における前記第2のキャパシタ電極の内縁部から引き出されており、
前記外部接続用電極は、前記開口部内における前記引き出し電極上に形成されている
ことを特徴とする薄膜キャパシタ。
(付記5)
付記1乃至4のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ部は、前記第2のキャパシタ電極上に形成された他のキャパシタ誘電体膜と、前記他のキャパシタ誘電体膜上に形成された第3のキャパシタ電極とを更に有し、
前記第1のキャパシタ電極と前記第3のキャパシタ電極とが電気的に接続されている
ことを特徴とする薄膜キャパシタ。
(付記6)
付記1記載の薄膜キャパシタにおいて、
前記キャパシタ部を覆うように形成され、水素又は水分の拡散を防止する第1の絶縁性バリア膜を更に有し、
前記引き出し電極は、前記第1の絶縁性バリア膜上に形成されており、前記第1の絶縁性バリア膜に形成された開口部を介して前記第2のキャパシタ電極に接続されており、
前記第1の絶縁性バリア膜及び前記引き出し電極を覆うように形成され、水素又は水分の拡散を防止する第2の絶縁性バリア膜を更に有し、
前記外部接続用電極は、前記第2の絶縁性バリア膜に形成された開口部を介して前記引き出し電極に接続されている
ことを特徴とする薄膜キャパシタ。
(付記7)
付記1乃至6のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極を更に有する
ことを特徴とする薄膜キャパシタ。
(付記8)
付記1乃至7のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極は、非晶質膜、又は、結晶粒径が50nm以下の微結晶より成る多結晶膜より成る
ことを特徴とする薄膜キャパシタ。
(付記9)
付記1乃至7のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極は、酸化物、窒化物、炭素、炭化物、珪化物、又は、これらの複合物より成る
ことを特徴とする薄膜キャパシタ。
(付記10)
付記1乃至9のいずれかに記載の薄膜キャパシタにおいて、
前記絶縁性バリア膜は、非晶質膜、又は、結晶粒径が50nm以下の微結晶より成る多結晶膜より成る
ことを特徴とする薄膜キャパシタ。
(付記11)
付記1乃至10のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜は、ペロブスカイト型の結晶構造を有する酸化物を主成分とする誘電体膜より成る
ことを特徴とする薄膜キャパシタ。
(付記12)
支持基板上に、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第1のキャパシタ電極又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極を形成する工程と、
前記引き出し電極に接続された外部接続用電極を形成する工程と
を有することを特徴とする薄膜キャパシタの製造方法。
(付記13)
付記12記載の薄膜キャパシタの製造方法において、
前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極を形成する工程を更に有する
ことを特徴とする薄膜キャパシタの製造方法。
(付記14)
回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有する薄膜キャパシタと、
前記回路基板に実装された半導体素子と
を有することを特徴とする電子装置。
(付記15)
回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタと、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有する薄膜キャパシタと、
前記薄膜キャパシタ上に実装され、前記外部接続用電極及び前記貫通電極を介して前記回路基板に電気的に接続された半導体素子と
を有することを特徴とする電子装置。
(付記16)
薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有しており、
前記外部接続電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。
(付記17)
薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有しており、
前記貫通電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。
(付記18)
支持基板上に形成され、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、
前記第1のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第1の導電性バリア膜と、
前記第2のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第2の導電性バリア膜と、
前記キャパシタ部上に、前記第1の導電層及び前記第2の導電層を覆うように形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第2の導電性バリア膜を介して前記第2のキャパシタ電極に電気的に接続された第2の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
(付記19)
付記18記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜及び前記第2のキャパシタ電極に第3の開口部が形成されており、
前記第1の導電性バリア膜は、前記第3の開口部内における前記第1のキャパシタ電極上に形成されている
ことを特徴とする薄膜キャパシタ。
(付記20)
付記18又は19記載の薄膜キャパシタにおいて、
前記第1の導電性バリア膜と前記第2の導電性バリア膜とは、同一導電膜より成る
ことを特徴とする薄膜キャパシタ。
(付記21)
付記18乃至20のいずれかに記載の薄膜キャパシタにおいて、
前記第1の導電性バリア膜上に形成された第1の導電膜と、
前記第2の導電性バリア膜上に形成された第2の導電膜とを更に有し、
前記第1の外部接続用電極は、前記第1の導電膜に接続されており、
前記第2の外部接続用電極は、前記第2の導電膜に接続されている
ことを特徴とする薄膜キャパシタ。
(付記22)
支持基板上に形成された、第1のキャパシタ電極と、
前記第1のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第1の導電性バリア膜と、
前記第1の導電性バリア膜上に形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極と、
前記第2のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第2の導電性バリア膜と、
前記第1のキャパシタ電極上及び前記第2のキャパシタ電極上に形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第2の導電性バリア膜を介して前記第2のキャパシタ電極に電気的に接続された第2の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
(付記23)
付記22記載の薄膜キャパシタにおいて、
前記第1の導電性バリア膜上又は前記第2の導電性バリア膜上に形成された導電膜を更に有する
ことを特徴とする薄膜キャパシタ。
(付記24)
付記18乃至23のいずれかに記載の薄膜キャパシタにおいて、
前記第1の導電性バリア膜及び前記第2の導電性バリア膜は、IrO2より成る
ことを特徴とする薄膜キャパシタ。
(付記25)
付記18乃至24のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜は、ペロブスカイト型の結晶構造を有する酸化物を主成分とする誘電体膜より成る
ことを特徴とする薄膜キャパシタ。
(付記26)
支持基板上に、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第1のキャパシタ電極上に、水素又は水分の拡散を防止する第1の導電性バリア膜を形成するとともに、前記第2のキャパシタ電極上に、水素又は水分の拡散を防止する第2の導電性バリア膜を形成する工程と、
前記キャパシタ部上に、前記第1の導電層及び前記第2の導電層を覆うように絶縁膜を形成する工程と、
前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、前記第2の導電性バリア膜を介して前記第2のキャパシタ電極に電気的に接続された第2の外部接続用電極とを、絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。
(付記27)
支持基板上に、第1のキャパシタ電極を形成する工程と、
前記第1のキャパシタ電極上に、水素又は水分の拡散を防止する第1の導電性バリア膜を形成する工程と、
前記第1の導電性バリア膜上に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜上に、前記第2のキャパシタ電極を形成する工程と、
前記第2のキャパシタ電極上に、水素又は水分の拡散を防止する第2の導電性バリア膜を形成する工程と、
前記第1の導電性バリア膜上及び前記第2の導電性バリア膜上に絶縁膜を形成する工程と、
前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、前記第2の導電性バリア膜を介して第2のキャパシタ電極に電気的に接続された第2の外部接続用電極とを、前記絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。
12…絶縁膜
14…キャパシタ電極
15、15a…開口部
16…キャパシタ誘電体膜
17、17a…開口部
18…キャパシタ電極
19、19a…開口部
20、20a…キャパシタ部
22…絶縁性バリア膜
24a、24b…開口部
26a〜26d…引き出し電極
28…絶縁性バリア膜
30…保護膜
32a、32b…開口部
34a、34b…外部接続用電極、部分電極
36…半田バンプ
38…キャパシタ誘電体膜
39、39a…開口部
40…キャパシタ電極
41、41a…開口部
42a、42b…貫通孔
44…絶縁膜
46…貫通孔
48…導電性バリア膜
50a、50b…部分電極
52…半田バンプ
54a、54b…貫通電極
55…パッケージ基板、回路基板
56…ピン
58…LSI
60…半田バンプ
62…アンダーフィル剤
64…フレーム
66…サーマルコンパウンド
68…放熱板
70…パッケージ基板、回路基板
72…半田バンプ
74…回路基板
76…樹脂層
78…配線層
80…ビア
82…半田バンプ
84…回路基板
86…導電性バリア膜
88…導電膜
90a、90b…導電層
92、92a、92b…導電性バリア膜
94…導電性バリア膜
96、96a、96b…導電膜
98a、98b…積層膜、導電層
110…シリコン基板
112…シリコン酸化膜
114…キャパシタ電極
116…キャパシタ誘電体膜
118…キャパシタ電極
120…キャパシタ部
122…絶縁性バリア膜
130…保護膜
132a、132b…開口部
134a、134b…外部接続用電極
136…半田バンプ
(付記1)
支持基板上に形成され、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、
前記第1のキャパシタ電極又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、
前記引き出し電極に接続された外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
(付記2)
付記1記載の薄膜キャパシタにおいて、
前記キャパシタ部及び前記引き出し電極を覆うように形成され、水素又は水分の拡散を防止する絶縁性バリア膜を更に有する
ことを特徴とする薄膜キャパシタ。
(付記3)
付記1又は2記載の薄膜キャパシタにおいて、
前記第1のキャパシタ電極、前記キャパシタ誘電体膜及び前記第2のキャパシタ電極に開口部が形成されており、
前記引き出し電極は、前記開口部における前記第1のキャパシタ電極の内縁部から引き出されており、
前記外部接続用電極は、前記開口部内における前記引き出し電極上に形成されている
ことを特徴とする薄膜キャパシタ。
(付記4)
付記1又は2記載の薄膜キャパシタにおいて、
前記第1のキャパシタ電極、前記キャパシタ誘電体膜及び前記第2のキャパシタ電極に開口部が形成されており、
前記引き出し電極は、前記開口部における前記第2のキャパシタ電極の内縁部から引き出されており、
前記外部接続用電極は、前記開口部内における前記引き出し電極上に形成されている
ことを特徴とする薄膜キャパシタ。
(付記5)
付記1乃至4のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ部は、前記第2のキャパシタ電極上に形成された他のキャパシタ誘電体膜と、前記他のキャパシタ誘電体膜上に形成された第3のキャパシタ電極とを更に有し、
前記第1のキャパシタ電極と前記第3のキャパシタ電極とが電気的に接続されている
ことを特徴とする薄膜キャパシタ。
(付記6)
付記1記載の薄膜キャパシタにおいて、
前記キャパシタ部を覆うように形成され、水素又は水分の拡散を防止する第1の絶縁性バリア膜を更に有し、
前記引き出し電極は、前記第1の絶縁性バリア膜上に形成されており、前記第1の絶縁性バリア膜に形成された開口部を介して前記第2のキャパシタ電極に接続されており、
前記第1の絶縁性バリア膜及び前記引き出し電極を覆うように形成され、水素又は水分の拡散を防止する第2の絶縁性バリア膜を更に有し、
前記外部接続用電極は、前記第2の絶縁性バリア膜に形成された開口部を介して前記引き出し電極に接続されている
ことを特徴とする薄膜キャパシタ。
(付記7)
付記1乃至6のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極を更に有する
ことを特徴とする薄膜キャパシタ。
(付記8)
付記1乃至7のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極は、非晶質膜、又は、結晶粒径が50nm以下の微結晶より成る多結晶膜より成る
ことを特徴とする薄膜キャパシタ。
(付記9)
付記1乃至7のいずれかに記載の薄膜キャパシタにおいて、
前記引き出し電極は、酸化物、窒化物、炭素、炭化物、珪化物、又は、これらの複合物より成る
ことを特徴とする薄膜キャパシタ。
(付記10)
付記1乃至9のいずれかに記載の薄膜キャパシタにおいて、
前記絶縁性バリア膜は、非晶質膜、又は、結晶粒径が50nm以下の微結晶より成る多結晶膜より成る
ことを特徴とする薄膜キャパシタ。
(付記11)
付記1乃至10のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜は、ペロブスカイト型の結晶構造を有する酸化物を主成分とする誘電体膜より成る
ことを特徴とする薄膜キャパシタ。
(付記12)
支持基板上に、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第1のキャパシタ電極又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極を形成する工程と、
前記引き出し電極に接続された外部接続用電極を形成する工程と
を有することを特徴とする薄膜キャパシタの製造方法。
(付記13)
付記12記載の薄膜キャパシタの製造方法において、
前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極を形成する工程を更に有する
ことを特徴とする薄膜キャパシタの製造方法。
(付記14)
回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有する薄膜キャパシタと、
前記回路基板に実装された半導体素子と
を有することを特徴とする電子装置。
(付記15)
回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有する薄膜キャパシタと、
前記薄膜キャパシタ上に実装され、前記外部接続用電極及び前記貫通電極を介して前記回路基板に電気的に接続された半導体素子と
を有することを特徴とする電子装置。
(付記16)
薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有しており、
前記外部接続電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。
(付記17)
薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有しており、
前記貫通電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。
(付記18)
支持基板上に形成され、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、
前記第1のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第1の導電性バリア膜と、
前記第2のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第2の導電性バリア膜と、
前記キャパシタ部上に、前記第1の導電層及び前記第2の導電層を覆うように形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第2の導電性バリア膜を介して前記第2のキャパシタ電極に電気的に接続された第2の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
(付記19)
付記18記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜及び前記第2のキャパシタ電極に開口部が形成されており、
前記第1の導電性バリア膜は、前記開口部内における前記第1のキャパシタ電極上に形成されている
ことを特徴とする薄膜キャパシタ。
(付記20)
付記18又は19記載の薄膜キャパシタにおいて、
前記第1の導電性バリア膜と前記第2の導電性バリア膜とは、同一導電膜より成る
ことを特徴とする薄膜キャパシタ。
(付記21)
付記18乃至20のいずれかに記載の薄膜キャパシタにおいて、
前記第1の導電性バリア膜上に形成された第1の導電膜と、
前記第2の導電性バリア膜上に形成された第2の導電膜とを更に有し、
前記第1の外部接続用電極は、前記第1の導電膜に接続されており、
前記第2の外部接続用電極は、前記第2の導電膜に接続されている
ことを特徴とする薄膜キャパシタ。
(付記22)
支持基板上に形成された、第1のキャパシタ電極と、
前記第1のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第1の導電性バリア膜と、
前記第1の導電性バリア膜上に形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極と、
前記第2のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第2の導電性バリア膜と、
前記第1のキャパシタ電極上及び前記第2のキャパシタ電極上に形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第2の導電性バリア膜を介して前記第2のキャパシタ電極に電気的に接続された第2の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。
(付記23)
付記22記載の薄膜キャパシタにおいて、
前記第1の導電性バリア膜上又は前記第2の導電性バリア膜上に形成された導電膜を更に有する
ことを特徴とする薄膜キャパシタ。
(付記24)
付記18乃至23のいずれかに記載の薄膜キャパシタにおいて、
前記第1の導電性バリア膜及び前記第2の導電性バリア膜は、IrO2より成る
ことを特徴とする薄膜キャパシタ。
(付記25)
付記18乃至24のいずれかに記載の薄膜キャパシタにおいて、
前記キャパシタ誘電体膜は、ペロブスカイト型の結晶構造を有する酸化物を主成分とする誘電体膜より成る
ことを特徴とする薄膜キャパシタ。
(付記26)
支持基板上に、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第1のキャパシタ電極上に、水素又は水分の拡散を防止する第1の導電性バリア膜を形成するとともに、前記第2のキャパシタ電極上に、水素又は水分の拡散を防止する第2の導電性バリア膜を形成する工程と、
前記キャパシタ部上に、前記第1の導電性バリア膜及び前記第2の導電性バリア膜を覆うように絶縁膜を形成する工程と、
前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、前記第2の導電性バリア膜を介して前記第2のキャパシタ電極に電気的に接続された第2の外部接続用電極とを、絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。
(付記27)
支持基板上に、第1のキャパシタ電極を形成する工程と、
前記第1のキャパシタ電極上に、水素又は水分の拡散を防止する第1の導電性バリア膜を形成する工程と、
前記第1の導電性バリア膜上に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜上に、前記第2のキャパシタ電極を形成する工程と、
前記第2のキャパシタ電極上に、水素又は水分の拡散を防止する第2の導電性バリア膜を形成する工程と、
前記第1の導電性バリア膜上及び前記第2の導電性バリア膜上に絶縁膜を形成する工程と、
前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、前記第2の導電性バリア膜を介して第2のキャパシタ電極に電気的に接続された第2の外部接続用電極とを、前記絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。
12…絶縁膜
14…キャパシタ電極
15、15a…開口部
16…キャパシタ誘電体膜
17、17a…開口部
18…キャパシタ電極
19、19a…開口部
20、20a…キャパシタ部
22…絶縁性バリア膜
24a、24b…開口部
26a〜26d…引き出し電極
28…絶縁性バリア膜
30…保護膜
32a、32b…開口部
34a、34b…外部接続用電極、部分電極
36…半田バンプ
38…キャパシタ誘電体膜
39、39a…開口部
40…キャパシタ電極
41、41a…開口部
42a、42b…貫通孔
44…絶縁膜
46…貫通孔
48…導電性バリア膜
50a、50b…部分電極
52…半田バンプ
54a、54b…貫通電極
55…パッケージ基板、回路基板
56…ピン
58…LSI
60…半田バンプ
62…アンダーフィル剤
64…フレーム
66…サーマルコンパウンド
68…放熱板
69…アンダーフィル剤
70…パッケージ基板、回路基板
72…半田バンプ
74…回路基板
76…樹脂層
78…配線層
80…ビア
82…半田バンプ
84…回路基板
86…導電性バリア膜
88…導電膜
90a、90b…導電層
92、92a、92b…導電性バリア膜
94…導電性バリア膜
96、96a、96b…導電膜
98a、98b…積層膜、導電層
110…シリコン基板
112…シリコン酸化膜
114…キャパシタ電極
116…キャパシタ誘電体膜
118…キャパシタ電極
120…キャパシタ部
122…絶縁性バリア膜
130…保護膜
132a、132b…開口部
134a、134b…外部接続用電極
136…半田バンプ
Claims (10)
- 支持基板上に形成され、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、
前記第1のキャパシタ電極又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、
前記引き出し電極に接続された外部接続用電極と
を有することを特徴とする薄膜キャパシタ。 - 支持基板上に、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第1のキャパシタ電極又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極を形成する工程と、
前記引き出し電極に接続された外部接続用電極を形成する工程と
を有することを特徴とする薄膜キャパシタの製造方法。 - 回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有する薄膜キャパシタと、
前記回路基板に実装された半導体素子と
を有することを特徴とする電子装置。 - 回路基板と、
前記回路基板上に実装された薄膜キャパシタであって、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタと、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有する薄膜キャパシタと、
前記薄膜キャパシタ上に実装され、前記外部接続用電極及び前記貫通電極を介して前記回路基板に電気的に接続された半導体素子と
を有することを特徴とする電子装置。 - 薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極とを有しており、
前記外部接続電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。 - 薄膜キャパシタが内蔵された回路基板であって、
前記薄膜キャパシタは、支持基板上に形成された第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、前記第1又は前記第2のキャパシタ電極から引き出され、水素又は水分の拡散を防止する導電性バリア膜より成る引き出し電極と、前記引き出し電極に接続された外部接続用電極と、前記引き出し電極に電気的に接続され、前記支持基板を貫く貫通電極とを有しており、
前記貫通電極は、前記回路基板に形成された配線に電気的に接続されている
ことを特徴とする回路基板。 - 支持基板上に形成され、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部と、
前記第1のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第1の導電性バリア膜と、
前記第2のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第2の導電性バリア膜と、
前記キャパシタ部上に、前記第1の導電層及び前記第2の導電層を覆うように形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第2の導電性バリア膜を介して前記第2のキャパシタ電極に電気的に接続された第2の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。 - 支持基板上に形成された、第1のキャパシタ電極と、
前記第1のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第1の導電性バリア膜と、
前記第1の導電性バリア膜上に形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極と、
前記第2のキャパシタ電極上に形成され、水素又は水分の拡散を防止する第2の導電性バリア膜と、
前記第1のキャパシタ電極上及び前記第2のキャパシタ電極上に形成された絶縁膜と、
前記絶縁膜に埋め込まれ、前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、
前記絶縁層に埋め込まれ、前記第2の導電性バリア膜を介して前記第2のキャパシタ電極に電気的に接続された第2の外部接続用電極と
を有することを特徴とする薄膜キャパシタ。 - 支持基板上に、第1のキャパシタ電極と;前記第1のキャパシタ電極上に形成されたキャパシタ誘電体膜と;前記キャパシタ誘電体膜上に形成された第2のキャパシタ電極とを有するキャパシタ部を形成する工程と、
前記第1のキャパシタ電極上に、水素又は水分の拡散を防止する第1の導電性バリア膜を形成するとともに、前記第2のキャパシタ電極上に、水素又は水分の拡散を防止する第2の導電性バリア膜を形成する工程と、
前記キャパシタ部上に、前記第1の導電層及び前記第2の導電層を覆うように絶縁膜を形成する工程と、
前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、前記第2の導電性バリア膜を介して前記第2のキャパシタ電極に電気的に接続された第2の外部接続用電極とを、絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。 - 支持基板上に、第1のキャパシタ電極を形成する工程と、
前記第1のキャパシタ電極上に、水素又は水分の拡散を防止する第1の導電性バリア膜を形成する工程と、
前記第1の導電性バリア膜上に、キャパシタ誘電体膜を形成する工程と、
前記キャパシタ誘電体膜上に、前記第2のキャパシタ電極を形成する工程と、
前記第2のキャパシタ電極上に、水素又は水分の拡散を防止する第2の導電性バリア膜を形成する工程と、
前記第1の導電性バリア膜上及び前記第2の導電性バリア膜上に絶縁膜を形成する工程と、
前記第1の導電性バリア膜を介して前記第1のキャパシタ電極に電気的に接続された第1の外部接続用電極と、前記第2の導電性バリア膜を介して第2のキャパシタ電極に電気的に接続された第2の外部接続用電極とを、前記絶縁膜に埋め込む工程と
を有することを特徴とする薄膜キャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012032164A JP2012138595A (ja) | 2012-02-16 | 2012-02-16 | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012032164A JP2012138595A (ja) | 2012-02-16 | 2012-02-16 | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005366789A Division JP4997757B2 (ja) | 2005-12-20 | 2005-12-20 | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012138595A true JP2012138595A (ja) | 2012-07-19 |
Family
ID=46675737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012032164A Pending JP2012138595A (ja) | 2012-02-16 | 2012-02-16 | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012138595A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016051744A (ja) * | 2014-08-29 | 2016-04-11 | 太陽誘電株式会社 | 可変容量デバイス及びアンテナ装置 |
JP2020004825A (ja) * | 2018-06-27 | 2020-01-09 | 太陽誘電株式会社 | トレンチキャパシタ |
JP2020087992A (ja) * | 2018-11-16 | 2020-06-04 | Tdk株式会社 | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板 |
CN111868860A (zh) * | 2018-03-29 | 2020-10-30 | 京瓷株式会社 | 薄膜电容器、连结型电容器、逆变器以及电动车辆 |
US10886219B2 (en) | 2017-01-18 | 2021-01-05 | Tdk Corporation | Electronic component mounting package |
WO2022230412A1 (ja) * | 2021-04-28 | 2022-11-03 | パナソニックIpマネジメント株式会社 | 誘電体、キャパシタ、電気回路、回路基板、及び機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163288A (ja) * | 1997-11-26 | 1999-06-18 | Nec Corp | 容量及びその製造方法 |
JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002222925A (ja) * | 2001-01-26 | 2002-08-09 | Fujitsu Ltd | キャパシタ及び半導体装置 |
JP2005142322A (ja) * | 2003-11-06 | 2005-06-02 | Fujitsu Ltd | キャパシタ及びその製造方法、並びに半導体装置及びその製造方法 |
-
2012
- 2012-02-16 JP JP2012032164A patent/JP2012138595A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163288A (ja) * | 1997-11-26 | 1999-06-18 | Nec Corp | 容量及びその製造方法 |
JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002222925A (ja) * | 2001-01-26 | 2002-08-09 | Fujitsu Ltd | キャパシタ及び半導体装置 |
JP2005142322A (ja) * | 2003-11-06 | 2005-06-02 | Fujitsu Ltd | キャパシタ及びその製造方法、並びに半導体装置及びその製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016051744A (ja) * | 2014-08-29 | 2016-04-11 | 太陽誘電株式会社 | 可変容量デバイス及びアンテナ装置 |
US10886219B2 (en) | 2017-01-18 | 2021-01-05 | Tdk Corporation | Electronic component mounting package |
CN111868860A (zh) * | 2018-03-29 | 2020-10-30 | 京瓷株式会社 | 薄膜电容器、连结型电容器、逆变器以及电动车辆 |
CN111868860B (zh) * | 2018-03-29 | 2022-09-20 | 京瓷株式会社 | 薄膜电容器、连结型电容器、逆变器以及电动车辆 |
JP2020004825A (ja) * | 2018-06-27 | 2020-01-09 | 太陽誘電株式会社 | トレンチキャパシタ |
JP7178187B2 (ja) | 2018-06-27 | 2022-11-25 | 太陽誘電株式会社 | トレンチキャパシタ |
JP2020087992A (ja) * | 2018-11-16 | 2020-06-04 | Tdk株式会社 | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板 |
JP7225721B2 (ja) | 2018-11-16 | 2023-02-21 | Tdk株式会社 | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板 |
WO2022230412A1 (ja) * | 2021-04-28 | 2022-11-03 | パナソニックIpマネジメント株式会社 | 誘電体、キャパシタ、電気回路、回路基板、及び機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4997757B2 (ja) | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 | |
JP4671829B2 (ja) | インターポーザ及び電子装置の製造方法 | |
KR100647180B1 (ko) | 반도체 장치 및 그 제조 방법, 캐패시터 구조체 및 그 제조방법 | |
US8810007B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
JP5463908B2 (ja) | キャパシタ搭載インターポーザ及びその製造方法 | |
JP5093327B2 (ja) | 薄膜キャパシタ | |
JP3843708B2 (ja) | 半導体装置およびその製造方法ならびに薄膜コンデンサ | |
US8203198B2 (en) | Thin film capacitor device used for a decoupling capacitor and having a resistor inside | |
US8669643B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
JP2012138595A (ja) | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 | |
JP2007227874A (ja) | 薄膜キャパシタ及びその製造方法 | |
JP2006005325A (ja) | パワー複合集積型半導体装置およびその製造方法 | |
JP2010157690A (ja) | 電子部品実装用基板及び電子部品実装用基板の製造方法 | |
JP4784128B2 (ja) | 半導体装置およびその製造方法 | |
JP2003273155A (ja) | 半導体装置及びその製造方法 | |
JP5589735B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
JPWO2009028596A1 (ja) | 受動素子内蔵基板、製造方法、及び半導体装置 | |
JP4447881B2 (ja) | インターポーザの製造方法 | |
JP4738228B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007194472A (ja) | 薄膜キャパシタの製造方法 | |
JP4864313B2 (ja) | 薄膜キャパシタ基板、その製造方法、及び、半導体装置 | |
JP4084255B2 (ja) | プローブカード | |
JP4784142B2 (ja) | 半導体装置およびその製造方法 | |
JP2001135743A (ja) | キャパシタ内蔵の回路基板とその製造方法ならびにそれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140225 |