JP2002222925A - キャパシタ及び半導体装置 - Google Patents

キャパシタ及び半導体装置

Info

Publication number
JP2002222925A
JP2002222925A JP2001018132A JP2001018132A JP2002222925A JP 2002222925 A JP2002222925 A JP 2002222925A JP 2001018132 A JP2001018132 A JP 2001018132A JP 2001018132 A JP2001018132 A JP 2001018132A JP 2002222925 A JP2002222925 A JP 2002222925A
Authority
JP
Japan
Prior art keywords
film
conductive film
capacitor
dielectric
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001018132A
Other languages
English (en)
Other versions
JP4827299B2 (ja
Inventor
Kenji Shioga
健司 塩賀
Kazuaki Karasawa
一明 柄沢
Kazuaki Kurihara
和明 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001018132A priority Critical patent/JP4827299B2/ja
Priority to US09/956,944 priority patent/US6624501B2/en
Publication of JP2002222925A publication Critical patent/JP2002222925A/ja
Priority to US10/629,761 priority patent/US6873038B2/en
Priority to US11/059,469 priority patent/US7339277B2/en
Application granted granted Critical
Publication of JP4827299B2 publication Critical patent/JP4827299B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 耐電圧の低下を招くことなく、静電容量の向
上を図ることができるキャパシタ及びそのキャパシタを
有する半導体装置を提供する。 【解決手段】 基板１０上に形成された第１の導電膜１
２と、第１の導電膜上に形成された第１の誘電体膜１４
と、第１の誘電体膜上に形成された第２の導電膜１８
と、第２の導電膜上に、第２の導電膜の縁部を覆うよう
に形成された第２の誘電体膜２２と、第２の誘電体膜上
に、第２の導電膜の縁部を覆う第２の誘電体膜の部分を
覆うように形成された第３の導電膜３４とを有するキャ
パシタであって、第２の導電膜の縁部、又は、第２の誘
電体膜の部分を覆う絶縁膜２８を更に有している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、キャパシタ及びそ
のキャパシタを有する半導体装置に係り、特に誘電体薄
膜を用いたキャパシタ及びそのキャパシタを有する半導
体装置に関する。
【０００２】
【従来の技術】一般に、回路配線基板上に実装されたＬ
ＳＩ（Large Scale Integrated circuit）等の近傍に
は、電源電圧変動や高周波ノイズによる誤動作を防止す
べく、デカップリングキャパシタが実装される。
【０００３】デカップリングキャパシタは、回路配線基
板と別個の基板を用いて構成されており、回路配線基板
上に適宜実装される。
【０００４】近時では、ＬＳＩ等の高速化や低消費電力
化に伴って、デカップリングキャパシタの特性を向上す
ることが求められている。また、ＬＳＩ等の小型化に伴
い、デカップリングキャパシタの小型化が要請されてい
る。
【０００５】そこで、デカップリングキャパシタの小型
化の要請を満たしつつ、静電容量を向上する技術が提案
されている。
【０００６】提案されているキャパシタを図１７を用い
て説明する。図１７は、提案されているキャパシタを示
す断面図である。
【０００７】図１７に示すように、シリコン基板２１０
上には、膜厚５０ｎｍのＴｉ膜と膜厚２００ｎｍのＰｔ
膜とを順次積層して成る導電膜２１２が形成されてい
る。導電膜２１２上には、高誘電体であるＢＳＴ（（Ｂ
ａ，Ｓｒ）ＴｉＯ3）より成る膜厚２００ｎｍの誘電体
膜２１４が形成されている。
【０００８】誘電体膜２１４上には、膜厚２００ｎｍの
Ｐｔより成る導電膜２１８が形成されている。導電膜２
１８上には、膜厚２００ｎｍのＢＳＴより成る誘電体膜
２２２が形成されている。導電膜２２２は、導電膜２１
８の縁部を覆うように形成されている。
【０００９】誘電体膜２２２上には、開口部２２４を介
して導電膜２１２に接続された膜厚２００ｎｍのＰｔよ
り成る導電膜２３４が形成されている。
【００１０】更に全面には、ポリイミドより成る保護膜
２３８が形成されている。保護膜２３８には、導電膜２
３４に達するコンタクトホール２４０と、導電膜２１８
に達するコンタクトホール２４２とが形成されている。
【００１１】コンタクトホール２４０、２４２の内面に
は、導電膜２４４が形成されている。内面に導電膜２４
４が形成されたコンタクトホール２４０、２４２内に
は、それぞれＰｔより成る導体プラグ２４６ａ、２４６
ｂが埋め込まれている。導体プラグ２４６ａ、２４６ｂ
上には、半田バンプ２４８ａ、２４８ｂが形成されてい
る。
【００１２】導電膜２１２と導電膜２３４とによりキャ
パシタの第１の電極２５０が構成されている。第１の電
極２５０は、導体プラグ２４６ａ及び半田バンプ２４８
ａ等を介して、例えば回路配線基板（図示せず）の電源
線に電気的に接続される。
【００１３】導電膜２１８によりキャパシタの第２の電
極２５２が構成されている。第２の電極２５２は、導体
プラグ２４６ｂ及び半田バンプ２４８ｂ等を介して、例
えば回路配線基板（図示せず）の接地線に電気的に接続
される。こうして、提案されているキャパシタ２５４が
構成されている。
【００１４】図１７に示すキャパシタによれば、誘電体
膜２１４、２２２の材料として高誘電体であるＢＳＴが
用いられており、誘電体膜２１４、２２２が２００ｎｍ
と薄く形成されているので、静電容量の向上を図ること
ができる。しかも、図１７に示すキャパシタでは、第２
の電極２５２を構成する導電膜２１８の上下に、それぞ
れ誘電体膜２１４、２２２を隔てて、第１の電極２５０
を構成する導電膜２１２、２３４が形成されているの
で、キャパシタの小型化の要請を満たしつつ、静電容量
の向上を図ることができる。
【００１５】
【発明が解決しようとする課題】しかしながら、図１７
に示すキャパシタでは、耐電圧が低くなってしまってい
た。その理由は解明されていなかったため、実用化する
上で阻害要因となっていた。
【００１６】本発明の目的は、耐電圧の低下を招くこと
なく、静電容量の向上を図ることができるキャパシタ及
びそのキャパシタを有する半導体装置を提供することに
ある。
【００１７】
【課題を解決するための手段】上記目的は、基板上に形
成された第１の導電膜と、前記第１の導電膜上に形成さ
れた第１の誘電体膜と、前記第１の誘電体膜上に形成さ
れた第２の導電膜と、前記第２の導電膜上に、前記第２
の導電膜の縁部を覆うように形成された第２の誘電体膜
と、前記第２の誘電体膜上に、前記第２の導電膜の前記
縁部を覆う前記第２の誘電体膜の部分を覆うように形成
された第３の導電膜とを有するキャパシタであって、前
記第２の導電膜の前記縁部、又は、前記第２の誘電体膜
の前記部分を覆う絶縁膜を更に有することを特徴とする
キャパシタにより達成される。これにより、第２の導電
膜の縁部の近傍領域における第２の導電膜と第３の導電
膜との間の実効的な絶縁膜厚を厚くすることができるの
で、第２の導電膜の縁部の近傍領域に電界が集中するの
を緩和することができる。従って、耐電圧の低下を招く
ことなく、静電容量の大きいキャパシタを提供すること
ができる。
【００１８】また、上記目的は、基板上に形成された第
１の導電膜と、前記第１の導電膜上に形成された第１の
誘電体膜と、前記第１の誘電体膜上に形成された第２の
導電膜と、前記第２の導電膜上に、前記第２の導電膜の
縁部を覆うように形成された第２の誘電体膜と、前記第
２の誘電体膜上に、前記第２の導電膜の前記縁部を覆う
前記第２の誘電体膜の部分を覆うように形成された第３
の導電膜とを有するキャパシタを有する半導体装置であ
って、前記第２の導電膜の前記縁部、又は、前記第２の
誘電体膜の前記部分を覆う絶縁膜を更に有することを特
徴とする半導体装置により達成される。これにより、耐
電圧が高く、静電容量の大きいキャパシタを有している
ので、信頼性の高い半導体装置を提供することができ
る。
【００１９】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態によるキャパシタを説明するに先立って、本発明
の原理について説明する。
【００２０】本願発明者らは、以下のようなキャパシタ
の理想的なモデルを用いて、図１７に示すキャパシタの
耐電圧が低くなってしまうメカニズムを鋭意検討した。
【００２１】図１８（ａ）は、キャパシタの理想的なモ
デルの一部を示す模式図である。図１８（ａ）では、導
電膜２１８と導電膜２３４とが互いに対向している部分
が立体的に示されている。このモデルでは、誘電体膜２
２２の膜厚は一定になっている。また、導電膜２１８の
下端部の電位は０Ｖになっており、導電膜２３４の下端
部の電位は１Ｖになっている。
【００２２】図１８（ｂ）は、図１８（ａ）のＡＢＣ面
に沿った断面図である。導電膜２１８と導電膜２３４と
が誘電体膜２２２を挟んで対向している。
【００２３】図１９は、図１８（ｂ）の電位分布を示す
図である。電位分布は、有限要素法を用いて計算により
求めた。計算条件は、誘電体膜２２２の膜厚を２００ｎ
ｍとし、誘電体膜２２２の比誘電率を２５０とし、導電
膜２１８、２３４の比誘電率を１．０とし、導電膜２１
８、２３４の電気伝導率を１０×１０6Ｓ／ｍとした。
【００２４】図１９に示すように、導電膜２１８の縁部
の近傍領域では、計算上、電位が１．２Ｖ程度にまで上
昇している。このことから、導電膜２１８の縁部の近傍
領域には、電界強度が強い領域が生じていると考えられ
る。
【００２５】図２０は、キャパシタのリーク電流分布を
示す図である。リーク電流は、有限要素法を用いて計算
により求めた。計算条件は、上述した電界強度分布を求
める際の計算条件と同様とした。図２０から分かるよう
に、導電膜２１８の縁部の近傍領域では、大きなリーク
電流が流れている。
【００２６】これらのことから分かるように、導電膜２
１８の縁部の近傍領域には、電界が集中しており、それ
に伴ってリーク電流が大きくなっていると考えられる。
【００２７】即ち、導電膜２１８の縁部の近傍領域で
は、誘電体膜２２２の絶縁破壊が生じやすくなってお
り、これが図１７に示すキャパシタにおいて耐電圧が低
くなってしまう要因であるということが本願発明者らに
よる計算で分かった。
【００２８】また、上述した有限要素法による計算で
は、誘電体膜２２２のステップカバレージについては特
に考慮されていないが、図２１に示すように、実際に
は、誘電体膜２２２は、導電膜２１８の縁部を覆う部分
で膜厚が薄くなりがちである。誘電体膜２２２の膜厚が
薄くなっている部分は、絶縁破壊が生じやすく、この点
も、図１７に示すキャパシタの耐電圧が低くなってしま
う要因であると考えられる。
【００２９】そこで、本願発明者らは、導電膜の縁部の
近傍領域において、対向する導電膜間の実効的な絶縁膜
厚を厚くすれば、キャパシタの耐電圧を向上しうること
に想到した。これにより、導電膜の縁部の近傍領域にお
ける電界集中を緩和することができるので、キャパシタ
の耐電圧を向上することが可能となる。
【００３０】（キャパシタ）本発明の第１実施形態によ
るキャパシタを図１を用いて説明する。図１は、本実施
形態によるキャパシタを示す断面図である。
【００３１】図１に示すように、シリコン基板１０上に
は、膜厚５０ｎｍのＴｉ膜（図示せず）と膜厚２００ｎ
ｍのＰｔ膜（図示せず）とを順次積層して成る導電膜１
２が形成されている。
【００３２】導電膜１２上には、膜厚２００ｎｍの高誘
電体であるＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ3）より成る
誘電体膜１４が形成されている。ここで、高誘電体と
は、比誘電率が二酸化シリコンの３．８より高い誘電体
をいう。
【００３３】誘電体膜１４上には、膜厚２００ｎｍのＰ
ｔより成る導電膜１８が形成されている。
【００３４】導電膜１８上には、膜厚２００ｎｍのＢＳ
Ｔより成る誘電体膜２２が形成されている。誘電体膜２
２は、導電膜１８の縁部、具体的には、導電膜１８の開
口部２０の内縁部と導電膜１８の外縁部とを覆うように
形成されている。導電膜１８の縁部には、段差が生じて
いる。
【００３５】導電膜１８の縁部の近傍領域には、導電膜
１８の縁部を覆う誘電体膜２２の部分を覆うように、膜
厚２００ｎｍのポリイミドより成る絶縁膜２８が形成さ
れている。絶縁膜２８の材料として用いられているポリ
イミドは、誘電体膜２２の材料として用いられているＢ
ＳＴより耐電圧の高い材料である。
【００３６】誘電体膜２２上には、膜厚２００ｎｍのＰ
ｔより成る導電膜３４が形成されている。導電膜３４
は、絶縁膜２８を覆うように形成されており、導電膜１
２に接続されている。
【００３７】更に全面には、膜厚１μｍのポリイミドよ
り成る保護膜３８が形成されている。保護膜３８には、
導電膜３４に達するコンタクトホール４０と、導電膜１
８に達するコンタクトホール４２とが形成されている。
【００３８】コンタクトホール４０、４２の内面には、
Ｐｔより成る導電膜４４が形成されている。内面に導電
膜４４が形成されたコンタクトホール４０、４２内に
は、Ｐｔより成る導体プラグ４６ａ、４６ｂが埋め込ま
れている。
【００３９】導体プラグ４６ａ、４６ｂ上には、それぞ
れ、９６．５％Ｓｎ−３．５％Ａｇより成る半田バンプ
４８ａ、４８ｂが形成されている。
【００４０】導電膜１２と導電膜３４とにより、キャパ
シタの第１の電極５０が構成されている。キャパシタの
第１の電極５０は、導体プラグ４６ａ、半田バンプ４８
ａ等を介して、例えば回路配線基板（図示せず）の電源
線に電気的に接続される。
【００４１】導電膜１８により、キャパシタの第２の電
極５２が構成されている。キャパシタの第２の電極５２
は、導体プラグ４６ｂ、半田バンプ４８ｂ等を介して、
例えば回路配線基板（図示せず）の接地線に電気的に接
続される。
【００４２】こうして、第１の電極５０と、誘電体膜１
４、２２と、第２の電極５２とを有する本実施形態によ
るキャパシタ５４が構成されている。
【００４３】本実施形態によるキャパシタは、導電膜１
８の縁部を覆う誘電体膜２２の部分を覆うように、絶縁
膜２８が形成されていることに主な特徴がある。
【００４４】図１７に示すキャパシタでは、導電膜２１
８の縁部の近傍領域に電界が集中し、また、導電膜２１
８の縁部の近傍領域では、誘電体膜２２２のステップカ
バレージが良好でないため、誘電体膜２２２に絶縁破壊
が生じやすくなっていた。このため、図１７に示すキャ
パシタでは、耐電圧を十分に確保することが困難であっ
た。
【００４５】これに対し、本実施形態では、導電膜１８
の縁部を覆う誘電体膜２２の部分を覆うようにポリイミ
ドより成る絶縁膜２８を形成しているため、導電膜１８
の縁部の近傍領域において導電膜１８と導電膜３４との
間の実効的な絶縁膜厚が厚くなっている。このため、本
実施形態によれば、導電膜１８の縁部の近傍領域に電界
が集中するのを緩和することができ、耐電圧の低下を招
くことなく、キャパシタの静電容量を向上することがで
きる。
【００４６】（キャパシタの製造方法）次に、本実施形
態によるキャパシタの製造方法を図２乃至図６を用いて
説明する。図２乃至図６は、本実施形態によるキャパシ
タの製造方法を示す工程断面図である。
【００４７】まず、図２（ａ）に示すように、シリコン
基板１０上の全面に、スパッタ法により、膜厚５０ｎｍ
のＴｉ膜（図示せず）を形成する。この後、全面に、ス
パッタ法により、膜厚２００ｎｍのＰｔ膜（図示せず）
を形成する。こうして、Ｔｉ膜とＰｔ膜とを順次積層し
て成る導電膜１２が形成される。
【００４８】次に、図２（ｂ）に示すように、フォトリ
ソグラフィ技術を用い、Ａｒイオンミリング法により、
導電膜１２をパターニングする。
【００４９】次に、図２（ｃ）に示すように、全面に、
ゾル・ゲル（sol-gel）法により、ＢＳＴより成る誘電
体膜１４を形成する。ゾル・ゲル法とは、有機金属溶液
を原料とした湿式の成膜法である。アルコキシドを出発
溶液として、例えば２０００ｒｐｍ、３０秒のスピンコ
ートを行うと、例えば膜厚１００ｎｍのＢＳＴ膜が成膜
される。この後、１２０℃でＢＳＴ膜を乾燥し、その
後、４００℃でＢＳＴ膜を仮焼成する。このようにし
て、ＢＳＴ膜の成膜、乾燥、仮焼成を２回行うと、例え
ば膜厚２００ｎｍのＢＳＴ膜が形成される。次に、６５
０℃でＢＳＴ膜を本焼成する。こうして、例えば膜厚２
００ｎｍ、比誘電率４００、誘電損失２％以下のＢＳＴ
より成る誘電体膜１４が形成される。
【００５０】なお、ここでは、ゾル・ゲル法によりＢＳ
Ｔ膜を成膜する場合を例に説明したが、ＢＳＴ膜の成膜
方法は、ゾル・ゲル法に限定されるものではない。例え
ばスパッタ法によりＢＳＴ膜を形成することもできる。
スパッタ法によりＢＳＴ膜を形成する際の成膜条件は、
例えば、Ａｒガス流量を８０ｓｃｃｍとし、Ｏ2ガス流
量を１０ｓｃｃｍとし、真空度を３０ｍＴｏｒｒとし、
印加電力を５００Ｗとし、スパッタ時間を１時間とする
ことができる。これにより、例えば膜厚２００ｎｍ、比
誘電率５００のＢＳＴ膜を形成することができる。
【００５１】次に、図２（ｄ）に示すように、フォトリ
ソグラフィ技術を用い、ウエットエッチングにより、誘
電体膜１４をパターニングする。これにより、誘電体膜
１４に、導電膜１２に達する開口部１６が形成される。
エッチング液としては、例えば、フッ化アンモニウム
（ＮＨ4Ｆ）とフッ酸（ＨＦ）とを６：１で混合した緩
衝フッ酸溶液を用いることができる。
【００５２】なお、ここではウエットエッチングにより
誘電体膜１４をエッチングする場合を例に説明したが、
誘電体膜１４のエッチング方法は、ウエットエッチング
に限定されるものではない。例えば、Ａｒイオンミリン
グ法等を用いることもできる。
【００５３】次に、図２（ｅ）に示すように、全面に、
スパッタ法により、膜厚２００ｎｍのＰｔより成る導電
膜１８を形成する。
【００５４】次に、図３（ａ）に示すように、フォトリ
ソグラフィ技術を用い、導電膜１８をパターニングす
る。これにより、導電膜１８に、導電膜１２に達する開
口部２０が形成される。
【００５５】次に、図３（ｂ）に示すように、全面に、
膜厚２００ｎｍのＢＳＴより成る誘電体膜２２を形成す
る。誘電体膜２２は、図２（ｃ）を用いて上述した誘電
体膜１４の形成方法と同様にして形成することができ
る。
【００５６】次に、図３（ｃ）に示すように、フォトリ
ソグラフィ技術を用い、誘電体膜２２をパターニングす
る。これにより、誘電体膜２２に、導電膜１２に達する
開口部２４と導電膜１８に達する開口部２６とが形成さ
れる。
【００５７】次に、図３（ｄ）に示すように、全面に、
スピンコート法により、膜厚２００ｎｍの感光性のポリ
イミドより成る絶縁膜２８を形成する。
【００５８】次に、図４（ａ）に示すように、フォトリ
ソグラフィ技術を用い、絶縁膜２８をパターニングす
る。こうして、導電膜１８の縁部を覆う誘電体膜２２の
部分を覆う絶縁膜２８が形成される。
【００５９】次に、図４（ｂ）に示すように、全面に、
スパッタ法により、膜厚２００ｎｍのＰｔより成る導電
膜３４を形成する。
【００６０】次に、図４（ｃ）に示すように、フォトリ
ソグラフィ技術を用い、導電膜３４をパターニングす
る。これにより、導電膜３４に、導電膜１８に達する開
口部３６が形成される。
【００６１】次に、図４（ｄ）に示すように、全面に、
スピンコート法により、膜厚１μｍのポリイミドより成
る保護膜３８を形成する。
【００６２】次に、図５（ａ）に示すように、フォトリ
ソグラフィ技術を用い、保護膜３８をパターニングす
る。これにより、保護膜３８に、導電膜３４に達するコ
ンタクトホール４０と、導電膜１８に達するコンタクト
ホール４２とが形成される。
【００６３】次に、図５（ｂ）に示すように、スパッタ
法により、Ｐｔより成る導電膜４４を形成する。これに
より、コンタクトホール４０、４２の内面に導電膜４４
が形成される。
【００６４】次に、図５（ｃ）に示すように、フォトリ
ソグラフィ技術を用い、導電膜４４をパターニングす
る。
【００６５】次に、めっき法により、導電膜４４が形成
されたコンタクトホール４０、４２内に、Ｐｔより成る
導体プラグ４６ａ、４６ｂを形成する。
【００６６】次に、図６に示すように、導体プラグ４６
ａ、４６ｂ上に、それぞれ、９６．５％Ｓｎ−３．５％
Ａｇより成る半田バンプ４８ａ、４８ｂを形成する。
【００６７】こうして本実施形態によるキャパシタが製
造される。
【００６８】［第２実施形態］本発明の第２実施形態に
よるキャパシタ及びその製造方法を図７乃至図１０を用
いて説明する。図７は、本実施形態によるキャパシタを
示す断面図である。図８乃至図１０は、本実施形態によ
るキャパシタの製造方法を示す工程断面図である。図１
乃至図６に示す第１実施形態によるキャパシタ及びその
製造方法と同一の構成要素には、同一の符号を付して説
明を省略または簡潔にする。
【００６９】（キャパシタ）まず、本実施形態によるキ
ャパシタを図７を用いて説明する。
【００７０】図７に示すように、本実施形態によるキャ
パシタ５４ａは、導電膜１８の縁部を覆うように絶縁膜
２８ａを形成することにより、導電膜１８の縁部の近傍
領域における導電膜１８と導電膜３４との間の実効的な
絶縁膜厚を厚くしていることに主な特徴がある。第１実
施形態によるキャパシタ５４では、導電膜１８の縁部の
近傍領域において、誘電体膜２２と導電膜３４との間に
絶縁膜２８を形成することにより、導電膜１８と導電膜
３４との間の実効的な絶縁膜厚を厚くしていたが、本実
施形態では、導電膜１８と誘電体膜２２との間に絶縁膜
２８ａを形成することにより、導電膜１８の縁部の近傍
領域における導電膜１８と導電膜３４との間の実効的な
絶縁膜厚を厚くしている。
【００７１】図７に示すように、導電膜１８の縁部を覆
うように、膜厚２００ｎｍの二酸化シリコンより成る絶
縁膜２８ａが形成されている。本実施形態で絶縁膜２８
ａの材料として二酸化シリコンを用いているのは、二酸
化シリコンは、ＢＳＴ膜を焼成する際の高温の熱処理に
耐え得るからである。第１実施形態によるキャパシタ５
４では、誘電体膜２２を構成するＢＳＴ膜を焼成した後
で絶縁膜２８を形成するため、高温の熱処理に耐え得る
ことができないポリイミドを絶縁膜２８の材料として用
いた場合であっても、特段の問題は生じない。これに対
し、本実施形態では、絶縁膜２８ａを形成した後で、Ｂ
ＳＴより成る誘電体膜２２を形成するため、ＢＳＴ膜を
焼成する際の高温の熱処理に耐え得る材料を絶縁膜２８
ａの材料として用いる必要がある。そこで、本実施形態
では、二酸化シリコンを絶縁膜２８ａの材料として用い
ている。
【００７２】このように、本実施形態によれば、導電膜
１８の縁部を覆うように、導電膜１８と誘電体膜２２と
の間に絶縁膜２８ａを形成した場合であっても、導電膜
１８の縁部の近傍領域における導電膜１８と導電膜３４
との実効的な絶縁膜厚を厚くすることができる。従っ
て、本実施形態によれば、第１実施形態と同様に、耐電
圧の低下を招くことなく、静電容量の大きいキャパシタ
を提供することができる。
【００７３】（キャパシタの製造方法）次に、本実施形
態によるキャパシタの製造方法を図８乃至図１０を用い
て説明する。
【００７４】まず、導電膜１８をパターニングする工程
までは、図２（ａ）乃至図３（ａ）に示す第１実施形態
によるキャパシタの製造方法と同様であるので、説明を
省略する。
【００７５】次に、図８（ａ）に示すように、全面に、
ゾル・ゲル法により、膜厚２００ｎｍの二酸化シリコン
より成る絶縁膜２８ａを形成する。
【００７６】次に、図８（ｂ）に示すように、フォトリ
ソグラフィ技術を用い、絶縁膜２８ａをパターニングす
る。こうして、導電膜１８の縁部を覆う絶縁膜２８ａが
形成される。
【００７７】次に、図８（ｃ）に示すように、全面に、
膜厚２００ｎｍのＢＳＴより成る誘電体膜２２を形成す
る。
【００７８】次に、図８（ｄ）に示すように、フォトリ
ソグラフィ技術を用い、誘電体膜２２をパターニングす
る。これにより、誘電体膜２２に、導電膜１２に達する
開口部２４と導電膜１８に達する開口部２６とが形成さ
れる。
【００７９】この後の図９（ａ）乃至図１０（ｃ）に示
すキャパシタの製造方法は、図４（ｂ）乃至図６に示す
第１実施形態によるキャパシタの製造方法と同様である
ので、説明を省略する。
【００８０】こうして本実施形態による半導体装置が製
造される。
【００８１】［第３実施形態］本発明の第３実施形態に
よるキャパシタを図１１を用いて説明する。図１１は、
本実施形態によるキャパシタを示す断面図である。図１
乃至図１０に示す第１又は第２実施形態によるキャパシ
タ及びその製造方法と同一の構成要素には、同一の符号
を付して説明を省略または簡潔にする。
【００８２】本実施形態によるキャパシタ５４ｂは、導
電膜３４上に誘電体膜５６と導電膜６６とを更に形成す
ることにより、電極の面積を更に大きくし、これにより
キャパシタの静電容量の更なる向上を図っていることに
主な特徴がある。
【００８３】図１１に示すように、導電膜３４上には、
膜厚２００ｎｍのＢＳＴより成る誘電体膜５６が形成さ
れている。誘電体膜５６は、導電膜３４の縁部を覆うよ
うに形成されている。
【００８４】導電膜３４の縁部の近傍領域には、導電膜
３４の縁部を覆う誘電体膜５６の部分を覆うように、膜
厚２００ｎｍの二酸化シリコンより成る絶縁膜６２が形
成されている。
【００８５】誘電体膜５６上には、膜厚２００ｎｍのＰ
ｔより成る導電膜６６が形成されている。導電膜６６
は、絶縁膜６２を覆うように形成されており、導電膜１
８に接続されている。
【００８６】導電膜１２と導電膜３４とにより、キャパ
シタの第１の電極５０が構成されている。キャパシタの
第１の電極５０は、導体プラグ４６ａ、半田バンプ４８
ａ等を介して、例えば回路配線基板（図示せず）の電源
線に電気的に接続される。
【００８７】導電膜１８と導電膜６６とにより、キャパ
シタの第２の電極５２ａが構成されている。キャパシタ
の第２の電極５２ａは、導体プラグ４６ｂ、半田バンプ
４８ｂ等を介して、例えば回路配線基板（図示せず）の
接地線に電気的に接続される。
【００８８】こうして、第１の電極５０と、誘電体膜１
４、２２、５６と、第２の電極５２ａとを有するキャパ
シタ５４ｂが構成されている。
【００８９】このように本実施形態によれば、耐電圧の
低下を招くことなく、キャパシタの電極の面積を更に大
きくすることができるので、キャパシタの静電容量の更
なる向上を図ることができる。
【００９０】（変形例）次に、本実施形態によるキャパ
シタの変形例を図１２を用いて説明する。図１２は、本
変形例によるキャパシタを示す断面図である。
【００９１】本変形例によるキャパシタ５４ｃは、導電
膜１８の縁部を覆うように、導電膜１８と誘電体膜２２
との間に絶縁膜２８ａが形成されており、また、導電膜
３４の縁部を覆うように、導電膜３４と誘電体膜５６と
の間に絶縁膜６２ａが形成されていることに主な特徴が
ある。
【００９２】このように、本変形例によれば、導電膜１
８と誘電体膜２２との間に絶縁膜２８ａを形成し、導電
膜３４と誘電体膜５６との間に絶縁膜６２ａを形成した
場合であっても、図１１に示すキャパシタ同様に、キャ
パシタの静電容量の更なる向上を図ることができる。
【００９３】［第４実施形態］本発明の第４実施形態に
よるキャパシタ及びそのキャパシタを有する半導体装置
を図１３及び図１４を用いて説明する。図１３は、本実
施形態によるキャパシタを示す断面図である。図１４
は、本実施形態による半導体装置を示す概略図である。
図１乃至図１２に示す第１乃至第３実施形態によるキャ
パシタ及びその製造方法と同一の構成要素には、同一の
符号を付して説明を省略または簡潔にする。
【００９４】（キャパシタ）まず、本実施形態によるキ
ャパシタ５４ｄを図１３を用いて説明する。
【００９５】図１３に示すように、シリコン基板１０ａ
には、シリコン基板１０ａの表面から裏面に達するビア
ホール７０が形成されている。
【００９６】ビアホール７０内には、例えばＣｕより成
るビア７２ａ、７２ｂが埋め込まれている。ビア７２ａ
は、例えば電源線（図示せず）に電気的に接続されるも
のであり、ビア７２ｂは、例えば接地線（図示せず）に
電気的に接続されるものである。
【００９７】シリコン基板１０ａ上には、二酸化シリコ
ンより成る絶縁膜７４が形成されている。絶縁膜７４に
は、ビア７２ａ、７２ｂ達する開口部７６ａ、７６ｂが
形成されている。
【００９８】絶縁膜７４上には、膜厚２００ｎｍのＰｔ
より成る導電膜１２ａが形成されている。導電膜１２ａ
は、開口部７６ａを介してビア７２ａに接続されてい
る。
【００９９】導電膜１２ａの縁部を覆うように、膜厚２
００ｎｍの二酸化シリコンより成る絶縁膜８０が形成さ
れている。
【０１００】導電膜１２ａ上には、膜厚２００ｎｍのＢ
ＳＴより成る誘電体膜１４ａが形成されている。誘電体
膜１４ａは、絶縁膜８０を覆うように形成されている。
【０１０１】誘電体膜１４ａ上には、膜厚２００ｎｍの
Ｐｔより成る導電膜１８ａが形成されている。導電膜１
８ａは、ビア７２ｂに接続されている。
【０１０２】導電膜１８ａの縁部を覆うように、膜厚２
００ｎｍの二酸化シリコンより成る絶縁膜２８ｂが形成
されている。
【０１０３】導電膜１８ａ上には、膜厚２００ｎｍのＢ
ＳＴより成る誘電体膜２２ａが形成されている。誘電体
膜２２ａは、絶縁膜２８ｂを覆うように形成されてい
る。
【０１０４】誘電体膜２２ａ上には、膜厚２００ｎｍの
Ｐｔより成る導電膜３４ａが形成されている。導電膜３
４ａは、導電膜１２ａに接続されている。
【０１０５】更に全面には、厚さ１μｍのポリイミドよ
り成る保護膜３８ａが形成されている。
【０１０６】保護膜３８ａには、導電膜３４ａに達する
コンタクトホール４０ａと、導電膜１８ａに達するコン
タクトホール４２ａとが形成されている。コンタクトホ
ール４０ａ、４２ａの内面には、それぞれ導電膜４４が
形成されている。
【０１０７】内面に導電膜４４が形成されたコンタクト
ホール４０ａ、４２ａ内には、導体プラグ４６ａ、４６
ｂが埋め込まれている。導体プラグ４６ａ、４６ｂ上に
は、それぞれ半田バンプ４８ａ、４８ｂが形成されてい
る。
【０１０８】こうして、本実施形態によるキャパシタ５
４ｄが構成されている。
【０１０９】（半導体装置）次に、本実施形態による半
導体装置を図１４を用いて説明する。なお、図１４で
は、説明を簡略化するため、主要な構成要素についての
み示している。
【０１１０】本実施形態による半導体装置は、図１３に
示したキャパシタ５４ｄが、ＬＳＩ９０上に実装されて
いることに主な特徴がある。
【０１１１】図１４に示すように、トランジスタ等の半
導体素子（図示せず）が形成されたＬＳＩ９０の表面に
は、電極９２ａ、９２ｂ、９２ｃが形成されている。電
極９２ａは、ＬＳＩ９０の電源（Ｖ）線（図示せず）に
電気的に接続されており、電極９２ｂは、ＬＳＩ９０の
接地（Ｇ）線（図示せず）に電気的に接続されている。
電源９２ｃは、ＬＳＩ９０の信号（Ｓ）線（図示せず）
に電気的に接続されている。電極９２ａ、９２ｂには、
図１３に示した本実施形態によるキャパシタ５４ｄが実
装されている。
【０１１２】電極９２ｃ上には、Ｃｕより成る柱状のビ
ア９４が形成されている。
【０１１３】ビア９４及びキャパシタ５４ｄは、エポキ
シ系の樹脂９６に埋め込まれている。ビア９４の上面及
びキャパシタ５４ｄのビア７２ａ、７２ｂの表面は、樹
脂９６の表面に露出している。
【０１１４】ビア９４上及びビア７２ａ、７２ｂ上に
は、電極９８が形成されている。
【０１１５】電極９８上には、例えば９６．５％Ｓｎ−
３．５％Ａｇより成る半田バンプ１００が形成されてい
る。
【０１１６】こうして、本実施形態による半導体装置が
構成されている。
【０１１７】こうして構成された本実施形態による半導
体装置は、半田バンプ１００を介して回路配線基板（図
示せず）に実装することができる。
【０１１８】このように本実施形態によれば、キャパシ
タ５４ｄがＬＳＩ９０に直接実装されているので、ＬＳ
Ｉの直近で電源の高周波ノイズ等を除去することができ
る。従って、本実施形態によれば、より信頼性の高い半
導体装置を提供することができる。
【０１１９】［第５実施形態］本発明の第５実施形態に
よるキャパシタ及びそのキャパシタを用いた集積回路装
置を図１５及び図１６を用いて説明する。図１５は、本
実施形態による集積回路装置に用いられるＬＳＩ、キャ
パシタ、及び回路配線基板を示す断面図である。図１５
（ａ）は、本実施形態で用いられるＬＳＩを示す断面図
である。図１５（ｂ）は、本実施形態によるキャパシタ
を示す断面図である。図１５（ｃ）は、本実施形態で用
いられる回路配線基板を示す断面図である。図１６は、
本実施形態による集積回路装置を示す断面図である。図
１乃至図１４に示す第１乃至第４実施形態によるキャパ
シタ及びその製造方法等と同一の構成要素には、同一の
符号を付して説明を省略または簡潔にする。
【０１２０】（ＬＳＩ）まず、本実施形態で用いられる
ＬＳＩを図１５（ａ）を用いて説明する。
【０１２１】ＬＳＩ９０ａには、半導体素子（図示せ
ず）等が形成されている。ＬＳＩ９０ａの下面には、電
極９２ａ〜９２ｃが形成されている。
【０１２２】電極９２ａは、電源線（図示せず）に電気
的に接続されている。電極９２ｂは、接地線（図示せ
ず）に電気的に接続されている。電極９２ｃは、信号線
（図示せず）に電気的に接続されている。
【０１２３】電極９２ａ〜９２ｃの下面には、それぞ
れ、例えば９６．５％Ｓｎ−３．５％Ａｇより成る半田
バンプ１１６ａ〜１１６ｃが形成されている。
【０１２４】こうして、本実施形態で用いられるＬＳＩ
９０ａが構成されている。
【０１２５】（キャパシタ）次に、本実施形態によるキ
ャパシタを図１５（ｂ）を用いて説明する。
【０１２６】図１５（ｂ）に示すように、シリコン基板
１０ｂには、シリコン基板１０ｂの表面から裏面に達す
るビアホール７０が形成されている。
【０１２７】ビアホール７０内には、例えばＣｕより成
るビア７２ａ〜７２ｃが埋め込まれている。
【０１２８】シリコン基板１０ｂ上には、二酸化シリコ
ンより成る絶縁膜７４が形成されている。絶縁膜７４に
は、ビア７２ａ〜７２ｃに達する開口部７６ａ〜７６ｃ
が形成されている。
【０１２９】絶縁膜７４上には、膜厚２００ｎｍのＰｔ
より成る導電膜１２ｂが形成されている。導電膜１２ｂ
は、開口部７６ａを介してビア７２ａに接続されてい
る。
【０１３０】導電膜１２ｂの縁部を覆うように、二酸化
シリコンより成る絶縁膜８０が形成されている。
【０１３１】導電膜１２ｂ上には、膜厚２００ｎｍのＢ
ＳＴより成る誘電体膜１４ｂが形成されている。誘電体
膜１４ｂは、絶縁膜８０を覆うように形成されている。
【０１３２】誘電体膜１４ｂ上には、膜厚２００ｎｍの
Ｐｔより成る導電膜１８ｂが形成されている。導電膜１
８ｂは、ビア７２ｂに接続されている。
【０１３３】導電膜１８ｂの縁部を覆うように、二酸化
シリコンより成る絶縁膜２８ｂが形成されている。
【０１３４】導電膜１８ｂ上には、膜厚２００ｎｍのＢ
ＳＴより成る誘電体膜２２ｂが形成されている。誘電体
膜２２ｂは、絶縁膜２８ｂを覆うように形成されてい
る。
【０１３５】誘電体膜２２ｂ上には、膜厚２００ｎｍの
Ｐｔより成る導電膜３４ｂが形成されている。導電膜３
４ｂは、導電膜１２ｂに接続されている。
【０１３６】更に全面には、厚さ１μｍのポリイミドよ
り成る保護膜３８ｂが形成されている。
【０１３７】保護膜３８ｂには、導電膜３４ｂに達する
コンタクトホール４０ａと、導電膜１８ｂに達するコン
タクトホール４２ａと、ビア７２ｃに達するコンタクト
ホール１０２とが形成されている。コンタクトホール４
０ａ、４２ａ、１０２の内面には、Ｐｔより成る導電膜
４４が形成されている。
【０１３８】内面に導電膜４４が形成されたコンタクト
ホール４０ａ、４２ａ、１０２内には、Ｐｔより成る導
体プラグ４６ａ、４６ｂ、４６ｃが埋め込まれている。
【０１３９】一方、シリコン基板１０ｂの下面には、二
酸化シリコンより成る絶縁膜１０４が形成されている。
絶縁膜１０４には、ビア７２ａ〜７２ｃに達する開口部
１０６が形成されている。
【０１４０】ビア７２ａ〜７２ｃの下面には、開口部１
０６を介してビア７２ａ〜７２ｃに接続された電極１０
８が形成されている。
【０１４１】電極１０８の下面には、例えば９６．５％
Ｓｎ−３．５％Ａｇより成る半田バンプ１１０ａ〜１１
０ｃが形成されている。
【０１４２】こうして、本実施形態によるキャパシタ５
４ｅが構成されている。
【０１４３】（回路配線基板）次に、本実施形態で用い
られる回路配線基板を図１５（ｃ）を用いて説明する。
【０１４４】図１５（ｃ）に示すように、回路配線基板
１１２の表面には、電極１１４ａ〜１１４ｃが形成され
ている。電極１１４ａは、電源線（図示せず）に電気的
に接続されている。電極１１４ｂは、接地線（図示せ
ず）に電気的に接続されている。電極１１４ｃは、信号
線（図示せず）に電気的に接続されている。
【０１４５】こうして、本実施形態で用いられる回路配
線基板１１２が構成されている。
【０１４６】（集積回路装置）次に、本実施形態による
集積回路装置を図１６を用いて説明する。
【０１４７】図１６に示すように、回路配線基板１１２
上には、キャパシタ５４ｅが実装されている。
【０１４８】キャパシタ５４ｅ上には、ＬＳＩ９０ａが
実装されている。
【０１４９】こうして本実施形態による集積回路装置が
構成されている。
【０１５０】このように本実施形態では、キャパシタ５
４ｅが、回路配線基板１１２とＬＳＩ９０ａとの間に挟
み込むことができるインタポーザになっているので、給
電線の引き回し、具体的には、電源線や接地線の引き回
しを短くすることができる。また、本実施形態では、キ
ャパシタ５４ｅの第１の電極５０ａを構成する導電膜１
２ｂ、３４ｂの面積が極めて大きくなっており、また、
キャパシタ５４ｅの第２の電極５２ｂを構成する導電膜
１８ｂの面積も極めて大きくなっているので、静電容量
の極めて大きいキャパシタ５４ｅを提供することができ
る。従って、本実施形態によれば、極めて信頼性の高い
集積回路装置を提供することができる。
【０１５１】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。
【０１５２】例えば、上記実施形態では、誘電体膜の材
料としてＢＳＴを用いる場合を例に説明したが、誘電体
膜の材料はＢＳＴに限定されるものではなく、あらゆる
誘電体を適宜用いることができる。例えば、誘電体膜の
材料として、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔ
ｉ、Ｍｇ又はＮｂの少なくともいずれかの元素を含む複
合酸化物を用いることができる。具体的には、例えば、
ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ＳｒＢｉ2Ｔａ
2Ｏ9、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3、Ｔａ2Ｏ5等を誘電体膜
の材料として用いることができる。
【０１５３】ＰＺＴより成る誘電体膜は、例えばスパッ
タ法により形成することができる。ＰＺＴ膜をスパッタ
法により形成する際の成膜条件は、例えば、Ａｒガス流
量を３６ｓｃｃｍとし、Ｏ2ガス流量を４ｓｃｃｍと
し、真空度を０．５Ｐａとし、印加電力を１２０Ｗと
し、成膜時間を１０時間とすることができる。これによ
り、例えば、膜厚２００ｎｍ、比誘電率５００のＰＺＴ
膜を形成することができる。なお、ＰＺＴ膜の成膜方法
はスパッタ法に限定されるものではなく、例えばゾルゲ
ル法等を用いることもできる。
【０１５４】また、上記実施形態では、誘電体膜の材料
として、高誘電体を用いる場合を例に説明したが、誘電
体膜の材料は、必ずしも高誘電体に限定されるものでは
ない。例えば、誘電体膜の材料として二酸化シリコン等
を用いてもよい。
【０１５５】また、上記実施形態では、誘電体膜の膜厚
を２００ｎｍに設定したが、誘電体膜の膜厚は２００ｎ
ｍに限定されるものではなく、所望の特性を有するキャ
パシタが得られるよう適宜設定することができる。
【０１５６】また、第１又は第２実施形態によるキャパ
シタの導電膜３４上、第３実施形態によるキャパシタの
導電膜６６上、第４実施形態によるキャパシタの導電膜
３４ａ上、又は第５実施形態によるキャパシタの導電膜
３４ｂ上に、誘電体膜や導電膜を更に形成することによ
り、更に静電容量の大きいキャパシタを構成するように
してもよい。
【０１５７】また、上記実施形態では、キャパシタの第
１の電極や第２の電極を構成する導電膜の材料としてＰ
ｔを用いる場合を例に説明したが、かかる導電膜の材料
はＰｔに限定されるものではなく、例えば、Ａｕ、Ｃ
ｕ、Ｐｄ、Ｒｕ、Ｒｕ酸化物、Ｉｒ、Ｉｒ酸化物等を適
宜用いることができる。キャパシタの第１の電極や第２
の電極を構成する導電膜の材料を適宜設定することによ
り、キャパシタのリーク電流特性等を向上することがで
きる。
【０１５８】また、上記実施形態では、絶縁膜２８、２
８ａ等の材料としてポリイミドや二酸化シリコンを用い
る場合を例に説明したが、絶縁膜２８、２８ａ等の材料
はポリイミドや二酸化シリコンに限定されるものではな
く、誘電体膜の材料より耐電圧の高い材料を適宜用いる
ことができる。
【０１５９】また、上記実施形態では、絶縁膜２８ａ等
の材料として二酸化シリコンを用いる場合を例に説明し
たが、絶縁膜２８ａ等の材料は二酸化シリコンに限定さ
れるものではなく、高温の熱処理に耐え得る材料であれ
ば他のあらゆる材料を適宜用いることができる。かかる
材料として、例えば、Ａｌ2Ｏ3やＳｉ3Ｎ4等の無機物を
適宜用いることができる。無機物は、一般に、有機物に
比べて高温の熱処理に耐えることができる。
【０１６０】また、上記実施形態では、絶縁膜２８、２
８ａ等の材料として、誘電体膜の材料より耐電圧の高い
材料を用いたが、絶縁膜２８、２８ａ等の材料は必ずし
も誘電体膜の材料より耐電圧の高い材料でなくてもよ
い。即ち、導電膜の縁部の近傍領域において実効的な絶
縁膜厚を厚くすることができるならば、あらゆる材料よ
り成る絶縁膜を用いることができる。
【０１６１】また、上記実施形態では、絶縁膜２８、２
８ａ等の材料としてポリイミドや二酸化シリコンを用い
る場合を例に説明したが、絶縁膜の材料として高誘電体
を用いてもよい。絶縁膜２８、２８ａ等の材料として高
誘電体を用いれば、高誘電体より成る絶縁膜２８、２８
ａ等もキャパシタの誘電体として機能するので、より静
電容量の大きいキャパシタを提供することができる。例
えば、絶縁膜２８、２８ａ等の材料として、Ｓｒ、Ｂ
ａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ又はＮｂの少
なくともいずれかの元素を含む複合酸化物を用いること
ができる。具体的には、例えば、ＢＳＴ、ＰＺＴ、Ｓｒ
Ｂｉ2Ｔａ2Ｏ9、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3、Ｔａ2Ｏ5等を
絶縁膜２８、２８ａ等の材料として用いることができ
る。
【０１６２】また、上記実施形態では、絶縁膜２８、２
８ａ等を形成することにより、導電膜の縁部の近傍領域
におけるキャパシタの第１の電極を構成する導電膜とキ
ャパシタの第２の電極を構成する導電膜との実効的な絶
縁膜厚を厚くしたが、導電膜の縁部の近傍領域における
実効的な絶縁膜厚を厚くすることができれるのであれ
ば、必ずしも誘電体膜と別個に絶縁膜を形成しなくても
よい。
【０１６３】また、上記実施形態では、絶縁膜２８、２
８ａ等の膜厚を２００ｎｍに設定したが、絶縁膜２８、
２８ａ等の膜厚は２００ｎｍに限定されるものではな
く、所望の特性を有するキャパシタが得られるよう適宜
設定することができる。
【０１６４】また、上記実施形態では、シリコン基板を
用いたが、シリコン基板に限定されるものではなく、例
えばガラス基板等を用いることもできる。
【０１６５】［付記］ （付記１） 基板上に形成された第１の導電膜と、前記
第１の導電膜上に形成された第１の誘電体膜と、前記第
１の誘電体膜上に形成された第２の導電膜と、前記第２
の導電膜上に、前記第２の導電膜の縁部を覆うように形
成された第２の誘電体膜と、前記第２の誘電体膜上に、
前記第２の導電膜の前記縁部を覆う前記第２の誘電体膜
の部分を覆うように形成された第３の導電膜とを有する
キャパシタであって、前記第２の導電膜の前記縁部、又
は、前記第２の誘電体膜の前記部分を覆う絶縁膜を更に
有することを特徴とするキャパシタ。
【０１６６】（付記２） 付記１記載のキャパシタにお
いて、前記縁部には、段差が生じていることを特徴とす
るキャパシタ。
【０１６７】（付記３） 付記１又は２記載のキャパシ
タにおいて、前記縁部は、前記第２の導電膜に形成され
た開口の内縁部、又は前記第２の導電膜の外縁部である
ことを特徴とするキャパシタ。
【０１６８】（付記４） 付記１乃至３のいずれかに記
載のキャパシタにおいて、前記縁部を覆う前記第２の誘
電体膜と前記絶縁膜との総膜厚が、前記縁部を除く領域
の前記第２の誘電体膜の膜厚より厚くなっていることを
特徴とするキャパシタ。
【０１６９】（付記５） 付記１乃至４のいずれかに記
載のキャパシタにおいて、前記第１の誘電体膜及び／又
は前記第２の誘電体膜は、二酸化シリコンより比誘電率
の高い材料より成ることを特徴とするキャパシタ。
【０１７０】（付記６） 付記５記載のキャパシタにお
いて、前記第１の誘電体膜及び／又は前記第２の誘電体
膜は、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍ
ｇ又はＮｂの少なくともいずれかの元素を含む複合酸化
物より成ることを特徴とするキャパシタ。
【０１７１】（付記７） 付記６記載のキャパシタにお
いて、前記第１の誘電体膜及び／又は前記第２の誘電体
膜は、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）
Ｏ3、ＳｒＢｉ2Ｔａ2Ｏ9、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3、又
はＴａ2Ｏ5より成ることを特徴とするキャパシタ。
【０１７２】（付記８） 付記１乃至７のいずれかに記
載のキャパシタにおいて、前記絶縁膜は、前記第１の誘
電体膜及び／又は前記第２の誘電体膜の材料より耐電圧
が高い材料より成ることを特徴とするキャパシタ。
【０１７３】（付記９） 付記１乃至８のいずれかに記
載のキャパシタにおいて、前記絶縁膜は、二酸化シリコ
ンより比誘電率の高い材料より成ることを特徴とするキ
ャパシタ。
【０１７４】（付記１０） 付記９記載のキャパシタに
おいて、前記絶縁膜は、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂ
ｉ、Ｔａ、Ｔｉ、Ｍｇ又はＮｂの少なくともいずれかの
元素を含む複合酸化物より成ることを特徴とするキャパ
シタ。
【０１７５】（付記１１） 付記１０記載のキャパシタ
において、前記絶縁膜は、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐ
ｂ（Ｚｒ，Ｔｉ）Ｏ3、ＳｒＢｉ2Ｔａ2Ｏ9、Ｐｂ（Ｍ
ｇ，Ｎｂ）Ｏ3、又はＴａ2Ｏ5より成ることを特徴とす
るキャパシタ。
【０１７６】（付記１２） 付記１乃至８のいずれかに
記載のキャパシタにおいて、前記絶縁膜は、ポリイミド
より成ることを特徴とするキャパシタ。
【０１７７】（付記１３） 付記１乃至８のいずれかに
記載のキャパシタにおいて、前記絶縁膜は、無機物より
成ることを特徴とするキャパシタ。
【０１７８】（付記１４） 付記１乃至１３のいずれか
に記載のキャパシタにおいて、前記第１の導電膜、前記
第２の導電膜又は前記第３の導電膜は、Ｐｔ、Ａｕ、Ｃ
ｕ、Ｐｄ、Ｒｕ、Ｒｕ酸化物、Ｉｒ又はＩｒ酸化物より
成ることを特徴とするキャパシタ。
【０１７９】（付記１５） 付記１乃至１４のいずれか
に記載のキャパシタにおいて、前記基板は、シリコン基
板又はガラス基板であることを特徴とするキャパシタ。
【０１８０】（付記１６） 基板上に形成された第１の
導電膜と、前記第１の導電膜上に形成された第１の誘電
体膜と、前記第１の誘電体膜上に形成された第２の導電
膜と、前記第２の導電膜上に、前記第２の導電膜の縁部
を覆うように形成された第２の誘電体膜と、前記第２の
誘電体膜上に、前記第２の導電膜の前記縁部を覆う前記
第２の誘電体膜の部分を覆うように形成された第３の導
電膜とを有するキャパシタを有する半導体装置であっ
て、前記第２の導電膜の前記縁部、又は、前記第２の誘
電体膜の前記部分を覆う絶縁膜を更に有することを特徴
とする半導体装置。
【０１８１】
【発明の効果】以上の通り、本発明によれば、導電膜の
縁部の近傍領域において導電膜と他の導電膜との間の実
効的な絶縁膜厚が厚くなっているので、導電膜の縁部の
近傍領域に電界が集中するのを緩和することができ、耐
電圧の低下を招くことなく、キャパシタの静電容量を向
上することができる。
【０１８２】また、本発明によれば、耐電圧が高く、静
電容量の大きいキャパシタがＬＳＩ等に直接実装されて
いるので、ＬＳＩ等の直近で電源の高周波ノイズ等を除
去することができる。従って、本発明によれば、より信
頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるキャパシタを示す
断面図である。
【図２】本発明の第１実施形態によるキャパシタの製造
方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態によるキャパシタの製造
方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態によるキャパシタの製造
方法を示す工程断面図（その３）である。
【図５】本発明の第１実施形態によるキャパシタの製造
方法を示す工程断面図（その４）である。
【図６】本発明の第１実施形態によるキャパシタの製造
方法を示す工程断面図（その５）である。
【図７】本発明の第２実施形態によるキャパシタを示す
断面図である。
【図８】本発明の第２実施形態によるキャパシタの製造
方法を示す工程断面図（その１）である。
【図９】本発明の第２実施形態によるキャパシタの製造
方法を示す工程断面図（その２）である。
【図１０】本発明の第２実施形態によるキャパシタの製
造方法を示す工程断面図（その３）である。
【図１１】本発明の第３実施形態によるキャパシタを示
す断面図である。
【図１２】本発明の第３実施形態の変形例によるキャパ
シタを示す断面図である。
【図１３】本発明の第４実施形態によるキャパシタを示
す断面図である。
【図１４】本発明の第４実施形態による半導体装置を示
す概略図である。
【図１５】本発明の第５実施形態による集積回路装置に
用いられるＬＳＩ、キャパシタ、及び回路配線基板を示
す断面図である。
【図１６】本発明の第５実施形態による集積回路装置を
示す断面図である。
【図１７】提案されているキャパシタを示す断面図であ
る。
【図１８】キャパシタの理想的なモデルの一部を示す模
式図である。
【図１９】キャパシタの電位分布を示す図である。
【図２０】キャパシタのリーク電流分布を示す図であ
る。
【図２１】提案されているキャパシタの一部を示す断面
図である。
【符号の説明】
１０、１０ａ、１０ｂ…シリコン基板 １２、１２ａ、１２ｂ…導電膜 １４、１４ａ、１４ｂ…誘電体膜 １６…開口部 １８、１８ａ、１８ｂ…導電膜 ２０…開口部 ２２、２２ａ、２２ｂ…誘電体膜 ２４…開口部 ２６…開口部 ２８、２８ａ、２８ｂ…絶縁膜 ３４、３４ａ、３４ｂ…導電膜 ３６…開口部 ３８、３８ａ、３８ｂ…保護膜 ４０、４０ａ…コンタクトホール ４２、４２ａ…コンタクトホール ４４…導電膜 ４６ａ〜４６ｃ…導体プラグ ４８ａ、４８ｂ…半田バンプ ５０、５０ａ…第１の電極 ５２、５２ａ、５２ｂ…第２の電極 ５４、５４ａ〜５４ｅ…キャパシタ ５６…誘電体膜 ６２、６２ａ…絶縁膜 ６６…導電膜 ７０…ビアホール ７２ａ〜７２ｃ…ビア ７４…絶縁膜 ７６ａ〜７６ｃ…開口部 ８０…絶縁膜 ９０、９０ａ…ＬＳＩ ９２ａ〜９２ｃ…電極 ９４…ビア ９６…樹脂 ９８…電極 １００…半田バンプ １０２…コンタクトホール １０４…絶縁膜 １０６…開口部 １０８…電極 １１０ａ〜１１０ｃ…半田バンプ １１２…回路配線基板 １１４ａ〜１１４ｃ…電極 １１６ａ〜１１６ｃ…半田バンプ ２１０…シリコン基板 ２１２…導電膜 ２１４…誘電体膜 ２１８…導電膜 ２２２…誘電体膜 ２２４…開口部 ２３４…導電膜 ２３８…保護膜 ２４０…コンタクトホール ２４２…コンタクトホール ２４４…導電膜 ２４６ａ、２４６ｂ…導体プラグ ２４８ａ、２４８ｂ…半田バンプ ２５０…第１の電極 ２５２…第２の電極 ２５４…キャパシタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 栗原 和明 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5E082 AB03 BB02 BC38 EE05 EE23 FG03 FG26 GG01 HH25 HH47 JJ03 JJ15 KK01 5F038 AC04 AC05 AC14 AC15 AC17 BE07 BH03 BH19 CA10 CD02 EZ20

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された第１の導電膜と、前
    記第１の導電膜上に形成された第１の誘電体膜と、前記
    第１の誘電体膜上に形成された第２の導電膜と、前記第
    ２の導電膜上に、前記第２の導電膜の縁部を覆うように
    形成された第２の誘電体膜と、前記第２の誘電体膜上
    に、前記第２の導電膜の前記縁部を覆う前記第２の誘電
    体膜の部分を覆うように形成された第３の導電膜とを有
    するキャパシタであって、 前記第２の導電膜の前記縁部、又は、前記第２の誘電体
    膜の前記部分を覆う絶縁膜を更に有することを特徴とす
    るキャパシタ。
  2. 【請求項２】 請求項１記載のキャパシタにおいて、 前記縁部には、段差が生じていることを特徴とするキャ
    パシタ。
  3. 【請求項３】 請求項１又は２記載のキャパシタにおい
    て、 前記縁部は、前記第２の導電膜に形成された開口の内縁
    部、又は前記第２の導電膜の外縁部であることを特徴と
    するキャパシタ。
  4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
    キャパシタにおいて、 前記縁部を覆う前記第２の誘電体膜と前記絶縁膜との総
    膜厚が、前記縁部を除く領域の前記第２の誘電体膜の膜
    厚より厚くなっていることを特徴とするキャパシタ。
  5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
    キャパシタにおいて、 前記第１の誘電体膜及び／又は前記第２の誘電体膜は、
    二酸化シリコンより比誘電率の高い材料より成ることを
    特徴とするキャパシタ。
  6. 【請求項６】 請求項１乃至５のいずれか１項に記載の
    キャパシタにおいて、 前記絶縁膜は、前記第１の誘電体膜及び／又は前記第２
    の誘電体膜の材料より耐電圧が高い材料より成ることを
    特徴とするキャパシタ。
  7. 【請求項７】 請求項１乃至６のいずれか１項に記載の
    記載のキャパシタにおいて、 前記絶縁膜は、二酸化シリコンより比誘電率の高い材料
    より成ることを特徴とするキャパシタ。
  8. 【請求項８】 基板上に形成された第１の導電膜と、前
    記第１の導電膜上に形成された第１の誘電体膜と、前記
    第１の誘電体膜上に形成された第２の導電膜と、前記第
    ２の導電膜上に、前記第２の導電膜の縁部を覆うように
    形成された第２の誘電体膜と、前記第２の誘電体膜上
    に、前記第２の導電膜の前記縁部を覆う前記第２の誘電
    体膜の部分を覆うように形成された第３の導電膜とを有
    するキャパシタを有する半導体装置であって、 前記第２の導電膜の前記縁部、又は、前記第２の誘電体
    膜の前記部分を覆う絶縁膜を更に有することを特徴とす
    る半導体装置。
JP2001018132A 2001-01-26 2001-01-26 キャパシタ及び半導体装置 Expired - Fee Related JP4827299B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001018132A JP4827299B2 (ja) 2001-01-26 2001-01-26 キャパシタ及び半導体装置
US09/956,944 US6624501B2 (en) 2001-01-26 2001-09-21 Capacitor and semiconductor device
US10/629,761 US6873038B2 (en) 2001-01-26 2003-07-30 Capacitor and semiconductor device and method for fabricating the semiconductor device
US11/059,469 US7339277B2 (en) 2001-01-26 2005-02-16 Semiconductor device having passive component and support substrate with electrodes and through electrodes passing through support substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001018132A JP4827299B2 (ja) 2001-01-26 2001-01-26 キャパシタ及び半導体装置

Publications (2)

Publication Number Publication Date
JP2002222925A true JP2002222925A (ja) 2002-08-09
JP4827299B2 JP4827299B2 (ja) 2011-11-30

Family

ID=18884191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001018132A Expired - Fee Related JP4827299B2 (ja) 2001-01-26 2001-01-26 キャパシタ及び半導体装置

Country Status (1)

Country Link
JP (1) JP4827299B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004017343A1 (ja) * 2002-08-19 2004-02-26 Fujitsu Limited コンデンサ装置及びその製造方法
JP2005159259A (ja) * 2003-10-31 2005-06-16 Univ Waseda 薄膜コンデンサ、薄膜コンデンサ内蔵型高密度実装基板、および薄膜コンデンサの製造方法
JP2006073837A (ja) * 2004-09-02 2006-03-16 Oki Electric Ind Co Ltd 薄膜コンデンサとその製造方法
JP2006276118A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2007081325A (ja) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd 薄膜キャパシタ
JP2007173386A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2008545256A (ja) * 2005-06-28 2008-12-11 インテル・コーポレーション 電力伝送ネットワークにおける基板中の埋込み薄膜レジスタ
JP2009231850A (ja) * 2009-07-07 2009-10-08 Fujitsu Ltd コンデンサ装置
JP2010150671A (ja) * 2010-03-19 2010-07-08 Tdk Corp 誘電積層体
US7808073B2 (en) 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
JP2011040571A (ja) * 2009-08-11 2011-02-24 Murata Mfg Co Ltd 誘電体薄膜素子
JP2012138595A (ja) * 2012-02-16 2012-07-19 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2017208369A (ja) * 2016-05-16 2017-11-24 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
WO2018221228A1 (ja) * 2017-05-31 2018-12-06 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
US10340088B2 (en) 2017-02-21 2019-07-02 Tdk Corporation Thin-film capacitor
US10483345B2 (en) 2017-02-13 2019-11-19 Tdk Corporation Electronic component embedded substrate
US10813220B2 (en) 2017-02-13 2020-10-20 Tdk Corporation Electronic component embedded substrate
JP2021101480A (ja) * 2017-07-26 2021-07-08 株式会社村田製作所 キャパシタ
JP2021521649A (ja) * 2018-04-24 2021-08-26 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 湿気保護封止を有するパッケージ化された電子回路とその形成方法
US11114249B2 (en) 2017-02-21 2021-09-07 Tdk Corporation Thin-film capacitor

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004017343A1 (ja) * 2002-08-19 2004-02-26 Fujitsu Limited コンデンサ装置及びその製造方法
US7227736B2 (en) 2002-08-19 2007-06-05 Fujitsu Limited Capacitor device and method of manufacturing the same
US7832069B2 (en) 2002-08-19 2010-11-16 Fujitsu Limited Capacitor device and method of manufacturing the same
JP2005159259A (ja) * 2003-10-31 2005-06-16 Univ Waseda 薄膜コンデンサ、薄膜コンデンサ内蔵型高密度実装基板、および薄膜コンデンサの製造方法
US7836567B2 (en) 2003-10-31 2010-11-23 Waseda University Thin film capacitor, high-density packaging substrate incorporating thin film capacitor, and method for manufacturing thin-film capacitor
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
US7808073B2 (en) 2004-03-31 2010-10-05 Casio Computer Co., Ltd. Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both
JP4641396B2 (ja) * 2004-09-02 2011-03-02 Ｏｋｉセミコンダクタ株式会社 薄膜コンデンサとその製造方法
JP2006073837A (ja) * 2004-09-02 2006-03-16 Oki Electric Ind Co Ltd 薄膜コンデンサとその製造方法
JP2006276118A (ja) * 2005-03-28 2006-10-12 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2008545256A (ja) * 2005-06-28 2008-12-11 インテル・コーポレーション 電力伝送ネットワークにおける基板中の埋込み薄膜レジスタ
JP2007081325A (ja) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd 薄膜キャパシタ
JP2007173386A (ja) * 2005-12-20 2007-07-05 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2009231850A (ja) * 2009-07-07 2009-10-08 Fujitsu Ltd コンデンサ装置
JP2011040571A (ja) * 2009-08-11 2011-02-24 Murata Mfg Co Ltd 誘電体薄膜素子
JP2010150671A (ja) * 2010-03-19 2010-07-08 Tdk Corp 誘電積層体
JP2012138595A (ja) * 2012-02-16 2012-07-19 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2017208369A (ja) * 2016-05-16 2017-11-24 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
US10483345B2 (en) 2017-02-13 2019-11-19 Tdk Corporation Electronic component embedded substrate
US10813220B2 (en) 2017-02-13 2020-10-20 Tdk Corporation Electronic component embedded substrate
US10340088B2 (en) 2017-02-21 2019-07-02 Tdk Corporation Thin-film capacitor
US11114249B2 (en) 2017-02-21 2021-09-07 Tdk Corporation Thin-film capacitor
KR20200012961A (ko) * 2017-05-31 2020-02-05 티디케이가부시기가이샤 박막 콘덴서 및 박막 콘덴서의 제조 방법
JPWO2018221228A1 (ja) * 2017-05-31 2020-04-09 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
WO2018221228A1 (ja) * 2017-05-31 2018-12-06 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
KR102348374B1 (ko) * 2017-05-31 2022-01-10 티디케이가부시기가이샤 박막 콘덴서 및 박막 콘덴서의 제조 방법
US11276531B2 (en) 2017-05-31 2022-03-15 Tdk Corporation Thin-film capacitor and method for manufacturing thin-film capacitor
JP7238771B2 (ja) 2017-05-31 2023-03-14 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
JP2021101480A (ja) * 2017-07-26 2021-07-08 株式会社村田製作所 キャパシタ
JP2021521649A (ja) * 2018-04-24 2021-08-26 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 湿気保護封止を有するパッケージ化された電子回路とその形成方法
JP7021369B2 (ja) 2018-04-24 2022-02-16 クリー インコーポレイテッド 湿気保護封止を有するパッケージ化された電子回路とその形成方法

Also Published As

Publication number Publication date
JP4827299B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
JP2002222925A (ja) キャパシタ及び半導体装置
JP5463908B2 (ja) キャパシタ搭載インターポーザ及びその製造方法
JP4166013B2 (ja) 薄膜キャパシタ製造方法
JP4211210B2 (ja) コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
US7832069B2 (en) Capacitor device and method of manufacturing the same
US6624501B2 (en) Capacitor and semiconductor device
JP2007234843A (ja) 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
US20040178436A1 (en) Thin film capacitive element, method for producing same and electronic device
JP2006185935A (ja) キャパシタ部品
JP2011040571A (ja) 誘電体薄膜素子
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP2006196704A (ja) 可変容量コンデンサ，回路モジュールおよび通信装置
US7473981B2 (en) Electronic component
JP2000323845A (ja) 電子回路実装用基板の製造方法
JP2001358248A (ja) キャパシタを内蔵した回路基板とその製造方法
JP4196351B2 (ja) フィルム状コンデンサの製造方法
JP2001274036A5 (ja)
JP2001203329A (ja) 半導体装置およびその製造方法
JP2006019443A (ja) 薄膜キャパシタ、これを用いた半導体装置、および薄膜キャパシタの製造方法
JPH0992786A (ja) Ｍｉｍキャパシタ並びに同キャパシタおよび配線の形成方法
JP3987702B2 (ja) 薄膜コンデンサ
JP2003031665A (ja) 半導体装置の製造方法
JP4493405B2 (ja) 可変コンデンサ，回路モジュールおよび通信装置
JP2005136074A (ja) コンデンサおよび直列コンデンサならびに可変コンデンサ
JPH0399461A (ja) Ｍｉｍキャパシタを具備した半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees