JP2006073837A - 薄膜コンデンサとその製造方法 - Google Patents

薄膜コンデンサとその製造方法 Download PDF

Info

Publication number
JP2006073837A
JP2006073837A JP2004256218A JP2004256218A JP2006073837A JP 2006073837 A JP2006073837 A JP 2006073837A JP 2004256218 A JP2004256218 A JP 2004256218A JP 2004256218 A JP2004256218 A JP 2004256218A JP 2006073837 A JP2006073837 A JP 2006073837A
Authority
JP
Japan
Prior art keywords
upper electrode
thin film
electrode
lower electrode
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004256218A
Other languages
English (en)
Other versions
JP4641396B2 (ja
Inventor
Ichiro Koiwa
一郎 小岩
Kinya Ashikaga
欣哉 足利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004256218A priority Critical patent/JP4641396B2/ja
Priority to US11/181,781 priority patent/US7436647B2/en
Priority to CN200510087909A priority patent/CN100587867C/zh
Publication of JP2006073837A publication Critical patent/JP2006073837A/ja
Application granted granted Critical
Publication of JP4641396B2 publication Critical patent/JP4641396B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016Thin-film circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【目的】 下部電極、高誘電体膜、上部電極それぞれにおける層間の密着性や他の層との間での高い密着性を有し、優れた高周波特性を有する薄膜コンデンサを実現することを目的とする。
【解決手段】 下部電極と、下部電極上に設けられた高誘電体膜と、高誘電体膜上に設けられた上部電極とを有する薄膜コンデンサにおいて、上部電極、高誘電体膜、及び下部電極の少なくとも1つに対して複数の開口部を設けるものとしているものである。特に、絶縁膜に覆われる上部電極に対して複数の開口部を設ける。
【選択図】 図1

Description

本発明は、薄膜コンデンサに関し、特に、電子回路と配設され、該電子回路とともに基板上に形成される、高周波特性に優れた薄膜コンデンサとその製造方法に関する。
近年、様々な電子機器に搭載される電子部品は、電子機器の小型化、高機能化、高周波に対する対応などに伴い、電子部品そのものも小型化と高機能化が進んでいる。特に、高機能化を実現するために、限られた面積により多くの部品を実装する必要性が高まっている。一般的には、電子部品は基板上に実装されるものである。
電子部品には集積回路(IC)と呼ばれるものがある。ICは一般的には樹脂などにて全体的に封止されたパッケージ状態で配線基板上に搭載されるが、ほぼチップの状態のまま搭載されることもある。ICは多数のトランジスタなどの構成要素を組み合わせてなる様々な機能を有する回路を持つ。このような回路を構成する構成要素の1つにはコンデンサがある。電子機器を小型化(特に、薄型化)、高機能化、及び優れた高周波特性を実現するのに伴い、ICそのもののサイズや厚さを小さくし、高機能で高周波特性が優れたな回路を搭載する必要性が高まっている。ICの小型化、高機能化、及び高周波対応のため、回路を構成する構成要素の数も増加したり多層化しつつも、各構成要素のサイズや厚さをより小さくすることが望まれている。このような要求を実現するための電子機器に用いられるコンデンサとしては、薄膜コンデンサと称されるものがある。
薄膜コンデンサは、基板上に下部電極層と、誘電体膜と、上部電極層とを積層させることで構成されている。
薄膜コンデンサにおいては、上記のような積層構造を有しているため、各層や膜のサイズが大きくなると、各層における応力などの影響により、各層間ので剥離が生じ易い。そこで、各層間での密着性を確保すべく、密着層を介在させる他に、従来の薄膜コンデンサでは、小さいサイズのコンデンサを多数形成し、それをアルミ配線で接続することで1つの大容量のコンデンサを構成することが知られている。しかしながら、アルミ配線の配線抵抗によって、多数のコンデンサを接続して構成される1つのコンデンサとしては高抵抗を有することとなり、高周波特性を劣化してしまうこととなる。
さらに、薄膜コンデンサとしては以下の文献に開示するものがある。
特開平10−189389号公報
上記特許文献に開示の薄膜コンデンサは、基板上に第1電極層と、第1電極層2上に形成された誘電体層と、誘電体層上に形成された第2電極層とで構成されている。つまり、誘電体層が第1電極層と第2電極層とに挟まれた構成となっている。さらに、上記特許文献に開示の薄膜コンデンサは、インダクタンスを低減するために、第1電極層と第2電極層とにそれぞれ、所望の相対角度で交差するようなスリットが形成されている。上記特許文献に開示の薄膜コンデンサは、第1の電極層にスリットを設けることで、第1の電極層上に形成される絶縁層や下層に位置する誘電体膜との密着性を多少向上することも期待できる。
しかしながら、上記特許文献に開示の薄膜コンデンサでは、第1の電極層に形成された複数のスリットは全て一方の側(矩形の電極層の、直角を形成するある2つの辺側)から他方の側(上述のある2つの辺とは対向する残りの辺側)に向かって形成されている。このため、第1の電極層において、スリットに挟まれた領域における電流の流れが悪くなることから、第1の電極層における抵抗が高くなってしまい、高周波特性を劣化してしまうことになる。第2の電極層においても同様の問題が生じることから、上記特許文献に開示の薄膜コンデンサの構成では、より優れた高周波特性を実現するのには限界がある。
さらに、上記特許文献に開示の薄膜コンデンサは、スリットの一方の端部(第1の電極層の周辺に位置する端部とは反対側の、第1の電極層の中央側に位置する端部)が極めて鋭い角度を有するものとなっている。このため、スリットの一方の端部においては、気体が残り易くなり、製造上での加熱処理などによる気体の膨張などの影響により、第1の電極層からの絶縁層の剥がれや第1の電極層からの誘電体膜の剥がれを発生し易くなってしまう。このことは、第2の電極層に形成されたスリットによる、第2の電極層と誘電体膜との剥がれについても同様な問題が生じることが考えられる。このため、上記特許文献に開示の薄膜コンデンサの構成では、高い密着性を実現することはできない。
本発明は、下部電極と、下部電極上に設けられた高誘電体膜と、高誘電体膜上に設けられた上部電極とを有する薄膜コンデンサにおいて、上部電極、高誘電体膜、及び下部電極の少なくとも1つに対して複数の開口部を設けるものとしているものである。特に、絶縁膜に覆われる上部電極に対して複数の開口部を設けるものとしている。
さらに、本発明では、複数の開口部をスリット状とすることや、そのスリットの配置や形状、製造方法においても工夫している。
本発明の薄膜コンデンサによれば、下部電極、高誘電体膜、上部電極それぞれにおける層間の密着性や他の層との間での高い密着性を有し、優れた高周波特性を有する薄膜コンデンサを実現することができる。
以下、図面を用いて、本発明の薄膜コンデンサについて説明する。
図1〜図8を用いて、本発明の実施例1の薄膜コンデンサを説明する。図1は、本発明の実施例1の薄膜コンデンサにおける平面概略図である。図2は図1のA−A断面図である。図3〜8は、本発明の実施例1の薄膜コンデンサの製造方法を説明する図である。
まず、図1及び図2を用いて本発明の薄膜コンデンサの構造を説明する。本発明の特徴部分を理解し易くするため、図1においては、図2に示される層間絶縁層41やバリア層57は記載を省略している。また、図1においては、上部電極より外側の部分についても記載を省略している。
図1及び図2において、本発明の薄膜コンデンサは、下部電極21,高誘電体膜31,及び上部電極11にて構成されている。下部電極21は、シリコンからなる基板1上に、絶縁膜3と密着層5を介して配置されている。高誘電体膜31は下部電極21上に配置されている。上部電極11は高誘電体膜31上に配置されている。上部電極11は層間絶縁層41によって覆われている。層間絶縁層41にはコンタクト孔が設けられている。図2における2つのコンタクト孔のうちの1つはバリア層57と上部配線となる配線15の配線材料である導電体とで満たされている。この配線15が上部電極11と電気的に接続されている。図2における2つのコンタクト孔のうちの他の1つはバリア層57と上部配線となる配線17の配線材料である導電体とで満たされている。この配線17が下部電極21と電気的に接続されている。
本発明の実施例1の薄膜コンデンサでは、上部電極11に対して複数の開口部13を設けている。図1に示されるように、第1の実施例における開口部13はスリット状である。この開口部13は、スリット状の開口部13が設けられていない状態の上部電極11を矩形状であるとして見ると、上部電極11の4つの辺のうちの一辺(図1における上辺)から対向する他辺(図1における下辺)に向かって延在するスリット状の開口部と、他辺から一辺に向かって延在するスリット状の開口部とが互い違いに設けられている。つまり、スリット状の開口部13が設けられた上部電極11はつづら折りされた形状になっている。上部電極11において、開口部13は、配線15と上部電極11との電気的な接続を確保すべく、配線15と上部電極11との電気的な接続をされるための領域には設けられていない。各開口部13の、上部電極11内で終端する端部は円弧状になっている。また、配線17と下部電極21との電気的な接続のために設けられた接続用の開口部分は、実質的には両端が上部電極11内で終端されたスリットを設けていることとなる。
このように、図1及び図2に示す本発明の実施例1の薄膜コンデンサは、上部電極11にスリット状の開口部13を設ける構成としているため、開口部13内に層間絶縁層41が入り込むことにより、上部電極11と層間絶縁層41との密着性をより高めることができる。さらに、本発明の実施例1の薄膜コンデンサでは、スリット状の開口部13を、図1に示すような上部電極11がつづら折りされた形状となるように設けているため、上部電極11における、スリット状の開口部13に挟まれた部分においても電流の流れがスムーズになるため、抵抗が高くなることがなく、高周波特性を劣化することがない。よって、実施例1の薄膜コンデンサのように構成することで、本発明の目的を達成することができる。
次に、本発明の実施例1の薄膜コンデンサの製造方法について説明する。図3〜8は、本発明の実施例1の薄膜コンデンサの製造方法を説明する図である。
まず、図3に示すように、ウェハマーキングが施されたシリコン基板(ウェハ)1上に絶縁膜3としてプロテクト酸化膜を形成する。プロテクト酸化膜からなる絶縁膜3の形成は、950℃のウエット酸化により形成する。酸化膜3の膜厚はおよそ100nmである。
次に、図4に示すように、絶縁膜3上に密着層5,下部電極21,高誘電体膜31,及び上部電極11を順次形成する。図4においては、下部電極21,高誘電体膜31,及び上部電極11はパターニングされる前の状態(つまり、下部電極21,高誘電体膜31,及び上部電極11それぞれを形成するための各膜を堆積した状態)であるが、対応関係を明確にするため、下部電極21,高誘電体膜31,及び上部電極11の符号をそのまま用いている。
密着層5としては、酸化タンタル膜(TaOx膜)を反応性スパッタリング法により形成する。密着層5の膜厚はおよそ50nmである。下部電極21形成のための膜としては、白金膜(Pt膜)で、スパッタリング法により形成する。下部電極21形成のための膜の膜厚はおよそ150nmである。下部電極21は白金からなっており、反応性が低いことから、電極21の下にこの例に示されような絶縁膜3が配置されていると、以降の工程で剥離してしまう可能性ある。密着層5は下部電極21の剥離を防止するために設けられている。
高誘電体膜31は、スピンコート法により形成する。高誘電体膜31の膜厚はおよそ100nmである。上部電極11形成のための膜としては、白金膜(Pt膜)で、スパッタリング法により形成する。上部電極11形成のための膜の膜厚はおよそ200nmである。
ここで、本発明で用いられる高誘電体膜31の形成方法についての一例を詳しく説明する。
まず、塗布液は次のようにして形成した。プロピレングリコールモノメチルエーテルにて予め0.5mol/kgの濃度に希釈されたバリウムイソプロポキシドの溶液と、同じくプロピレングリコールモノメチルエーテルにて予め0.5mol/kgの濃度に希釈されたチタンイソプロポキシドの溶液とを、それぞれ1mol相当量ずつ混合し、均一になるように攪拌した。
次に、純水をプロピレングリコールモノメチルエーテルにて重量比20倍に希釈した溶液を、上記の混合溶液に攪拌下で滴下し、1時間攪拌した。滴下量はバリウムとチタンとの合計のmol数の3.5倍molのH2O相当である。最初に入れるプロピレングリコールモノメチルエーテルの量を調整することで、BaTiO3換算濃度が0.15mol/Kgとなるようにした。この結果、まず、BaTiO3溶液(以下、BTO液と称する)を得た。
次に、上記0.5mol/kgの濃度のバリウムイソプロポキシドの溶液の代わりに0.5mol/kgの濃度のストロンチウムイソプロポキシドの溶液を用いた以外は、上記BTO液と同様な方法でSrTiO3換算濃度が0.15mol/Kgとなるようにした。この結果、まず、SrTiO3溶液(以下、STO液と称する)を得た。
次に、BTO液とSTO液とを重量比が6:4の割合で混合し、1時間攪拌した。この結果、酸化物固形分3.2wt%のBaxSr1-xTiO3(x=0.6)形成用ゾルーゲル塗布液を得た。
上記のようにして調製した塗布液を、スピンコータを用いて下部電極21形成のための膜上に500rpmで1秒間、次いで2000rpmで30秒間回転塗布し、600℃で30分間の仮焼成を行った。この塗布から仮焼成までの工程を3回繰り返して行った後、被膜の結晶性を上げるために、酸素雰囲気中で700℃の熱処理を1時間行った。この結果、上記高誘電体膜31が形成される。
次に、図5に示すように、上部電極11形成のための膜のうち、残存させる部分上にレジスト50を設けて、フォトリソ、エッチングにより、上部電極11形成のための膜をパターニングする。レジスト50にて覆われた、上部電極11形成のための膜の残存した部分が上部電極31として用いられる。なお、レジスト50は、複数の開口部13に相当する部分及び下部電極と上層配線との接続用開口部分にも設けられないため、上部電極31のパターニングとともに、複数の開口部13及び下部電極と上層配線との接続用開口部分も同時に形成されることとなる。
次に、図6に示すように、レジスト50をアッシングにより除去した後、下部電極21形成のための膜及び高誘電体膜31をパターニングするためのレジスト(図示せず)を設け、UVキュアした後に、フォトリソ、エッチングにより、下部電極21形成のための膜及び高誘電体膜31を一括してパターニングする。その後、下部電極21形成のための膜及び高誘電体膜31のパターニングのために設けられていたレジストをアッシングにより除去する。一連のエッチングが終了した後、エッチングによって受けた各膜(層)のダメージを回復するために、酸素雰囲気中で550〜700℃で熱処理を30分行う。
ここで、図6から分かるように、パターニングが施された後に形成された上部電極11と下部電極21とをみてみると、上部電極11の方が下部電極21よりサイズが小さくなっており、薄膜コンデンサとしてみれば雛壇型の形状となっている。これは、高誘電体膜31のエッチング面はダメージを受けていることから、ダメージを受けているエッチング面をキャパシタとして使用しないようにするために、上部電極11を下部電極21より小さくしているのである。このように構成することで、薄膜コンデンサとしての信頼性を高めるようにしている。
次に、図7に示すように、下部電極21,高誘電体膜31,上部電極11で構成される薄膜コンデンサを覆うように層間絶縁層41を形成する。層間絶縁層41はプラズマTEOS酸化膜で、CVD法を用いて形成される。層間絶縁層41に対して、レジスト(図示せず)を塗布し、フォトリソ、エッチングによりコンタクト孔54,56を形成する。この後、エッチングによって受けた各膜(層)のダメージを回復するために、酸素雰囲気中で550〜700℃で熱処理を30分行う。
なお、下部電極21と絶縁膜3との関係と同様に、実施例1における層間絶縁層41は酸化膜であり、白金からなる上部電極との密着性が懸念される。しかしながら、上部電極11にはスリット状の複数の開口部13が設けられ、この開口部13内に層間絶縁層41の一部が入り込むことにより、上部電極11が剥離することが防がれるため、実質的に密着性を高めることができる。
次に、層間絶縁層41に形成されたコンタクト孔54,56内及び層間絶縁層41上にバリア層57形成のための膜及び配線15,17形成のための膜を形成し、フォトリソ、エッチングによりバリア層57形成のための膜及び配線15,17形成のための膜をパターニングする。この結果、図2に示すようなパターニングされたバリア層57及び配線15,17を有する構成が得られることとなる。バリア層57はチタンナイトライド膜(TiN膜)からなり、スパッタリング法で2層形成する。バリア層57の1層分の膜厚は75nmである。配線15,17はアルミニウム膜(Al膜)からなりスパッタリング法でアルミニウムを堆積することで形成される。配線15,17の膜厚は500nmである。バリア層57は、以降の工程における熱処理にて電極を形成する白金との反応を抑制するために設けられている。つまり、配線15はバリア層57を介して上部電極11と電気的に接続され、配線17はバリア層57を介して下部電極21と電気的に接続されている。なお、バリア層57は、配線15下のものと配線17下のものとで同じ符号を用いているが、本実施例においては、配線15下のバリア層57と配線17下のバリア層57とは電気的に接続されているものではないことを付記しておく。
次に、図8に示すように、層間絶縁層41上に密着層58を形成し、密着層58を形成し、この密着層58上にパッシベーション膜60を形成する。配線15,17上のパッシベーション膜60及び密着層58を除去することで、配線15,17の一部が露出され、端子部となる。
密着層58はタンタル酸化膜(TaOx膜)であり、反応性スパッタリング法により形成する。パッシベーション膜60はシリコン窒化膜(SiN膜)であり、CVD法により形成する。パッシベーション膜60の膜厚は850nmである。
以上のようにして本発明の実施例1の薄膜コンデンサを製造することができる。特に、複数の開口部13の形成は、上部電極のパターニングととともに行うことができるので、複数の開口部13を設けるための製造工程が別途追加されることはない。
図9を用いて、本発明の実施例2の薄膜コンデンサを説明する。図9は、本発明の実施例2の薄膜コンデンサにおける平面概略図である。なお、図9においては、実施例1との違いを中心に示したため、図1にて示されている、上部電極11の周囲に見える高誘電体膜及び下部電極を示していないが、上部電極11の周囲に見える高誘電体膜及び下部電極は、図1と同様に図9の構成においても上部電極11の周囲に見えるように形成される。
図9においては、矩形状の上部電極11に対して、上部電極11の辺を斜めに横切る方向にスリット状の開口部113が複数設けられた構成となっている。上部電極11と配線15との電気的な接続部分及び下部電極21と配線17との電気的な接続のための接続開口は、上部電極11における、対向する角部近傍に設けられている。スリット状の開口部113のそれぞれは、上部電極11内で終端する構成となっている。言い換えると、上部電極11上の各辺はスリット状の開口部113にて分断されていない。各開口部113両端部は円弧状になっている。実施例2の薄膜コンデンサの製造方法は、実施例1の製造方法と同様であり、実施例1のスリット状の開口部13の形成のためのレジスト50を配置する位置、つまり、レジスト50形成のためのマスクパターンを実施例2のようなスリット状の開口部113に合せたものに代えればよい。
上記のような構成とすることで、実施例2の薄膜コンデンサは実施例1と同様な効果を奏することができる。実施例2では、スリット状の開口部113の両端が上部電極11内で終端していることから、上部電極11の各辺の近傍領域における電流の流れがスムーズとなるので、抵抗が高くなることをより抑えることができるため、高周波特性をより改善することができる。さらに、上部電極11と配線15との電気的な接続部分及び下部電極21と配線17との電気的な接続のための接続開口は、上部電極11における、対向する角部近傍に設けられているので、各辺の近傍における電流の流れを妨げることも低減される。さらに、上部電極11と配線15との電気的な接続部分及び下部電極21と配線17との電気的な接続のための接続開口は、上部電極11における、対向する角部近傍に設けられ、かつ、スリット状の開口部113が上部電極11の辺を斜めに横切る方向に延在するものとしているので、上部電極11と配線15との電気的な接続部分及び下部電極21と配線17との電気的な接続のための接続用開口との間を遮るようなスリット状の開口部113が設けられることもなく、上部電極11と配線15との電気的な接続部分及び下部電極21と配線17との電気的な接続部分との間の導電経路が短くなるため、抵抗を低減することができる。よって、実施例2の薄膜コンデンサとすることで、密着性を向上し、かつより優れた高周波特性を有する薄膜コンデンサを実現することができる。
図10を用いて、本発明の実施例3の薄膜コンデンサを説明する。図10は、本発明の実施例3の薄膜コンデンサにおける平面概略図である。図10においては、実施例1との違いを中心に示したため、図1にて示されている、上部電極11の周囲に見える高誘電体膜及び下部電極を示していないが、上部電極11の周囲に見える高誘電体膜及び下部電極は、図1と同様に図10の構成においても上部電極11の周囲に見えるように形成される。
図10においては、矩形状の上部電極11に対して、上部電極11の辺を垂直に横切る方向にスリット状の開口部213が複数設けられた構成となっている。上部電極11と配線15との電気的な接続部分は、スリット状の開口部213の一方の端部側と、この端部の近傍であって、スリット状の開口部213の延在方向と交差する方向に延在する一方の辺との間に設けられている。下部電極21と配線17との電気的な接続のための接続開口は、上部電極11における、スリット状の開口部213の他方の端部側と、この端部近傍であって、スリット状の開口部213の延在方向と交差する方向に延在する他方の辺との間に設けられている。スリット状の開口部213のそれぞれは、上部電極11内で終端する構成となっている。言い換えると、上部電極11上の各辺はスリット状の開口部213にて分断されていない。各開口部213両端部は円弧状になっている。実施例3の薄膜コンデンサの製造方法は、実施例1の製造方法と同様であり、実施例1のスリット状の開口部13の形成のためのレジスト50を配置する位置、つまり、レジスト50形成のためのマスクパターンを実施例3のようなスリット状の開口部213に合せたものに代えればよい。
上記のような構成とすることで、実施例3の薄膜コンデンサは実施例1や実施例2と同様な効果を奏することができる。実施例3では、実施例2と同様に、スリット状の開口部213の両端が上部電極11内で終端していることから、上部電極11の各辺の近傍領域における電流の流れがスムーズとなるので、抵抗が高くなることをより抑えることができるため、高周波特性をより改善することができる。さらに、上部電極11と配線15との電気的な接続部分及び下部電極21と配線17との電気的な接続のための接続開口は、スリット状の開口部213の端部と端部近傍の辺との間に設けられているので、各辺の近傍における電流の流れを妨げることも低減される。さらに、上部電極11と配線15との電気的な接続部分及び下部電極21と配線17との電気的な接続のための接続開口は、スリット状の開口部213の端部と端部近傍の辺との間に設けられ、かつ、スリット状の開口部213が上部電極11のうちの、スリット状の開口部213の端部近傍に位置する辺を垂直に横切る方向に延在するものとしているので、上部電極11と配線15との電気的な接続部分及び下部電極21と配線17との電気的な接続のための接続用開口との間を遮るようなスリット状の開口部213が設けられることもなく、上部電極11と配線15との電気的な接続部分及び下部電極21と配線17との電気的な接続部分との間の導電経路が短くなるため、抵抗を低減することができる。よって、実施例3の薄膜コンデンサとすることで、密着性を向上し、かつより優れた高周波特性を有する薄膜コンデンサを実現することができる。
図11を用いて、本発明の実施例4の薄膜コンデンサを説明する。図11は、本発明の実施例4の薄膜コンデンサにおける平面概略図である。
図11においては、基本的には実施例1と同様のスリット状の開口部13が設けられているもので、つづら折り形状を有する上部電極311を有する構成である。実施例4の上部電極311と実施例1の上部電極11との違いは、実施例11の上部電極11に設けられていた、下部電極21と配線17との電気的な接続のための接続用開口が実施例4の上部電極311にはないことである。つまり、実施例4の上部電極311では、上部電極311に対して下部電極21と配線17との電気的な接続のための接続用開口を設けるのではなく、上部電極311のサイズそのものを小さくすることで、下部電極21の一部を広く露出するようにしたものである。この下部電極21における露出された領域にて下部電極21と配線17との電気的な接続がなされる構成となっている。実施例4における薄膜コンデンサの製造方法は、実施例1の製造方法と同様であり、実施例1における上部電極11のパターニングのためのレジスト50を配置する位置、つまり、レジスト50形成のためのマスクパターンを実施例4のような上部電極311のサイズとなるように合せたものに代えればよい。同様に、高誘電体膜31に対しても実施例4のようなサイズとなるようにレジストの形成のためのマスクパターンを代えることで対応できる。ただし、上記実施例の製造方法では、高誘電体膜と下部電極とを一括でパターニングしていたが、実施例4では、高誘電体膜と下部電極とは別々の工程でパターニングする必要がある。
上記のような構成とすることで、実施例4の薄膜コンデンサは実施例1同様な効果を奏することができる。実施例4では、上部電極311のサイズそのものを小さくすることで、下部電極21の一部を広く露出するので、配線17との接続のためのコンタクト孔(図7における層間絶縁層41に形成されるコンタクト孔56)のサイズ変更や位置すれマージンに応じて上部電極11に設けられていた、下部電極21と配線17との電気的な接続のための接続用開口のサイズ変更に伴い新たなマスクパターンを再設計して準備しければならないといったことが必要にならないため、様々なサイズのコンタクト孔56に適用できる。
以上、各実施例について説明したが、本発明の目的を達成することができるものであれば、上記した実施例の構造や製造方法に限定されることなく、様々な変形例を適用可能である。
例えば、上記においては言及していないが、各実施例各々において、複数のスリット状の開口部各々は、各図に示すように、全体的には均一な太さを有するものとしてもよいし、部分的に異なる太さを有するものとしてもよい。
また、スリット状の開口部の端部は、各図に示すように円弧状とするなど、少なくとも鋭角にしない方が望ましい。なぜならば、鋭角とすることで、スリット状の開口部に導入されるべき上層膜(層)がスリット状の開口部の端部部分にて入り難くなってしまい、空洞部分が生じてしまい、その結果、膜の剥離といったことを生ずる可能性があるためである。
各電極や高誘電体膜も上記実施例のものに限らず、本発明と同じ課題を奏するものであれば、他の材質のものが適用されても、本発明のようにすればその課題を解決することができる。
また、実施例1において、図1では、上部電極11に設けられた、下部電極21と配線17との接続用開口のサイズと開口部13のサイズとを異なるサイズとしているが、同じサイズとしてもよい。図1のように、異なるサイズとすれば、配線17が充填される層間絶縁層41のコンタクト孔のサイズに関係なく、開口部13のサイズを細くしたり、太くしたりすることができ、開口部13の数も調整することができるので、密着性と高周波特性を考慮して開口部13のサイズを自由に設定することができる。さらに、開口部13のサイズに関係なく、配線17が充填される層間絶縁層41のコンタクト孔のサイズに合せて、下部電極21と配線17との接続用開口のサイズを、上部電極11と配線17とが無用な短絡を生ずることのない大きさにすることができる。また、同じサイズとすれば、開口部13のいずれかを下部電極21と配線17との接続用開口として用いることができ、下部電極21と配線17との接続させる位置設定の自由度が向上する。下部電極21と配線17との接続用開口のサイズと開口部13のサイズとの関係を上述のようにすること及びその効果については、図9の実施例2や図10の実施例3に対しても適用可能であるが、図1のように、下部電極21と配線17との接続用開口と開口部13とが並行して配置されている方が、開口部13のいずれかを下部電極21と配線17との接続用開口として用いる場合には、一次元方向に接続用開口をずらすものとして考慮でき、コンタクト孔の位置設定も容易にできるであろう。
また、各実施例においては、上部電極に複数の開口部13,113,213を設けることを例として説明したが、上部電極に限らず、下部電極や誘電体膜に複数の開口部を設けるものとしてもよい。
例えば、下部電極に各実施例のような複数の開口部ものとすれば、下部電極と高誘電体膜との密着性を向上することができる。高誘電体膜に各実施例のような複数の開口部ものとすれば、高誘電体膜と上部電極との密着性を向上することができる。さらに、下部電極,高誘電体膜,及び上部電極のうちいずれか2つ以上に対して複数の開口部を設けるものとすれば、上述のような層間での密着性をより向上させることができるものとなる。下部電極,高誘電体膜,及び上部電極のうちいずれか2つ以上に対して複数の開口部を設ける場合、下部電極,高誘電体膜,及び上部電極のうちいずれか1つに設けられる複数の開口部と下部電極,高誘電体膜,及び上部電極のうちの他の1つに設けられる複数の開口部とが同じ方向に延在するもので、かつ重なるように配置されているものとすれば、上部電極上により大きな段差を形成することができるため、上部電極を覆う層間絶縁層の一部が段差部分に入り込むことで、より密着性が向上する。一方、上部電極上の段差をなるべく抑えて平坦性を維持したい場合には、下部電極,高誘電体膜,及び上部電極のうちいずれか1つに設けられる複数の開口部と下部電極,高誘電体膜,及び上部電極のうちの他の1つに設けられる複数の開口部とが重ならないように配置すればよい。下部電極,高誘電体膜,及び上部電極のうちいずれか1つに設けられる複数の開口部と下部電極,高誘電体膜,及び上部電極のうちの他の1つに設けられる複数の開口部とが直交する方向に延在するものであるとすれば、密着性を向上し、平坦性も大きく損なうことのない構成となる。
さらに、下部電極,高誘電体膜,及び上部電極の全てに複数の開口部を設けるものとしてもよい。下部電極,高誘電体膜,及び上部電極の全てに複数の開口部を設ける場合において、下部電極,高誘電体膜,及び上部電極それぞれに設けられる複数の開口部のうち、3つ全てが重ならないようにすれば、上記した下部電極,高誘電体膜,及び上部電極のうちいずれか2つに複数の開口部を設けた場合と同様な効果を奏することができる。また、下部電極,高誘電体膜,及び上部電極の全てに複数の開口部を設ける場合において、下部電極,高誘電体膜,及び上部電極それぞれに設けられる複数の開口部の全てが重なるように配置された場合には、上部電極を覆う層間絶縁層と下部電極下の密着層とが高い密着性を有するとすれば、上部電極を覆う層間絶縁層が各開口部を介して下部電極下の密着層と接することとなるため、より密着性を向上させることが望めるであろう。特に、本発明の実施例においては、密着層5下には絶縁膜3と層間絶縁層41とを同じ材質の膜(酸化膜)としていることから、密着層5の設ける工程をなくして、密着層5を設けることなく、複数の開口部を介して層間絶縁層41と絶縁膜3とが接する構成とすれば、製造工程を減らした上で、高い密着性を確保することができる。
なお、下部電極や誘電体膜に複数の開口部を設ける場合や、下部電極,高誘電体膜,及び上部電極の少なくとも2つに複数の開口部を設ける場合の製造方法としては、基本的には図3〜図8に示す製造方法と同様で、複数の開口部が設けられる対象のパターニングの際に、複数の開口部に対するパターニングを行うようにすればよく、製造工程が大きく増加されることはない。
各実施例ではスリット状の開口部13を設けるものとしているが、直線のスリット状に限らず、円形状やジグザグのスリット状としてもよい。ただし、直線のスリット状とする方が電流の流れなどを調整し易いことからより好適である。
さらに、上記変形例における開口部の各々は、その両端が開口部が形成される電極あるいは高誘電体膜内で終端するように構成するのが望ましい。この理由は実施例2や実施例3において説明した理由と同様に、電流の流れをスムーズにすることができるためである。
このように、本発明の主旨を逸脱しない範囲で、上記各実施例の構成及び製造方法に限定されることなく変形可能である。
本発明の実施例1の薄膜コンデンサを説明する平面概略図である。 図1のA−A断面図である。 本発明の実施例1の薄膜コンデンサの製造方法を説明する図である。 本発明の実施例1の薄膜コンデンサの製造方法を説明する図である。 本発明の実施例1の薄膜コンデンサの製造方法を説明する図である。 本発明の実施例1の薄膜コンデンサの製造方法を説明する図である。 本発明の実施例1の薄膜コンデンサの製造方法を説明する図である。 本発明の実施例1の薄膜コンデンサの製造方法を説明する図である。 本発明の実施例2の薄膜コンデンサを説明する平面概略図である。 本発明の実施例3の薄膜コンデンサを説明する平面概略図である。 本発明の実施例1の薄膜コンデンサを説明する平面概略図である。
符号の説明
1 基板
3 絶縁膜
5 密着層
11,311 上部電極
13,113,213 開口部(スリット)
15,17 配線層(上部配線)
21 下部電極
31 高誘電体膜
41 層間絶縁層
50 レジスト
52 開口(下部電極との接続用)
54 コンタクト孔(上部電極との接続用)
56 コンタクト孔(下部電極との接続用)
57 バリア層
58 密着層
60 パッシベーション膜

Claims (15)

  1. 下部電極と、下部電極上に設けられた高誘電体膜と、該高誘電体膜上に設けられた上部電極とを有する薄膜コンデンサにおいて、
    絶縁膜に覆われる前記上部電極に対して複数の開口部を設けていることを特徴とする薄膜コンデンサ。
  2. 前記上部電極には前記下部電極と上層配線との接続用開口が設けられ、前記複数の開口部は該接続用開口とは大きさが異なることを特徴とする請求項1記載の薄膜コンデンサ。
  3. 前記開口部の各々はスリット状であることを特徴とする請求項1または請求項2記載の薄膜コンデンサ。
  4. 前記上部電極は、前記複数のスリットが設けられたことによってつづら折りされた形状であることを特徴とする請求項3記載の薄膜コンデンサ。
  5. 前記上部電極は矩形状であり、前記スリットの各々は、該上部電極の辺を斜めに横切る方向に延在するように設けられていることを特徴とする請求項3記載の薄膜コンデンサ。
  6. 前記上部電極は矩形状であり、前記スリットの各々は、該上部電極の辺を垂直に横切る方向に延在するように設けられていることを特徴とする請求項3記載の薄膜コンデンサ。
  7. 前記上部電極における、上層配線との接続及び前記下部電極と上層配線との接続用開口はそれぞれ対向する角部の近傍に設けられていることを特徴とする請求項5記載の薄膜コンデンサ。
  8. 前記上部電極における、上層配線との接続及び前記下部電極と上層配線との接続用開口はそれぞれ対向する辺の近傍に設けられていることを特徴とする請求項6記載の薄膜コンデンサ。
  9. 前記スリットの各々の両端は、前記上部電極内で終端していることを特徴とする請求項5〜請求項8のいずれか1つに記載の薄膜コンデンサ。
  10. 請求項1〜9記載の薄膜コンデンサの製造方法において、
    前記上部電極を形成するための電極材料を設けた後、該電極材料のパターニングとともに前記開口部のパターニングを行なうことを特徴とする薄膜コンデンサの製造方法。
  11. 下部電極と、下部電極上に設けられた高誘電体膜と、該高誘電体膜上に設けられた上部電極とを有する薄膜コンデンサにおいて、
    前記上部電極、前記高誘電体膜、及び前記下部電極の少なくとも1つに対して複数の開口部を設けていることを特徴とする薄膜コンデンサ。
  12. 前記開口部は前記上部電極、前記高誘電体膜、及び前記下部電極のうちの少なくとも2つに対して設けられており、前記上部電極、前記高誘電体膜、及び前記下部電極のうちの前記開口部が設けられる1つには該開口部として複数の第1の開口部を設け、該上部電極、該高誘電体膜、及び該下部電極のうちの他の1つには該開口部として複数の第2の開口部を設け、該第1の開口部と該第2の開口部とは重ならないように設けられていることを特徴とする請求項11記載の薄膜コンデンサ。
  13. 前記開口部は前記上部電極、前記高誘電体膜、及び前記下部電極のうちの少なくとも2つに対して設けられており、前記上部電極、前記高誘電体膜、及び前記下部電極のうちの1つには該開口部として複数の第1の開口部を設け、該上部電極、該高誘電体膜、及び該下部電極のうちの他の1つには該開口部として複数の第2の開口部を設け、該第1の開口部と該第2の開口部とが重なるように設けられていることを特徴とする請求項11記載の薄膜コンデンサ。
  14. 前記第1の開口部は、前記上部電極、前記高誘電体膜、及び前記下部電極のうち該第1の開口部が設けられるものものの中で終端された両端を持つスリット状であり、前記第2の開口部は、前記前記上部電極、前記高誘電体膜、及び前記下部電極のうち該第2の開口部が設けられるものものの中で終端された両端を持つスリット状であることを特徴とする請求項12または請求項13記載の薄膜コンデンサ。
  15. 請求項11〜14記載の薄膜コンデンサの製造方法において、
    前記上部電極、前記高誘電体膜、及び前記下部電極のうち前記開口部が設けられるものを形成するための材料を設けた後、該材料のパターニングとともに前記開口部のパターニングを行なうことを特徴とする薄膜コンデンサの製造方法。
JP2004256218A 2004-09-02 2004-09-02 薄膜コンデンサとその製造方法 Expired - Fee Related JP4641396B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004256218A JP4641396B2 (ja) 2004-09-02 2004-09-02 薄膜コンデンサとその製造方法
US11/181,781 US7436647B2 (en) 2004-09-02 2005-07-15 Thin-film capacitor including an opening therein
CN200510087909A CN100587867C (zh) 2004-09-02 2005-07-29 薄膜电容器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004256218A JP4641396B2 (ja) 2004-09-02 2004-09-02 薄膜コンデンサとその製造方法

Publications (2)

Publication Number Publication Date
JP2006073837A true JP2006073837A (ja) 2006-03-16
JP4641396B2 JP4641396B2 (ja) 2011-03-02

Family

ID=35943827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004256218A Expired - Fee Related JP4641396B2 (ja) 2004-09-02 2004-09-02 薄膜コンデンサとその製造方法

Country Status (3)

Country Link
US (1) US7436647B2 (ja)
JP (1) JP4641396B2 (ja)
CN (1) CN100587867C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034418A (ja) * 2006-07-26 2008-02-14 Tdk Corp キャパシタの製造方法
US8085523B2 (en) 2006-07-26 2011-12-27 Tdk Corporation Method of manufacturing capacitor
JP5061895B2 (ja) * 2005-02-04 2012-10-31 日本電気株式会社 キャパシタ及びそれを内蔵した配線基板
JPWO2018221228A1 (ja) * 2017-05-31 2020-04-09 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216406B2 (en) * 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
EP1758153A2 (en) * 2005-08-24 2007-02-28 Tokyo Electron Limited Perovskite type capacitor and method of manufacturing the same
US7781815B2 (en) * 2005-09-09 2010-08-24 Sharp Kabushiki Kaisha Thin-film element, display device and memory cell using the thin-film element, and their fabrication methods
WO2007125026A2 (de) * 2006-04-26 2007-11-08 Basf Se Verfahren zur herstellung einer beschichtung eines porösen, elektrisch leitfähigen trägermaterials mit einem dielektrikum und herstellung von kondensatoren hoher kapazitätsdichte unter einsatz dieses verfahrens
JP2009246180A (ja) * 2008-03-31 2009-10-22 Tdk Corp 薄膜コンデンサ
KR101032342B1 (ko) * 2009-04-24 2011-05-02 삼화콘덴서공업주식회사 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법
KR101056233B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
WO2018003445A1 (ja) * 2016-06-28 2018-01-04 株式会社村田製作所 キャパシタ
JP6788847B2 (ja) * 2016-11-02 2020-11-25 株式会社村田製作所 キャパシタ

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5793561A (en) * 1980-11-28 1982-06-10 Ibm Condenser structure
JPS6329942A (ja) * 1986-07-24 1988-02-08 Toshiba Corp Mimキヤパシタの容量測定方法
JPS63248156A (ja) * 1987-04-02 1988-10-14 Nec Corp 半導体装置
JPH01223757A (ja) * 1988-03-02 1989-09-06 Mitsubishi Electric Corp 半導体装置
JPH0286160A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
JPH0474462A (ja) * 1990-07-17 1992-03-09 Nec Corp 半導体集積回路用遅延素子
JPH05243216A (ja) * 1992-02-26 1993-09-21 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH06216316A (ja) * 1993-01-20 1994-08-05 Oki Electric Ind Co Ltd キャパシタ
JPH0794549A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd ボンディングパッド及びその形成方法
JP2002222925A (ja) * 2001-01-26 2002-08-09 Fujitsu Ltd キャパシタ及び半導体装置
JP2004095577A (ja) * 2002-08-29 2004-03-25 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3389435B2 (ja) 1996-12-26 2003-03-24 京セラ株式会社 薄膜コンデンサ
TW460748B (en) * 1998-05-26 2001-10-21 Matsushita Electronics Corp Capacitor and method for fabricating the same
US6266227B1 (en) * 1998-08-26 2001-07-24 Kyocera Corporation Thin-film capacitor
US6356429B2 (en) * 1999-02-18 2002-03-12 Tdk Corporation Capacitor
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5793561A (en) * 1980-11-28 1982-06-10 Ibm Condenser structure
JPS6329942A (ja) * 1986-07-24 1988-02-08 Toshiba Corp Mimキヤパシタの容量測定方法
JPS63248156A (ja) * 1987-04-02 1988-10-14 Nec Corp 半導体装置
JPH01223757A (ja) * 1988-03-02 1989-09-06 Mitsubishi Electric Corp 半導体装置
JPH0286160A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
JPH0474462A (ja) * 1990-07-17 1992-03-09 Nec Corp 半導体集積回路用遅延素子
JPH05243216A (ja) * 1992-02-26 1993-09-21 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH06216316A (ja) * 1993-01-20 1994-08-05 Oki Electric Ind Co Ltd キャパシタ
JPH0794549A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd ボンディングパッド及びその形成方法
JP2002222925A (ja) * 2001-01-26 2002-08-09 Fujitsu Ltd キャパシタ及び半導体装置
JP2004095577A (ja) * 2002-08-29 2004-03-25 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5061895B2 (ja) * 2005-02-04 2012-10-31 日本電気株式会社 キャパシタ及びそれを内蔵した配線基板
JP2008034418A (ja) * 2006-07-26 2008-02-14 Tdk Corp キャパシタの製造方法
US8085523B2 (en) 2006-07-26 2011-12-27 Tdk Corporation Method of manufacturing capacitor
JPWO2018221228A1 (ja) * 2017-05-31 2020-04-09 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
US11276531B2 (en) 2017-05-31 2022-03-15 Tdk Corporation Thin-film capacitor and method for manufacturing thin-film capacitor
JP7238771B2 (ja) 2017-05-31 2023-03-14 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法

Also Published As

Publication number Publication date
CN1744245A (zh) 2006-03-08
US20060046377A1 (en) 2006-03-02
JP4641396B2 (ja) 2011-03-02
CN100587867C (zh) 2010-02-03
US7436647B2 (en) 2008-10-14

Similar Documents

Publication Publication Date Title
US7436647B2 (en) Thin-film capacitor including an opening therein
JP5093327B2 (ja) 薄膜キャパシタ
US6624501B2 (en) Capacitor and semiconductor device
JP2004079801A (ja) コンデンサ装置及びその製造方法
WO2008013054A1 (fr) Interposeur et dispositif électronique utilisant celui-ci
US20060215377A1 (en) Flexible circuit substrate and method of manufacturing the same
JP2007234843A (ja) 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
JP2004221297A (ja) 半導体装置の製造方法及び半導体装置
JP2001267350A (ja) 半導体装置及びその製造方法
WO2009110288A1 (ja) 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置
CN208061869U (zh) 薄膜型lc部件以及其安装结构
JP4499548B2 (ja) キャパシタ部品
CN115720677A (zh) 薄膜电容器及具备其的电子电路基板
JP2009010114A (ja) 誘電体薄膜キャパシタ
JP2008004734A (ja) 集積化受動素子及び集積化受動素子内蔵多層配線基板
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
JP2007012813A (ja) 半導体装置及びその製造方法
JP5263528B2 (ja) キャパシタ構造体及びその製造方法
JP2007134380A (ja) 電子部品
JP4559893B2 (ja) 電子回路部品、半導体パッケージ、および電子回路部品の作製方法
JP4628520B2 (ja) 電子装置実装基板の製造方法
JP5111745B2 (ja) コンデンサ及びその製造方法
US11776947B2 (en) Electronic component and manufacturing method therefor
JP4864313B2 (ja) 薄膜キャパシタ基板、その製造方法、及び、半導体装置
JP2006005309A (ja) キャパシタ装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100816

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees