JPS6329942A - Ｍｉｍキヤパシタの容量測定方法 - Google Patents
Ｍｉｍキヤパシタの容量測定方法Info
- Publication number
- JPS6329942A JPS6329942A JP61172753A JP17275386A JPS6329942A JP S6329942 A JPS6329942 A JP S6329942A JP 61172753 A JP61172753 A JP 61172753A JP 17275386 A JP17275386 A JP 17275386A JP S6329942 A JPS6329942 A JP S6329942A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mim capacitor
- evaluation
- capacity
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims description 13
- 238000011156 evaluation Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000000059 patterning Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は１例えばモノリシック形マイクロ波集積回路
（以下ＭＭＩＣと略称）の構成要素となる金属−絶縁体
一金／Ｘ （ＭＩＭ）キャパシタ、特に小容量のにＩＭ
キャパシタの容量を測定する方法に適用される。
（以下ＭＭＩＣと略称）の構成要素となる金属−絶縁体
一金／Ｘ （ＭＩＭ）キャパシタ、特に小容量のにＩＭ
キャパシタの容量を測定する方法に適用される。
（従来の技術）
砒化ガリウム（ＧａＡｓ）などの半導体材料を用いたＭ
ＭＩＣの構成要素の一つであるにＴＭキャパシタは、Ｍ
にＩＣの高周波化に伴ない小容量かつ、高精度を要求さ
れる部分が増大している。典型的なＭＩＭキャパシタは
第５図に示すように、例えば半絶縁性ＧａＡｓ基板１０
１上に形成された下層金属層１０２のパターンと、これ
に積層被着された絶縁層１０３のパターンと、さらに積
層被着された上層金属層１０４から構成される。ここで
下層金属層１０２としては、例えば真空蒸着による膜厚
０．５μｍのアルミニウム膜を用いリフトオフ法により
パターニングし、絶ＪｉＰ？ｊ１０３としては、例えば
、プラズマＣＶＤ（ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法による膜厚０．２μＩの窒化シ
リコン（ＳｉＮ）膜を用いプラズマエツチングによりパ
ターニングし、下層金属層１０４としては例えば真空蒸
着による膜ノリ１μｍの金／チタン（Ａｕ／Ｔｉ）の二
層膜を用いリフトオフ法によりパタ−ニングする。この
ように構成されたＭＩＭキャパシタの容量Ｃは Ｃ＝εｓ／ｌ −−−−−（１）と表現するこ
とができる。ここでεは誘電（絶縁）層１０３の誘電率
、ＳはＭＩＭキャパシタの面積で第５図に示す例では５
＝ａＸｂとなる。また、ｔは誘電層１０３の膜厚である
。
ＭＩＣの構成要素の一つであるにＴＭキャパシタは、Ｍ
にＩＣの高周波化に伴ない小容量かつ、高精度を要求さ
れる部分が増大している。典型的なＭＩＭキャパシタは
第５図に示すように、例えば半絶縁性ＧａＡｓ基板１０
１上に形成された下層金属層１０２のパターンと、これ
に積層被着された絶縁層１０３のパターンと、さらに積
層被着された上層金属層１０４から構成される。ここで
下層金属層１０２としては、例えば真空蒸着による膜厚
０．５μｍのアルミニウム膜を用いリフトオフ法により
パターニングし、絶ＪｉＰ？ｊ１０３としては、例えば
、プラズマＣＶＤ（ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法による膜厚０．２μＩの窒化シ
リコン（ＳｉＮ）膜を用いプラズマエツチングによりパ
ターニングし、下層金属層１０４としては例えば真空蒸
着による膜ノリ１μｍの金／チタン（Ａｕ／Ｔｉ）の二
層膜を用いリフトオフ法によりパタ−ニングする。この
ように構成されたＭＩＭキャパシタの容量Ｃは Ｃ＝εｓ／ｌ −−−−−（１）と表現するこ
とができる。ここでεは誘電（絶縁）層１０３の誘電率
、ＳはＭＩＭキャパシタの面積で第５図に示す例では５
＝ａＸｂとなる。また、ｔは誘電層１０３の膜厚である
。
上式（１）にＳｉＮの誘電率ε＝６，２Ｘ １Ｏ−１３
Ｆ／ｃｍ、膜厚ｔ＝０．２μｍ＝ ２ Ｘ １０−ｇａ
ｍ、および−例として面積５＝ａＸｂ＝１００μｍＸ１
００μｍ＝ｌＸｌ０−４ａＪを代入すればＣ＝３．Ｉ
Ｘ １０”””Ｆとなる。この程度の容量であればイン
ピーダンス４１１定器で精度よ＜Ｍ、ｌ−に４１１定で
きる。ところが１面積５＝ｌＸ１０−’ａＪ程度の小面
積のＭＩＭキャパシタでは容量が小さいため、その容量
を精度よく測定することは困難であった。そこで（１）
式によれば容量Ｃが而ＭＳに比例するという関係に着目
して第６図に示すようにＭＭＩＣのＭＩＭキャパシタ１
０６よりも比較的大きな面積ｓを有するＭＩＭキャパシ
タをＭＩＮキャパシタ評価用パターン１０７としてその
容量側定値Ｃから小面積の阿ＩＭキャパシタの容量を計
算していた。しかし、実際には小面積のＭＩＭキャパシ
タでは、その周縁部の容量の影響、パターニング時の寸
法精度の影響により式（１）による計算値との隔りが大
きくなっていると考えられ、ＭＭＩＣの特性が設計値と
異なる原因の一つとされていたが、その正確な容量測定
が困難なため、定量的な判断ができなかった。
Ｆ／ｃｍ、膜厚ｔ＝０．２μｍ＝ ２ Ｘ １０−ｇａ
ｍ、および−例として面積５＝ａＸｂ＝１００μｍＸ１
００μｍ＝ｌＸｌ０−４ａＪを代入すればＣ＝３．Ｉ
Ｘ １０”””Ｆとなる。この程度の容量であればイン
ピーダンス４１１定器で精度よ＜Ｍ、ｌ−に４１１定で
きる。ところが１面積５＝ｌＸ１０−’ａＪ程度の小面
積のＭＩＭキャパシタでは容量が小さいため、その容量
を精度よく測定することは困難であった。そこで（１）
式によれば容量Ｃが而ＭＳに比例するという関係に着目
して第６図に示すようにＭＭＩＣのＭＩＭキャパシタ１
０６よりも比較的大きな面積ｓを有するＭＩＭキャパシ
タをＭＩＮキャパシタ評価用パターン１０７としてその
容量側定値Ｃから小面積の阿ＩＭキャパシタの容量を計
算していた。しかし、実際には小面積のＭＩＭキャパシ
タでは、その周縁部の容量の影響、パターニング時の寸
法精度の影響により式（１）による計算値との隔りが大
きくなっていると考えられ、ＭＭＩＣの特性が設計値と
異なる原因の一つとされていたが、その正確な容量測定
が困難なため、定量的な判断ができなかった。
そこで、ＭＭＩＣの開発段階では、小面積のＭＭＩＣに
ついて少しずつ異なった面積を有する幾種類かのＭＭＩ
Ｃパターンを試作し設計との整合を閤るという試行錯誤
的な方法に頼らざるを得ないため、開発期間およびコス
トの増大が避けられず、また、製造段階ではあるロット
で小容量のＭＩＭキャパシタの容量異常が疑われる特性
不良が出現しても、その異常の定量化ができないために
、的確な工程改善がなされず１歩留低下が避けられなか
った。
ついて少しずつ異なった面積を有する幾種類かのＭＭＩ
Ｃパターンを試作し設計との整合を閤るという試行錯誤
的な方法に頼らざるを得ないため、開発期間およびコス
トの増大が避けられず、また、製造段階ではあるロット
で小容量のＭＩＭキャパシタの容量異常が疑われる特性
不良が出現しても、その異常の定量化ができないために
、的確な工程改善がなされず１歩留低下が避けられなか
った。
（発明が解決しようとする問題点）
上記従来のＭＩＭキャパシタ評価用パターンを用いたＭ
ＩＭキャパシタの容量測定方法では正確な容量測定がで
きなかったためにＭＭＩＣの開発段階で小面積のＭＭＩ
Ｃについて少しずつ面積の異なる幾種類かのＭＭＩＣパ
ターンを試作して設計との整合をはからざるを得ないと
いう間層、また、製造段階でＭＩＭキャパシタの容量異
常によると見られる特性不良の発生に対する改善が達成
できない問題があり、開発の遅延、コストの増大、工程
歩留の低下等の問題があった。
ＩＭキャパシタの容量測定方法では正確な容量測定がで
きなかったためにＭＭＩＣの開発段階で小面積のＭＭＩ
Ｃについて少しずつ面積の異なる幾種類かのＭＭＩＣパ
ターンを試作して設計との整合をはからざるを得ないと
いう間層、また、製造段階でＭＩＭキャパシタの容量異
常によると見られる特性不良の発生に対する改善が達成
できない問題があり、開発の遅延、コストの増大、工程
歩留の低下等の問題があった。
この発明は上記従来の問題点を除去するために、ＭＭＩ
Ｃにおける小容量のＭＩＭキャパシタの容量を精度よく
測定できるようにしたＭＩＭキャパシタの容量測定方法
を提供する。
Ｃにおける小容量のＭＩＭキャパシタの容量を精度よく
測定できるようにしたＭＩＭキャパシタの容量測定方法
を提供する。
（問題点を解決するための手段）
この発明の−ＩＭキャパシタの容量測定方法は、半導体
基板上に形成されたＭＩＮキャパシタの容量を測定する
ＭＩＭキャパシタの容量測定方法において、前記半導体
基板上に絶縁物を挟んで第１の金属層パターンと第２の
金属層パターンとに形成され、前記ＭＩＭキャパシタと
合同であるｎ個の並列接続された評価用ＭＩＭキャパシ
タを有した評価用パターンを形成し、この評価用パター
ンの容量Ｃを測定したのち、前記ＭＩＭキャパシタの容
量Ｃ′をＣ′＝Ｃ／ｎにより求めることを特徴とする。
基板上に形成されたＭＩＮキャパシタの容量を測定する
ＭＩＭキャパシタの容量測定方法において、前記半導体
基板上に絶縁物を挟んで第１の金属層パターンと第２の
金属層パターンとに形成され、前記ＭＩＭキャパシタと
合同であるｎ個の並列接続された評価用ＭＩＭキャパシ
タを有した評価用パターンを形成し、この評価用パター
ンの容量Ｃを測定したのち、前記ＭＩＭキャパシタの容
量Ｃ′をＣ′＝Ｃ／ｎにより求めることを特徴とする。
（作 用）
この発明のＭＩＭキャパシタの容量測定方法は、例えば
ＭＭＩＣのＭＩ阿キャパシタと同一寸法のものを並列に
複数個接続して形成された評価用パターンを有するので
、インピーダンス測定器で容易に評価用パターンのキャ
パシティを測定することができ、しかも個々のキャパシ
タがＭＭＩＣのＭ丁Ｍキャパシタと同一形状であるため
、ｍに大型に形成しａ＋ｇ定値から計算する場合に比べ
、周縁部の容量やパターニング時の形成精度等の影響を
正確に反映でき、キャパシティの測定値が正確に得られ
る。
ＭＭＩＣのＭＩ阿キャパシタと同一寸法のものを並列に
複数個接続して形成された評価用パターンを有するので
、インピーダンス測定器で容易に評価用パターンのキャ
パシティを測定することができ、しかも個々のキャパシ
タがＭＭＩＣのＭ丁Ｍキャパシタと同一形状であるため
、ｍに大型に形成しａ＋ｇ定値から計算する場合に比べ
、周縁部の容量やパターニング時の形成精度等の影響を
正確に反映でき、キャパシティの測定値が正確に得られ
る。
（実施例）
以下、この発明の一実施例を第１図と第２図を参照して
説明する。なお、説明において従来と変わらない部分に
ついては図面に従来と同じ符号をつけて示し説明を省略
する。
説明する。なお、説明において従来と変わらない部分に
ついては図面に従来と同じ符号をつけて示し説明を省略
する。
第１図に示す本発明に係るＭＩＭキャパシタ評価用パタ
ーン１】は、半絶縁性ＧａＡｓ基板１０１−ヒに形成さ
れ、４本のフィンガ１２ａを有する下層金属層１２と、
これに積層して形成された絶縁層１３と、この上にさら
に積層して形成され、５本のフィンガ１４ａ を有する
くし形の上層金属層１４とからなり、かつ、上記下層金
属層のフィンガ１２ａ と上層金属層のフィンガ１４ａ
が絶縁層１３を介し互いに交差するように配して構成さ
れている。上記構成で下層金属層のフィンガ１２ａの幅
をａ、上層金属層のフィンガ１４ａの幅をｂとすると１
面２ｉＳ＝ａｘｂなる小面積の評価用訂にキャパシタ（
これはＭＭＩＣパターン中のＭＩＭキャパシタと同等で
ある（第２図参照））が２０個並列に接続されたパター
ンとなっている。このような構成をしたＭＩＭキャパシ
タ評価用パターンの容量は、小面積５＝ａＸｂなる評価
用Ｍ側キャパシタの容量の２０倍の大きさとなっている
ので精度よく測定できる。そして、その容量測定値を２
０で除すれば面積５＝ａＸｂなる評価用ＭＩＭキャパシ
タの容量値を、周縁部の容量の影響やパターニング時の
寸法精度の影響を含め精度よく測定することが可能とな
る。
ーン１】は、半絶縁性ＧａＡｓ基板１０１−ヒに形成さ
れ、４本のフィンガ１２ａを有する下層金属層１２と、
これに積層して形成された絶縁層１３と、この上にさら
に積層して形成され、５本のフィンガ１４ａ を有する
くし形の上層金属層１４とからなり、かつ、上記下層金
属層のフィンガ１２ａ と上層金属層のフィンガ１４ａ
が絶縁層１３を介し互いに交差するように配して構成さ
れている。上記構成で下層金属層のフィンガ１２ａの幅
をａ、上層金属層のフィンガ１４ａの幅をｂとすると１
面２ｉＳ＝ａｘｂなる小面積の評価用訂にキャパシタ（
これはＭＭＩＣパターン中のＭＩＭキャパシタと同等で
ある（第２図参照））が２０個並列に接続されたパター
ンとなっている。このような構成をしたＭＩＭキャパシ
タ評価用パターンの容量は、小面積５＝ａＸｂなる評価
用Ｍ側キャパシタの容量の２０倍の大きさとなっている
ので精度よく測定できる。そして、その容量測定値を２
０で除すれば面積５＝ａＸｂなる評価用ＭＩＭキャパシ
タの容量値を、周縁部の容量の影響やパターニング時の
寸法精度の影響を含め精度よく測定することが可能とな
る。
なお、叙上の例では小面積の評価用ＭＩＭキャパシタを
２０個並列に接続した構成例を例示したが、さらに多く
とり、例えば１００個あるいは５００個を並列に接続し
たも４成とすれば測定精度を更に向上させることができ
る。
２０個並列に接続した構成例を例示したが、さらに多く
とり、例えば１００個あるいは５００個を並列に接続し
たも４成とすれば測定精度を更に向上させることができ
る。
また、叙上の例では小面積の評価用ＭＩＭキャパシタの
平面形状を縦ａ、横すの長方形としたが、三角形、六角
形、あるいは更に複雑な形状でもよく、また、第３図に
示されるように下層金属２２゜３２の上に絶縁層２３．
３３を形成し、その上にＭＭＩＣのキャパシタに合同な
パターンを有した上層金属２４゜３４を形成し、ＭＭＩ
Ｃのキャパシタと合同な評価用ＭＩＭキャパシタを複数
個並列に接続したパターンをＭＩＮキャパシタ評価用パ
ターンとして用いてもよい。
平面形状を縦ａ、横すの長方形としたが、三角形、六角
形、あるいは更に複雑な形状でもよく、また、第３図に
示されるように下層金属２２゜３２の上に絶縁層２３．
３３を形成し、その上にＭＭＩＣのキャパシタに合同な
パターンを有した上層金属２４゜３４を形成し、ＭＭＩ
Ｃのキャパシタと合同な評価用ＭＩＭキャパシタを複数
個並列に接続したパターンをＭＩＮキャパシタ評価用パ
ターンとして用いてもよい。
さらに、第４図ａに示すように各金属層４２．４４の夫
々のフィンガの長さを変えたり、第４図すに示すように
して各金属層５２．５４のパターンをくし形に形成して
、それらを交差させた評価用パターンを形成してもよい
。
々のフィンガの長さを変えたり、第４図すに示すように
して各金属層５２．５４のパターンをくし形に形成して
、それらを交差させた評価用パターンを形成してもよい
。
以上述べたようにこの発明によれば、半導体基板上に絶
縁体を挟んで第一の金属層のパターンと第２の金属層の
パターンにより形成した評価用キャパシタを有したＭＩ
Ｍキャパシタ評価用パターンを用いることにより、精度
よ＜ ＭＩＭキャパシタの容量を測定することができる
。このようなＭＩＭキャパシタ評価用パターンを用いて
小面積のＭＩＭキャパシタの容量を精度よく測定できた
ことによって、小面積の阿ＩＭキャパシタを含むＭＭＩ
Ｃのパターン設計を正確に行なうことができた。また、
ＭＭＩＣと同一基板−ヒにこのような阿工河キャパシタ
評価用パターンを形成することによって、ＭＭＩＣの特
性が設計と異なった場合に、その原因推定を定量的に行
なうことができ、次のロットの製作、あるいは次の設計
の際に適確な改善を施すことができた。
縁体を挟んで第一の金属層のパターンと第２の金属層の
パターンにより形成した評価用キャパシタを有したＭＩ
Ｍキャパシタ評価用パターンを用いることにより、精度
よ＜ ＭＩＭキャパシタの容量を測定することができる
。このようなＭＩＭキャパシタ評価用パターンを用いて
小面積のＭＩＭキャパシタの容量を精度よく測定できた
ことによって、小面積の阿ＩＭキャパシタを含むＭＭＩ
Ｃのパターン設計を正確に行なうことができた。また、
ＭＭＩＣと同一基板−ヒにこのような阿工河キャパシタ
評価用パターンを形成することによって、ＭＭＩＣの特
性が設計と異なった場合に、その原因推定を定量的に行
なうことができ、次のロットの製作、あるいは次の設計
の際に適確な改善を施すことができた。
第１図は本発明に係るＭＩＭキャパシタ評価用パターン
の一実施例を示す平面図、第２図は本発明を説明するた
めのＭＭＩＣの平面図、第３図および第４図ａ、ｂは本
発明にかかる他のＭＩＭキャパシタ評価用パターンを示
す平面図、第５図は従来の技術を説明するための典型的
なＭＩＭキャパシタの平面図、第６図は従来の技術を説
明するためのＭＭＩＣの平面図である。
の一実施例を示す平面図、第２図は本発明を説明するた
めのＭＭＩＣの平面図、第３図および第４図ａ、ｂは本
発明にかかる他のＭＩＭキャパシタ評価用パターンを示
す平面図、第５図は従来の技術を説明するための典型的
なＭＩＭキャパシタの平面図、第６図は従来の技術を説
明するためのＭＭＩＣの平面図である。
Claims (1)
- 半導体基板上に形成されたＭＩＭキャパシタの容量を
測定するＭＩＭキャパシタの容量測定方法において、前
記半導体基板上に絶縁物を挟んで第１の金属層パターン
と第２の金属層パターンとに形成され、前記ＭＩＭキャ
パシタと合同であるｎ個の並列接続された評価用ＭＩＭ
キャパシタを有した評価用パターンを形成し、この評価
用パターンの容量Ｃを測定したのち、前記ＭＩＭキャパ
シタの容量Ｃ′をＣ′＝Ｃ／ｎにより求めることを特徴
とするＭＩＭキャパシタの容量測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172753A JPS6329942A (ja) | 1986-07-24 | 1986-07-24 | Ｍｉｍキヤパシタの容量測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61172753A JPS6329942A (ja) | 1986-07-24 | 1986-07-24 | Ｍｉｍキヤパシタの容量測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6329942A true JPS6329942A (ja) | 1988-02-08 |
Family
ID=15947684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61172753A Pending JPS6329942A (ja) | 1986-07-24 | 1986-07-24 | Ｍｉｍキヤパシタの容量測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0905792A3 (en) * | 1997-09-30 | 2000-02-09 | Hewlett-Packard Company | Stacked-fringe integrated circuit capacitors |
| JP2006073837A (ja) * | 2004-09-02 | 2006-03-16 | Oki Electric Ind Co Ltd | 薄膜コンデンサとその製造方法 |
-
1986
- 1986-07-24 JP JP61172753A patent/JPS6329942A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0905792A3 (en) * | 1997-09-30 | 2000-02-09 | Hewlett-Packard Company | Stacked-fringe integrated circuit capacitors |
| JP2006073837A (ja) * | 2004-09-02 | 2006-03-16 | Oki Electric Ind Co Ltd | 薄膜コンデンサとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6353891B2 (ja) | Ｃｇｓ干渉分光法を用いた処理制御のためにプロセス誘導ウエハ形状を特徴化するシステムおよび方法 | |
| US5528153A (en) | Method for non-destructive, non-contact measurement of dielectric constant of thin films | |
| DE69414950T2 (de) | Dünnschichtdickenmessverfahren | |
| US6742387B2 (en) | Capacitive humidity sensor | |
| US6143621A (en) | Capacitor circuit structure for determining overlay error | |
| US20030179805A1 (en) | Capacitance type humidity sensor with passivation layer | |
| JPS6329942A (ja) | Ｍｉｍキヤパシタの容量測定方法 | |
| JPH0147011B2 (ja) | ||
| US20230378085A1 (en) | Method for producing an electronic component assembly on the front face of a semi-conductor wafer | |
| KR0172557B1 (ko) | 중첩마크가 구비된 반도체 장치 | |
| US20230408902A1 (en) | Method for manufacturing a set of electronic components on the front of a semiconductor substrate | |
| DE60203377T2 (de) | Zerstörungsfreie Methode zur Messung der Dicke eines verbundenen Wafers (bonded wafer) | |
| JPS63221684A (ja) | マイクロ波集積回路の製造方法 | |
| EP1092962A2 (de) | Offset-Reduktion an Massenflusssensor | |
| DE19927358A1 (de) | Kapazitiver Sensor mit integrierter Meßschaltung | |
| JPH09162256A (ja) | 半導体装置 | |
| JPH0974122A (ja) | 半導体装置における容量測定パターン及び容量測定方法 | |
| CN115332099A (zh) | 用于焊盘过刻蚀的检测结构、制备及检测方法 | |
| JPS5844760A (ja) | 薄膜混成集積回路の製造方法 | |
| JPH07249667A (ja) | 多層配線における層間膜の膜厚測定方法 | |
| JPS63158849A (ja) | 微細溝の検査方法 | |
| RU1812525C (ru) | Устройство дл измерени распределени поверхностного потенциала на пластине при изготовлении рабочих модулей с интегральными схемами | |
| JPH1092689A (ja) | キャパシタおよびその製造方法 | |
| JPH0230173B2 (ja) | ||
| JPH07115116A (ja) | 膜厚測定方法 |