JPS63158849A - 微細溝の検査方法 - Google Patents

微細溝の検査方法

Info

Publication number
JPS63158849A
JPS63158849A JP30745286A JP30745286A JPS63158849A JP S63158849 A JPS63158849 A JP S63158849A JP 30745286 A JP30745286 A JP 30745286A JP 30745286 A JP30745286 A JP 30745286A JP S63158849 A JPS63158849 A JP S63158849A
Authority
JP
Japan
Prior art keywords
groove
grooves
inspection
region
inspection mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30745286A
Other languages
English (en)
Other versions
JPH0744206B2 (ja
Inventor
Ryohei Kawabata
川端 良平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP30745286A priority Critical patent/JPH0744206B2/ja
Publication of JPS63158849A publication Critical patent/JPS63158849A/ja
Publication of JPH0744206B2 publication Critical patent/JPH0744206B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は微細溝における深さ等を検査する方法に関し、
例えば超LSIの製造工程において半導体ウェハーに作
製する微i溝の深さを検査マークを用いて非破壊的に検
査する方法に関する。
〈従来の技術〉 メガピッド級のダイナミックRAM等を実現するために
、従来の2次元的な素子形成の枠組みを越えて3次元的
な素子形成技術が開発されつつある。その−例として、
従来のシリコン表面に素子を形成する方法に代わってシ
リコン表面に微細な溝を形成し、これを容量として利用
したり、また溝側面にも素子を形成することにより、実
効的な表面積を増加させる方法がある。このような方法
において形成されるシリコン溝の典型的な寸法は幅、数
1100n、深さ、数μmであシ、溝のアスペクト比は
(溝深さと溝幅の比)5から10にも達する。
処で上記のような微細溝を使用して超LSIを製造する
工程の歩留を確保するためには、この溝の深さを正確に
測定し、そのデータに基づいて工程管理を什う必要があ
る。
〈発明が解決しようとする問題点〉 溝の深さを測定する方法として、従来から触針式表面荒
さ測定装置が用いられている。触針式測定装置の場合、
触針の先端の曲率半径が数μ程度であるため、開口幅の
狭い溝には触針が入らず、深さの測定が不可能である。
また溝が形成された表面を針が直接接触するため汚染は
避けられない。
更に他の測定方法として、基板を溝部分で割りその断面
を走査電子顕微鏡写真に撮る方法が、実ぶ 験しペ〜ではよく行われて久唱;、これは破壊検査であ
り、超LSIの製造工程において製品化を損うことなく
適宜に実施する検査としては用いることができない。
上記のような測定方法に対して、非接触で測定する方法
も考えられる。非接触で測定するためには、原理的には
、表面の反射分光スペクトルを測定し、溝の底部と上部
からの反射光の干渉信号を解析すれば良い。しかし被測
定対象である半導体ウェハー等の基板面は、表面にエツ
チングマスク等の破膜が形成されているだけでなく、溝
の分布も一定せず、反射分光スペクトルによる非破壊測
定方法を実際の半導体製造工程のウェハーに適用するた
めには、次の問題がある。
(1)溝の深さに対応する干渉信号と、ウェハーの溝周
辺に被着したマスク膜厚とマスク膜厚プラス溝の深さに
対応する干渉信号等との分離が容易でない。
(2)ウェハー表面での溝の配置と密度は、生産する集
積回路装置の種類によって/異なる。このため、マスク
と溝からの信号の強度比が多様になり信号解析が矯しい
(3)ウェハー表面での溝の密度が小さい場合は、溝か
らの干渉信号の強度が十分に得られない。
〈問題点を解決するための手段〉 本発明は上記微細溝の深さ測定方法の問題点に濫みてな
されたもので、例えば半導体ウェハーに集積回路を作製
する工程で該設した微細溝の深さを測定する方法に関す
る。
この種の!l細溝の深さ等を検査するために次の要件を
備える必要がある。
(1)エツチング直後のマスクとなる膜の(シリコン酸
化膜等)付着した状態で検査することが可能でなければ
ならない。
(2)ウェハー上に設けることのできる微細溝の溝幅に
制限がある。よって、概ね、2.0μ幅以下の開口幅の
溝で測定を行う必要がある。
(3)ウェハーの汚染を防ぐために非接触測定であるこ
とが望ましい。
従って本発明は、肢検査物に形成した溝周辺の微小領域
を顕微分光装置を用いて分光スペクトルで測定し、これ
を数値解析して微細な溝の深さ等を検査する際に、検査
対象になる基板の非主要領域に、主要領域の溝形状とほ
ぼ同じ形状の溝を検査マークとして、主要領域の溝分布
の密度に拘わらず最適化した密度で形成して主要領域に
形成する溝に関する検査情報を形成する。
〈作 用〉 岐検査対象の基板主要部に作製する溝は、例えば集積回
路のパターンに応じて分布密度が必ずしも一定ではなく
、従って反射分光スペクトルが常に検査に充分な強度で
得られるとは限らない。しかし基板上の非主要領域を利
用して検査に適合する密度をもって溝を予め形成し、こ
れを検査マークとすることによシ、主要領域の溝に拘わ
らず検査マーク部からの反射光によって非破壊的に基板
面の溝を検査することができる。
〈実施例〉 本実施例の理解を容易にするため、先ず顕微分光装置と
マイクロコンピュータで行なう数値解析法を組み合せた
溝深さの測定装置を、半導体ウェハーに作製した溝の深
さ測定に適用した場合を挙げて説明する。溝深さの測定
は、半導体ウェハーからの反射分光スペクトルを周波数
解析し光学行路差を算出して行なう。
第1図は測定装置の概要を示し、光源1から出た光は顕
微鏡のレンズ系を通して半導体ウェハー基板2上に集光
される。基板2からの反射光(・マ顕微鏡に含まれたレ
ンズ系とスリット3を通して回折格子4に導かれ分光さ
れる。分光強度の測定は多チヤンネル型の受光素子5を
用いて機械的走査なしに一度に行う。このような受光素
子5を利用した測定は、従来の方法に比べて、(1)分
光時間が短い(演算を含め3秒以内)、(21情報の利
用効率が高い(明るい)、という長所を持っている。本
実施例では400 nmから800 nmの領域を約4
00チヤンネルの直線型多チヤンネル受光素子を用いる
。受光素子5で得られた信号は、デジタル化された後、
コンピュータ6に送られ演算処理される。
シリコンウェハーを基板としてこれに刻まれた溝の反射
分光ヌベク)/しを、本装置を用いて測定した結果を嘉
2図に示す。同図の横軸は波数(波長の逆数)である。
サンプルの分光場所は、800nm幅の溝が1600n
mの問期で繰り返されるパターンをもつ領域を採り、分
光面積は約20μm径である。顕微鏡の対物レンズは1
0倍を用いた。
光学系の開口数を最適化することにより、アスペクト比
の大きい溝パターンでも深い溝底部と表面からの反射光
が干渉し、干渉スペクトルが得られる。
第2図では2つ以上の種類の周期を持つ信号が観測され
ている。即ち、窮3図に示すように5i0212をマス
クとして形成したSi基板11に溝13をエツチングし
た直後のサンプルでは、マスク材料12の膜厚と溝13
の深さに対応して3つの光学行路差が存在するからであ
る。反射光としては5i02表面からの反射光■、Si
O□とSiとの境界面からの反射光■及び溝底部からの
反射光■の3種類があり、これら3種類の反射光が互い
に干渉することによって上記反射分光スペクトルが得ら
れる。
処で上記のような干渉を生じている反射分光スペクトル
から直ちに溝深さに関する情報を得ることは困難である
。従って反射光分光スペクト〃をコンピュータにより周
波数解析の手法を用いて信号分離し、エツチング深さを
得る。K2図の反射分光スペクトルに周波数解析の処理
を施こした結果を第4図に示す。第4図の横軸は光学行
路差に相当する。この観測されたピークをサンプルの構
造に対応させて求め九溝の深さは1890±40nmで
あるのに対して、SEMを用いた断面写真による測定値
は1900±60 nmとなり、両者は分解能の範囲内
で一致し、高い測定精度を確認した。
上記測定装置を用いて、通常の微測溝エツチング工程後
の半導体ウェハーの溝状態の検査に用いた場合、測定の
不可能な事態があり得る。これはウェハー表面での溝の
密度が小さい場合、溝からの信号強度が十分に得られな
いことにある。例えば、ダイナミックRAM等の高集積
LSIの製造工程では、溝密度が10%以下になること
があり、このように溝密度が低い場合に検査の精度がし
ばしば低下する。
本実施例では半導体ウェハー面に集積回路作製に必要と
なる溝とは別に検査のための溝領域を設定し、集積回路
用の溝を作製する工程と同じ工程を経て処理する。ここ
で検査マークとなる溝は、半導体ウェハー面の集積回路
を作製するための主要領域を避けて、例えばウェハーを
各チップに分割するためのスクライプ領域を利用する。
第5図は集積回路製造工程途中で使用する縮小投影露光
器用のレチクルで、透明ガラス板210表面に集積回路
を作製するに必要なパターン22、特に半導体ウェハー
に微細溝を形成するためのパターンが酸化クロム等の遮
光材料を用いて形成されている。上記レチクルには、微
細溝をもった集積回路領域のパターンに加えて更に周辺
にウェハーを各チップに分割するためのスクライプ領域
23のパターンが設けられている。該スクライプ領域2
3は各チップの周囲に通常100μ幅程度に亘って設け
られ、集積回路には直接関係がないためこの領域に利用
して溝検査マーク24f:設ける。
上記顕微分光装置を利用して検査する場合、検査マーク
24の面積としては40μ角程度の大きさで十分である
次に上記検査マークの形状及び配置を説明する。
一般に微細溝加工のエツチング工程では、エツチング深
さがパターンの開口径、開口幅に依存する性質がある。
これは溝の開口径、開口幅が小さくなるほどエツチング
を行なうイオンやラジカルが溝に入り難くなり、加工の
困難度が高くなるためと考えられる。
また検査マークとするためには、主要領域に形成する溝
のエツチング状態等が検査マークにも反映されて検査マ
ークの観察結果によって直ちに主要部の溝の状況を知り
得ることが望ましい。そのために検査マークは、主要領
域に作製する微細溝の間口径、開口幅に近い寸法に設計
する。集積回路に形成する溝としては、トランジスタ等
の素子間を分離する埋込み絶縁層、側壁にトランジスタ
を形成するための溝或いは容Jlを形成するための溝が
あるが、これら各種形状の溝に対応して上記40μm角
の検査マーク領域に形成するパターンとしては例えば短
冊形第6図、或いは方形第7図のようなパターンを選択
する。上記各形状の溝を種々の分布密度に作製して溝深
さを測定した処、短冊形検査マークの場合は溝の@Sl
を集積回路に用いる溝の幅にほぼ等しい寸法とし、隣接
溝間の距離り、はLl = ktst 、 kt = 
1.0〜2.0即ち巧〜50Φの密度に設計することに
より微細溝の観察が可能である。特に25〜40q6の
範囲ではエツチング処理等に対しても溝形状の安定がよ
く、検査マークとしての官頼性が高い。
また第7図の如く方形パターンとして検査マークを作製
する場合は、溝の一辺S2を集積回路で用いる溝の幅に
ほぼ等しく、隣接溝間の間隔をL2=52程度に設計す
る。尚溝密度10%では上記測定装置による溝深さの測
定は反射分光スペクトルの強度が弱いため極めて碓しい
集積回路に形成する溝は全て同一パターンとは限らない
ため数種類の溝パターンが用いられている場合は、代表
的な寸法の溝形状に検査マークを一致させるか、各種類
の溝形状と同じ形状の検査マークを夫々設けて構成する
こともできる。要は顕微分光装置及び波形処理のための
演算装置に適合した密度でスクライプ領域に溝を形成し
て検査マークとする。
上記検査マークをもつレチクルを用いて、レジストが塗
布された半導体ウェハーの表面に露光することにより、
半導体ウェハーのスクライプ領域に検査マークが焼き付
けられ、エツチング工程によって主要領域の溝と共に検
査マークとしても同じ条件で溝が作製される。上記検査
マークをもつ半導体ウェハーは、微x回溝作製工程の途
中或いは終了の時点で、半導体ウェハーを顕微分光装置
にセットし、検査マーク部分からの反射光を用いて加工
された微細溝の深さ等の検査に供される。
上記実施例は半導体ウェハーに作製した溝を検査する場
合を挙げて説明したが、その池ガラスや金属面等に作製
する溝の検査にも適用し得る。
く効 果〉 以上本発明によれば、予め検査マークを設計することに
より、基板の主要領域に作製した微細溝の状況に拘わら
ず、検査マークを用いて微細溝を非接触、非破壊手法で
高精度に検査することができ、半導体集積回路の製造等
において工程管理が容易になフ、またより制御された微
細溝を作製することができてデバイスの信頼性をも高め
ることができる。
【図面の簡単な説明】
第1図は本発明の一実施に適用する装置の要部ブロック
図、嘉2図は同測定装置の分光スペクトル出力信号図、
第3図は微細溝を作製した基板断面図、第4図は分光ス
ペクトルの周波数解析結果図、第5図は本発明の一実施
に適用する半導体製造用マスクの平面図、第6図及び第
7図は半導体製造用マヌクに形成する検査マークの図で
ある。 1:光源  2:基板  4:回折格子  5:受光素
子  6:コンピュータ  11 : 5i12:5i
Oz   13:溝  22ニレチクル22:集積回路
パターン  23ニスクライブ領域  24:検査マー
ク 代理人 弁理士  杉 山 毅 至(他1名)璋1だ糺
tr、篇へ゛田 第1図 ン剪に隼田4嬶舞p分Lスベクトル 才φに坤4t4q寸ンアル 第3図 0    5000    10000     /m
先−1緑  (nm) 史学折重を精髄 iI4因

Claims (1)

  1. 【特許請求の範囲】 1、基板表面からの反射光を顕微鏡を介して受光し、分
    光して該分光スペクトルから得られる光学光路差情報に
    よって基板表面に形成された溝を検査する方法において
    、 基板主要領域の溝分布パターンに拘わらず基板非主要領
    域に、上記主要領域の溝とほぼ同じ幅を有し、分布密度
    が15〜50%の割合で検査マークを形成し、該検査マ
    ーク部からの反射光によって溝の状態を検査することを
    特徴とする微細溝の検査方法。
JP30745286A 1986-12-22 1986-12-22 微細溝の検査方法 Expired - Fee Related JPH0744206B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30745286A JPH0744206B2 (ja) 1986-12-22 1986-12-22 微細溝の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30745286A JPH0744206B2 (ja) 1986-12-22 1986-12-22 微細溝の検査方法

Publications (2)

Publication Number Publication Date
JPS63158849A true JPS63158849A (ja) 1988-07-01
JPH0744206B2 JPH0744206B2 (ja) 1995-05-15

Family

ID=17969231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30745286A Expired - Fee Related JPH0744206B2 (ja) 1986-12-22 1986-12-22 微細溝の検査方法

Country Status (1)

Country Link
JP (1) JPH0744206B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09505445A (ja) * 1993-11-19 1997-05-27 クロスポイント・ソルーションズ・インコーポレイテッド ドーピングされたバリア金属層を備えるアンチヒューズ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09505445A (ja) * 1993-11-19 1997-05-27 クロスポイント・ソルーションズ・インコーポレイテッド ドーピングされたバリア金属層を備えるアンチヒューズ

Also Published As

Publication number Publication date
JPH0744206B2 (ja) 1995-05-15

Similar Documents

Publication Publication Date Title
KR101188532B1 (ko) 연속 가변 오프셋 마크 및 오버레이 결정 방법
CN105612601B (zh) 用于图案化晶片表征的方法与设备
KR100255399B1 (ko) 겹침정밀도 측정기의 측정조건의 최적화방법 및 얼라인먼트마크 형상 또는 노광장치에 있어서의 얼라인먼트마크 측정방식의 최적화방법
JP4734261B2 (ja) 連続変化するオフセットマークと、オーバレイ決定方法
US4039370A (en) Optically monitoring the undercutting of a layer being etched
US4200396A (en) Optically testing the lateral dimensions of a pattern
US20050173634A1 (en) Optical metrology target design for simultaneous measurement of multiple periodic structures
JP6353891B2 (ja) Cgs干渉分光法を用いた処理制御のためにプロセス誘導ウエハ形状を特徴化するシステムおよび方法
US5023188A (en) Method of determining the depth of trenches formed in a semiconductor wafer
US4433911A (en) Method of evaluating measure precision of patterns and photomask therefor
US7099010B2 (en) Two-dimensional structure for determining an overlay accuracy by means of scatterometry
US8426857B2 (en) Semiconductor device and method for producing the same
JPS63158849A (ja) 微細溝の検査方法
JP3644863B2 (ja) 膜厚分布測定方法
JPH0665963B2 (ja) 微細溝深さ測定装置
US7369254B2 (en) System and method for measuring dimension of patterns formed on photomask
US6379848B1 (en) Reticle for use in photolithography and methods for inspecting and making same
JP3776176B2 (ja) フォトリソグラフィー工程におけるデフォーカス検出方法
JP3490797B2 (ja) パターンの位置測定方法およびそれを用いた光学装置
US6229618B1 (en) Method of improving registration accuracy and method of forming patterns on a substrate using the same
JPS60136324A (ja) 微細深さ測定方法及びその装置
US7387965B2 (en) Reference pattern for creating a defect recognition level, method of fabricating the same and method of inspecting defects using the same
KR100478200B1 (ko) 피크 타입의 결함표준시료
JPH05102268A (ja) 半導体装置の製造方法
KR20070002694A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees