KR20070002694A - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR20070002694A
KR20070002694A KR1020050058329A KR20050058329A KR20070002694A KR 20070002694 A KR20070002694 A KR 20070002694A KR 1020050058329 A KR1020050058329 A KR 1020050058329A KR 20050058329 A KR20050058329 A KR 20050058329A KR 20070002694 A KR20070002694 A KR 20070002694A
Authority
KR
South Korea
Prior art keywords
hard mask
mask layer
pattern
forming
semiconductor device
Prior art date
Application number
KR1020050058329A
Other languages
English (en)
Inventor
구선영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058329A priority Critical patent/KR20070002694A/ko
Publication of KR20070002694A publication Critical patent/KR20070002694A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로, DET(Double Exposure Technology)를 이용한 미세 패턴 방법에 있어서 제 1차 포토리소그래피 공정 후 제 2차 포토리소그래피 공정을 수행하기 전에 CD-SEM을 이용하여 하부 구조의 정보를 분석하고 정확한 정렬을 이루어야 하나, 이 작업이 용이하지 못한 문제를 해결하기 위하여, 제 1차 포토리소그래피 공정을 수행하고, 광학 치수 측정 장치를 이용하여 하부 구조의 정보를 분석함으로써, 제 2차 포토리소그래피 공정을 위한 정렬 작업을 용이하게 수행할 수 있도록 하는 반도체 소자의 형성 방법에 관한 것이다.

Description

반도체 소자의 형성 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}
도 1a 내지 도 1c는 종래 기술에 따른 DET 공정을 도시한 단면도들.
도 2a 및 도 2h는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, DET(Double Exposure Technology)를 이용한 미세 패턴 방법에 있어서 제 1차 포토리소그래피 공정 후 제 2차 포토리소그래피 공정을 수행하기 전에 CD-SEM을 이용하여 하부 구조의 정보를 분석하고 정확한 정렬을 이루어야 하나, 이 작업이 용이하지 못한 문제를 해결하기 위하여, 제 1차 포토리소그래피 공정을 수행하고, 광학 치수 측정 장치를 이용하여 하부 구조의 정보를 분석함으로써, 제 2차 포토리소그래피 공정을 위한 정렬 작업을 용이하게 수행할 수 있도록 하는 반도체 소자의 형성 방법에 관한 것이다.
반도체 소자의 리소그래피 공정에 있어서, 0.1㎛ 이하의 디자인 룰을 갖는 반도체 소자를 형성하는 것은 매우 어려운 일이다. 특히 50nm 내지 70nm 급의 반도체 소자를 형성하는 리소그래피 공정은 극도로 공정 마진이 제한되는 문제가 있다.
따라서, 미세 패턴을 형성하기 위한 반도체 소자의 형성 방법으로 이중 노광 기술을 사용하는 DET(Double Exposure Tech)에 대한 도입이 요구되었다.
도 1a 내지 도 1c는 종래 기술에 따른 DET 공정을 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상에 피식각층(20), 하드마스크층(미도시) 및 제 1 감광막(미도시)을 형성한 후 제 1차 포토리소그래피 공정을 수행하여 제 1 하드마스크층 패턴(35a)을 형성한다. 다음에는, 제 2차 포토리소그래피 공정을 수행하기 위하여 제 2 감광막(50)을 전면에 형성한다. 여기서, 제 2차 포토리소그래피 공정은 제 1 하드마스크층 패턴(35a)을 분할하여 미세 패턴을 완성하기 위한 공정으로 제 1 하드마스크층 패턴(35a)과 정확히 정렬이 이루어져야 한 번에 노광 및 식각 공정을 수행하여 형성한 미세 패턴과 같은 결과를 얻을 수 있다. 따라서, 정렬을 위하여 표면 모니터링 방식인 CD-SEM을 주로 사용하게 된다. 그러나 CD-SEM은 탑 뷰(Top-View) 상에서 분석을 수행하기 때문에 제 2 감광막 패턴(50)이 형성된 상태에서는 하부에 매립된 제 1 하드마스크층 패턴(35a)에 대한 정보를 획득할 수 없게 된다.
도 1b를 참조하면, 제 2차 포토리소그래피 공정을 수행하여 제 1 하드마스크층 패턴(35a)을 분할하기 위한 제 2 감광막 패턴(55)을 형성한다.
도 1c를 참조하면, 제 2 감광막 패턴(55)을 마스크로 제 1 하드마스크층 패턴(35a)을 식각하여 제 2 하드마스크층 패턴(35b)을 형성한다. 이때, 오정렬에 의하여 제 1 하드마스크층 패턴(35a)이 균등하게 분할되지 않는다. 따라서, 일정 간격 및 선폭을 갖는 미세 패턴을 형성하지 못하게 된다. 이와 같은 문제를 해결하기 위하여 제 1차 포토리소그래피 공정 후 결과물 샘플을 절단하여 그 단면을 CD-SEM으로 분석한 뒤 그 결과를 피드백 받아서 제 2차 포토리소그래피 공정에 이용하여야 하는 비효율적인 공정을 거쳐야한다. 이는 반도체 소자의 형성 공정 생산성을 저하시키는 문제가 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 제 1차 포토리소그래피 공정을 수행하고, 물질 특유의 굴절률 및 흡광계수를 측정할 수 있는 광학 치수 측정 장치(Optical CD Metrology)를 이용하여 하부 구조의 정보를 실시간으로 분석함으로써, 제 2차 포토리소그래피 공정을 위한 정렬 작업을 용이하게 수행할 수 있도록 하는 반도체 소자의 형성 방법에 관한 것이다.
본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 반도체 소자의 형성 방법은
이중 노광 기술을 이용한 미세 패턴 형성 방법에 있어서,
(a) 반도체 기판상에 피식각층 및 하드마스크층을 순차적으로 형성하는 단계와,
(b) 제 1차 포토리소그래피 공정을 수행하여 제 1 하드마스크층 패턴을 형성하는 단계와,
(c) 상기 반도체 기판 전면에 감광막을 형성한 후 광학 치수 측정 장치(Optical CD Metrology)를 이용하여 상기 감광막 하부의 제 1 하드마스크층 패턴을 분석하는 단계와,
(d) 상기 (c) 단계의 분석 결과를 이용하여 제 2차 포토리소그래피 공정을 수행하고 제 1 하드마스크층 패턴을 미세화하는 제 2 하드마스크층 패턴을 형성하는 단계 및
(e) 상기 감광막을 제거한 후 제 2 하드마스크층 패턴을 이용하여 상기 피식각층을 식각하고 반도체 기판상에 미세 패턴을 완성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a 및 도 2h는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.
도 2a를 참조하면, 이중 노광 기술(이하: DET)을 이용한 미세 패턴 형성하기 위하여 먼저, 반도체 기판(100) 상에 피식각층(120) 및 하드마스크층(130)을 순차적으로 형성한다.
도 2b를 참조하면, 하드마스크층(130) 상부에 제 1 감광막(140)을 형성한다.
도 2c를 참조하면, 제 1차 포토리소그래피 공정을 수행하기 위하여 미세 패턴의 2 ~ 3배 크기의 제 1 패턴을 정의하는 제 1 감광막 패턴(145)을 형성한다.
도 2d를 참조하면, 제 1 감광막 패턴(145)을 마스크로 하드마스크층(130)을 식각하여 제 1 하드마스크층 패턴(135a)을 형성한다.
도 2e를 참조하면, 전면에 제 2 감광막(150)을 형성한 후 광학 치수 측정 장 치(200)를 이용하여 제 2 감광막(150) 하부의 제 1 하드마스크층 패턴(135a)을 분석한다. 이때, 광학 치수 측정 장치(200)는 UV, X-ray 및 E-beam 중 선택된 어느 하나를 소스로 이용하는 것이 바람직하다. 여기서, 광학 수치 측정 장치(200)는 제 1 하드마스크층 패턴(135a)의 굴절률 및 흡광계수를 분석하여 CD 및 패턴의 깊이, 높이, 곡률 및 모양새와 같은 정보를 획득할 수 있다.
도 2f를 참조하면, 분석 결과를 이용하여 제 1 하드마스크층 패턴(135a)을 균등 분할할 수 있도록 제 2 감광막(150)에 제 2차 포토리소그래피 공정을 수행하기 위하여 제 2 패턴을 정의하는 제 2 감광막 패턴(155)을 형성한다.
도 2g를 참조하면, 제 2 감광막 패턴(155)을 마스크로 제 1 하드마스크층 패턴(135a)을 식각하여 미세 패턴을 정의하는 제 2 하드마스크층 패턴(135b)을 형성한다. 다음에는, 제 2 감광막 패턴(155)을 제거한다.
도 2h를 참조하면, 제 2 하드마스크층 패턴(135b)을 마스크로 피식각층(120)을 식각하여 반도체 기판상에 미세 패턴(125)을 완성한다.
상술한 바와 같이, 광학 치수 측정 장치는 감광막을 투과하는 UV, X-ray 및 E-beam를 이용하므로 하부 구조물에 대한 정보를 분석을 용이하게 수행할 수 있다. 따라서, DET를 이용한 미세 패턴 방법에 있어서 광학 치수 측정 장치를 이용함으로써 제 1차 포토리소그래피 공정 후 제 2차 포토리소그래피 공정을 위한 정렬 작업을 용이하게 수행할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 형성 방법은 DET 를 이용한 미세 패턴 방법에 있어서 제 1차 포토리소그래피 공정을 수행하고, 광학 치수 측정 장치를 이용하여 하부 구조의 정보를 분석함으로써, 제 2차 포토리소그래피 공정을 위한 정렬 작업을 용이하게 수행할 수 있다. 따라서, 반도체 소자의 형성 수율을 증가시고 반도체 소자의 신뢰도를 증가시키는 효과를 제공한다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

  1. 이중 노광 기술을 이용한 미세 패턴 형성 방법에 있어서,
    (a) 반도체 기판상에 피식각층 및 하드마스크층을 순차적으로 형성하는 단계;
    (b) 제 1차 포토리소그래피 공정을 수행하여 제 1 하드마스크층 패턴을 형성하는 단계;
    (c) 상기 반도체 기판 전면에 감광막을 형성한 후 광학 치수 측정 장치(Optical CD Metrology)를 이용하여 상기 감광막 하부의 제 1 하드마스크층 패턴을 분석하는 단계;
    (d) 상기 (c) 단계의 분석 결과를 이용하여 제 2차 포토리소그래피 공정을 수행하고 제 1 하드마스크층 패턴을 미세화하는 제 2 하드마스크층 패턴을 형성하는 단계; 및
    (e) 상기 감광막을 제거한 후 제 2 하드마스크층 패턴을 이용하여 상기 피식각층을 식각하고 반도체 기판상에 미세 패턴을 완성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  2. 제 1항에 있어서,
    상기 광학 치수 측정 장치는 UV, X-ray 및 E-beam 중 선택된 어느 하나를 소스로 이용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020050058329A 2005-06-30 2005-06-30 반도체 소자의 형성 방법 KR20070002694A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058329A KR20070002694A (ko) 2005-06-30 2005-06-30 반도체 소자의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058329A KR20070002694A (ko) 2005-06-30 2005-06-30 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR20070002694A true KR20070002694A (ko) 2007-01-05

Family

ID=37869653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058329A KR20070002694A (ko) 2005-06-30 2005-06-30 반도체 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR20070002694A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332408A (zh) * 2014-10-17 2015-02-04 上海集成电路研发中心有限公司 一种鳍式场效应晶体管鳍部的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332408A (zh) * 2014-10-17 2015-02-04 上海集成电路研发中心有限公司 一种鳍式场效应晶体管鳍部的制作方法

Similar Documents

Publication Publication Date Title
US10424543B2 (en) Overlay mark
US6767680B2 (en) Semiconductor structure and method for determining critical dimensions and overlay error
US9559019B2 (en) Metrology through use of feed forward feed sideways and measurement cell re-use
US8497997B2 (en) Semiconductor device and method of manufacturing the same
US6765282B2 (en) Semiconductor structure and method for determining critical dimensions and overlay error
JP4971050B2 (ja) 半導体装置の寸法測定装置
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
US7099010B2 (en) Two-dimensional structure for determining an overlay accuracy by means of scatterometry
US8174673B2 (en) Method for wafer alignment
KR20090044584A (ko) 반도체 소자의 형성 방법
KR20070002694A (ko) 반도체 소자의 형성 방법
KR100870316B1 (ko) 반도체 소자의 오버레이 버니어 및 그 제조 방법
TW202407460A (zh) 對準圖案之訊號的增強方法
KR20090079713A (ko) 반도체 장치의 오버레이 키 및 그 형성방법
KR100997276B1 (ko) 반도체 소자
KR20050007502A (ko) 결함인식기준을 설정하기 위한 기준패턴을 갖는 기준마스크, 그 제조 방법, 그것을 사용하여 결함인식기준을설정하는 방법 및 그것을 사용하여 결함을 검사하는 방법
KR20070069400A (ko) 반도체 소자의 웨이퍼 정렬 패턴
JPH0744206B2 (ja) 微細溝の検査方法
KR20060110022A (ko) 반도체 소자 제조용 레티클의 오버레이 패턴 형성 방법
KR20060117083A (ko) 포토 마스크 및 이를 이용하는 식각 공정
KR20080006946A (ko) 반도체 소자의 중첩도 측정 방법
KR20100003960A (ko) 스페이서 패터닝 기술을 이용한 반도체소자의 패턴 형성방법
KR20070013463A (ko) 반도체 소자의 오버레이 측정 방법
KR20080084185A (ko) 반도체 소자의 오버레이 버니어 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination