JP6353891B2 - Ｃｇｓ干渉分光法を用いた処理制御のためにプロセス誘導ウエハ形状を特徴化するシステムおよび方法 - Google Patents

Ｃｇｓ干渉分光法を用いた処理制御のためにプロセス誘導ウエハ形状を特徴化するシステムおよび方法 Download PDF

Info

Publication number
JP6353891B2
JP6353891B2 JP2016237262A JP2016237262A JP6353891B2 JP 6353891 B2 JP6353891 B2 JP 6353891B2 JP 2016237262 A JP2016237262 A JP 2016237262A JP 2016237262 A JP2016237262 A JP 2016237262A JP 6353891 B2 JP6353891 B2 JP 6353891B2
Authority
JP
Japan
Prior art keywords
wafer
measurement
shape
processing
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016237262A
Other languages
English (en)
Other versions
JP2017122716A (ja
Inventor
オーウェン、エム、デビッド
Original Assignee
ウルトラテック インク
ウルトラテック インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウルトラテック インク, ウルトラテック インク filed Critical ウルトラテック インク
Publication of JP2017122716A publication Critical patent/JP2017122716A/ja
Application granted granted Critical
Publication of JP6353891B2 publication Critical patent/JP6353891B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/16—Measuring arrangements characterised by the use of optical techniques for measuring the deformation in a solid, e.g. optical strain gauge
    • G01B11/161—Measuring arrangements characterised by the use of optical techniques for measuring the deformation in a solid, e.g. optical strain gauge by interferometric means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G01B11/2441—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures using interferometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02097—Self-interferometers
    • G01B9/02098—Shearing interferometers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本開示は、概して半導体製造に関し、半導体製造に用いられるウエハの特徴化に関する。より具体的には、本開示は、コヒーレント勾配検知（ＣＧＳ）干渉分光法、および半導体製造処理を制御および改良するための特徴化ウエハ形状を用いて、プロセス誘導ウエハ形状を特徴化するシステムおよび方法に関する。
本明細書中で言及されたあらゆる刊行物または特許文献の全ての開示は、参照により組み込まれる。特許文献には、米国特許第３，８２９，２１９号、米国特許第５，５２６，１１６号、および米国特許第６，０３１，６１１号が含まれる。刊行物には、Ｍ．Ｐ．Ｒｉｍｍｅｒらによる「種々のせん断を有する横せん断干渉計を用いた大収差の評価」、Ａｐｐ．Ｏｐｔ．、第１４巻、Ｎｏ．１、１４２−１５０頁、１９７５年１月、および、Ｓｃｈｒｅｉｂｅｒらによる「連続した２つのロンチ位相格子に基づく横せん断干渉計」、Ａｐｐ．Ｏｐｔ．、第３６巻、Ｎｏ．２２、５３２１−５３２４頁、１９９７年８月、および、Ｂｒｕｎｎｅｒらによる「不均一応力でのウエハ形状およびシリコンウエハ上のオーバーレイ誤差の特徴化」、Ｊ．Ｍｉｃｒｏ／Ｎａｎｏｌｉｔ．、ＭＥＭＳ ＭＯＥＭＳ １２（４）、０４３００２−１から１２、（２０１３年１０−１２月）が含まれる。
半導体ウエハの製造には、種々の異なる器具を使用してウエハ上で多数の処理（何十もの）が実行される。種々の異なる器具とは、例えば、露光ツール、焼成ツール、エッチツール、研磨ツール、堆積ツール、アニーリングツールなどである。一連のリソグラフィー工程は、前工程で堆積されて処理された層において、パターン化デバイス特徴部を形成するために使用される。あらゆる２つのリソグラフィー工程間において、介在する処理は、ウエハ形状に影響を及ぼし得る。さらに、ウエハは通常、多くのリソグラフィー工程のために、できる限り平坦であることが要求される。これは、平坦性を欠けば、ウエハの位置に応じて処理にバラツキが生じうるためである。ウエハにおいて加工される半導体デバイス（例えば、メモリチップ、論理チップなど）の欠陥につながる可能性があるため、このようなバラツキは望ましくない。
例えば、処理が、ウエハ上の異なる露光領域に対して配線を印刷する工程を含むフォトリソグラフィー処理であり、ウエハが、フォトリソグラフィーツールの焦点深さに匹敵する反り量を有する場合は、ウエハ上の異なる露光領域において、あるいは、ある一つの露光領域内においてさえも、形成される線幅にバラツキが発生し得る。このバラツキは、製造される半導体デバイスの性能不良の原因となり、生産量の減少につながり得る。
残念ながら、任意の処理がウエハ形状にどの程度の影響を及ぼすかを知ることは、不可能ではないものの、困難である。このことは、複数の半導体処理によって、ウエハの表側及び裏側の両方に半導体構造が形成されるという事実によって、複雑となる。
ウエハの平坦性測定は、種々の方法で実施することができるが、ウエハ形状に影響を及ぼす処理の評価を行うのに十分な量のデータを得るためには、非常に多くの数（例えば、１００万以上）の測定が必要とされる。このような非常に多くの測定を行うために処理の流れを中断することは、一般に、現実的ではないと考えられている。なぜなら、製造処理におけるウエハのスループットを実質的に落とす（すなわち、「スループット」を減少させる）ことになり、対ウエハの製造コストの実質的な増加につながるからである。
本開示の一局面は、全ウエハＣＧＳ干渉分光法を用いて、ウエハに半導体デバイスを製造するための処理フローの一部として、半導体ウエハの形状（すなわち、反り、非平面性、歪み、変形、地形（トポグラフィー）、表面高さ、バラツキなど）を測定することを含む。ＣＧＳ干渉計は、１００ウエハ／１時間を超える速度で、例えば約３×１０６画素でウエハの全トポグラフィーを捕捉しながら、ウエハの表面を非常に正確に画像化することができる。ＣＧＳ干渉計の自己参照構造によって、あらゆる種類の半導体構造を有するウエハについての形状測定結果を作成することができる。また、ＣＧＳ干渉計の自己参照構造は、測定ターゲットを必要としない。ウエハの形状データは、ウエハに施された処理によって誘導されながら、表面変位間の関係、応力、およびウエハ形状を理解するために解析される。
処理フローにおける処理工程間のウエハ形状の評価を対比することによって、応力だけでなく形状のバラツキも測定され、制御されることができる。確立されたウエハ処理フローを、製品（ツール）の高度な混合であると仮定すると、ＣＧＳ干渉計測定システムは、高速でウエハレベル、ダイ（ｄｉｅ）レベルおよびダイ（ｄｉｅ）内トポグラフィー、並びに応力変化を解析することができる。
製造工場の環境内では、製品レイアウト（例えば、貫通シリコンビア（ＴＳＶ）、再分配層（ＲＤＬ）、微小隆起など）および平面性および応力仕様は、変化するであろう。本明細書中に開示される方法は、個々の製造バッチのカスタマイズされた処理（例えば、ＳＰＣ）を可能にする。平面性および応力測定は、処理制御（例えば、処理フィードバック）を実行し、各製品の生産量の信頼性を保証するために使用され得る。形状測定は、初期の製造工程からウエハレベル包装工程までを含む様々な工程で処理される半導体ウエハに適用することができる。
本明細書に開示される方法の一局面は、以下のアプローチを含む。
１）ウエハの一側面または両側面の高密度形状測定（例えば、一側面につき＞１０５回の測定、または一側面につき＞１０６回の測定）を行うこと。ウエハは、表側膜を有するか、表側膜および裏側膜の両方を有する。この工程は、ＣＧＳ干渉計システムなどの干渉計を基本とするシステムを用いて実行される。
２）前記ウエハの表側膜および裏側膜が、表側および裏側における面内変位に個別に作用するかを評価する（すなわち、−１という因数）。
３）前記ウエハにおける前記表側膜および前記裏側膜からの影響は、リソグラフィーシステムの配列の補償／補正の正確性を向上させるために、分離される必要がある。
４）表側／裏側分離のための正確なアプローチは、ウエハ形状サンプリング計画、および具体的な処理の特性（すなわち、それらが、表側応力に影響を及ぼすのか、裏側応力に影響を及ぼすのか、あるいは、両方に影響を及ぼすのか）に基づく。
５）ウエハ形状を測定して、形状への表側応力の寄与および裏側応力の寄与を個別に分離することができれば（あるいは、裏側の寄与が無視できるものであれば）、補間データは必要とされない。
６）ウエハ形状を測定して、形状への表側応力の寄与および裏側応力の寄与を個別に分離することができなければ、補間データが採用される（いわゆる、ハイブリッド計測学）。補間データには、例えば以下のものが含まれるが、これに限定はされない。
ａ．配列マークデータ
ｂ．オーバーレイデータ
ｃ．直接応力／ひずみ測定
７）ウエハ形状測定、およびそれに関連する表側寄与および裏側寄与の分離は、以下のように適用され得る。
ａ．ウエハ対ウエハ、またはロット対ロット；低密度の配列またはオーバーレイ測定結果とともに、ウエハの領域へ補間または外挿される。
ｂ．補間測定用のガイドとして（すなわち、配列またはオーバーレイ測定のための測定位置を決定する）
８）ウエハ形状測定、およびそれに関連する表側寄与および裏側寄与の分離は、特定の処理フロー／デバイスの特定のセグメント用の参照ファイルまたはルックアップテーブルとして、高密度で周期的に決定され得る。
本開示の一局面は、表側および裏側を有し、一つ以上の半導体製造の処理工程が施される第１ウエハの形状を特徴化する方法である。本方法は、
ａ）一つ以上の半導体製造の処理工程を実行する前に、ウエハ形状サンプリング計画にしたがって、前記第１ウエハの前記表側および前記裏側の少なくとも一方の第１形状について、第１のコヒーレント勾配検知（ＣＧＳ）干渉分光形状測定を実行することと、
ｂ）前記第１ウエハの前記表側および前記裏側の少なくとも一方に、前記一つ以上の半導体製造の処理工程の少なくとも一つを実行することと、
ｃ）工程ｂ）を実行した後に、工程ａ）と同じウエハ形状サンプリング計画を用いて、前記第１ウエハの前記表側表面および前記裏側表面の少なくとも一方の第２形状について、第２のＣＧＳ干渉分光形状測定を実行することと、
ｄ）前記第１のＣＧＳ干渉分光形状測定と前記第２のＣＧＳ干渉分光形状測定とを比較することによって、前記第１ウエハの形状の処理誘導変化（処理によって誘導された変化）を決定することと
を含む。
本開示の他の局面は、上述の方法であって、前記方法は、前記一つ以上の半導体製造の処理工程を用いて第２ウエハを処理することと、前記第２ウエハの形状における決定済みの処理誘導変化に基づいて、前記第２ウエハを処理するときに、前記一つ以上の半導体製造の処理工程の少なくとも一つを変更することとをさらに含む。
本開示の他の局面は、上述の方法であって、前記方法は、前記一つ以上の半導体製造の処理工程の少なくとも一つを調整することと、調整された一つ以上の処理を用いて前記第１ウエハを処理することとをさらに含む。前記一つ以上の処理の工程は、前記第１ウエハの形状における決定済みの処理誘導変化に基づいて、前記第１ウエハにまだ適用されていない処理である。
本開示の他の局面は、上述の方法であって、前記方法は、前記第１ウエハの前記表側および前記裏側の少なくとも一方における配列マークを用いて、表面変位測定を行うことと、前記第１ウエハの形状における処理誘導変化の決定を行う工程ｄ）において、前記表面変位測定を利用することとをさらに含む。
本開示の他の局面は、上述の方法であって、前記第１ウエハは、前記第１ウエハの表側に表側配列マークを含み、前記第１ウエハの裏側に裏側配列マークを含む。そして、本方法は、表側の処理工程を実行した後に、前記表側配列マークを用いて、前記第１ウエハの前記表側で表面変位の第１測定を行うことと、裏側の処理工程を実行した後に、前記裏側配列マークを用いて、前記第１ウエハの前記裏側で表面変位の第２測定を行うことと、前記表面変位の第１測定および第２測定を利用して、工程ｄ）の前記第１ウエハの形状の処理誘導変化に対する、前記表側の処理工程および前記裏側の処理工程の寄与をそれぞれ特定することとをさらに含む。
本開示の他の局面は、上述の方法であって、前記第１ウエハは、前記第１ウエハの表側に表側配列マークを含み、前記第１ウエハの裏側に裏側配列マークを含む。そして、本方法は、前記表側配列マークおよび前記裏側配列マークを用いてオーバーレイ測定を行い、工程ｄ）の前記第１ウエハの形状の処理誘導変化に対する、前記表側の処理工程および前記裏側の処理工程の寄与をそれぞれ特定することをさらに含む。
本開示の他の局面は、上述の方法であって、前記方法は、表側の処理工程を実行した後に、前記第１ウエハの前記表側で第１応力測定を行うことと、裏側の処理工程を実行した後に、前記第１ウエハの前記裏側で第２応力測定を行うことと、前記第１応力測定および前記第２応力測定を利用して、工程ｄ）の前記第１ウエハの形状の処理誘導変化に対する、前記表側の処理工程および前記裏側の処理工程の寄与をそれぞれ特定することとをさらに含む。
本開示の他の局面は、上述の方法であって、前記第１のＣＧＳ干渉分光形状測定および前記第２のＣＧＳ干渉分光形状測定は、表側ＣＧＳ干渉分光測定と裏側ＣＧＳ干渉分光測定とをそれぞれ含む。
本開示の他の局面は、上述の方法であって、前記第１のＣＧＳ干渉分光形状測定および前記第２のＣＧＳ干渉分光形状測定は、表側ＣＧＳ干渉分光測定のみを含む。
本開示の他の局面は、上述の方法であって、前記第１のＣＧＳ干渉分光形状測定および前記第２のＣＧＳ干渉分光形状測定は、裏側ＣＧＳ干渉分光測定のみを含む。
本開示の他の局面は、上述の方法であって、工程ｂ）において実行される一つ以上の半導体製造の処理工程の少なくとも一つは、単一のリソグラフィーツールで実行される、複数の半導体製造の処理工程を含む。
本開示の他の局面は、上述の方法であって、工程ｂ）において実行される一つ以上の半導体製造の処理工程の少なくとも一つは、異なるリソグラフィーツールで実行される、複数の半導体製造の処理工程を含む。
本開示の他の局面は、上述の方法であって、工程ｂ）は、前記第１ウエハの前記表側および前記裏側の少なくとも一方に、半導体構造を形成することを含む。
本開示の他の局面は、上述の方法であって、工程ｂ）は、前記第１ウエハの前記表側および前記裏側の少なくとも一方に存在する半導体構造を処理することを含む。
本開示の他の局面は、上述の方法であって、前記第１のＣＧＳ干渉分光形状測定および前記第２のＣＧＳ干渉分光形状測定は、少なくとも１０６個のデータ点をそれぞれ含む。
本開示の他の局面は、上述の方法であって、前記第１のＣＧＳ干渉分光形状測定および前記第２のＣＧＳ干渉分光形状測定は、１×１０５個から５×１０６個のデータ点を含む。
さらなる特徴点及び利点は、以下の詳細な説明に明記される。また、それらの一部は詳細な説明の記載内容から当業者にとって直ちに明白となるか、詳細な説明、特許請求の範囲、添付図面に記載された実施形態を実施することによって認識されるであろう。特許請求の範囲は、本開示の詳細な説明の一部を構成すると共に詳細な説明の一部に組み込まれる。
上記の概要及び下記の詳細な説明に関する記載は、単なる例示であって、特許請求の範囲に記載されている本発明の本質及び特徴を理解するための概略または枠組みを提供するものであることを理解すべきである。添付図面は、さらなる理解を提供するために含まれており、本明細書の一部を構成すると共に本明細書の一部に組み込まれる。図面は、１または複数の実施形態を示しており、詳細な説明と共に種々の実施形態の原理や動作を説明する役割を担う。
図１Ａは、コヒーレント勾配検知（ＣＧＳ）システムの一例の模式図である。このシステムは、一例では、本明細書に開示される方法の一部であるＣＧＳ干渉分光測定を実行するために使用される。 図１Ｂは、表側膜を有するウエハの一例を示す断面図である。この図では、単純に曲げ加工された場合の応力および曲げに起因した表面変位を示す。 図１Ｃは、図１Ｂと同様の図であるが、ウエハが表側膜および裏側膜の両方を含む場合を示す。 図２Ａは、表面位置、または（ｘ，ｙ）位置（ｍｍ）の関数としての高さｕ（ｘ，ｙ）をプロットしたウエハ形状のカラー等高線図である。この図は、処理後のトポグラフィーをプロットしたものである。 図２Ｂは、表面位置、または（ｘ，ｙ）位置（ｍｍ）の関数としての高さｕ（ｘ，ｙ）をプロットしたウエハ形状のカラー等高線図である。この図は、処理前のトポグラフィーをプロットしたものである。 図２Ｃは、表面位置、または（ｘ，ｙ）位置（ｍｍ）の関数としての高さｕ（ｘ，ｙ）をプロットしたウエハ形状のカラー等高線図である。この図は、処理誘導トポグラフィーを獲得するために、図２Ａのプロットと図２Ｂのプロットとの差分をプロットしたものである。 図３Ａは、線（ＦＥＯＬ）処理の高応力の初期工程を通過した３００ｍｍウエハのσｘｘの応力マップである。ここで、応力スケールは、−５０ＭＰａ（青）から２５０ＭＰａ（赤）である。 図３Ｂは、線（ＦＥＯＬ）処理の高応力の初期工程を通過した３００ｍｍウエハのσｙｙの応力マップである。ここで、応力スケールは、−５０ＭＰａ（青）から２５０ＭＰａ（赤）である。 図４は、局在化チップレベルのトポグラフィーマップの一例のプロット図である。ここで、高さのスケールは、−０．２μｍ（ミクロン）から０．２μｍ（ミクロン）である。 図５Ａは、チップ処理レベルでのトポグラフィーマップの一例のプロット図である。図５Ａは、膜堆積処理についてのプロット図である。 図５Ｂは、チップ処理レベルでのトポグラフィーマップの一例のプロット図である。図５Ｂは、アニーリング処理についてのプロット図である。 図５Ｃは、チップ処理レベルでのトポグラフィーマップの一例のプロット図である。図５Ｃは、エッチング処理についてのプロット図である。 図５Ｄは、チップ処理レベルでのトポグラフィーマップの一例のプロット図である。図５Ｄは、ストリップ（剥ぎ取り）処理についてのプロット図である。 図６Ａは、同一の製品および同一の処理フローでのツールから、アニール前に測定された応力マップの例を示す。 図６Ｂは、同一の製品および同一の処理フローでのツールから、アニール前に測定された応力マップの例を示す。 図６Ｃは、同一の製品および同一の処理フローでのツールから、アニール前に測定された応力マップの例を示す。 図６Ｄは、同一の製品および同一の処理フローでのツールから、アニール前に測定された応力マップの例を示す。 図７Ａは、チャックされていないウエハに残留する応力を示すトポグラフィーマップである。 図７Ｂは、チャックされたウエハに残留する応力を示すトポグラフィーマップである。 図８は、処理フロー中にウエハ形状をモニタリングする方法の一例を示すフローチャートである。 図９は、表面形状測定実行時のサンプリング計画を確立する工程Ｓ１の詳細を示すフローチャートである。 図１０Ａは、図９のフローチャートにおける経路Ｐ１を示す。これにより、サンプリング計画を確立するためのアプローチを示す。 図１０Ｂは、図９のフローチャートにおける経路Ｐ２を示す。これにより、サンプリング計画を確立するためのアプローチを示す。 図１０Ｃは、図９のフローチャートにおける経路Ｐ３を示す。これにより、サンプリング計画を確立するためのアプローチを示す。 図１０Ｄは、図９のフローチャートにおける経路Ｐ４を示す。これにより、サンプリング計画を確立するためのアプローチを示す。 図１１Ａは、サンプリング計画経路Ｐ１に対応する模式図であり、１４の個々の処理を含むウエハ処理の一例を示す。 図１１Ｂは、サンプリング計画経路Ｐ２に対応する模式図であり、１４の個々の処理を含むウエハ処理の一例を示す。 図１１Ｃは、サンプリング計画経路Ｐ３に対応する模式図であり、１４の個々の処理を含むウエハ処理の一例を示す。 図１１Ｄは、サンプリング計画経路Ｐ４に対応する模式図であり、１４の個々の処理を含むウエハ処理の一例を示す。 図１２は、図８のフローチャートの工程Ｓ５のフローチャートであり、変位算出を実行するための３つの選択肢を示す。 いくつかの図面において、参考のためにデカルト座標が描かれているが、これは方向および配置位置を限定するものではない。
以降、本開示の様々な実施形態、および、添付の図面に示される複数の例について詳述する。図面において可能な限り、同一または類似の部分には、同一または類似の参照番号および参照符号が用いられる。下記の特許請求の範囲の記載は、発明の詳細な説明に組み込まれると共にその一部を構成する。
以下の説明において、ウエハを記述するために用いられる用語「形状」は、ウエハ表面の座標（ｘ，ｙ）の関数としての表面形状、またはトポグラフィー、または曲率、または表面高さ、もしくは、反り、または非平面性、または変形などを意味する。一例では、形状は、高さ関数ｗ（ｘ，ｙ）で規定される。ここで、高さは、ｚ方向で測定される。ウエハの表面形状は、完全に平坦なウエハ表面と比較して、ウエハ表面点（ｘ，ｙ）の関連する面内変位を生じさせる。デカルト座標系のｘ軸およびｙ軸に平行な面内変位は、それぞれｕ（ｘ，ｙ）およびｖ（ｘ，ｙ）で表される。
ＣＧＳ干渉計システム
図１Ａは、コヒーレント勾配検知（ＣＧＳ）干渉分光システム（「ＣＧＳシステム」）１００の一例を示す模式図である。ＣＧＳシステム１００は、上面１２を有するウエハ１０の曲率Ｃ（ｘ，ｙ）を測定するために使用され得る。ＣＧＳがどのように動作するかについて詳細は、上記の米国特許第６，０３１，６１１（‘６１１特許）に記載されている。図１Ａは、‘６１１特許の図１に基づく。
ＣＧＳシステム１００は、側方シャーリング（横せん断）干渉分光法の原理に基づく。ＣＧＳシステム１００は、長軸Ａ１、デジタルカメラ１１０、フィルタリングレンズ１２４（例えば、‘６１１特許に記載され、その図１に示されるようなレンズと組み合わされたフィルタ）、第１および第２の軸方向離間回折格子Ｇ１およびＧ２、ビームスプリッタ１３０、およびウエハ台１４０を含む。デジタルカメラ１１０は、画像センサ１１２を有する。また、ＣＧＳシステム１００は、レーザ１５０を含む。レーザ１５０は、光軸Ａ２に沿って配置される。光軸Ａ２は、ビームスプリッタ１３０において軸Ａ１と交わる。光線拡張器／コリメータ１５４は、光軸Ａ２に沿ってレーザ１５０の前方に配置される。
また、ＣＧＳシステム１００は、制御部または信号処理部１６０を含む。制御部または信号処理部１６０は、デジタルカメラ１１０およびレーザ１５０に動作可能に接続される。一例の制御部または信号処理部１６０は、コンピュータであるか、コンピュータを含む。コンピュータは、プロセッサ１６２および非過渡コンピュータ読取り可能媒体（「メモリ」）１６４を有する。プロセッサ１６２およびメモリ１６４は、それに記憶された指令によって構成され、ＣＧＳシステム１００の動作を制御する。これにより、ウエハ１０の測定を実行し、本明細書に記載の方法を実行する。
ウエハ１０は、上面１２および下面１４を有する。一例では、上面１２および下面１４の一方または両方が、拡大挿入図Ｉ１に示されるような配列マーク１６を含む。また、拡大挿入図Ｉ２に示されるように、ウエハ１０は、半導体特徴部１８または半導体構造１８を含むことができる。半導体特徴部１８または半導体構造１８は、上面１２および下面１４の少なくとも一方に形成される。一例では、構造は、膜または積層膜を含み得る。一例では、構造は、リソグラフィー処理を用いて、リソグラフィー層に形成されるようなパターン化された特徴部を含み得る。リソグラフィー層は、例えば、誘電体材料、または金属材料、またはこのような材料の組み合わせである。
図１Ａに示すように、動作において、レーザ１５０および光線拡張器／コリメータ１５４は、平行プローブ光線１５２を形成する。平行プローブ光線１５２は、ビームスプリッタ１３０によってウエハ１０の上面１２に方向付けられる。平行プローブ光線１５０は、少なくともウエハ１０の径と同じ径を有する。ウエハ１０は、例えば、３００ｍｍの径を有する。
平行プローブ光線１５２は、反射光１５２Ｒとして、ウエハ１０の上面１２から反射する。反射光１５２Ｒは、ビームスプリッタ１３０および第１および第２の軸方向離間回折格子Ｇ１およびＧ２を通って上方へ進む。２つの回折格子Ｇ１およびＧ２は、離間するか、あるいは、反射光１５２Ｒをせん断するように構成される。２つの回折格子Ｇ１およびＧ２を通過した反射光１５２Ｒは、その後、フィルタリングレンズ１２４を用いてデジタルカメラ１１０の画像センサ１１２上に焦点合わせ（フォーカス）される。
平行プローブ光線１５２は、一度にウエハ１０全体を照射するため、ウエハ台１４０は、測定を完了させるために、ｘ／ｙ動作を実行する必要がない。反射光１５２Ｒは、ウエハ１０の上面１２に反射する。この反射光１５２Ｒは、ウエハ１０の局所的な高さバラツキ（すなわち、反り）に応じて歪められる。歪められた反射光１５２Ｒが、２つの異なる回折格子Ｇ１およびＧ２を通って進むとき、自己参照的に干渉が生じる。自己参照アプローチは、例えば、平坦ミラーから独立した参照光線の必要性を排除し、調査中の表面反射性に関係なく良好な縞コントラストを保証する。干渉パターンは、画像センサ１１２上で画像化される。一例では、画像センサ１１２は、２０４８×２０４８ＣＣＤセンサアレイを含む。
ＣＧＳシステム１００は、本質的に、ウエハ１０の上面１２における２つの点の相対高さを比較する。このときウエハ１０は、固定距離ωで離間される。固定距離ωは、せん断距離と呼ばれる。物理的に、固定距離を超える高さの変化は、傾斜または傾き情報を与える。ＣＧＳ干渉パターンにおける縞は、一定の傾斜の等高線である。２つの異なる回折格子Ｇ１およびＧ２に関する任意のプローブ波長λおよび格子ピッチｐについて、せん断距離は、２つの異なる回折格子Ｇ１およびＧ２間の距離に対応する。干渉計の感度、または縞に対する傾斜は、せん断距離ωに対するプローブ波長λの比によって決められる。
調査中のウエハ１０の上面１２の形状（およびそれに伴う反り）を再構成するために、２つの直交する方向における干渉データを収集する必要がある。ｘ方向およびｙ方向の傾斜データは、‘６１１特許に開示されるように、回折格子およびカメラの２つ独立したセットによって、並行して収集される。干渉パターンから生じる傾斜データは、数値積分され、ウエハ１０の表面形状またはトポグラフィーを生成する。
一例では、各方向について、連続して１０回位相シフトされた干渉パターンが、４５度ずつ位相加算されて収集される。位相シフトは、せん断方向に平行な方向に、２つの異なる回折格子Ｇ１およびＧ２を動かすことによってなされる。位相シフトすることにより、いくつかの利点が与えられる。パターン化ウエハの測定にとって、最も重要な利点は、縞コントラストをパターンコントラストから効果的に分離することができることである。パターンコントラストは、位相シフトで固定される。ＣＧＳ技術の固有の自己参照特性に伴う位相シフトにより、幅広く変化する公称の反射率を有するパターン化ウエハにおいて比較的高い完全性（インテグリティ）がもたらされる。ウエハ１０の上面１２におけるレイアウトでは、専用または独自のターゲット、パッド、または他の特別な特徴部は必要ではない。
上述の２０４８×２０４８センサアレイを有する画像センサ１１２上の３００ｍｍウエハをマッピングすると、結果として、ウエハ１０の上面１２上の約１５０ミクロンの正方形領域に対応する各画素を得ることになる。その結果、３００ｍｍのウエハ１０の上面１２は、ほんの数秒の測定時間での３×１０６を超えるデータ点でマッピングされる。これにより、高密度形状測定がなされる。
最大システムスループットにおいて、２０４８×２０４８ＣＣＤアレイの結果は、サンプル数を１０２４×１０２４アレイに落とすことを可能にする。これにより、ウエハ１０の上面１２に、約３００ミクロンの正方形領域が得られる。これにより、ＣＧＳシステム１００において、１時間に１００個を超えるウエハのスループット（ｗｐｈ）が可能となる。サンプル数低減データによって、３００ｍｍウエハ１０の上面１２は、約８００，０００のデータ点でマッピングされる。このサンプル数低減データによっても、高密度形状測定が実現される。
なお、応力誘導ウエハ曲げにおいて、ウエハ１０が変形し得る最短の面内長さスケールは、ウエハの厚さの２倍である。そのため、３００ミクロンの画素サイズにより、典型的な３００ｍｍウエハ１０の変形が的確に特徴づけられる。３００ｍｍウエハの厚さは、７７５ミクロンである。約１５０ミクロンの画素サイズを有するより高い解像度は、必要に応じて、薄型ウエハに使用され得る。
ＣＧＳシステム１００は、ｚ高さを測定する従来の干渉計と比較して、ウエハ１０の形状測定に関して利点を有する。第１に、干渉される２つの光線が同様の強度を有するため、ＣＧＳ技術の自己参照特性により、ウエハ１０の上面１２の公称の反射率に関わらず、高コントラストの縞が得られる。低反射性のウエハによって、参照光線がプローブ光線よりも著しく明るい場合、参照表面に依存する従来の干渉計では、縞コントラストを損失する可能性がある。第２に、数十から数百ミクロンもの典型的なウエハ変形に関して、ＣＧＳ縞は、典型的なパターン特徴部よりもかなり広い幅および間隔を有する。ＣＧＳ縞は、ほど良く滑らかであり、ウエハ１０の全体にわたって続いているため、このような縞パターンは、一般的な縞解析技術にとって非常に強固である。従来の干渉計は、非連続となり、解析困難な縞パターンを有する可能性がある。このような縞パターンは、パターン化を生成する縞解析手法では、解析不可能ではないが、解析するには困難が伴う。
なお、ウエハ形状特性は、典型的には、点ごとの測定に依存し、多くても数百のデータを有するウエハ形状の低密度マップが生成されている。ＣＧＳシステム１００は、パターン化ウエハの検査を可能とする。パターン化ウエハの検査では、５×１０５画素（データ点）を超える画素を有する全ウエハマップが得られる。例えば、１ウエハにつき約３×１０６画素（データ点）までの画素を有し、約７５ミクロン／画素の解像度を有する。先の例では、例えば、データ点の数は、５×１０５から５×１０６の範囲にある。
完全ウエハＣＧＳ干渉計では、数秒でウエハ１０の上面１２を正確に画像化することができ、個々のウエハ形状の１００％の直列モニタリングが可能となる。その自己参照特性により、あらゆる種類の表面または積層膜において調査が可能となり、測定ターゲットが必要とされない。この性能は、ウエハ反り、ＴＳＶ用の処理誘導トポグラフィー、および、処理誘導される生産量の問題を制御する他の重要な工程などの様々な用途のＭＥＯＬおよびＢＥＯＬ処理モニタリングに適用され得る。
薄膜応力の算出
材料の層において累積応力σｆは、公知のストーニー（Ｓｔｏｎｅｙ）式

を用いて、基板曲率Δκの処理誘導された変化から算出することができる。ここで、Ｍｓは基板（ウエハ）の二軸モジュールであり、ｈｓは基板の厚さであり、ｈｆは膜または層の厚さである。ストーニー式は、膜または層が均質であり、基板に対して薄く連続的であることを前提とする。また、ストーニー式は、応力、およびそれに伴う曲率変化が空間的に均一であることを前提とする。
最も実用的な半導体デバイスにおいて、これらの前提は現実的ではない。デバイス構造は、本来、不均一であり、非連続的である。一方、応力および曲率は、処理の不均一性に起因して空間的に変化する。そうであっても、単一のデバイス構造のより複雑な解析、および空間的に変化する応力場では、式（Ａ）が、薄く、連続した均一な応力の膜の場合の埋め合わせをすることが示された。
第１に、デバイス構造および応力不均一性の結果の詳細解析は、元のストーニー式に対して増倍因子となる。結果として、特定のデバイス構造および処理履歴では、単純化した前提にもかかわらず依然として、ストーニー式により、基板の全域にわたる相対的な応力変化のきわめて正確な表現となる。
測定された表面トポグラフィーおよび傾斜は、「均一応力」成分および「不均一応力」成分で構成されると考えられ得る。なお、ウエハ１０にわたる定応力が定曲率と関連している式（Ａ）から、表面高さｗの第２導関数として定義される。定曲率は、トポグラフィーｗが、二次方程式（すなわち、放物線表面）によって表され、傾斜が、一次方程式（すなわち、平面）によって表されることを意味する。したがって、測定された傾斜領域への最適合平面は、「均一応力」成分を表す。一方、この適合の残り（最適合平面を差し引いた測定値）は、「不均一応力」成分を表す。
低空間周波数変形は、一般に均一応力に関連し、ウエハがリソグラフィーツールにチャックされる場合は、除去することができる。しかし、高空間周波数で起こる不均一応力は、変形および歪みを引き起こす。この変形および歪みは、チャッキング中に完全に取り除くことはできない。そのため、不均一応力は、ウエハ１０ができる限り平坦であることに依存しているリソグラフィーまたは他のあらゆる処理において問題となり得る。
面内変位の計算
ｘ方向およびｙ方向における面内表面変位は、プレート理論の原理を用いた表面トポグラフィーから算出され得る。具体的には、変位は、部分的な表面傾斜または傾きに比例する。図１Ｂは、表側膜を有するウエハの一例の断面図である。この図は、単純な曲げ加工の場合を表す。この図では、基板厚の中間軸ｈｓは、中央平面であるか、基板の何れかの表面からｈｓ／２で表される。中間軸は、面内応力がゼロとなる平面として定義される。
圧力のかかった薄膜構造が基板表面の片側に製造されるとき、中間軸は、ストーニー式（Ａ）の進展に関連した条件で、圧力のかかった薄膜構造を有し、基板表面から２／３ｈｓ下方に位置する。基板表面と中間軸との距離は、「レバーアーム」を意味する。この「レバーアーム」を通して、その基板表面に、任意の局所傾斜または局所傾きで面内変位が導入される。基板が、リソグラフィー処理のために平面的にチャックされているときは、前処理中に誘導される応力に起因する面内変位は、曲げ加工によって部分的に取り除かれる。
これらの２つの物理的処理（薄膜応力対曲げ）における中間軸（すなわち、１／６＊ｈｓ）の差は、結果として、残留の面内変位となる。表面変位は、基板１０の表面の全ての位置の相対位置に直接影響を及ぼす。これにより、リソグラフィーにおいて、ウエハ１０に配列の問題が起こり得る。均一な応力であれば、面内シフト用の標準オフセット、倍率変化、および回転を用いて、リソグラフィー処理中における面内変位を補償することができる。一方、不均一応力に関連する変位は、標準の補償技術を用いて除去することは非常に困難である。
図１Ｃは、図１Ｂと同様の図であって、ウエハが表側膜および裏側膜の両方を含む場合を示す。半導体処理中、基板の裏側面または非パターン化表面に、しばしば薄膜が導入される。いくつかの場合、これらの加圧膜は、基板の全体的な反りを制御するために意図的に導入される。その後の処理中に、裏側膜の応力は、変化し得る。例えば、アニール処理は、応力裏側膜に影響を与える可能性がある。あるいは、裏側膜が、エッチングまたは剥ぎ取られて、応力膜によって引き起こされる反りが緩和されるかもしれない。
応力膜が位置する表面は、リソグラフィーパターニングの対象である表側において結果として生じる変位に影響を及ぼすであろう。前の段落で述べたように、表側膜の応力不均一性に起因した基板の表側での残留の面内変位は、中間軸位置における差分：［（−２／３）−（−１／２）］＊ｈｓまたは（−１／６）＊ｈｓである。応力膜が基板の裏側に位置するとき、中間軸位置における差分は、［（−１／３）−（−１／２）］＊ｈｓまたは（１／６）＊ｈｓとなる。言い換えると、基板変形の同一の大きさ、およびそれに伴う同一の表側傾斜において、裏側応力膜に起因する算出面内変位は、表側応力膜に起因した面内変位の−１倍となるであろう。
測定された任意のウエハ形状またはウエハ形状の変化については、基板の両側に応力膜が存在することにより、応力から発生する面内変位を決定することが複雑化する。リソグラフィー配列の処理制御手段の一部として変位情報が用いられるのであれば、それに伴って、基板の各面における薄膜応力によって誘発される変形を差別化する方法を実行することが必要となる。
最終段階の応用では、薄型のウエハ１０は重大な課題をもたらし得る。式（Ａ）が曲率変化の観点で再構築されると、同じ応力の場合、ウエハ厚の２乗に反比例して曲率が増加するであろうことがわかる。結果として、薄型ウエハの応力不均一性は、その後の処理に影響を与えるであろう変形振幅をますます増大させることに関連するであろう。
処理フロー中のウエハ形状モニタリング
上述したように、処理フローにおける複数の処理工程を通して、処理誘導されたトポグラフィー変動の進展を測定することによって、リソグラフィー配列、焦点外し、デバイス性能、および生産量などのパラメータのトポグラフィー変化の役割を、評価することができる。処理制御計画は、処理のバラツキを減少させたり、最小化させたりするために実行され得る。あるいは、ウエハ変形情報は、フィードバックまたはフィードフォワードに使用され、処理パラメータを修正して、過度の変形を制御したり補償したりすることができる。
また、ウエハレベルおよび局所トポグラフィーは、複数の処理ツールの使用、特に、異なる処理ツール（例えば、露光ツール、エッチツール、焼成ツール、アニーリングツール、研磨ツールなど）の使用に非常に大きく依存し得る。
したがって、本明細書に開示される方法の一局面は、第１ウエハ１０においてＣＧＳ干渉分光測定を行って、ウエハ１０の表面形状における処理によって誘導された変化（処理誘導変化）を決定することを含む。この際、ウエハ１０には、少なくとも一つの半導体製造処理または工程が施され、その後、後続の（すなわち、第２の）ウエハ１０に対して少なくとも一つの半導体製造処理または工程に対する調整が行われ、その処理における後続のウエハ１０の半導体処理が改善される。また、この方法は、上流側の処理で発生した処理誘導表面形状に基づいて、第１ウエハを処理するための下流側の処理工程を調整することを含んでもよい。
ＣＧＳシステム１００を用いて得られる詳細なトポグラフィーマップは、画素サイズの２倍からウエハスケールまでの空間波長範囲に及ぶ情報を含み得る。異なる空間波長で起こるトポグラフィー変動を解析すると、幅広い応用において有益である。例えば、残留のトポグラフィーマップは、真空ウエハチャックにウエハ１０をチャックした後のウエハトポグラフィーを調査するために生成され得る。均一応力およびウエハ湾曲に関連する低次の変形は、フィルタリング技術または表面適合技術を用いてモデル化され、除去され得る。不均一応力に起因して残留したトポグラフィーは、チャック後のウエハ１０のトポグラフィーを評価するために使用され得る。
例えば、図２Ａから図２Ｃは、一例のウエハ１０について、表面位置、または（ｘ，ｙ）位置（ｍｍ）の関数としての高さｕ（ｘ，ｙ）をプロットしたカラー等高線図である。この図は、ウエハ１０の処理に起因したウエハ形状の変化を表す。図２Ａは、処理後のトポグラフィーをプロットしたものである。図２Ｂは、処理前のトポグラフィーをプロットしたものである。図２Ｃは、処理誘導トポグラフィーを得るために、図２Ａのプロットと図２Ｂのプロットとの差分をプロットしたものである。
図３Ａおよび図３Ｂは、線（ＦＥＯＬ）処理の高応力の初期工程を通過した３００ｍｍウエハのσｘｘ（図３Ａ）およびσｙｙ（図３Ｂ）の応力マップである。ここで、応力スケールは、−５０ＭＰａ（青）から２５０ＭＰａ（赤）である。応力マップは、表面トポグラフィーに対応する。
図４は、局在化チップレベルのトポグラフィーマップの一例のプロット図である。ここで、高さのスケールは、−０．２ミクロン（青）から０．２ミクロン（赤）である。
図５Ａから図５Ｄは、異なる４つのチップ処理レベル、すなわち、膜堆積処理（図５Ａ）、アニーリング処理（図５Ｂ）、エッチング処理（図５Ｃ）、ストリップ（剥ぎ取り）処理（図５Ｄ）でのトポグラフィーマップの例である。
図６Ａから図６Ｄは、同一の製品および同一の処理フローでの異なる４つのツールから、アニール前に測定された応力マップの例である。ここで、応力マップは、トポグラフィーマップと相互に関係づけられる。
図７Ａおよび図７Ｂは、チャックされていないウエハ（図７Ａ）およびチャックされたウエハ（図７Ｂ）のトポグラフィーマップである。これらの図は、残留応力、および、それに伴う残留するトポグラフィーを示す。
本開示の一局面は、ウエハの形状を測定すること、および、これらの形状測定を用いて、変位を算出し、オーバーレイ／リソグラフィー配列制御計画の一部としてその算出された変位を使用することに関する。一例では、２つのリソグラフィー工程間で起こる表面変位の累積が測定される。ここで、後のリソグラフィー工程のパターニングが、前の処理工程（必ずしも連続するリソグラフィー工程ではない）のパターニングと位置合わせされる。この処理には、配列マーク１６を利用することができる。
応力フィルムの堆積、または、先に堆積された膜／構造の応力変化を含む処理は、ウエハ１０上の任意の（ｘ，ｙ）位置の変位に影響を及ぼし得る。表側膜または裏側膜における応力不均一性に起因した変位は、一連の処理に起因した変位の総量を正確に決定するために分離されなければならない。これは、一つ以上の形状測定によって達成され得る。連続した個々の処理の特性、およびサンプリング計画に応じて、変位の総量に対する表側／裏側の寄与を決定するためには、完全なデータが必要とされないのであれば、形状測定結果のみで十分である。なお、表側膜に関連した面内変位と比較して、裏側膜に起因した面内変位を無視できる一連の処理があり得る。
一般的なウエハ形状モニタリング方法
図８は、処理フロー中にウエハ形状をモニタリングする方法の一例を示すフローチャートである。以下でより詳細に説明するように、この方法は、サンプル計画を確立する工程Ｓ１を含む。この方法は、その後、処理前、すなわち、プレプロセスのウエハ形状を測定する工程Ｓ２を含む。この方法は、その後、処理後、すなわち、ポストプロセスのウエハ形状を測定する工程Ｓ３を含む。この方法は、その後、処理誘導形状変化を算出する工程Ｓ４を含む。この方法は、その後、追加の処理を測定すべきか否かを問う質問工程Ｑ１を含む。その回答が「Ｙｅｓ（はい）」であれば、本方法は工程Ｓ２に戻り、工程Ｓ２からＳ４が、追加の処理のために繰り返される。また、回答が「Ｎｏ（いいえ）」であれば、本方法は、表側または裏側の膜および構造に起因した変位を算出する第５工程Ｓ５へ進む。第５工程Ｓ５は、以下でより詳細に説明される。
本方法は、その後、第５工程Ｓ５の結果（「データ」）を用いて処理を制御する第６工程Ｓ６へ進む。第６工程Ｓ６では、例えば、ウエハ形状のバラツキ量を減少させる処理への修正を行うことによって、処理を制御する。これは、フィードフォワード工程またはフィードバック工程を含み、ウエハ形状を補償するための後続の処理を可能にする。
図９は、サンプリング計画を確立する図８のフローチャートの工程Ｓ１の例を示すフローチャートである。サンプリング計画は、通常、演繹的知識の組み合わせを含む。この工程は、ウエハ１０の表側または裏側における膜または構造の応力、および、処理後（ポストプロセス）および処理前（プレプロセス）の形状測定の複数の組み合わせ作成の実用性に影響を与える。図９のフローチャートは、４つの主要な経路Ｐ１からＰ４を含む。処理、表側または裏側の形状測定結果の演繹的知識などに基づいて、図９のフローチャートを用いた他の経路または経路のバリエーションが可能である。
図９および図１０Ａは、第１経路Ｐ１を示す。これら図９および図１０Ａに示すように、一例では、サンプリング計画を確立する方法が、第１経路Ｐ１の後に続く。第１経路Ｐ１は、第１質問工程Ｑ１−１を含む。第１質問工程Ｑ１−１は、ウエハ１０の表側または裏側への処理の影響に関する何らかの知識または情報があるか否かを問う。第１質問工程Ｑ１−１に対する回答が「Ｙｅｓ（はい）」の場合には、本方法は、第２質問工程Ｑ１−２へ進む。第２質問工程Ｑ１−２は、表側表面および裏側表面の形状寄与を分離するために、複数の挿入点が必要とされるか否かを問う。挿入点は、単一の形状測定が行われる場所である。
第２質問工程Ｑ１−２に対する回答が「Ｎｏ（いいえ）」の場合には、本方法は、工程Ｓ１−１へ進む。工程Ｓ１−１は、プレプロセスおよびポストプロセスのウエハ形状の一つの組み合わせに基づいて測定を確立することを含む。工程Ｓ１−１の後には、工程Ｓ１−２が続く。工程Ｓ１−２は、表側および裏側の変位を分離するために、補間データは必要ないことを認識する。補間データを必要としないというシナリオは、あるいは、表側薄膜の応力および裏側薄膜の応力に起因する変形を独自に分離するための十分な形状測定を含む。図１０Ａに示すように、本方法は、工程Ｓ１−３へ移動する。工程Ｓ１−３は、後述する第１解析に基づいて第１サンプリング計画を確立する。
図１０Ｂは、図９のフローチャートにおける第２経路Ｐ２を示す。図１０Ｂに示すように、第１質問工程Ｑ１−１に対する回答が「Ｙｅｓ（はい）」であり、第２質問工程Ｑ１−２に対する回答が「Ｙｅｓ（はい）」である場合には、本方法は、第３質問工程Ｑ１−３へ進む。第３質問工程Ｑ１−３は、複数の挿入点が実用的または可能であるか否かを問う。第３質問工程Ｑ１−３に対する回答が「Ｎｏ（いいえ）」である場合には、本方法は工程Ｓ１−４に進む。工程Ｓ１−４は、プレプロセスおよびポストプロセスのウエハ形状測定の複数の組み合わせに基づいて、ウエハ形状を確立する。方法工程Ｓ１−４は、その後、上述の方法工程Ｓ１−２およびＳ１−３へ進む。方法工程Ｓ１−２およびＳ１−３では、後述の第２サンプリング計画および第２解析アプローチが使用される。
図１０Ｃは、図９のフローチャートにおける第３経路Ｐ３を示す。図１０Ｃに示すように、第１質問工程Ｑ１−１に対する回答が「Ｙｅｓ（はい）」であり、第２質問工程Ｑ１−２に対する回答が「Ｙｅｓ（はい）」であり、第３質問工程Ｑ１−３に対する回答が「Ｎｏ（いいえ）」である場合には、本方法は、第３経路に沿って進む。第３経路は、方法工程Ｓ１−５からＳ１−７を含む。方法工程Ｓ１−５は、プレプロセスおよびポストプロセスのウエハ形状の一つの組み合わせに基づいて測定を確立することを含む。一方、方法工程Ｓ１−６は、補間データを獲得し、表側および裏側の変位を分離することを含む。方法工程Ｓ１−７は、工程Ｓ１−６の補間データを使用するための手法（アプローチ）を決定することを含む。方法工程Ｓ１−７の詳細は、以下でより詳細に説明される。第３経路Ｐ３は、後述するように、第３サンプリング計画および第３解析アプローチを含む。
図１０Ｄは、図９のフローチャートを通る第４経路Ｐ４を示す。図１０Ｄに示すように、第１質問工程Ｑ１−１に対する回答が「Ｎｏ（いいえ）」である場合には、本方法は、工程Ｓ１−５からＳ１−７へそのまま進む。第４経路Ｐ４は、後述するように、第４サンプリング計画および第４解析アプローチを含む。
経路Ｐ１から経路Ｐ４でのサンプリング計画
図１１Ａから図１１Ｄは、図９および図１０Ａから図１０Ｄの各フローチャートの経路Ｐ１からＰ４によるサンプリング計画をそれぞれ示す模式図である。
図１１Ａは、２つのリソグラフィー（「リソ」）ツールを示す。これらは同一のリソツールであり、（Ｎ−１）番目のリソ工程の後の複数の表側処理工程（「ポストリソＮ−１」）、および、Ｎ番目のリソ工程の前の複数の（例えば、１４の）表側処理工程（「プレリソＮ」）を示す。形状測定は、ＣＧＳシステム１００を用いて、表側処理１の前および表側処理１４の後に生成される。ＣＧＳシステム１００は、図１１Ａには示されるが、図１１Ｂから図１１Ｄでは説明の便宜上省略されている。
経路Ｐ１は、すべての処理が、例えば、表側などのウエハの同じ側の面で行われることを前提としている。そのため、ウエハ１０の表側で誘発される応力のみが表面形状に影響を与える。
図１１Ｂは、図１１Ａと同様の図である。図１１Ｂは、裏側処理の間に行われる追加の形状測定を示す。個々の処理は、その処理のいくつかが表側の膜／構造を修飾し、その他の処理が裏側の膜／構造を修飾しながら、ウエハ１０の一方の側に明らかな影響を及ぼす。処理フローにおける複数点での形状測定は、許容範囲内／現実的である。測定点は、個々の処理、または、ウエハ１０の一方の側を修飾する処理のグループを分離するために選択される。２つの連続した形状測定の差分は、表側のみ又は裏側のみの修飾に起因した処理誘導変化に対応する。計算は、形状のみに基づいて行われるが、処理に対して異なる計算を要求する。処理は、表側および裏側の膜または構造における応力を誘導したり、修飾したりする。
図１１Ｃは、図１１Ａおよび図１１Ｂと同様の図である。図１１Ｃは、いくつかの裏側処理を示す。但し、形状測定は、図１１Ａと同様に、依然として表側処理１の前であって、表側処理１４の後になされる。測定は、次のことて前提とする。個々の処理は、その処理のいくつかが表側の膜／構造を修飾し、その他の処理が裏側の膜／構造を修飾しながら、ウエハ１０の一つの面に明らかな影響を及ぼすこと。また、処理フローにおける複数点での形状測定が、許容範囲内／現実的ではないこと。
このシナリオの特別な事例は、処理が表側及び裏側に同時に影響を及ぼす場合（すなわち、複数点での形状測定が、許容範囲内であるが、形状の区画が表側または裏側の応力不均一性と独自に関連しているとはいえないために、現実的ではない場合）である。
計算は補間データを要求する。
図１１Ｄは、図１１Ａから図１１Ｃと同様の図である。図１１Ｄは、表側または裏側の表面形状における処理の影響（意味合い）が未知であることを示す。すなわち、明確なサンプリング計画の確立を阻むような情報の著しい欠如があることを示す。言い換えると、特定の処理が、表側膜／構造、裏側膜、またはその両方の応力に影響を及ぼすか否かが明確ではない。一つの形状測定が、着目する処理区分の前に行われ、その後、その着目する処理区分が完了する。その計算は補間データを要求する。
表側／裏側構造に起因した変位の計算
図１２は、表側構造および裏側構造に起因したウエハ１０の（ｘ，ｙ）変位の計算を示すフローチャートであって、図８のフローチャートの工程Ｓ５をさらに詳しく説明するフローチャートである。
変位計算を実行する方法は、ＣＧＳシステム１００を用いて測定される重要な測定形状データの第１工程Ｓ５−１を含む。この方法は、第１質問工程Ｑ５−１を含む。第１質問工程Ｑ５−１では、解析が「形状のみ」であるか否か、すなわち、解析が補間データを必要としないかが問われる。第１質問工程Ｑ５−１に対する回答が「Ｙｅｓ（はい）」であれば、この方法は、第２質問工程Ｑ５−２へ進む。第２質問工程Ｑ５−２では、形状データが、一方の側のみのものであるか否かが問われる。第２質問工程Ｑ５−２に対する回答が「Ｙｅｓ（はい）」であれば、この方法は、第２工程Ｓ５−２へ進む。第２工程Ｓ５−２では、表側のみの解析に基づいて、すなわち、図９のフローチャートの経路Ｐ１に基づいて、変位が計算される。
第２質問工程Ｑ５−２に対する回答が「Ｎｏ（いいえ）」であれば、この方法は、第３工程Ｓ５−３へ進む。第３工程Ｓ５−３は、表側および裏側の形状データを用いて変位を計算することを含む。
第１質問工程Ｑ５−１に対する回答が「Ｎｏ（いいえ）」であれば、この方法は、補間データをインポートする第４工程Ｓ５−４へ進んだ後に、第５工程Ｓ５−５へ進む。第５工程Ｓ５−５では、経路Ｐ３または経路Ｐ４による形状および補間データを用いて変位が計算される。
経路Ｐ１の計算
経路Ｐ１によるｘ方向およびｙ方向（図１参照）における表面形状および表面変位の測定は、以下の式で表される。

上記の一連の式では、式（Ｂ）により、トポグラフィーにおける、交点１および交点２の間の処理誘導変化Δｗ（ｘ，ｙ）が決定される。式（Ｃ）は、（Ｂ）で算出されたトポグラフィー変化からのｘ方向における表面傾斜の計算、およびその傾斜の「均一応力」成分および「不均一応力」成分への分離を示す。傾斜の不均一応力成分は、その後、式（Ｄ）で示される変位の計算に用いられる。式（Ｄ）は、ｘ方向ｕ（ｘ，ｙ）およびｙ方向ｖ（ｘ，ｙ）の両方の面内変位の式を含む。式（Ｂ）から式（Ｄ）は、線形である。そのため、特定の計算の正確な順序は、重要ではない。例えば、先ず、トポグラフィーにおける変化を算出する代わりに、傾斜の変化またはその代替の変位の変化という観点で、交点１および交点２間の形状の差分が算出されてもよい。同様に、変形における「均一応力」成分および「不均一応力」成分の分離は、トポグラフィー、傾斜、または変位を用いて評価されてもよい。
「経路Ｐ１」の計算は、すべての変位が基板の一方の側における応力膜に起因している場合に適用する。形状測定は、基板の表側および／または裏側においてなされてもよい。これにより、形状測定の座標系は、上述の解析に関連した座標系と一致するはずである。
より具体的には、裏側で測定する場合、対応する表側の傾斜は、裏側の傾斜とは逆になる。さらに、裏側のデカルト座標系は、表側に対して反転するか、回転し得る。どちらにしても、表側の座標系に基づいて裏側形状測定を表現することは、幾何学変換の単純な問題である。
経路２の計算
経路２は、以下のように、表側および裏側の変位の計算を含む。先ず、表側および裏側に関連したトポグラフィー測定がグループ化される。

上記の式は、図１１Ｂに示される交点と一致するように記載される。表側のトポグラフィー変化および裏側のトポグラフィー変化の累積が計算されると、表側および裏側の変位が、上記の式（Ｂ）および式（Ｃ）に類似する方法で計算される。「経路１」の場合のように、計算の順序は、線形処理にとって重要ではない。具体的には、すべての「表側」または「裏側」形状測定は、同じ結果でトポグラフィー、傾斜、または変位として総和される。式（Ｅ）および式（Ｆ）は、総和処理の実例として挙げられる。
これらの計算は、表側および裏側の形状測定を「グループ化」し、裏側傾斜について−１倍で組み込みつつ、これらを適切に解析する。そして、面内変位の合計は、表側膜および裏側膜に起因した変位の単純な総和となる。；
経路３および経路４の計算
経路３および経路４の計算は、補間データを得ることに関連して、図９のフローチャートの工程Ｓ１−６およびＳ１−７を実行して、表側および裏側の変位を分離することを含む。
一例では、補間データは、表側ウエハ表面および裏側ウエハ表面に形成されたリソグラフィー配列マーク１６を用いて得られる。リソグラフィーツールに露出される前に、配列マークの位置が測定され、ウエハ１０が配置される。これらの配列マークの相対位置は、面内変位に関連し得る。式（Ａ）−（Ｇ）を用いて、表側膜および裏側膜からの変位への相対寄与を決定するために、配列マークの測定が、形状に基づく面内変位の測定と比較され得る。同様の式が、他の補間データソース用に使用されるであろう。
ここで、「傾斜」は、局所的な傾きであるか、あるいは、トポグラフィーの第１派生物であり、基板厚さは、ｈｓである。これらの式は、表側形状測定結果に基づいて、ｘ方向およびｙ方向の両方の配列、変位、および傾斜に適用する。
以下の式は、変位および傾斜を計算するために用いられる。先ず、配列マーク１６によって暗示される変位が、表側膜および裏側膜に起因した変位の単純な総和であることを識別する。

ここで、式（Ｈ）は、ウエハ変形（例えば、ウエハ配置のバラツキ）と関連していない配列測定のあらゆる系統的成分が、無視できる、他の手段で補償される、かつ／あるいは、変位測定から差し引かれると仮定する。次に、測定傾斜の総和は、表側傾斜および裏側傾斜の単純な総和である。

式（Ｈ）、（Ｉ）および（Ｄ）は、以下のように、裏側の表面の膜に起因した傾斜を排除するためにまとめられる。

そして、利用可能なデータ（すなわち、配列および測定された傾斜の総和）の関数として、表側表面に起因した傾斜を求めるために、再編成される。

表側膜に起因した傾斜を求めるための式（Ｋ）の解は、その後、裏側膜に起因した傾斜を算出するための使用され得る（すなわち、式（Ｉ）の代替の式）。式（Ｊ）および（Ｋ）に類似した式が得られ、先ず、裏側膜に起因した傾斜が求められ、次に、表側膜に起因した傾斜が求められる。ここでも、計算の正確な順序（表側の後で裏側、あるいは、裏側の後で表側）は、無関係である。これらの計算の結果は、測定された形状変化の総和に、表側膜および裏側膜の相対的な寄与に関する情報を提供する。
ウエハ形状測定と配列マーク測定との組み合わせ
本明細書に開示された方法の一局面は、配列マーク１６の測定を行い、これらの測定を、ウエハ形状測定と結合することを含む。配列マーク測定は、一般に、ウエハ内部の密度が低い（ウエハにつき１０単位の測定）。一方、全ウエハの形状測定は、非常に密度が高い（ウエハにつき１０万単位から１００万単位の点）。
したがって、全ウエハの形状測定と配列マーク測定との結合は、異なる方法で使用され得る。
（１）配列マーク測定に対する入力データとして：配列に用いられる目標位置を、全ウエハの形状測定によって示される高傾斜領域に基づいて選択することができる。
（２）表側膜および裏側膜からの寄与がともに著しいときの形状に基づく変位測定の精度の改善：上記の式を用いて決定される表側／裏側の比が、ほぼ一定であるか、全ウエハ形状測定の全ての点について満足できる程度に推定可能である場合には、全ウエハの変位は、ウエハ１０の領域において決定可能である。ここで、上記のウエハ１０の領域では、配列マーク測定の密度または精度は、所望のオーバーレイを獲得するのには不十分であるかもしれない。
（３）配列マークと全ウエハ面内変位との比較方法は、任意のリソグラフィー層／処理について、定期的に（例えば、１００単位または１０００単位の配列マークを用いて）比較的高密度で達成され、一連の処理工程について公称の基準値または参照を確立することができる。このような高密度は、大量製造（ＨＶＭ）には現実的ではないが、定期的な「較正」を提供し得る。言い換えると、高密度の配列マーク測定は、公称の表側／裏側変位比を確立し、後に続く、通常のＨＶＭ中の低密度の配列マーク測定を、公称の参照に照らしてチェックすることができる。「参照」とＨＶＭ測定との差分に応じて異なるアクションを取ることができる。
例えば：（ｉ）参照とＨＶＭ測定との差分が、所定の許容範囲内である場合には、何もアクションせず、参照データを全ウエハの変位データに適用する。（ｉｉ）参照とＨＶＭ測定との差分が、下側制御限界値よりも大きく、上側制御限界値以下である場合には、全ウエハの変位データに適用される表側／裏側比を修正する、かつ／あるいは、追加の配列マーク位置のデータを入手する。（ｉｉｉ）参照とＨＶＭ測定との差分が、上側制御限界値を超える場合には、処理を停止する。
処理制御
本開示の一局面は、上述の方法を用いて決定される表面形状情報を使用して、半導体処理を制御して処理を改善し、例えば、生産能力を向上させる。
特定の層をリソグラフィーシステムに露出させる補償として配列マークを使用するために、一般に認められた方法が存在する。現在の方法は、ウエハ１０のすべての点における局所的な面内変位を示す追加データの組み込みを可能にする。ここでも、配列マークの測定に基づくリソグラフィーシステムの補償は、一般に、１０の単位の配列マーク測定を含む。面内変位データを使用することにより、利用可能なデータが百万単位の点にまで潜在的に増加し、ウエハ端部などの配列マーク密度が一般に低い領域内の配列の改善につながる。高度な装置では、通常、ウエハ端部における生産効率が悪いため、ウエハ端部は特に重要である。
同様の方法において、補間データが、配列データの代わりに、あるいは、配列データに加えて、露光後のオーバーレイデータを取り込むと、より高密度の変位データがフィードバックされ、その後に露光されるウエハの配列補償が改善され得る。ここでも、フィードバックの実行におけるオーバーレイデータの使用が、現在リードしている端部デバイス製造において、確立されている。変位データにより、代替の非常に高密度のデータ源が付与され、測定されるオーバーレイターゲットまたは配列マークとともに、単に局所的ではなく、ウエハ１０全体の補正の精度が改善される。
当業者には明白であるが、添付される特許請求の範囲で規定された本開示の精神または範囲から逸脱することなく、本明細書中に記載された本開示の好ましい実施形態に対して様々な変更を加えることができる。したがって、本開示は、添付の特許請求の範囲及びその均等範囲内で行われる本開示の修正及び変更を包含する。

Claims (23)

  1. 表側から離れた裏側を有し、一つ以上の半導体製造の処理工程が施される第１ウエハの表側の面内変位を決定する方法であって、
    ａ）一つ以上の半導体製造の処理工程を実行する前に、ウエハ形状サンプリング計画に従って、前記第１ウエハの前記表側および前記裏側の少なくとも一方の第１形状について、第１測定を実行することと、
    ｂ）前記第１ウエハの前記表側および前記裏側の少なくとも一方に、前記一つ以上の半導体製造の処理工程の少なくとも一つを実行することと、
    ｃ）工程ｂ）を実行した後に、工程ａ）と同じウエハ形状サンプリング計画を用いて、前記第１ウエハの前記表側表面および前記裏側表面の少なくとも一方の第２形状について、第２測定を実行することと、
    ｄ）前記第１測定と前記第２測定とを比較することによって、前記第１ウエハの前記第１形状の処理誘導変化を決定することと、
    前記第１形状の処理誘導変化の関数として、および、前記第１形状の処理誘導変化を引き起こすように１以上の半導体製造工程によって１以上の前記表側および前記裏側に応力が生じさせることにより変化する変位計算の関数として、面内変位を決定することと
    を備える方法。
  2. 前記一つ以上の半導体製造の処理工程を用いて第２ウエハを処理することと、
    前記第２ウエハの形状における決定済みの処理誘導変化に基づいて、前記第２ウエハを処理するときに、前記一つ以上の半導体製造の処理工程の少なくとも一つを変更することと
    をさらに備える、請求項１に記載の方法。
  3. 前記一つ以上の半導体製造の処理工程の少なくとも一つを調整することと、
    調整された一つ以上の半導体製造の処理工程を用いて前記第１ウエハを処理することと
    をさらに備え、
    前記一つ以上の半導体製造の処理工程は、前記第１ウエハの第１形状における決定済みの処理誘導変化に基づいて、前記第１ウエハにまだ適用されていなかった処理である、
    請求項１に記載の方法。
  4. 前記第１ウエハの前記表側および前記裏側の少なくとも一方における配列マークを用いて、表面変位測定を行うことと、
    前記第１ウエハの前記第１形状における処理誘導変化の決定を行う工程ｄ）において、前記表面変位測定を利用することと
    をさらに備える、請求項１に記載の方法。
  5. 前記第１ウエハは、前記第１ウエハの表側に表側配列マークを含み、前記第１ウエハの裏側に裏側配列マークを含み、
    前記方法は、
    表側の処理工程を実行した後に、前記表側配列マークを用いて、前記第１ウエハの前記表側で表面変位の第１測定を行うことと、
    裏側の処理工程を実行した後に、前記裏側配列マークを用いて、前記第１ウエハの前記裏側で表面変位の第２測定を行うことと、
    前記表面変位の第１測定および第２測定を利用して、工程ｄ）の前記第１ウエハの前記第１形状の処理誘導変化に対する、前記表側の処理工程および前記裏側の処理工程の寄与をそれぞれ特定することと
    をさらに備える、請求項１に記載の方法。
  6. 前記第１ウエハは、前記第１ウエハの表側に表側配列マークを含み、前記第１ウエハの裏側に裏側配列マークを含み、
    前記方法は、
    前記表側配列マークおよび前記裏側配列マークを用いてオーバーレイ測定を行い、工程ｄ）の前記第１ウエハの前記第１形状の処理誘導変化に対する、前記表側の処理工程および前記裏側の処理工程の寄与をそれぞれ特定すること
    をさらに備える、請求項１に記載の方法。
  7. 表側の処理工程を実行した後に、前記第１ウエハの前記表側で第１応力測定を行うことと、
    裏側の処理工程を実行した後に、前記第１ウエハの前記裏側で第２応力測定を行うことと、
    前記第１応力測定および前記第２応力測定を利用して、工程ｄ）の前記第１ウエハの形状の処理誘導変化に対する、前記表側の処理工程および前記裏側の処理工程の寄与をそれぞれ特定することと
    をさらに備える、請求項１に記載の方法。
  8. 前記第１測定および前記第２測定は、表側測定と裏側測定とをそれぞれ含む、請求項１から７の何れか１項に記載の方法。
  9. 前記第１測定および前記第２測定は、表側測定のみを含む、請求項１から７の何れか１項に記載の方法。
  10. 前記第１測定および前記第２測定は、裏側測定のみを含む、請求項１から７の何れか１項に記載の方法。
  11. 工程ｂ）において実行される一つ以上の半導体製造の処理工程の少なくとも一つは、単一のリソグラフィーツールで実行される複数の半導体製造の処理工程を含む、請求項１から１０の何れか１項に記載の方法。
  12. 工程ｂ）において実行される一つ以上の半導体製造の処理工程の少なくとも一つは、異なるリソグラフィーツールで実行される複数の半導体製造の処理工程を含む、請求項１から１０の何れか１項に記載の方法。
  13. 工程ｂ）は、前記第１ウエハの前記表側および前記裏側の少なくとも一方に、半導体構造を形成することを含む、請求項１から１２の何れか１項に記載の方法。
  14. 工程ｂ）は、前記第１ウエハの前記表側および前記裏側の少なくとも一方に存在する半導体構造を処理することを含む、請求項１から１２の何れか１項に記載の方法。
  15. 前記第１測定および前記第２測定は、少なくとも１０６個のデータ点をそれぞれ含む、請求項１から１４の何れか１項に記載の方法。
  16. 前記第１測定および前記第２測定は、１×１０５個から５×１０６個のデータ点を含む、請求項１から１４の何れか１項に記載の方法。
  17. 一つ以上の半導体製造の処理工程が、全て表側の処理工程であるか、全て裏側の処理工程であるか否か、または、表側の処理工程および裏側の処理工程の混合であるかの少なくとも一部に基づいて前記ウエハ形状サンプリング計画を立てることをさらに備える、請求項１に記載の方法。
  18. 複数の挿入点が、前記第１形状の処理誘導変化に対する一つ以上の前記裏側の処理工程の寄与から、前記第１形状の処理誘導変化に対する一つ以上の前記表側の処理工程の寄与を分離するのに必要とされるか否かの少なくとも一部に基づいて前記ウエハ形状サンプリング計画を立てることをさらに備える、請求項１に記載の方法。
  19. 前記複数の挿入点が必要とされなかった場合、前記ウエハ形状サンプリング計画を立てることは、前記第１測定および前記第２測定を各１回実行することを含む、
    請求項１８に記載の方法。
  20. 前記複数の挿入点が必要とされた場合、前記ウエハ形状サンプリング計画を立てることは、前記第１測定および前記第２測定を交互に連続して複数回実行して複数セットの測定を行うことを含み、
    工程ｅ）は、前記複数セットの測定の関数として前記面内変位をさらに決定することをさらに含む、請求項１８に記載の方法。
  21. 複数の挿入点が必要とされた場合、前記ウエハ形状サンプリング計画を立てる方法は、複数の挿入点が可能か実用的かであるか否かを決定することをさらに含む、請求項１８に記載の方法。
  22. 複数の挿入点が可能でも実用的でもなく、工程ｅ）は、補間データの関数として前記面内変位をさらに決定することをさらに含む、請求項２１に記載の方法。
  23. 前記第１測定および前記第２測定の各々は、コヒーレント勾配検知干渉測定である、請求項１から２２のいずれか１項に記載の方法。
JP2016237262A 2015-12-07 2016-12-07 Ｃｇｓ干渉分光法を用いた処理制御のためにプロセス誘導ウエハ形状を特徴化するシステムおよび方法 Active JP6353891B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562263917P 2015-12-07 2015-12-07
US62/263,917 2015-12-07

Publications (2)

Publication Number Publication Date
JP2017122716A JP2017122716A (ja) 2017-07-13
JP6353891B2 true JP6353891B2 (ja) 2018-07-04

Family

ID=58010323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016237262A Active JP6353891B2 (ja) 2015-12-07 2016-12-07 Ｃｇｓ干渉分光法を用いた処理制御のためにプロセス誘導ウエハ形状を特徴化するシステムおよび方法

Country Status (8)

Country Link
US (1) US9935022B2 (ja)
JP (1) JP6353891B2 (ja)
KR (1) KR102460056B1 (ja)
CN (1) CN106847721A (ja)
DE (1) DE102016223967A1 (ja)
NL (1) NL2017860B1 (ja)
SG (1) SG10201610256TA (ja)
TW (1) TWI620915B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11248904B2 (en) 2017-03-29 2022-02-15 Rutgers, The State University Of New Jersey Systems and methods for real time measurement of surface curvature and thermal expansion of small samples
US11378809B2 (en) * 2018-01-26 2022-07-05 Edmunc Optics, Inc. Reflective optical beam conditioners with integrated alignment features
US11164768B2 (en) * 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
CN110568726B (zh) * 2018-06-05 2023-09-22 长鑫存储技术有限公司 一种曝光聚焦补偿方法
KR102558635B1 (ko) * 2018-08-03 2023-07-21 도쿄엘렉트론가부시키가이샤 반도체 웨이퍼의 국부적인 왜곡의 결정에 기초한 전역적인 웨이퍼 왜곡의 개선
CN109155235A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 使用背面补偿结构的晶圆平整度控制
US11049720B2 (en) 2018-10-19 2021-06-29 Kla Corporation Removable opaque coating for accurate optical topography measurements on top surfaces of transparent films
JP7344047B2 (ja) * 2019-08-22 2023-09-13 株式会社ジェーイーエル 基板の位置合わせ方法
CN110672027B (zh) * 2019-09-30 2020-07-03 清华大学 一种基于相干梯度敏感干涉的条纹自动处理装置
CN111609997B (zh) * 2020-05-07 2022-04-19 中国科学院光电技术研究所 一种适用于透射式光学元件光程均匀性测量的检测装置
CN111664802A (zh) * 2020-06-03 2020-09-15 中国科学院西安光学精密机械研究所 基于动态定量相位成像的半导体晶圆表面形貌测量装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829219A (en) 1973-03-30 1974-08-13 Itek Corp Shearing interferometer
JPS63184029A (ja) 1987-01-26 1988-07-29 Canon Inc 波面形状測定方法
US5227641A (en) 1989-05-26 1993-07-13 Frontier Semiconductor Measurements, Inc. System for measuring the curvature of a semiconductor wafer
JPH0828321B2 (ja) 1990-08-20 1996-03-21 松下電器産業株式会社 レジスト塗布評価方法
US5572323A (en) 1993-12-27 1996-11-05 Ricoh Company, Ltd. Infinitesimal displacement measuring apparatus and optical pick-up unit
US5526116A (en) 1994-11-07 1996-06-11 Zygo Corporation Method and apparatus for profiling surfaces using diffractive optics which impinges the beams at two different incident angles
JPH09115817A (ja) 1995-10-13 1997-05-02 Nikon Corp 露光方法及び装置
JP2839081B2 (ja) 1996-03-06 1998-12-16 日本電気株式会社 半導体装置の製造方法
US5814729A (en) 1996-09-09 1998-09-29 Mcdonnell Douglas Corporation System for in-situ delamination detection in composites
US6031611A (en) 1997-06-03 2000-02-29 California Institute Of Technology Coherent gradient sensing method and system for measuring surface curvature
US6469788B2 (en) 2000-03-27 2002-10-22 California Institute Of Technology Coherent gradient sensing ellipsometer
US6600565B1 (en) 2000-04-25 2003-07-29 California Institute Of Technology Real-time evaluation of stress fields and properties in line features formed on substrates
JP3863779B2 (ja) * 2000-04-27 2006-12-27 カリフォルニア インスティテュート オブ テクノロジー 基板上に形成されたライン構造の応力界と特性のリアルタイム評価
TW513772B (en) 2000-09-05 2002-12-11 Komatsu Denshi Kinzoku Kk Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface
US6630996B2 (en) 2000-11-15 2003-10-07 Real Time Metrology, Inc. Optical method and apparatus for inspecting large area planar objects
US6699627B2 (en) 2000-12-08 2004-03-02 Adlai Smith Reference wafer and process for manufacturing same
TW526573B (en) 2000-12-27 2003-04-01 Koninkl Philips Electronics Nv Method of measuring overlay
AU2002346685A1 (en) * 2001-05-25 2002-12-16 California Institute Of Technology Determining large deformations and stresses of layered and graded structures to include effects of body forces
JP2003086501A (ja) 2001-07-04 2003-03-20 Nikon Corp 波面収差計測機
JP2004022677A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハ
EP1590696A2 (en) 2003-01-28 2005-11-02 Oraxion Full-filled optical measurements of surface properties of panels, substrates and wafers
EP1477851A1 (en) 2003-05-13 2004-11-17 ASML Netherlands B.V. Device manufacturing method and lithographic apparatus
WO2007103566A2 (en) 2006-03-09 2007-09-13 Ultratech, Inc. Determination of lithography misalignment based on curvature and stress mapping data of substrates
US20080182344A1 (en) * 2007-01-30 2008-07-31 Steffen Mueller Method and system for determining deformations on a substrate
US9354526B2 (en) * 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
JP5581365B2 (ja) 2011-12-07 2014-08-27 ウルトラテック インク プロダクトウエハの特徴に基づいて半導体発光デバイスを特徴付ける方法
US9177370B2 (en) 2012-03-12 2015-11-03 Kla-Tencor Corporation Systems and methods of advanced site-based nanotopography for wafer surface metrology
US10401279B2 (en) * 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors

Also Published As

Publication number Publication date
JP2017122716A (ja) 2017-07-13
SG10201610256TA (en) 2017-07-28
NL2017860A (en) 2017-06-22
KR20170067155A (ko) 2017-06-15
TW201723421A (zh) 2017-07-01
TWI620915B (zh) 2018-04-11
NL2017860B1 (en) 2017-07-27
US9935022B2 (en) 2018-04-03
KR102460056B1 (ko) 2022-10-27
US20170162456A1 (en) 2017-06-08
DE102016223967A1 (de) 2017-06-08
CN106847721A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
JP6353891B2 (ja) Ｃｇｓ干渉分光法を用いた処理制御のためにプロセス誘導ウエハ形状を特徴化するシステムおよび方法
US11092900B2 (en) Method and apparatus for measuring a parameter of a lithographic process, substrate and patterning devices for use in the method
TWI452441B (zh) 測量方法、裝置及基板
TWI667552B (zh) 用於預測測量方法之效能的方法及裝置、測量方法及裝置
KR101087515B1 (ko) 얼라인먼트 조건 결정 방법 및 장치, 그리고 노광 방법 및장치
US10788765B2 (en) Method and apparatus for measuring a structure on a substrate
TW201716883A (zh) 檢查方法、微影裝置、光罩及基板
JP2018507438A (ja) メトロロジの方法及び装置、コンピュータプログラム、並びにリソグラフィシステム
TW201618209A (zh) 驗證度量目標及其設計
TW201535066A (zh) 量測用於涉及微影之製造程序之製程參數
TWI659257B (zh) 控制圖案化程序之方法、器件製造方法
IL267311B2 (en) A method for measuring the value of a substrate, a test fixture, a lithographic system, and a method for manufacturing a device
IL267019B2 (en) A method for measuring a target, a metrological device, the assembly of a polarization device
JP2022539425A (ja) メトロロジ方法及び関連のコンピュータプロダクト
JP2022544187A (ja) 計測デバイスおよびそのための位相変調装置
CN112424697A (zh) 用于光刻测量的传感器装置和方法
JP5922927B2 (ja) 位置を求める方法、情報処理装置、リソグラフィ装置及び物品の製造方法
JPH07226360A (ja) 位置合わせ方法
Moon Mask-substrate alignment via interferometric moiré fringes
JP2014229644A (ja) 露光方法、露光装置、それらを用いたデバイスの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180611

R150 Certificate of patent or registration of utility model

Ref document number: 6353891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250