TWI620915B - 用於使用cgs干涉儀進行處理控制的特徵化處理誘導晶圓形狀之系統及方法 - Google Patents

用於使用cgs干涉儀進行處理控制的特徵化處理誘導晶圓形狀之系統及方法 Download PDF

Info

Publication number
TWI620915B
TWI620915B TW105140510A TW105140510A TWI620915B TW I620915 B TWI620915 B TW I620915B TW 105140510 A TW105140510 A TW 105140510A TW 105140510 A TW105140510 A TW 105140510A TW I620915 B TWI620915 B TW I620915B
Authority
TW
Taiwan
Prior art keywords
wafer
shape
measurement
front side
back side
Prior art date
Application number
TW105140510A
Other languages
English (en)
Other versions
TW201723421A (zh
Inventor
大衛 歐文
Original Assignee
美商精微超科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商精微超科技公司 filed Critical 美商精微超科技公司
Publication of TW201723421A publication Critical patent/TW201723421A/zh
Application granted granted Critical
Publication of TWI620915B publication Critical patent/TWI620915B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/16—Measuring arrangements characterised by the use of optical techniques for measuring the deformation in a solid, e.g. optical strain gauge
    • G01B11/161—Measuring arrangements characterised by the use of optical techniques for measuring the deformation in a solid, e.g. optical strain gauge by interferometric means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G01B11/2441—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures using interferometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02097—Self-interferometers
    • G01B9/02098—Shearing interferometers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本發明揭示一種使用相干梯度感測(CGS)干涉測量將晶圓形狀特徵化之系統及方法。該方法包含使用一CGS系統在一晶圓表面上測量至少3x106個資料點，以獲得該晶圓表面的拓撲圖。針對一晶圓的前置處理與後置處理，收集該晶圓上的資料，並且計算差值以獲得對晶圓表面形狀影響的測量。根據該晶圓表面形狀內已測量的處理誘導變化，來控制用於處理相同晶圓或後續晶圓的處理步驟，以便提高晶圓處理品質。

Description

用於使用CGS干涉儀進行處理控制的特徵化處理誘導晶 圓形狀之系統及方法
本發明一般係關於半導體製造和特徵化半導體製造中使用的晶圓，尤其係關於使用相干梯度感測(CGS)干涉來特徵化處理誘導晶圓形狀之系統和方法，並且使用該特徵化的晶圓形狀來控制並改善半導體製程。
本文提及的任何出版物或專利文獻之完整公開內容在此以引用方式併入當成參考，包含第3,829,219號、第5,526,116號以及第6,031,611號美國專利，以及M.P.Rimmer等人於1975年一月出版於App.Opt.第14卷第1號第142-150頁的出版物「Evaluation of large aberrations using lateral-shear interferometer having a variable shear」、Schreiber等人於1997年八月出版於App.Opt.第36卷第22號第5321-5324頁的出版物「Lateral shearing interferometer based on two Ronchi phase gratings in series」以及Brunner等人出版於J.Micro/Nanolith.，MEMS MOEMS 12(4)，043002-1至12，(2013年十月至十二月)的「Characterization of wafer geometry and oyerlay error on silicon wafers with nonuniform stress」。
半導體晶圓的製造涉及使用各種不同的工具，諸如曝光工具、烘烤工具、蝕刻工具、拋光工具、沉積工具、退火工具等，在晶圓上執行多個(十或數十個)處理。一系列微影步驟係用以在先前沉積和處理的層中產生圖案化裝置特徵。在任兩個微影步驟之間，該相干處理對於晶圓形狀有所影響。尚且，該晶圓一般需要盡可能平坦來進行許多微影處理，因為缺乏平坦度會導致該處理因為晶圓上位置的因素而發生變化。這種變化並非所願，因為會造成在該晶圓內製造的半導體裝置(例如記憶體晶片、邏輯晶片等)產生缺陷。
例如：若該處理為牽涉到在該晶圓之上印刷不同曝光場內線路之光微影蝕刻處理，並且該晶圓具有可與光微影蝕刻工具焦深相比的翹曲量，則形成於晶圓上不同曝光場之上或甚至在已知曝光場之內的線寬會有變化。此變化是所製造半導體裝置的效能不足原因之一，並且會導致產率降低。
不幸的是，難以知道已知處理對晶圓形狀有何貢獻。由於某些半導體處理牽涉到在該晶圓的正面與背面上形成半導體結構的原因，所以變得更複雜。
雖然可用許多方式進行晶圓平坦度測量，不過需要非常多次(例如百萬次或更多)測量才能獲得足夠數據，來進行處理對於晶圓形狀貢獻的評估。中斷處理流程以進行這樣大量測量被認為是不切實際的，因為這會顯著降低透過製程的晶圓產量(即是降低「產量」)，導致每晶圓成本顯著增加。
本發明態樣包含使用全晶圓CGS干涉來測量半導體晶圓的形狀(即是翹曲、不平坦、扭曲、變形、拓撲、表面高度變化等)，成為製造晶圓內半導體裝置的處理流程一部分。該CGS干涉儀可將晶圓表面非常精準成像， 以例如每小時超過100個晶圓的速度，用大約3x106像素來擷取該晶圓的整個拓撲。該CGS干涉儀的自參照組態對具有任何類型半導體結構的晶圓進行形狀測量，並且不需要測量目標。該晶圓形狀數據經過分析，以了解該晶圓經過處理所引起的表面位移、應力和晶圓形狀間之關係。
利用比較處理流程內處理步驟之間該晶圓形狀的演變，可測量並控制形狀變化以及應力。賦予已建立具有高混合產品(工具)的晶圓處理流程，該CGS干涉儀測量系統可迅速了解晶圓等級、晶粒等級以及晶粒內拓撲以及應力挑戰。
在鑄造環境中，產品配置(例如矽貫穿孔(TSV)、重新分佈層(RDL)、微凸塊等)以及平面度和應力規格都將變化。本文所揭示方法允許自訂每一個別生產批次的處理(例如SPC)。該平面度與應力測量可用來執行處理控制(例如處理回饋)，以確保每一產品都可靠地生產。該形狀測量可施加於半導體晶圓來進行許多處理應用，包含初次製造步驟至晶圓等級封裝步驟。
本文內揭示的本發明態樣包含以下方式：
1)對具有一前側膜或前側與後側膜的晶圓之一側或兩側進行高密度形狀測量(例如每側>105次測量或每側>106次測量)，這可使用干涉儀型系統，例如CGS干涉儀系統，來達成。
2)認識到該晶圓上的前側與後側膜對於該前側與後側上平面位移有不同影響(即-1的係數)
3)需要分離來自晶圓上前側和後側膜的貢獻，以增強微影系統的補償/校正精度
4)前側/後側分離的正確方式係根據該晶圓形狀取樣計畫以及特定處理的性質(即是是否影響前側應力、後側應力或兩者)
5)如果可測量晶圓形狀來分隔前側與後側應力對於形狀的貢獻(或若後側貢獻可忽略)，則不需要補充數據。
6)如果無法測量晶圓形狀來分隔前側與後側應力對於形狀的貢獻，則要運用補充數據(所謂的複合計量)。補充數據的範例包含但不受限於：
a.對齊標記數據
b.重疊數據
c.直接應力/應變測量
7)晶圓形狀測量以及前側與後側貢獻的相關分隔可適用如下：
a.晶圓對晶圓或批次對批次；內插或外插至具有低對齊或重疊測量密度的晶圓區域
b.成為補充測量的指引(即決定對齊或重疊測量的測量位置)
8)晶圓形狀測量以及前側與後側貢獻的相關分隔可用高密度定期決定，成為特定處理流程/裝置的特定區段之參考檔案或查找表。
本發明的態樣為將具有一前側與一後側的一第一晶圓形狀特徵化，並經歷一或多個半導體製程步驟之方法。該方法包含a)執行該等一或多個半導體製程步驟之前，根據一晶圓形狀取樣計畫，對該第一晶圓的該前側表面與該後側表面之至少一者的一第一形狀，執行一第一相干梯度感測(CGS)干涉形狀測量；b)在該第一晶圓的該前側與該後側之至少一者上，執行該等一或多個半導體製程步驟之至少一者；c)在執行動作b)之後使用與動作a)的該相同晶圓形狀取樣計畫，對該第一晶圓的該前側表面與該後側表面之至少一者的一第二形狀，執行一第二CGS干涉形狀測量；以及d)利用比較該第一與第二CGS干涉形狀測量，決定該第一晶圓的該形狀中之一處理誘導變化。
本發明的另一個態樣為上述該方法，該方法進一步包含使用該等一或多個半導體製程步驟，處理一第二晶圓；以及根據當處理該第二晶圓時該 第二晶圓形狀內該已決定的處理誘導變化，改變該等一或多個半導體製程步驟之至少一者。
本發明的另一個態樣為上述該方法，該方法進一步包含根據該第一晶圓形狀內該已決定的處理誘導變化，調整尚未施加於該第一晶圓的該等一或多個半導體製程步驟之至少一者；以及使用該已調整的一或多個處理來處理該第一晶圓。
本發明的另一個態樣為上述該方法，該方法進一步包含使用該第一晶圓的該前側與該後側之至少一者上的對齊標記，進行表面位移測量，以及使用決定該第一晶圓形狀內該處理誘導變化的動作d)內之該等表面位移測量。
本發明的另一個態樣為上述該方法，其中該第一晶圓包含位於該第一晶圓的該前側上之前側對齊標記，以及位於該第一晶圓的該後側上之後側對齊標記。並且該方法進一步包含在執行一前側處理步驟之後，使用該前側對齊標記來在該第一晶圓的該前側上，進行一表面位移的第一測量；在執行一後側處理步驟之後，使用該後側對齊標記來在該第一晶圓的該後側上，進行一表面位移的第二測量；使用該表面位移的該等第一和第二測量，識別該等前側與後側處理步驟對於動作d)中該第一晶圓形狀內該處理誘導變化之個別貢獻。
本發明的另一個態樣為上述該方法，其中該第一晶圓包含位於該第一晶圓的該前側上之前側對齊標記，以及位於該第一晶圓的該後側上之後側對齊標記。並且該方法進一步包含使用該等前側與後側對齊標記進行一重疊測量，識別該等前側與後側處理步驟對於動作d)中該第一晶圓形狀內該處理誘導變化之個別貢獻。
本發明的另一個態樣為上述該方法，該方法進一步包含在執行一前側處理步驟之後，在該第一晶圓的該前側上進行一第一應力測量；在執行一後側處理步驟之後，在該第一晶圓的該後側上進行一第二應力測量；以及使用 該等第一和第二應力測量，識別該等前側與後側處理步驟對於動作d)中該第一晶圓形狀內該處理誘導變化之個別貢獻。
本發明的另一個態樣為上述該方法，其中該等第一和第二CGS干涉形狀測量之每一者都包含前側與後側CGS干涉測量。
本發明的另一個態樣為上述該方法，其中該等第一和第二CGS干涉形狀測量之每一者只包含前側CGS干涉測量。
本發明的另一個態樣為上述該方法，其中該等第一和第二CGS干涉形狀測量之每一者只包含後側CGS干涉測量。
本發明的另一個態樣為上述該方法，其中在動作b)內執行的該等一或多個半導體製程步驟之至少一者包含在一單一微影工具上多次執行該等半導體製程步驟之一者。
本發明的另一個態樣為上述該方法，其中在動作b)內執行的該等一或多個半導體製程步驟之至少一者包含在不同微影工具上多次執行該等半導體製程步驟之一者。
本發明的另一個態樣為上述該方法，其中動作b)包含在該第一晶圓的該前側與該後側之至少一者上形成一半導體結構。
本發明的另一個態樣為上述該方法，其中動作b)包含處理該第一晶圓的該前側與該後側之至少一者上的一現有半導體結構。
本發明的另一個態樣為上述該方法，其中該等第一和第二CGS干涉形狀測量之每一者都包含至少106個數據點。
本發明的另一個態樣為上述該方法，其中該等第一和第二CGS干涉形狀測量之每一者都包含介於介於1x105個數據點與5x106個數據點之間。
在下列詳細說明中將公佈本發明的額外特色與優點，並且部分對於精通此技術人士來說是顯而易見的，或者可通過實現本文所描述內容來了 解，包含以下的詳細說明、申請專利範圍以及附圖。申請專利範圍已經併入並構成本發明詳細說明的一部分。
應了解前面一般說明以及下列詳細說明都只是本發明的具體實施例，並且用於提供瞭解本發明性質與特徵的簡介或框架。在此提供附圖來進一步瞭解本發明，並且併入以及構成此說明書的一部分。圖式例示本發明的許多具體實施例，並且在搭配說明之後可用來解釋本發明原理與操作。
10‧‧‧晶圓
12‧‧‧上表面
14‧‧‧下表面
16‧‧‧對齊標記
18‧‧‧結構
100‧‧‧CGS系統
110‧‧‧數位相機
112‧‧‧影像感測器
124‧‧‧濾光透鏡
130‧‧‧分束器
140‧‧‧晶圓台
150‧‧‧雷射
152‧‧‧準直探測光束
152R‧‧‧反射光
154‧‧‧光束擴展器/準直器
160‧‧‧控制器或信號處理器
162‧‧‧處理器
164‧‧‧記憶體
A1‧‧‧軸線
A2‧‧‧光學軸線
G1、G2‧‧‧繞射光柵
I1、I2‧‧‧特寫插圖
第1A圖為一範例相干梯度感測(CGS)系統的圖解圖，該系統用於執行屬於本文所揭示方法一部分的該等CGS干涉測量；第1B圖為具有前側膜的範例晶圓之截面圖，例示由於應力以及由於簡單彎曲情況下彎曲的表面位移；第1C圖類似於第1B圖，但是用於該晶圓包含前側與後側膜的案例；第2A圖至第2C圖為該晶圓形狀的顏色等高線圖，繪製表面位置或高度u(x,y)與該(x,y)位置(mm)之關聯，其中第2A圖繪製後置處理拓撲圖、第2B圖繪製前置處理拓撲圖並且第2C圖繪製第2A圖與第2B圖之間的差異來達成該處理誘導拓撲圖；第3A圖和第3B圖為已經通過高應力前端線(FEOL)處理的300mm晶圓之σxx(第3A圖)和σyy(第3B圖)的應力圖，其中該應力比例從-50MPa(藍色)到250MPa(紅色)：第4圖為局部晶圓等級拓撲圖的範例圖，其中該高度比例從-0.2微米到0.2微米； 第5A圖至第5D圖為四個不同晶圓處理等級的範例拓撲圖，名為膜沈積(第5A圖)、退火(第5B圖)、蝕刻(第5C圖)以及剝離(第5D圖)；第6A圖至第6D圖為具有相同產品與處理流程之下來自四個不同工具的退火之前所測量之範例應力圖；第7A圖和第7B圖為顯示殘留應力的未夾晶圓(第7A圖)和已夾晶圓(第7B圖)之拓撲圖；第8圖為例示在處理流程期間晶圓形狀監控範例方法的流程圖；第9圖為顯示建立取樣計畫來進行表面形狀測量的步驟S1之細節流程圖；第10A圖至第10D圖透過第9圖的流程圖顯示四個不同路徑P1至P4，藉此例示四個不同的取樣計畫建立方式；第11A圖至第11D圖為分別對應至取樣計畫路徑P1至P4並顯示包含十四個單獨處理的範例晶圓處理之圖解圖；以及第12圖為第8圖中流程圖的步驟S5之流程圖，顯示執行該位移計算的三個不同選項。
為了參照起見，在某些圖式內顯示笛卡爾座標，但是方位或組態並不受限於此。
在此將詳細參考本發明的較佳具體實施例，附圖內將說明其範例。無論在什麼地方，在所有圖式中將使用相同的參考號碼和符號來代表相同或相似的部件。申請專利範圍已經併入並構成本發明詳細說明的一部分。
在底下的討論當中，用來描述晶圓的術語「形狀」係指關聯於晶圓表面、翹曲、非平面性或變形的該(x,y)座標之表面形狀或、拓撲圖、曲線或表面高度。在範例中，形狀可以根據高度函數w(x,y)來定義，其中該高度係在z方向內測量。相較於完全平坦的晶圓表面，一晶圓的表面形狀引起該(x,y)晶圓表面點的相關平面內位移，其中與笛卡爾座標系統的x和y軸平行的該平面內位移分別標示為u(x,y)和v(x,y)。
CGS干涉儀系統
第1A圖為一範例相干梯度感測(CGS)干涉儀系統(「CGS系統」)100的圖解圖，該系統可用來測量具有上表面12的晶圓10之曲率C(x,y)。有關CGS如何運作的細節都說明於上述第6,031,611號美國專利當中('611專利)。第1A圖係根據該'611專利的第一圖。
CGS系統100係根據橫向剪切干涉測量原理。CGS系統100包含沿軸線A1具有影像感測器112、濾光透鏡124(例如如在'611專利中討論並且在圖1中示出的濾光器與透鏡組合)、第一和第二軸向相隔的繞射光柵G1和G2、分束器130和晶圓台140之數位相機110。CGS系統100也包含一雷射150，其沿著與分束器130上與該軸線A1交叉的一光學軸線A2來配置。一光束擴展器/準直器154沿著該光學軸線A2配置在雷射150之前。
CGS系統100也包含一控制器或信號處理器160，其操作連接至數位相機110和雷射150。範例控制器或信號處理器160為或包含具有一處理器162以及非暫態電腦可讀取媒體(「記憶體」)164的電腦，其設置成透過其上記錄的指令來控制CGS系統100之操作，以執行晶圓10的測量並執行本文內描述的該等方法。
晶圓10具有一上表面12以及一下表面14。在範例中，上表面12與下表面14之一者或兩者包含對齊標記16，如特寫插圖I1內所示。晶圓10也可包 含形成於上表面與下表面12與14之至少一者上的半導體部件或結構18，如特寫插圖I2內所示。在範例中，一範例結構可包含一膜或膜堆疊。一範例結構也可包含圖案部件，像是使用微影處理形成於微影層內，例如介電材料或金屬材料或這些材料的組合。
繼續參閱第1A圖，在操作中，雷射150和光束擴展器/準直器154形成一準直探測光束152，分束器130將該光束引導至晶圓10的上表面12。準直探測光束152的直徑至少為晶圓10的直徑，可具有例如大約300mm的直徑。
準直探測光束152從晶圓10的上表面12反射成為反射光152R，其往上通過分束器130並通過第一和第二軸向相隔的繞射光柵G1和G2。兩繞射光柵G1和G2相隔，並設置成剪斷反射光152R。反射光152R通過兩繞射光柵G1和G2，然後使用濾光透鏡124聚焦在數位相機110的影像感測器112上。
因為準直探測光束152一次照明整個晶圓10，晶圓台140不需要執行x/y動作來完成該測量。根據晶圓10的局部高度變化(即是翹曲)，從晶圓10的上表面12反射出來之反射光152R會扭曲。當扭曲的反射光152R受引導通過兩個繞射光柵G1和G2時，以自參考的方式產生干涉。該自參考方式免除了對來自例如平面鏡的獨立參考光束之需要，並且確保優異的條紋對比度，而不管所調查的表面反射率如何。該等干涉圖案會成像在影像感測器112上，該感測器在範例中包含2048 x 2048 CCD感測器陣列。
CGS系統100基本上比較晶圓10的上表面12上，相隔一固定距離ω(稱為剪切距離)的兩點之相對高度。實際上，固定距離之上高度的變化提供斜率或傾斜資訊，並且CGS干涉圖案內的條紋為恆定斜率的輪廓。對於兩繞射光柵G1和G2的已知探測波長λ和光柵間距p而言，該剪切距離隨兩繞射光柵G1與G2之間的距離比例縮放。該干涉儀的敏感度或每條紋斜率都由探測波長λ對剪切距離ω的比例來決定。
為了在調查之下重建晶圓10的上表面12之形狀(以及因此重建翹曲)，必須收集兩直角方向內的干涉數據。利用兩單獨光柵與相機組，像是'611專利內揭示的，同時完成該x方向與y方向內斜率數據的收集。從該等干涉圖案導出的該斜率數據進行數值積分，產生晶圓10的表面形狀或拓撲圖。
在範例中，針對每一方向，在相位內以45度遞增方式收集一系列10個相位移干涉圖案。利用往與該剪切方向平行的方向移動該等兩繞射光柵G1和G2，來達成該相位移。該相位移提供許多優點，對於圖案化晶圓測量，最顯著的優點為條紋對比可與圖案對比有效分離，這對於相位移來說是靜態的。該相位移搭配該CGS技術的固有自參考性質，導致在具有廣泛變化標稱反射率的圖案化晶圓上相當高的測量完整性。在晶圓10的上表面12上之配置中，並不需要專屬或不同的目標、凸塊或其他專門部件。
300mm晶圓10映射至具有前述2048 x 2048感測器陣列的影像感測器112，導致每一像素對應至晶圓10的上表面12上大約150微米的正方形面積。結果，晶圓10的300mm上表面12在只有幾秒的測量時間下就映射超過3x106個資料點，這構成了高密度形狀測量。
為了最大系統產量，2048 x 2048 CCD陣列結果可縮減為1024 x 1024陣列，導致晶圓10的上表面12上大約300微米的正方形面積，這讓CGS系統100的產量大於每小時100晶圓(wph)。縮減資料可導致在晶圓10的300mm上表面12內可映射大約800,000個資料點。此縮減資料仍舊代表高密度形狀測量。
注意，對於應力誘導的晶圓彎曲，晶圓10可以在其上變形的最短平面內長度標度是其厚度的兩倍。如此，300微米像素大小足夠將具有厚度775微米的典型300mm晶圓10之變形特徵化，並且像素大小大約150微米的較高解析度可依需求用於較薄的晶圓。
相較於測量z高度的傳統干涉儀，CGS系統100具有測量晶圓10形狀的優點。第一，該CGS技術的自參考性質因為干涉的兩光束具有類似亮度，所以不管晶圓10的上表面12之標稱反射率如何，都能提供高對比條紋。傳統依賴參考表面的干涉儀若由於低反射率晶圓造成參考光束顯著比探測光束來要亮時，則會喪失條紋對比。第二，對於典型數十到數百微米的晶圓變形，該CGS條紋具有比典型圖案特徵還要大的寬度與間隔。這種條紋圖案比常見的條紋分析技術更耐用，因為該CGS條紋在整個晶圓10上是合理的平滑和連續。傳統干涉儀系統具有不連續的條紋圖案，並且在圖案的存在下難以分辨，可能使得條紋分析具有挑戰性。
請注意，晶圓形狀表徵通常依賴於逐點測量，以產生具有最多幾百個資料點的晶圓幾何形狀之低密度圖。CGS系統100啟動圖案化晶圓檢測，可提供大於5x105像素(資料點)，例如每晶圓高達3x106像素(資料點)，具備每像素大約75微米解析度的完整晶圓圖。在範例中，資料點數在從5x105至5x106的範圍內。
全晶圓CGS干涉儀可在幾秒內將晶圓10的上表面12精準成像，啟用單獨晶圓形狀的100%直線監控。其自參考特色允許在任何種類的表面或膜堆疊上進行該檢測，並且不需要測量目標。此能力可應用於許多應用的MEOL與BEOL處理監控，包含晶圓翹曲、TSV的處理誘導拓撲圖以及控制處理誘導生產問題的其他關鍵步驟。
計算薄膜應力
使用已知的Stoney公式，從基材曲率的處理誘導變化△κ可計算出材料層內的累積應力σ f ：
其中M s 為基材(晶圓)的雙軸模數，h s 為基材的厚度，並且h f 為該膜或層厚度。Stoney公式的假設包括膜或層相對於該基材是均勻的、連續的和薄的，並且應力，因此曲率變化，在空間上是均勻的。
對於大部分實際半導體裝置而言，這些假設並未實現。裝置結構本質上是不均勻和不連續的，而應力和曲率由於處理不均勻性而在空間上變化。即使如此，對簡單裝置結構和空間變化應力場的更複雜分析已經顯示，等式(A)涵蓋均勻應力的薄、連續膜情況。
對於第一階，裝置結構的細節分析以及應力不均勻結果都是原始Stoney等式的乘法因子。因此，對於特定裝置結構和處理歷史而言，儘管簡化了假設，但是Stoney公式仍然提供跨基材的相對應力變化之相當精確表示。
該已測量的表面拓撲圖和斜率都可當成包括「均勻應力」和「非均勻應力」分量。從等式(A)可注意到，通過晶圓10的恆定應力關聯於恆定曲率，定義為表面高度w的二階導數。恆定曲率意味著該拓撲圖w可用二階方程(即拋物面)描述，而斜率用一階方程(即平面)描述。因此，最適合該等已測量斜率場的平面描述成「均勻應力」分量，而來自該適合(已測量減去最適合平面)的殘差代表「非均勻應力」分量。
當微影工具夾緊晶圓時，可以消除通常與均勻應力相關的較低空間頻率變形。然而，在較高空間頻率處出現的非均勻應力會導致在夾持期間不能完全消除的變形和扭曲。因此，非均勻應力可導致微影或依賴晶圓10盡可能平坦的任何其它處理的問題。
計算平面內位移
利用版理論基礎，從該表面拓撲計算出在x和y方向內的平面內表面位移。尤其是，該等位移與局部表面斜率或傾斜度成比例。第1B圖為具一前側膜的範例晶圓截面圖，例示簡單彎曲的情況，其中厚度h s 的基材之中性軸線為 來自該基材兩表面的中間平面或h s /2。該中性軸線定義為其上該平面內應力為零的平面。
當在該基材表面之一者上製造一應力薄膜結構時，該中性軸線位於該基材表面底下2/3h s 處，用於與Stoney等式(A)的發展相關的條件。該基材表面與該中性軸線之間的距離代表一「槓桿臂」，在其上對於一已知局部斜率或傾斜，在該基材表面上導入平面內位移。當平坦夾住該基材用微影處理時，在先前處理期間由於應力誘導所導致的該等平面內位移會部分藉由彎曲來消除。
這兩物理處理(薄膜應力對上彎曲)的該中性軸線內之差異(即1/6*h s )導致一殘留平面內位移。該等表面位移直接衝擊到晶圓10的表面上所有位置的相對位置，從而導致可能在微影蝕刻時跨越晶圓10的對準問題。均勻應力導致平面內位移，其可以在該微影處理期間，使用用於平面內移位、放大和旋轉的標準偏移來補償。另一方面，與非均勻應力相關的位移可能更明顯難以使用標準補償技術來消除。
第1C圖類似於第1B圖，並顯示具有前側與後側膜的一晶圓之案例。在半導體處理期間，薄膜通常導入該基材的後側上或無圖案表面上。在某些情況下，故意導入這些應力膜來控制該基材的整體翹曲。在後續處理期間，可修改該後側膜的應力，例如：退火處理可影響該應力後側膜，或另外可蝕刻或剝離該後側膜，緩解該應力膜所導致的翹曲。
應力膜所在的該表面將影響微影圖案化所關注的前表面上之結果位移。如前章節內所提及，由於前表面膜的應力不均勻造成該基材前表面上之該殘留平面內位移在中性軸線位置上將不同：[(-2/3)-(-1/2)]*h s 或(-1/6)*h s 。當該應力膜位於該基材的後表面上時，中性軸位置差異如下：[(-1/3)-(-1/2)]*h s 或(1/6)*h s 。換言之，針對相同基材變形幅度以及因此相同前表面 斜率，該計算由於後表面應力膜造成的平面內位移將是前表面應力膜造成的位移乘上-1。
針對已知測量的晶圓形狀或晶圓形狀改變，基材兩側上應力膜的存在使得由應力引起的平面內位移之確定變得複雜。如果要使用該位移資訊當成微影對準的處理控制策略一部分，因此有必要實施一種方法，以區分由該基材每一側上薄膜應力引起的變形。
對於後端應用，變薄的晶圓10可能造成重大挑戰。如果等式(A)根據曲率變化重新排列，則可看出對於相同的應力而言，該曲率的增加將與晶圓厚度的平方成反比。結果，對於變薄晶圓的應力不均勻性將與影響後續處理的越來越大變形振幅相關聯。
處理流程期間的晶圓形狀監控
如上述，通過測量處理流程中多個處理步驟的處理誘導拓撲變化之演變，可以評估拓撲變化對諸如微影對準、散焦、裝置性能和產量等參數所扮演的角色。可以實施處理控制策略以減少或最小化處理變化，或者可以在反饋或前饋中使用該晶圓變形資訊，來修改處理參數以控製或補償過度變形。
該晶圓等級和局部拓撲也可以根據多個處理工具，特別是不同的處理工具(例如曝光工具、蝕刻工具、烘烤工具、退火工具、拋光工具等)的使用而顯著變化。
因此，本文所揭示的方法態樣包含在第一晶圓10上進行CGS干涉測量，以確定已經歷至少一個半導體製程或步驟的晶圓10表面形狀之處理誘導變化，然後對後續(即第二)晶圓10的該至少一個半導體製程或步驟進行調整，以改進該處理中後續晶圓10的該半導體處理。該等方法也包含基於在該上游處理中發生的該處理誘導表面形狀，調整用於處理第一晶圓10的下游處理。
使用CGS系統100可獲得的詳細拓撲圖可包含跨越從兩倍像素尺寸到晶圓尺度的空間波長範圍之資訊。在不同空間波長上發生的拓撲變化分析對於一系列應用是有益的，例如：將晶圓10夾在真空晶圓夾具上之後，產生殘留拓撲圖來調查晶圓拓撲。與均勻應用和晶圓彎曲相關聯的低階成形，可使用過濾或表面配合技術來塑造與移除。由於不均勻應力的剩餘或殘留拓撲可用來評估晶圓10夾持之後的拓撲，例如：第2A圖至第2C圖為當成範例晶圓10中，該(x,y)位置(mm)的函數之表面位置或高度u(x,y)的顏色等高線圖，例示晶圓形狀因為晶圓10的處理之改變。第2A圖繪製後置處理拓撲圖、第2B圖繪製前置處理拓撲圖並且第3C圖繪製第2A圖與第2B圖之間的差異來達成該處理誘導拓撲圖。
第3A圖和第3B圖為已經通過高應力前端線(FEOL)處理的300mm晶圓之σxx(第3A圖)和σyy(第3B圖)的應力圖，其中該應力比例從-50MPa(藍色)到250MPa(紅色)。該等應力圖對應至表面拓撲。
第4圖為局部晶圓等級拓撲圖的範例圖，其中該高度比例從-0.2微米(藍色)到0.2微米(紅色)。
第5A圖至第5D圖為四個不同晶圓處理等級的範例拓撲圖，名為膜沈積(第5A圖)、退火(第5B圖)、蝕刻(第5C圖)以及剝離(第5D圖)。
第6A圖至第6D圖為具有相同產品與處理流程之下來自四個不同工具的退火之前所測量之範例應力圖，其中該等應力圖關聯於拓撲圖。
第7A圖和第7B圖為顯示殘留應力以及因此的殘留拓撲之未夾晶圓(第7A圖)和已夾晶圓(第7B圖)的拓撲圖。
本發明的一個態樣涉及進行晶圓形狀測量，並且使用這些形狀測量來計算位移，並且使用該等計算位移作為覆蓋/微影對準控制策略的一部分。在一個範例中，已測量在兩個微影步驟之間發生的累積表面位移，其中稍後微 影步驟的圖案化與早先處理步驟(不一定是後續的微影步驟)的圖案化對準。此處理可運用對齊標記16。
涉及應力膜沉積或先前沉積膜/結構應力變化的處理可以影響晶圓10上一已知(x,y)位置的位移。由於必須隔離前側膜或後側膜中的應力不均勻性所導致之位移，以精確決定一系列處理所造成的總位移。這可利用一或多次形狀測量來達成。根據序列和取樣計劃中的個別處理屬性，在不需要補充數據之下，單獨形狀的測量足以確定前側/後側對於對總位移的貢獻。請注意，由於後側膜造成平面內位移的處理順序與和前側膜相關處理順序相較之下可忽略。
一般晶圓形狀監控方法
第8圖為例示在處理流程期間晶圓形狀監控範例方法的流程圖。該方法包含建立取樣計畫的步驟S1，底下有更詳細討論。接著該方法包含處理之前測量該晶圓形狀的步驟S2，即是前置處理。接著該方法包含處理之後測量該晶圓形狀的步驟S3，即是後置處理。接著該方法包含計算一處理誘導形狀變化之步驟S4。接著該方法包含詢問是否要測量其他處理的查詢步驟Q1，若該答案為「是」，則該方法回到步驟S2，並且針對其他處理重複步驟S2至S4。若答案為「否」，則該方法前往第五步驟S5，計算由於前側或後側膜與結構造成之位移。此第五步驟S5這會在底下詳細說明。
然後該方法前往第六步驟S6，使用第五步驟S5的結果(「資料」)來控制該處理，例如利用調整該等處理，減少晶圓形狀變化量。這可包含一前饋或後饋步驟，來讓後續處理補償晶圓形狀。
第9圖為說明建立一取樣計畫的第8圖流程圖之範例步驟S1。該取樣計畫通常包括以下先期認知的組合：哪些步驟對晶圓10的前側或後側上該等膜或結構的應力具有影響，以及進行後置處理和前置處理形狀測量的多次組合 之實現。第9圖的流程圖包含四個主要路徑P1至P4，根據該處理、先前對於該前側與後側形狀測量的認知等，透過第9圖的流程圖可以有其他路徑或路徑變化。
請參閱第9圖並且也參閱顯示該第一路徑P1的第10A圖，在範例中，建立採樣計劃的方法遵循第一路徑，該第一路徑包括第一查詢步驟Q1-1，其詢問是否存在關於晶圓10的前側或後側上該處理的影響之任何認知或資訊。若此第一查詢步驟Q1-1的答案為「是」，則該方法前往第二查詢步驟Q1-2，其詢問是否需要多個插入點來隔離該前與後表面形狀貢獻。插入點放置在進行單一形狀測量之處。
若該第二查詢步驟Q1-2的答案為「否」，則該方法前往步驟S1-1，其牽涉到根據前置處理與後置處理晶圓形狀的單一集合來建立測量。該步驟S1-1之後接著步驟S1-2，其辨識出不需要補充資料來隔離前側與後側位移。不需要補充資料的案例牽涉到充足的形狀測量，以獨特地隔離由於前側與後側薄膜應力引起的變形。如第10A圖內所示，該方法前往步驟S1-3，其根據第一分析來建立一第一取樣計畫，如底下所述。
此時請參閱第10B圖，顯示通過第9圖中流程圖的該第二路徑P2，若該第一查詢步驟Q1-1的答案為「是」，並且該第二查詢步驟Q1-2的答案為「是」，則該方法前往一第三查詢步驟Q1-3，其詢問多個插入點是否為實用的或可能的。若該第三查詢步驟Q1-3的答案為「否」，則該方法前往步驟S1-4，其根據前置處理與後置處理晶圓形狀的多個集合來建立一晶圓形狀。然後該方法步驟S1-4饋送入方法步驟S1-2和S1-3，如上述，然後使用第二取樣計畫以及第二分析方式，如底下所述。
此時請參閱第10C圖，顯示通過第9圖中流程圖的該第三路徑P3，若該第一查詢步驟Q1-1的答案為「是」、該第二查詢步驟Q1-2的答案為「是」，並且該第三查詢步驟Q1-3的答案為「否」，則該方法沿著包含方法步驟S1-5至 S1-7的第三路徑前進。該步驟S1-5包含根據前置處理與後置處理晶圓形狀的單一集合來建立測量，而該步驟S1-6牽涉到獲得補充資料來隔離該前側與後側位移。該步驟S1-7牽涉到決定使用步驟S1-6的該補充資料之方式，底下更詳細說明該步驟S1-7的細節。該第三路徑P3牽涉到一第三取樣計畫以及一第三分析方式，如底下所述。
請參閱第10D圖，顯示通過第9圖中流程圖的該第四路徑，若該第一查詢步驟的答案為「否」，則該方法直接前往該步驟S1-5至S1-7。該第四路徑P4牽涉到一第四取樣計畫以及一第四分析方式，如底下所述。
路徑P1至P4的取樣計畫
第11A圖至第11D圖為例示分別根據第9圖中流程圖以及第10A圖至第10D圖的該路徑P1至P4之取樣計畫。
第11A圖顯示兩微影(「litho」)工具，其可為相同微影工具，並且顯示在第(N-1)個微影處理之後(「Post-Litho N-1」)以及第N個微影處理之前(「Pre-Litho N」)的一些(例如14個)前側處理步驟。使用CGS系統100在前側處理1之前與前側處理14之後進行形狀測量，這顯示於第11A內，但是為了簡化圖例，所以從第11B圖至第11D圖內省略。
路徑P1的假設為所有處理都發生於晶圓10的單一側內，像是該前側，如此只由於在晶圓10的前側上引起之應力，而對表面形狀具有影響。
第11B圖類似於第11A圖，並且加入發生在後側處理之間的形狀測量。個別處理明顯影響晶圓10的單一側，其中一些修改前側與其他修改後側膜/結構，在該處理流程中多個點上，形狀測量是可接受的/實用的。該等測量點經過選擇，來隔離修改晶圓10單一側的個別處理或處理群組。兩後續形狀測量之間的差異對應至只有前側或只有後側修改所造成的該處理誘導變化。該計算 係只根據形狀，但是需要不同的處理計算，來誘導或修改該前側與後側上該膜或結構中的應力。
第11C圖類似於第11A圖和第11B圖並且顯示某些後側處理，不過仍舊如第11A圖內所示，在該前側處理1之前與該後側處理14之後進行該形狀測量。該測量假設個別處理明顯影響晶圓10的單一側，其中一些修改前側與其他修改後側膜/結構，並且在該處理流程中多個點上，形狀測量是可接受的/實用的。
這種案例的特殊情況是其中一個處理同時影響前側與後側(即在多點處上的形狀測量可能可接受，但不切實際，因為該形狀分割不能唯一地與前側或後側應力不均勻相關聯)。
該計算要求補充資料。
第11D圖類似於第11A圖至第11C圖，並且表示該處理對該前側與後側表面形狀的影響是未知的，即是存在顯著缺乏禁止建立明確取樣計劃的資訊。換言之，並未闡明特定處理是否影響前側膜/結構、後側膜或兩者的應力。單一形狀測量在相關處理區段之前以及相關處理區段完成之後來進行。該計算要求補充資料。
由於前側/後側結構的位移計算
第12圖為顯示晶圓10由於前側與後側結構並在第8圖中該流程圖的步驟S5中擴展之(x,y)位移計算流程圖。
執行該位移計算的方法包含重要的是使用CGS系統100測量的該已測量形狀資料的第一步驟S5-1。該方法也包含該第一查詢步驟Q5-1，詢問該分析是否「只有形狀」，即是該分析是否不需要補充資料。若該第一查詢步驟Q5-1的答案為「是」，則該方法前往一第二查詢步驟Q5-2，詢問該形狀資料是否只用於單一側。若該第二查詢步驟Q5-2的答案為「是」，則該方法前往一第 二步驟S5-2，其根據該只有前面分析來計算位移，即是通過第9圖中流程圖的該路徑P1。
若該第二查詢步驟Q5-2的答案為「否」，則該方法前往一第三步驟S5-3，其牽涉到使用該前側與後側形狀資料來計算該位移。
若該第一查詢步驟Q5-1的答案為「否」，則該方法前往匯入補充資料的一第四步驟S5-4，然後處理前往一第五步驟S5-5，其使用根據路徑P3或P4的形狀與補充資料，來計算位移。
路徑P1計算
該表面形狀以及根據該路徑P1往該x方向與該y方向(請參閱第一圖)的該表面位移之測量可表示如下：△w(x,y)=w(x,y)2-w(x,y)1 (B)
在上面一系列等式中，等式(B)決定插入點1與2之間拓撲中的該處理誘導變化w(x,y)。等式(C)指出往該x方向來自從(B)所計算的該拓撲變化之表面斜率計算，並將該斜率分成其「均勻應力」與「不均勻應力」分量。然後使用斜率的該不均勻應力分量來計算位移，如由等式(D)所示，其包含用於該x方向u(x,y)以及y方向v(x,y)中平面內位移之表示式。等式(B)至(D)是線性的，如此特定計算的確切順序就不重要，例如：取代首先計算拓撲內的變化，而是根據斜率的變化或位移的變化來計算插入點1與2之間的形狀差異。在類似方式中，應使用拓撲、斜率或位移，來評估該變形的該「均勻應力」與「不均勻應力」之分離。
該「路徑1」計算套用至所有位移都來自於該基材單一側上的應力膜。在該基材的該前表面及/或後表面上進行形狀測量，因此該形狀測量的該座標系統應與上述分析相關聯的座標系統一致。
尤其是，若在後面進行該測量，則該對應前側斜率為該後側斜率的顛倒。此外，該後側笛卡爾座標系統可相對於該前側翻轉或旋轉。無論哪種方式，根據前表面的坐標系統表達後側形狀測量為幾何變換的簡單問題。
路徑P2計算
該路徑P2牽涉到該位移的前側與後側計算，如下所示。首先將關於該前側與後側的拓撲測量分組：△w(x,y) front =(w(x,y)2-w(x,y)1)+(w(x,y)4-w(x,y)3)+(w(x,y)6-w(x,y)5)+(w(x,y)8-w(x,y)7) (E)
△w(x,y) back =(w(x,y)3-w(x,y)2)+(w(x,y)5-w(x,y)4)+(w(x,y)7-w(x,y)6) (F)
上列等式以和第11B圖內所例示該等插入點一致的方式來撰寫。一旦計算出該累積前側拓撲與後側拓撲變化，則以類似於上面等式(B)和(C)的方式來計算該前側與後側位移。如同該「路徑1」的情況，該計算順序對於線性處理來說並不重要。尤其是，所有該「前」或「後」形狀測量可加總為具有相同結果的拓撲、斜率或位移；提供等式(E)和(F)作為加總處理的說明。
這些計算將該前側與後側形狀測量「分組」，並據此來分析，包含將-1的因子併入給該後側斜率。然後總平面內位移僅僅是由於前側與後側膜的位移總和：u(x,y)| total =u(x,y)| front +u(x,y)| back ；v(x,y)| total =v(x,y)| front +v(x,y)| back (G)
路徑P3和P4計算
該路徑P3和P4計算牽涉到第9圖中有關獲得補充資料，來隔離該前側與後側位移的流程圖中該等步驟S1-6和S1-7之執行。
在範例中，使用該前側與後側晶圓表面上形成的微影對齊標記16，來獲得該補充資料。在暴露於微影工具之前，測量該對齊標記位置來定位晶圓10。這些對齊標記的相對位置可與該平面內位移有關。使用底下等式(A)-(G)，運用該對齊標記測量與該形狀式平面內位移測量比較，來決定該前側與後側膜對於位移的相對貢獻。類似公式可用於其他補充資料來源。
請注意，「斜率」是局部傾斜或拓撲的一階導數，並且該基材厚度為hs；這些等式套用至基於前側形狀測量的x方向與y方向對齊、位移與斜率。
下列等式用來計算位移與斜率，首先認識到由對齊標記16暗示的位移僅僅是由於前側與後側膜位移的總和：u(x,y)| alignment =u(x,y)| total =u(x,y)| front +u(x,y)| back (H)
請注意，等式(H)假設可忽略、通過其它手段補償及/或從位移測量中減去與晶圓變形無關的該對齊測量之任何系統成分(例如晶圓位置變化)。第二，該總測量斜率僅為該前側與後側斜率的總和：
等式(H)、(I)和(D)可結合如下，消除該後表面上膜造成的斜率：
該等式可重新配置以解決由於前表面膜作為可用數據(即對齊和測量的總斜率的函數之斜率：
由於前側膜導致的斜率之等式(K)的皆可用來計算由於後側膜所導致的斜率(即在等式(I)內替換)。類似於(J)和(K)的等式也可發展來解出先是後側膜，然後接著是前側膜所造成的斜率。同樣的，計算的確切順序(前接後或後接前)並無關緊要。這些計算結果提供該前表面膜與後表面膜對於總測量形狀變化的相對貢獻之資訊。
晶圓形狀測量結合對齊標記測量
本文所揭示發明的態樣包含進行對齊標記16的測量，並將這些測量與晶圓形狀測量結合。對齊標記測量通常具有低晶圓內密度(每晶圓數10次測量)，並且全晶圓形狀測量可具有非常高密度(每晶圓數100,000至數百萬點)。
因此，全晶圓形狀測量與對齊標記測量的組合可用於不同方式：
(1)當成輸入至該對齊標記測量：可根據全晶圓形狀測量所指示的高斜率區域，選擇用於對齊的目標位置；
(2)當來自前側與後側膜的貢獻顯著時，提高基於形狀的位移測量之精確度：如果使用上述等式確定的前側/後側比率合理地恆定或者可以對於全晶圓形狀測量的所有點可靠地外插，則可以在晶圓10的區域中確定全晶圓位移，其中對齊標記測量的密度或精度可能不足以實現期望的覆蓋。
(3)比較對齊標記和全晶圓平面內位移的方法也可對已知微影層/處理以相對高的密度(例如使用100或1000的對齊標記)週期性地完成，以建立系列的標稱基準或一系列處理步驟的參考。這種高密度對於大批量製造(HVM)可能不實用，但可提供週期性「校準」。換句話說，高密度對齊標記測量建立標稱前側/後側位移比，並且可以相對於標稱參考來檢查正常HVM期間的後續低 密度對齊標記測量。根據該「參考」與該HVM測量之間的差異，可採取不同動作。
例如：(i)參考和HVM測量都在特定公差內-無動作，將參考資料應用於全晶圓位移資料；(ii)參考和HVM測量的差值大於控制下限並且小於控制上限-修改應用於全晶圓位移資料的前側/後側比率，及/或獲取附加對齊標記位置處的資料；(iii)參考和HVM測量的差值超過控制上限-停止處理。
處理控制
本發明的態樣包含使用由上述方法確定的表面形狀資訊，來控制半導體處理以改善該處理，例如以提高產量。
存在使用特定層曝光的微影系統補償內對齊標記資料之可接受方法。當前方式允許結合指出晶圓10上所有點之上局部平面內位移之額外資料。同樣地，微影系統根據該對齊標記測量的補償通常牽涉到數10次對齊標記測量。使用平面內位移資料將可用資料增加到潛在的數百萬個資料點，導致改善對齊標記密度通常較低區域(例如晶圓邊緣)中的對齊。而晶圓邊緣特別重要，因為高級裝置通常在晶圓邊緣具有較低的製造產量。
在類似方式中，如果補充資料集代替對齊資料或者除對齊資料之外還包括曝光後重疊資料，則可以反饋較高密度位移資料，以改善後續曝光晶圓的對齊補償。再一次，在反饋實施中使用重疊資料在當前引導邊緣裝置製造中是公認的；該位移資料提供替代且顯著更高密度的資料來源，以提高整個晶圓10上的校正準確性，而不僅僅是那些具有測量重疊目標或對齊標記的位置。
精通此技術的人士應明白，在不脫離本發明範疇與精神前提下，可在本發明內進行各種修改以及改變。因此，本發明涵蓋待審申請專利範圍領域內的修改與變化以及同等項目。

Claims (23)

  1. 一種決定在一第一晶圓之一前側上之一平面內位移之方法，該第一晶圓具有與該前側相間隔之一後側，該第一晶圓會經受一或多個半導體製程步驟，該方法包含：a)於執行該等一或多個半導體製程步驟之前，根據一晶圓形狀取樣計畫，對該第一晶圓的該前側表面與該後側表面之至少一者的一第一形狀，執行一第一測量；b)在該第一晶圓的該前側與該後側之至少一者上，執行該等一或多個半導體製程步驟之至少一者；c)在執行動作b)之後使用與動作a)的該相同晶圓形狀取樣計畫，對該第一晶圓的該前側表面與該後側表面之至少一者的一第二形狀，執行一第二測量；以及d)利用比較該第一測量與該第二測量，決定該第一晶圓的該第一形狀內之一處理誘導變化；e)定義該平面內位移為該第一形狀中之該處理誘導變化之一函數以及一位移計算之一函數，該位移計算會依據該前側與該後側之至少一者被該等一或多個半導體製程步驟施加應力而造成該第一形狀內之該處理誘導變化而不同。
  2. 如申請專利範圍第1項之方法，更包含：使用該等一或多個半導體製程步驟，處理一第二晶圓；以及根據當處理該第二晶圓時該第二晶圓之一形狀內該已決定的處理誘導變化，改變該等一或多個半導體製程步驟之至少一者。
  3. 如申請專利範圍第1項之方法，更包含： 根據該第一晶圓之該第一形狀內之該已決定的處理誘導變化，調整尚未施加於該第一晶圓的該等一或多個半導體製程步驟之至少一者；以及使用該已調整的一或多個半導體製程步驟來處理該第一晶圓。
  4. 如申請專利範圍第1項之方法，更包含：使用該第一晶圓的該前側與後側之至少一者上的對齊標記，進行表面對齊測量，並使用決定該第一晶圓之該第一形狀內之該處理誘導變化的動作d)內之該表面位移測量。
  5. 如申請專利範圍第1項之方法，其中該第一晶圓包含位於該第一晶圓的該前側上之前側對齊標記，以及位於該第一晶圓的該後側上之後側對齊標記，該方法更包含：在執行一前側處理步驟之後，使用該前側對齊標記來在該第一晶圓的該前側上，進行一表面位移的第一測量；在執行一後側處理步驟之後，使用該後側對齊標記來在該第一晶圓的該後側上，進行一表面位移的第二測量；以及使用該表面位移的該等第一和第二測量，識別該等前側與後側處理步驟對於動作d)中該第一晶圓之該第一形狀內之該處理誘導變化之個別貢獻。
  6. 如申請專利範圍第1項之方法，其中該第一晶圓包含位於該第一晶圓的該前側上之前側對齊標記，以及位於該第一晶圓的該後側上之後側對齊標記，該方法更包含：使用該等前側與後側對齊標記進行一重疊測量，識別該等前側與後側處理步驟對於動作d)中該第一晶圓之該第一形狀內之該處理誘導變化之個別貢獻。
  7. 如申請專利範圍第1項之方法，更包含： 在執行一前側處理步驟之後，在該第一晶圓的該前側上進行一第一應力測量；在執行一後側處理步驟之後，在該第一晶圓的該後側上進行一第二應力測量；以及使用該等第一和第二應力測量，識別該等前側與後側處理步驟對於動作d)中該第一晶圓之該第一形狀內之該處理誘導變化之個別貢獻。
  8. 如申請專利範圍第1項之方法，其中該等第一和第二測量之每一者都包含前側與後側測量。
  9. 如申請專利範圍第1項之方法，其中該等第一和第二測量之每一者只包含前側測量。
  10. 如申請專利範圍第1項之方法，其中該等第一和第二測量之每一者只包含後側測量。
  11. 如申請專利範圍第1項之方法，其中在動作b)內執行的該等一或多個半導體製程步驟之至少一者包含在一單一微影工具上多次執行該等半導體製程步驟之一者。
  12. 如申請專利範圍第1項之方法，其中在動作b)內執行的該等一或多個半導體製程步驟之至少一者包含在不同微影工具上多次執行該等半導體製程步驟之一者。
  13. 如申請專利範圍第1項之方法，其中動作b)包含在該第一晶圓的該前側與該後側之至少一者上形成一半導體結構。
  14. 如申請專利範圍第1項之方法，其中動作b)包含在該第一晶圓的該前側與該後側之至少一者上處理一現有的半導體結構。
  15. 如申請專利範圍第1項之方法，其中該等第一和第二測量之每一者都包含至少106個資料點。
  16. 如申請專利範圍第1項之方法，其中該等第一和第二測量之每一者都包含介於1x105個資料點與5x106個資料點之間。
  17. 如申請專利範圍第1項之方法，更包含至少部分根據該等一或多個半導體製程步驟是否均為前側處理步驟、均為後側處理步驟、或者為前側處理步驟與後側處理步驟的混和來建立該晶圓形狀取樣計畫。
  18. 如申請專利範圍第1項之方法，更包含至少部分根據以下因素來建立該晶圓形狀取樣計畫：是否需要多個插入點來將一或多個前側處理步驟對於該第一形狀內之該處理誘導變化的貢獻獨立於一或多個後側處理步驟度對於該第一形狀內之該處理誘導變化的貢獻。
  19. 如申請專利範圍第18項之方法，其中，當需要多個插入點時，該建立該晶圓形狀取樣計畫包含執行該第一測量與該第二測量各一次。
  20. 如申請專利範圍第18項之方法，其中：當需要多個插入點時，該建立該晶圓形狀取樣計畫包含交替執行該第一測量與該第二測量複數次以獲取複數組測量；及動作e)更包含：決定該平面內位移為該複數組測量之一函數。
  21. 如申請專利範圍第18項之方法，其中，當需要多個插入點時，該建立該晶圓形狀取樣計畫更包含：決定多個插入點是否為可能的或實用的。
  22. 如申請專利範圍第21項之方法，其中，多個插入點並非可能的亦非實用的，且動作e)更包含：決定該平面內位移為補償的資料的一函數。
  23. 如申請專利範圍第1項之方法，其中，該第一測量與該第二測量係為相干梯度感測干涉測量。
TW105140510A 2015-12-07 2016-12-07 用於使用cgs干涉儀進行處理控制的特徵化處理誘導晶圓形狀之系統及方法 TWI620915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562263917P 2015-12-07 2015-12-07
US62/263,917 2015-12-07

Publications (2)

Publication Number Publication Date
TW201723421A TW201723421A (zh) 2017-07-01
TWI620915B true TWI620915B (zh) 2018-04-11

Family

ID=58010323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140510A TWI620915B (zh) 2015-12-07 2016-12-07 用於使用cgs干涉儀進行處理控制的特徵化處理誘導晶圓形狀之系統及方法

Country Status (8)

Country Link
US (1) US9935022B2 (zh)
JP (1) JP6353891B2 (zh)
KR (1) KR102460056B1 (zh)
CN (1) CN106847721A (zh)
DE (1) DE102016223967A1 (zh)
NL (1) NL2017860B1 (zh)
SG (1) SG10201610256TA (zh)
TW (1) TWI620915B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11248904B2 (en) 2017-03-29 2022-02-15 Rutgers, The State University Of New Jersey Systems and methods for real time measurement of surface curvature and thermal expansion of small samples
US11378809B2 (en) * 2018-01-26 2022-07-05 Edmunc Optics, Inc. Reflective optical beam conditioners with integrated alignment features
US11164768B2 (en) * 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
CN110568726B (zh) * 2018-06-05 2023-09-22 长鑫存储技术有限公司 一种曝光聚焦补偿方法
CN110807273B (zh) * 2018-08-03 2024-05-14 东京毅力科创株式会社 基于半导体晶片的局部畸变的确定的全局晶片畸变的改善
CN109155235A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 使用背面补偿结构的晶圆平整度控制
US11049720B2 (en) * 2018-10-19 2021-06-29 Kla Corporation Removable opaque coating for accurate optical topography measurements on top surfaces of transparent films
JP7344047B2 (ja) * 2019-08-22 2023-09-13 株式会社ジェーイーエル 基板の位置合わせ方法
CN110672027B (zh) * 2019-09-30 2020-07-03 清华大学 一种基于相干梯度敏感干涉的条纹自动处理装置
CN111609997B (zh) * 2020-05-07 2022-04-19 中国科学院光电技术研究所 一种适用于透射式光学元件光程均匀性测量的检测装置
CN111664802A (zh) * 2020-06-03 2020-09-15 中国科学院西安光学精密机械研究所 基于动态定量相位成像的半导体晶圆表面形貌测量装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195657A1 (en) * 2002-06-13 2004-10-07 Akira Miyashita Semiconductor wafer
US7369251B2 (en) * 2003-01-28 2008-05-06 Ultratech, Inc. Full-field optical measurements of surface properties of panels, substrates and wafers
US20130089935A1 (en) * 2011-10-11 2013-04-11 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
US20150120216A1 (en) * 2013-10-29 2015-04-30 Kla-Tencor Corporation Process-Induced Distortion Prediction and Feedforward and Feedback Correction of Overlay Errors

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829219A (en) 1973-03-30 1974-08-13 Itek Corp Shearing interferometer
JPS63184029A (ja) 1987-01-26 1988-07-29 Canon Inc 波面形状測定方法
US5227641A (en) 1989-05-26 1993-07-13 Frontier Semiconductor Measurements, Inc. System for measuring the curvature of a semiconductor wafer
JPH0828321B2 (ja) 1990-08-20 1996-03-21 松下電器産業株式会社 レジスト塗布評価方法
US5572323A (en) 1993-12-27 1996-11-05 Ricoh Company, Ltd. Infinitesimal displacement measuring apparatus and optical pick-up unit
US5526116A (en) 1994-11-07 1996-06-11 Zygo Corporation Method and apparatus for profiling surfaces using diffractive optics which impinges the beams at two different incident angles
JPH09115817A (ja) 1995-10-13 1997-05-02 Nikon Corp 露光方法及び装置
JP2839081B2 (ja) 1996-03-06 1998-12-16 日本電気株式会社 半導体装置の製造方法
US5814729A (en) 1996-09-09 1998-09-29 Mcdonnell Douglas Corporation System for in-situ delamination detection in composites
US6031611A (en) 1997-06-03 2000-02-29 California Institute Of Technology Coherent gradient sensing method and system for measuring surface curvature
US6469788B2 (en) 2000-03-27 2002-10-22 California Institute Of Technology Coherent gradient sensing ellipsometer
US6600565B1 (en) 2000-04-25 2003-07-29 California Institute Of Technology Real-time evaluation of stress fields and properties in line features formed on substrates
AU2001255723A1 (en) * 2000-04-27 2001-11-07 California Institute Of Technology Real-time evaluation of stress fields and properties in line features formed on substrates
TW513772B (en) 2000-09-05 2002-12-11 Komatsu Denshi Kinzoku Kk Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface
US6630996B2 (en) 2000-11-15 2003-10-07 Real Time Metrology, Inc. Optical method and apparatus for inspecting large area planar objects
US6699627B2 (en) 2000-12-08 2004-03-02 Adlai Smith Reference wafer and process for manufacturing same
TW526573B (en) 2000-12-27 2003-04-01 Koninkl Philips Electronics Nv Method of measuring overlay
EP1390691A2 (en) * 2001-05-25 2004-02-25 California Institute Of Technology Determining large deformations and stresses of layered and graded structures to include effects of body forces
JP2003086501A (ja) 2001-07-04 2003-03-20 Nikon Corp 波面収差計測機
EP1477851A1 (en) * 2003-05-13 2004-11-17 ASML Netherlands B.V. Device manufacturing method and lithographic apparatus
WO2007103566A2 (en) * 2006-03-09 2007-09-13 Ultratech, Inc. Determination of lithography misalignment based on curvature and stress mapping data of substrates
US20080182344A1 (en) * 2007-01-30 2008-07-31 Steffen Mueller Method and system for determining deformations on a substrate
JP5581365B2 (ja) 2011-12-07 2014-08-27 ウルトラテック インク プロダクトウエハの特徴に基づいて半導体発光デバイスを特徴付ける方法
US9177370B2 (en) 2012-03-12 2015-11-03 Kla-Tencor Corporation Systems and methods of advanced site-based nanotopography for wafer surface metrology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195657A1 (en) * 2002-06-13 2004-10-07 Akira Miyashita Semiconductor wafer
US7369251B2 (en) * 2003-01-28 2008-05-06 Ultratech, Inc. Full-field optical measurements of surface properties of panels, substrates and wafers
US20130089935A1 (en) * 2011-10-11 2013-04-11 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
US20150120216A1 (en) * 2013-10-29 2015-04-30 Kla-Tencor Corporation Process-Induced Distortion Prediction and Feedforward and Feedback Correction of Overlay Errors

Also Published As

Publication number Publication date
KR20170067155A (ko) 2017-06-15
JP6353891B2 (ja) 2018-07-04
JP2017122716A (ja) 2017-07-13
DE102016223967A1 (de) 2017-06-08
NL2017860B1 (en) 2017-07-27
SG10201610256TA (en) 2017-07-28
US9935022B2 (en) 2018-04-03
NL2017860A (en) 2017-06-22
CN106847721A (zh) 2017-06-13
US20170162456A1 (en) 2017-06-08
KR102460056B1 (ko) 2022-10-27
TW201723421A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
TWI620915B (zh) 用於使用cgs干涉儀進行處理控制的特徵化處理誘導晶圓形狀之系統及方法
US11092900B2 (en) Method and apparatus for measuring a parameter of a lithographic process, substrate and patterning devices for use in the method
TWI633401B (zh) 特性化複數個基板之變形之方法、特性化一疊對量測程序之方法、微影裝置、對準方法與系統、器件製造方法及疊對量測方法與系統
TWI667552B (zh) 用於預測測量方法之效能的方法及裝置、測量方法及裝置
TW201133161A (en) Method of overlay measurement, lithographic apparatus, inspection apparatus, processing apparatus and lithographic processing cell
TW201312294A (zh) 用於判定疊對誤差之方法及裝置
TW201618209A (zh) 驗證度量目標及其設計
US10788765B2 (en) Method and apparatus for measuring a structure on a substrate
US10474043B2 (en) Method of measuring a property of a substrate, inspection apparatus, lithographic system and device manufacturing method
US11226567B2 (en) Methods and apparatus for use in a device manufacturing method
KR20220065872A (ko) 계측 방법 및 리소그래피 장치
JP5539108B2 (ja) マーク位置の計測方法及び算出方法
TW201835677A (zh) 判定圖案化製程之校正之方法、元件製造方法、用於微影裝置之控制系統及微影裝置
JP6908693B2 (ja) 構造の特性を決定する方法、検査装置、及びデバイス、製造方法
JP2022544187A (ja) 計測デバイスおよびそのための位相変調装置
JP7125414B2 (ja) メトロロジターゲット
JPH07226359A (ja) 位置合わせ方法
Mileham et al. The use of CGS technology in a 3D manufacturing environment
JPH07226360A (ja) 位置合わせ方法
JP2006098150A (ja) 表面段差測定方法および表面段差測定装置