JP2006098150A - 表面段差測定方法および表面段差測定装置 - Google Patents

表面段差測定方法および表面段差測定装置 Download PDF

Info

Publication number
JP2006098150A
JP2006098150A JP2004282960A JP2004282960A JP2006098150A JP 2006098150 A JP2006098150 A JP 2006098150A JP 2004282960 A JP2004282960 A JP 2004282960A JP 2004282960 A JP2004282960 A JP 2004282960A JP 2006098150 A JP2006098150 A JP 2006098150A
Authority
JP
Japan
Prior art keywords
measurement
distribution
substrate
level difference
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004282960A
Other languages
English (en)
Inventor
Takaaki Kozuki
貴晶 上月
Hiroko Nakamura
寛子 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004282960A priority Critical patent/JP2006098150A/ja
Publication of JP2006098150A publication Critical patent/JP2006098150A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】基板自体のうねりや反り、さらには機械的な精度等による測定誤差等の疑似段差成分を精度良好に除去することができ、これにより高精度な表面段差分布を得ることが可能な表面段差測定方法を提供する。
【解決手段】基板の表面段差分布を測定する表面段差測定方法であり、表面段差分布を測定する測定領域とその周辺領域とを含む領域において表面段差のない平坦部における基板の表面高さを測定することにより、測定領域に関して表面段差の影響を含まない第1の表面段差分布を得る(S1)。測定領域内の全面において基板の表面高さを測定することにより、測定領域に関して前記表面段差の影響を含む第2の表面段差分布を測定する(S2)。第2の表面段差分布から第1の表面段差分布を取り除くことにより、測定領域における基板の表面段差分布を得る(S3)。
【選択図】図3

Description

本発明は表面段差測定方法および表面段差測定装置に関し、特には半導体装置の製造工程において平坦化処理が施された処理表面のグローバル段差の測定に好適な表面段差測定方法およびこの方法に用いる表面段差測定装置に関する。
高集積化および高機能化が進展した半導体装置においては、素子が形成された半導体基板の上部に複数の配線層を積層してなる多層配線構造とすることが一般的である。このような半導体装置の製造工程では、先ず、例えばゲート電極を備えた素子を半導体基板の表面側に形成した後、ゲート電極を十分に埋め込む膜厚で層間絶縁膜を形成する。次に、化学機械研磨法(chemical mechanical polishing:以下CMPと記す)により、層間絶縁膜の表面に生じた凹凸を平坦化する平坦化処理を行う。
このような平坦化処理を伴う工程においては、処理表面の平坦性が要求レベルを満たしているか否かを確認する必要がある。このため、平坦化処理工程においては、その工程中や工程後に、例えば原子間力顕微鏡(Atomic Force Microscope:AFM)のような測定装置を用いて処理表面の表面段差分布の測定を行っている。この場合、AFMの探針を、測定領域の表面においてX方向およびY方向にスキャンさせ、測定領域内の表面段差(凹凸の段差量であり凸部と凹部の最大差)を得ている(以上、下記特許文献1参照)。
ところで、上述のAFMを用いた表面段差分布の測定値には、基板自体の「うねり」や「反り」、さらには測定装置の機械的精度などによる測定誤差が含まれることが知られている。このため、AFMによって表面段差分布を測定した後には、測定値を高速フーリエ変換処理することにより、基板自体の「うねり」や「反り」に起因する低周波の段差成分を測定値から除去する処理を行っている。
特開2003−53659号公報
近年、さらなる素子構造の微細化および高精度化にともない、上述した表面段差の測定にも高い精度が求められている。例えば、ゲート電極形成後に行われる層間絶縁膜のCMPによる平坦化工程では、チップ内の凹凸段差を20nm以下に加工しなければならない。特に、ゲート線幅65nm世代以降の半導体プロセス開発においては、チップ内の凹凸段差をさらに小さく抑える必要がある。しかしながら、上述したAFMによる表面段差分布をフーリエ変換処理する処理方法では、基板自体の「うねり」や「反り」、さらには測定装置の機械的精度などによる測定誤差を、精度良好に取り除くことはできなかった。
そこで本発明は、基板自体のうねりや反り、さらには機械的な精度等による測定誤差成分を精度良好に除去し、さらに高精度な表面段差分布を得ることが可能な表面段差測定方法および表面段差測定装置を提供することを目的とする。
このような目的を達成するための本発明は、表面段差を有する基板において当該表面段差に起因する当該基板の表面段差分布を測定する表面段差測定方法と、この測定方法を行う測定装置に関する。
そして、本発明の第1の測定方法は、次の手順で行うことを特徴としている。先ず第1工程では、表面段差分布を測定する測定領域とその周辺領域とを含む領域において前記表面段差のない平坦部における基板の表面高さを測定することにより、当該測定領域に関して当該表面段差の影響を含まない第1の表面段差分布を得る。また、第2工程では、測定領域内の全面において基板の表面高さを測定することにより、当該測定領域に関して前記表面段差の影響を含む第2の表面段差分布を測定する。以上の第1工程および第2工程の後の第3工程では、第2の表面段差分布から前記第1の表面段差分布を取り除くことにより、測定領域における基板の表面段差分布を得る。
このような第1の測定方法では、その第1工程で、測定領域とその周辺領域とを含む領域の平坦部において実際に測定した基板の表面高さから、表面段差の影響を含まない第1の表面段差分布を得ている。そして、第3工程では、第2工程で得られた表面段差の影響を含む第2の表面段差分布から、第1工程で得られた表面段差の影響を含まない第1の表面段差分布を取り除いている。このため、この第3工程で得られる基板の表面段差分布は、表面段差の影響のみによる表面段差分布となる。
つまり、表面段差分布の測定を行う基板は、基板表面に存在する凹凸形状の表面段差以外に、基板自体の「うねり」や「反り」等、表面段差分布の測定に影響を及ぼす疑似段差成分を有している場合がある。また測定装置にも、表面段差分布に影響を及ぼすような測定誤差等の疑似段差成分を有している場合がある。このような場合、測定領域において測定された表面段差分布(すなわち第2の表面段差分布)には、表面段差に加えて疑似段差成分が含まれることになる。このため、上述した第1の測定方法のように、測定領域について測定された表面段差の影響を含む第2の表面段差分布から、表面段差の影響を含まない第1の表面段差分布、すなわち疑似段差成分からなる第1の表面段差分布を取り除くことにより、表面段差のみに起因する表面段差分布が得られるのである。
また、本発明の第2の測定方法は、次の手順で行うことを特徴としている。先ず第1工程では、第1の製造方法と同様に行い測定領域に関して当該表面段差の影響を含まない第1の表面段差分布を得る。そして次の第2工程では、第1の表面段差分布が取り除かれるように基板の高さ位置を調整しつつ、測定領域内の全面において基板の表面高さを測定することにより、表面段差に起因する当該基板の表面段差分布を第2の表面段差分布として得る。
このような第2の測定方法では、第1の測定方法と同様に、その第1工程において実際に測定した表面高さから表面段差の影響を含まない、すなわち疑似段差成分からなる第1の表面段差分布を得ている。そして、第2工程においては、このような表面段差の影響を含まない第1の表面段差分布を除去するように基板の表面高さを調整しつつ、測定領域内における基板の表面高さが測定される。つまり、この第2工程では、第1の測定方法での説明したような疑似段差成分からなる第1の表面段差分布を取り除くように、測定領域内における基板の表面高さが測定される。このため、の第2工程で得られる基板の表面段差分布は、第1の方法と同様に、表面段差のみに起因する表面段差分布となる。
そして本発明の第1の測定装置は、上述した第1の差測定方法を実行するための装置であり、段差測定部、制御部、および演算部を備えている。このうち、段差測定部は、基板表面における測定位置自在に当該基板の表面高さを測定する部分である。また、制御部は、段差測定部での測定を制御する部分である。この制御部では、表面段差分布を測定する測定領域とその周辺領域とを含む領域において表面段差のない平坦部における前記基板の表面高さを測定する第1の測定と、測定領域内の全面において基板の表面高さを測定する第2の測定とを行うように、段差測定部での測定を制御する。さらに演算部は、段差測定部で測定された結果に基づいて、測定領域における前記基板の表面段差分布を得る部分である。この演算部では、段差測定部での第1の測定の結果に基づいて測定領域に関して表面段差の影響を含まない第1の表面段差分布を得、段差測定部での第2の測定の結果に基づいて測定領域に関して表面段差の影響を含む第2の表面段差分布を得ると共に、当該第2の表面段差分布から第1の表面段差分布を取り除くことにより測定領域における基板の表面段差分布を得る。
また本発明の第2の測定装置は、上述した第2の測定方法を実行するための装置であり、ステージ、段差測定部、第1制御部、および第2制御部を備えている。このうちステージは、測定対象となる基板を高さ位置自在に載置する。また、段差測定部は、ステージ上に載置された基板表面に対して測定位置自在に当該基板の表面高さを測定する。さらに第1制御部は、表面段差分布を測定する測定領域とその周辺領域とを含む領域において表面段差のない平坦部における基板の表面高さを測定する第1の測定を行うように段差測定部での測定を制御する。そして第2制御部は、段差測定部とステージとを連動させて駆動する部分である。この第2制御部では、第1の測定の結果に基づいて測定領域に関して表面段差の影響を含まない第1の表面段差分布を得ると共に、当該第1の表面段差分布を取り除くように基板の高さ位置を調整しつつ、測定領域内の全面において基板の表面高さを測定するにように段差測定部とステージとを連動させて駆動する。
以上説明したように本発明の第1および第2の測定方法によれば、実際に測定した基板の表面高さに基づいて表面段差の影響を含まない(疑似段差成分からなる)第1の表面段差分布を得、表面段差の影響を含む第2の表面段差分布から第1の表面段差分布を取り除く様にしたことで、表面段差のみに起因する表面段差部分を、疑似段差成分から精度良好に分離することが可能になる。したがって、表面段差に起因する精度の高い表面段差分布を得ることが可能になる。
そして本発明の第1の測定装置によれば、上述した第1の測定方法を実行することが可能になる。また本発明の第2の測定装置によれば、上述した第2の測定方法を実行することが可能になる。
以下、本発明の表面段差測定方法および表面段差測定装置に関する実施形態を図面に基づいて詳細に説明する。
尚、本実施形態では、一例として図1に示す構成の基板1における表面段差を測定する方法を説明する。すなわち、この基板1は、半導体基板2上にゲート電極が下地パターン3として設けられており、さらに下地パターン3間を埋め込む状態で、酸化シリコンなどの絶縁性材料からなる平坦化膜4が設けられた構成となっている。
このうち、下地パターン3は、半導体基板2上に形成された材料膜を、リソグラフィー法によって形成されたレジストパターンをマスクに用いてエッチング加工してなるものである。また、平坦化膜4は、例えばCVD法やその他の成膜法によって下地パターン3を十分に埋め込む所定の成膜膜厚で形成された材料膜4aを、CMP法等によって平坦化処理してなる膜である。
以上のような構成の基板1の表面(すなわち平坦化膜4の表面であり基板表面A)には、下地パターン3の配置密度(専有面積率)に依存したグローバル段差(すなわち表面段差)5が生じることが知られている。また通常、図2に示すように、基板1は、それ自体が「うねり」や「反り」等を有しており、基板の表面高さを測定する場合には、これらの「うねり」や「反り」等が疑似段差成分として測定値に影響を及ぼすことが知られている。そこで、本実施形態においては、基板1の「うねり」や「反り」等の疑似段差成分を除去し、基板表面Aの表面段差5のみに起因する表面段差分布を得るための表面段差測定方法、およびこの方法に用いる表面段差測定装置の詳細な構成を説明する。
<表面段差測定方法−1>
図3は、測定方法の実施形態の第1例を示すフローチャートであり、次にこの図の各工程S1〜S3の順に従って、その他の図を参照しつつ第1の測定方法を説明する。
先ず、第1工程S1では、表面段差を測定する基板の測定領域について、表面段差の影響を含まない第1の表面段差分布を得る。
ここで、図4(1)の平面図および図4(2)の拡大図に示すように、表面段差分布を測定する基板1には、複数のチップ領域6,6,…が設けられている。これらのチップ領域6,6,…は、基板1の表面に縦横に配置されたライン領域7で分離されている。このライン領域7は、いわゆるスクライブラインである。このため、このライン領域7には、下地パターン3が形成されておらず、平坦化膜4(図1参照)の下地は平坦部で構成され、したがって、このライン領域7における基板表面Aも下地パターンの影響のない、すなわち表面段差のない平坦部となる。そして本実施形態においては、このようなライン領域7で分離された複数のチップ領域6,6,…のうちの1つを、表面段差分布の測定を行う測定領域6aとする。
そして第1工程S1においては、この測定領域6aについて、表面段差の影響を含まない第1の表面段差分布を得る。ここでは、例えばAFMを用い、測定領域6aに隣接して配置されたライン領域7において、測定位置をスキャニングさせながら基板1の表面高さを測定する。この際、図4(2)中の破線矢印の測定ライン9で示すように、測定領域6aに沿った2方向に、測定領域6aの端部間にわたって測定位置をスキャニングさせながら基板の表面高さを測定する。この測定は、いわゆる本測定前のプリスキャンとして行う。
以上のような表面高さの測定から得られた測定位置と、その測定位置での表面高さとから、測定領域6aに関する第1の表面段差分布を得る。このようにして得た第1の表面段差分布は、図1を用いて説明した表面段差の影響を含まず、基板1の「うねり」や「反り」、さらには測定装置の測定誤差等の、疑似段差成分に起因するものとなる。ここで、図1を用いて説明した基板1の「うねり」や「反り」等の疑似段差成分は低周波である。このため、測定領域6aに沿った2方向に、測定領域6aの端部間にわたって測定位置をスキャニングして表面高さを得ることにより、低周波の疑似段差成分で構成される第1の表面段差分布が得られる。尚、このような第1の表面段差分布の測定は、ライン領域における基板の表面高さの測定に限定されることはなく、表面段差のない平坦部であれば測定領域6a内で行っても良い。ただし、精度の高い第1の表面段差分布を得るためには、測定領域6aの端部間にわたる2方向に測定位置をスキャニングさせながら基板の表面高さを測定することが好ましい。また、このような第1の表面段差分布を得る測定機器の一例として用いられるAFMの詳細については、表面段差測定装置の構成として以降に詳細に説明する。
次に、第2工程S2では、測定領域6aについて、表面段差(すなわち上述したグローバル段差)の影響を含む第2の表面段差分布を得る。
この第2工程S2においては、例えばAFMを用い、表面段差を有する測定領域6a内の全面において、測定位置を2次元にスキャニングさせながら基板の表面高さを測定する。そして、測定位置とその測定位置での表面高さとから、測定領域6aに関して、表面段差の影響を含む第2の表面段差分布を得る。この際、第2の表面段差分布の測定精度(解像度)を上げるためには、x方向へのスキャニング測定をy方向にずらす間隔を狭くし、1つのメッシュ領域におけるスキャニング測定の本数を増加させる。
尚、以上の第1工程S1と第2工程S2とは、逆の順に実行しても良い。
次に、以上の第1工程S1および第2工程S2が終了した後の第3工程S3では、第2の表面段差分布から第1の表面段差分布を取り除く処理を行う。ここでは、表面段差の影響を含む第2の表面段差分布から、表面段差の影響を含まない(疑似段差成分からなる)第1の表面段差分布を取り除くように、第2の表面段差分布を補正する。そして、この補正した表面段差分布を、測定領域における表面段差分布として得る。
以上説明した表面段差測定方法によれば、第1工程S1で、測定領域6aに隣接して配置されたライン領域7、いわゆるスクライブラインであり表面段差が配置されない段差平坦部において実際に測定した基板の表面高さから、表面段差の影響を含まない第1の表面段差分布を得ている。このようにして得られた第1の表面段差分布には、表面段差の影響を含まないが、それ以外の段差成分、すなわち基板自体の「うねり」や「反り」、さらには測定装置における測定誤差の疑似段差成分、特に低周波の疑似段差成分を含んでいる。
そして、第3工程S3では、第2工程S2で得られた表面段差と共に疑似段差成分の影響を含む第2の表面段差分布から、第1工程S1で得られた疑似段差成分からなる第1の表面段差分布を取り除いている。このため、この第3工程S3で得られる基板の表面段差分布は、表面段差の影響のみによる表面段差分布となる。
したがって、上述した測定方法によれば、実際に測定した基板の表面高さに基づいて得られた疑似段差成分からなる第1の表面段差分布を、更に実際に測定した基板の表面高さに基づいて得られた表面段差の影響を含む第2の表面段差分布から取り除くことで表面段差の影響のみによる表面段差分布が得られることになる。これにより、表面段差のみに起因する表面段差部分を、疑似段差成分から精度良好に分離することが可能になる。したがって、表面段差に起因する精度の高い表面段差分布を得ることが可能になる。
そして、このように精度の高い表面段差分布を得ることが可能になるため、例えばCMPのような平坦化加工技術の精度も向上し、良い開発循環が得られ半導体プロセス技術の向上を図ることも可能になる。また、半導体プロセス開発のスピードアップも可能になる。またこれにより、特にゲート線幅65nm世代以降の半導体プロセス開発においては、本発明の表面段差測定方法によって精度の高い半導体プロセスを確立することが必要不可欠となる。
<表面段差測定方法−2>
図5は、測定方法の実施形態の第2例を示すフローチャートであり、次にこの図の各工程S1’〜S2’の順に従って、その他の図を参照しつつ第2の測定方法を説明する。
先ず、第1工程S1’では、表面段差を測定する基板の測定領域について、表面段差の影響を含まない(疑似段差成分からなる)第1の表面段差分布を得る。この第1の表面段差分布の測定は、図3を用いて説明した測定方法の第1実施形態における第1工程S1と同様に行う。
次に第2工程S2’では、例えばAFMを用い、測定領域6a内の全面において、測定位置を2次元にスキャニングさせながら基板の表面高さを測定する。この際、表面段差の影響を含まない(疑似段差成分からなる)第1の表面段差分布が取り除かれるように各測定位置において基板の高さ位置を調整しつつ、当該各測定位置における基板の表面高さを測定する。
例えば、第1の表面段差分布に基づく表面高さが基準高さよりも高い測定位置においては、表面高さが基準高さとなるように基板の高さ位置を下げ、これにより第1の表面段差分布を打ち消した状態として基板の表面高さを測定する。これに対して、第1の表面段差分布に基づく表面高さが基準高さよりも低い測定位置においては、表面高さが基準高さとなるように基板の高さ位置を上げ、これにより第1の表面段差分布を打ち消した状態として基板の表面高さを測定する。
そして、以上のような測定位置とその測定位置で測定された基板の表面高さとから、測定領域6aに関して、表面段差の影響を含まない(疑似段差成分からなる)第1の表面段差分布が取り除かれた第2の表面段差分布、すなわち表面段差の影響のみに起因する基板の表面段差分布を得る。この際、第2の表面段差分布の測定精度(解像度)を上げるためには、x方向へのスキャニング測定をy方向にずらす間隔を狭くし、1つのメッシュ領域におけるスキャニング測定の本数を増加させる。
以上のような第2の測定方法であっても、実際に測定した基板の表面高さに基づいて得られた表面段差の影響を含まない(疑似段差成分からなる)第1の表面段差分布を取り除くことで、疑似段差の影響のみによる表面段差分布が得られることから、第1の測定方法と同様に、表面段差に起因する精度の高い表面段差分布を得ることが可能になる。したがって、第1の測定方法と同様の効果を得ることができる。
尚、以上で説明した第1の測定方法および第2の測定方法においては、得られた基板の表面高さ分布を、さらに高速フーリエ変換処理することで、さらに誤差成分を取り除く工程を行っても良い。このような工程を行うことにほり、さらに高精度に表面段差のみに起因する表面段差分布を得ることが可能になる。
<表面段差測定装置−1>
図6は、測定装置の実施形態の第1例を示す構成図である。以下、この図6と先の図3のフローチャートに基づいて、第1の測定装置の構成を説明する。
この図に示す表面段差測定装置20は、先に図3を用いて説明した第1の測定方法を実行するための装置であり、入力部21、制御部23、段差測定部25、演算部27、および出力部29を備えている。
このうち、入力部21は、上述した表面段差測定方法に必要な測定条件などの情報を入力する部分である。この入力部21から入力される測定条件としては、測定対象となる基板1における測定領域やこれを囲んで配置されるライン領域のアドレス等が入力される。
そして、制御部23は、入力部21から入力された情報に基づいて、上述した第1工程S1と第2工程S2の測定を行うように、段差測定部25の駆動を制御する部分である。すなわち、この制御部23では、入力部21から入力された情報に基づいて、表面段差の影響を含まない第1の表面段差分布を得るための第1の測定(S1)と、表面段差の影響を含む第2の表面段差分布を得るための第2の測定(S2)とを行うように、段差測定部25の駆動を制御する。
そして段差測定部25は、上述した第1工程S1と第2工程S2の測定を実際に行う部分である。
この段差測定部25は、例えばAFMであり、図1に示した測定対象である基板1を載置するステージ31を備えている。このステージ31には、ステージ31を水平面内においてX−Y方向に駆動する駆動部31aが備えられている。
そして、ステージ31上には、このステージ31上に載置保持された基板1の基板表面Aにおいて自在にスキャニングされる探針32が設けられている。この探針32は、基板表面Aと探針63との間に掛かる力が数nmNの一定に制御される。
また、探針32の上端にはカンチレバー33が接続されている。このカンチレバー33の上方には、カンチレバー33にレーザ光を照射するレーザ発信器34と、カンチレバー33で反射したレーザ光を検出する光学顕微鏡35とが設けられている。これらのレーザ発信器34と光学顕微鏡35とは、基板表面Aにおいて探針32をスキャンさせることで、基板表面Aの高さ位置によってカンチレバー33が変位した場合、この変位量がレーザ光の検出によって連続的に測定される構成となっている。そして、これらの探針32、カンチレバー33、レーザ発信器34、光学顕微鏡35には、これらを一体にX−Y方向に駆動する駆動部37が設けられている。
各駆動部31a,37には、上述した制御部23が接続されている。これにより、上述したような制御部23での制御により、上述した第1工程S1と第2工程S2の測定が行われる構成となっている。
また演算部27は、上述した段差測定部25の駆動部31a,37および光学顕微鏡35に接続されており、駆動部31a,37から得られる測定位置と、光学顕微鏡35から得られるカンチレバー33の変位量とを関係づけた情報から、上述した第3工程S3を行う部分である。すなわち、この演算部27では、駆動部31a,37から得られる測定部の位置と、光学顕微鏡35から得られるカンチレバー33の変位量とを関係づけた情報に基づいて、第2の表面段差分布から第1の表面段差分布を取り除く処理を行い、これによって基板1の処理領域6aにおける表面段差分布を得る演算処理を行う。
そして、出力部29は、演算部27での演算処理によって得られた基板1の処理領域6aにおける表面段差分布を出力する。
以上説明した構成の表面段差測定装置20は、通常の段差測定機器で構成される段差測定部25に対して、さらに上述した第1工程S1〜第2工程S3を実行するための制御部23および演算部27を設けた構成となっている。したがって、上述したように、表面段差以外の疑似段差成分を精度良好に除去し、表面段差のみに依存した高精度な基板の表面段差分布を得ることが可能な第1の測定方法を実行することが可能である。
<表面段差測定装置−2>
図7は、測定装置の実施形態の第2例を示す構成図である。以下、この図7と先の図5のフローチャートに基づいて、第2の測定装置の構成を説明する。
この図に示す表面段差測定装置20’は、先に図5を用いて説明した第2の測定方法を実行するための装置である。この表面段差測定装置20’が、先の図6で示した表面段差測定装置20と異なるところは、制御部23’、段差測定部25におけるステージ31’、および演算部27’の構成にある。
すなわち制御部23’は、入力部21から入力された情報に基づいて、上述した第1工程S1’の測定を行うように、段差測定部25の駆動を制御する部分である。すなわち、この制御部23’は、入力部21から入力された情報に基づいて、表面段差の影響を含まない第1の表面段差分布を得るための第1の測定を行うように、段差測定部25の駆動を制御する第1制御部となる。
また、段差測定部25のステージ31’は、水平面内においてX−Y方向に駆動自在であると共に、高さ方向(Z方向)にも駆動自在であり、測定対象となる基板を高さ位置自在に載置する。
このようなステージ31’は、例えば図8に示すように、ステージ31’の本体を高さ方向(Z方向)に自在に駆動する駆動手段41を備えた構成を例示できる。この駆動手段41は、制御部23’によってその駆動状態が制御される。また、この駆動手段41は、ステージ31’の本体における基板1の保持面を所定の角度に傾ける機能を有していても良い。
また、ステージ31’の他の例としては、図9に示すように、ステージ31’の本体における基板1の載置面に対して突出自在な複数のピン43を設けたものであっても良い。これらのピン43は、ステージ31’の載置面上に載置された基板1を安定的に保持した状態で高さ方向(Z方向)に突出自在であり、制御部23’によってその駆動状態が制御される。
そして、本第2の測定装置における演算部27’は、上述した段差測定部25の駆動部31a,37および光学顕微鏡35に接続されており、上述した第1工程S1’での測定において駆動部31a,37から得られる測定部の位置と、光学顕微鏡35から得られるカンチレバー33の変位量とを関係づけた情報から、上述した第2工程S2’の測定が行われるように、段差測定部25の駆動制御手順を演算処理によって算出する部分である。
尚、この演算部27’での演算処理によって算出された駆動制御手順は、先の制御部23’に送られ、この制御部23’からの指示により、上述した第2工程S2’の測定を行うようにステージ31’を含む段差測定部25の駆動が制御される。このような構成では、演算部27’と制御部23’とが、第2の表面段差分布を得るための第2の測定を行うように段差測定部25の駆動を制御する第2制御部となる。
以上説明した構成の表面段差測定装置20’は、通常の段差測定機器で構成される段差測定部25に対して、さらに上述した第1工程S1’〜第2工程S2’を実行するための制御部23’および演算部27’、さらにはこれらによって高さ方向(Z方向)に自在に駆動されるステージ31’を設けた構成となっている。したがって、上述したように、表面段差以外の疑似段差星群を精度良好に除去し、表面段差のみに起因した高精度な基板の表面段差分布を得ることが可能な第2の測定方法を実行することが可能である。
表面段差を測定する基板の一構成例を示す断面図である。 表面段差を測定する基板の状態を示す断面図である。 第1の測定方法を示すフローチャートである。 測定領域および表面段差分布の測定を説明する平面図である。 第2の測定方法を示すフローチャートである。 第1の測定装置の構成を示す概略構成図である。 第2の測定装置の構成を示す概略構成図である。 第2の測定装置におけるステージの構成例1を示す図である。 第2の測定装置におけるステージの構成例2を示す図である。
符号の説明
1…基板、6…チップ領域、6a…測定領域、7…ライン領域(平坦部)、20,20’…表面段差測定装置、23,23’…制御部、25…段差測定部、27,27’…演算部、31’…ステージ

Claims (10)

  1. 基板の表面段差分布を測定する表面段差測定方法であって、
    表面段差分布を測定する測定領域とその周辺領域とを含む領域において表面段差のない平坦部における前記基板の表面高さを測定することにより、当該測定領域に関して当該表面段差の影響を含まない第1の表面段差分布を得る第1工程と、
    前記測定領域内の全面において前記基板の表面高さを測定することにより、当該測定領域に関して前記表面段差の影響を含む第2の表面段差分布を測定する第2工程と、
    前記第2の表面段差分布から前記第1の表面段差分布を取り除くことにより、前記測定領域における前記基板の表面段差分布を得る第3工程とを行う
    ことを特徴とする表面段差測定方法。
  2. 請求項1記載の表面段差測定方法において、
    前記基板には、前記表面段差のない平坦部からなるライン領域で分離された複数のチップ領域が設けられており、
    前記第1工程では、前記測定領域に隣接して配置された前記ライン領域において、当該測定領域にそって前記第1の表面段差分布を得るための表面高さの測定を行う
    ことを特徴とする表面段差測定方法。
  3. 請求項1記載の表面段差測定方法において、
    前記第1工程では、少なくとも2方向に測定位置をスキャニングさせながら前記第1の表面段差分布を得るための表面高さの測定を行う
    ことを特徴とする表面段差測定方法。
  4. 請求項1記載の表面段差測定方法において、
    前記第1工程では、前記測定領域の端部間に渡って測定位置をスキャニングさせながら前記第1の表面段差分布を得るための表面高さの測定を行う
    ことを特徴とする表面段差測定方法。
  5. 基板の表面段差分布を測定する表面段差測定方法であって、
    表面段差分布を測定する測定領域とその周辺領域とを含む領域において表面段差のない平坦部における前記基板の表面高さを測定することにより、当該測定領域に関して当該表面段差の影響を含まない第1の表面段差分布を得る第1工程と、
    前記第1の表面段差分布が取り除かれるように前記基板の高さ位置を調整しつつ、前記測定領域内の全面において基板の表面高さを測定することにより、前記表面段差に起因する当該基板の表面段差分布を第2の表面段差分布として得る第2工程とを行う
    ことを特徴とする表面段差測定方法。
  6. 請求項5記載の表面段差測定方法において、
    前記基板には、前記表面段差のない平坦部からなるライン領域で分離された複数のチップ領域が設けられており、
    前記第1工程では、前記測定領域に隣接して配置された前記ライン領域において、当該測定領域にそって前記第1の表面段差分布を得るための表面高さの測定を行う
    ことを特徴とする表面段差測定方法。
  7. 請求項5記載の表面段差測定方法において、
    前記第1工程では、少なくとも2方向に測定位置をスキャニングさせながら前記第1の表面段差分布を得るための表面高さの測定を行う
    ことを特徴とする表面段差測定方法。
  8. 請求項5記載の表面段差測定方法において、
    前記第1工程では、前記測定領域の端部間に渡って測定位置をスキャニングさせながら前記第1の表面段差分布を得るための表面高さの測定を行う
    ことを特徴とする表面段差測定方法。
  9. 基板の表面段差分布を測定する表面段差測定装置であって、
    基板表面における測定位置自在に当該基板の表面高さを測定する段差測定部と、
    表面段差分布を測定する測定領域とその周辺領域とを含む領域において前記表面段差のない平坦部における前記基板の表面高さを測定する第1の測定と、当該測定領域内の全面において前記基板の表面高さを測定する第2の測定とを行うように、前記段差測定部での測定を制御する制御部と、
    前記第1の測定の結果に基づいて前記測定領域に関して前記表面段差の影響を含まない第1の表面段差分布を得、前記第2の測定の結果に基づいて前記測定領域に関して前記表面段差の影響を含む第2の表面段差分布を得ると共に、当該第2の表面段差分布から第1の表面段差分布を取り除くことにより前記測定領域における前記基板の表面段差分布を得る演算部とを備えた
    ことを特徴とする表面段差測定装置。
  10. 基板の表面段差分布を測定する表面段差測定装置であって、
    測定対象となる基板を高さ位置自在に載置するステージと、
    前記ステージ上に載置された基板の表面に対して測定位置自在に当該基板の表面高さを測定する段差測定部と、
    表面段差分布を測定する測定領域とその周辺領域とを含む領域において前記表面段差のない平坦部における前記基板の表面高さを測定する第1の測定を行うように前記段差測定部での測定を制御する第1制御部と、
    前記第1の測定の結果に基づいて前記測定領域に関して前記表面段差の影響を含まない第1の表面段差分布を得ると共に、当該第1の表面段差分布を取り除くように前記基板の高さ位置を調整しつつ、前記測定領域内の全面において基板の表面高さを測定するにように前記段差測定部と前記ステージとを連動させて駆動する第2制御部とを備えた
    ことを特徴とする表面段差測定装置。
JP2004282960A 2004-09-29 2004-09-29 表面段差測定方法および表面段差測定装置 Pending JP2006098150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004282960A JP2006098150A (ja) 2004-09-29 2004-09-29 表面段差測定方法および表面段差測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004282960A JP2006098150A (ja) 2004-09-29 2004-09-29 表面段差測定方法および表面段差測定装置

Publications (1)

Publication Number Publication Date
JP2006098150A true JP2006098150A (ja) 2006-04-13

Family

ID=36238130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004282960A Pending JP2006098150A (ja) 2004-09-29 2004-09-29 表面段差測定方法および表面段差測定装置

Country Status (1)

Country Link
JP (1) JP2006098150A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010090914A3 (en) * 2009-02-03 2010-10-07 Qcept Technologies, Inc. Patterned wafer inspection system using a non-vibrating contact potential difference sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010090914A3 (en) * 2009-02-03 2010-10-07 Qcept Technologies, Inc. Patterned wafer inspection system using a non-vibrating contact potential difference sensor
CN102292804A (zh) * 2009-02-03 2011-12-21 Q概念技术公司 利用非振动接触势差传感器的图案化晶片检查系统
US8275564B2 (en) 2009-02-03 2012-09-25 Qcept Technologies, Inc. Patterned wafer inspection system using a non-vibrating contact potential difference sensor

Similar Documents

Publication Publication Date Title
TWI620915B (zh) 用於使用cgs干涉儀進行處理控制的特徵化處理誘導晶圓形狀之系統及方法
US9804103B2 (en) Inspection method, template substrate, and focus offset method
JP4998853B2 (ja) 処理条件決定方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体
JP4990548B2 (ja) 半導体装置の製造方法
US6925860B1 (en) Leveling a measured height profile
JP2008545957A5 (ja)
JP2008503897A (ja) 位置合わせ処理プロセスの改良された統合を提供する細長い構造物
KR20120092578A (ko) 웨이퍼 오버레이 능력과 조합된 레티클의 임계 치수 균일성 및 정합을 결정하는 독특한 마크 및 그 방법
KR102313411B1 (ko) 간섭측정을 이용한 웨이퍼 내의 임계 치수 문제 및 패턴 결함의 예측 및 제어
US7865866B2 (en) Method of inspecting mask using aerial image inspection apparatus
JP2009002785A (ja) 半導体装置の寸法測定装置及び寸法測定方法
JP5633854B2 (ja) 多層ウェーハ内の不均一変形の評価のためのシステム及び方法
CN110543083A (zh) 光刻叠对校正以及光刻工艺
JP5059575B2 (ja) マークを備える基板
JP4848263B2 (ja) 板状部材検査装置
JP2006275611A (ja) 試料検査装置、試料検査方法及びプログラム
JP2006098150A (ja) 表面段差測定方法および表面段差測定装置
JP2006100456A (ja) 表面段差測定方法および表面段差測定装置
Ortleb et al. Controlling macro and micro surface topography for a 45nm copper CMP process using a high resolution profiler
KR100677035B1 (ko) 미세 패턴의 임계 치수 및 측벽 경사 각도 측정 방법
KR100687398B1 (ko) 반도체 장치의 오버레이 측정 방법
JP2023545963A (ja) リソグラフィ装置における基板レベルセンシング
TW202219464A (zh) 用於改善半導體裝置之不對齊及不對稱性之小波系統及方法
JP2005285916A (ja) アライメントマークの位置測定方法
JP2004071954A (ja) ホールの検査方法